KR100726770B1 - 티비지에이 반도체 패키지의 제조장치와 이의 제조방법 - Google Patents

티비지에이 반도체 패키지의 제조장치와 이의 제조방법 Download PDF

Info

Publication number
KR100726770B1
KR100726770B1 KR1020010040045A KR20010040045A KR100726770B1 KR 100726770 B1 KR100726770 B1 KR 100726770B1 KR 1020010040045 A KR1020010040045 A KR 1020010040045A KR 20010040045 A KR20010040045 A KR 20010040045A KR 100726770 B1 KR100726770 B1 KR 100726770B1
Authority
KR
South Korea
Prior art keywords
solder
via hole
filling
solder material
hole
Prior art date
Application number
KR1020010040045A
Other languages
English (en)
Other versions
KR20030004535A (ko
Inventor
한성영
이영호
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020010040045A priority Critical patent/KR100726770B1/ko
Publication of KR20030004535A publication Critical patent/KR20030004535A/ko
Application granted granted Critical
Publication of KR100726770B1 publication Critical patent/KR100726770B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

티비지에이 반도체 패키지 제조장치와 이의 제조방법을 개시한다. 본 발명은 적어도 하나 이상의 프레임과, 상기 프레임상에 부착되며 솔더재가 충진되는 다수개의 비아홀이 형성된 회로테이프를 가지는 반도체 패키지의 비아홀에 솔더재를 충진시키는 제조장치와 방법에 관한 것으로서, 별도로 마련된 토출기나, 금형으로 된 충진장치를 이용하여 비아홀에 솔더재를 가압 또는 용융시켜 그 상부에서 충진시키는 것을 포함한다.
티비지에이, 반도체 패키지, 비아홀, 솔더재

Description

티비지에이 반도체 패키지의 제조장치와 이의 제조방법{Fabrication apparatus and method of TBGA semiconductor package}
도 1은 종래의 티비지에이 반도체 패키지를 개략적으로 도시한 단면도,
도 2는 종래의 일 실시예에 따른 비아홀에 솔더재를 충진하는 상태를 개략적으로 도시한 단면도,
도 3은 종래의 다른 실시예에 따른 비아홀에 솔더볼이 충진된 상태를 개략적으로 도시한 단면도,
도 4는 본 발명의 일 실시예에 따른 티비지에이 반도체 패키지를 개략적으로 도시한 단면도,
도 5는 본 발명의 제1 실시예에 따른 충진장치를 이용하여 비아홀에 솔더재를 충진하는 상태를 개략적으로 도시한 단면도,
도 6은 본 발명의 제2 실시예에 따른 충진장치를 이용하여 비아홀에 솔더재를 충진하는 상태를 개략적으로 도시한 단면도,
도 7은 본 발명의 제3 실시예에 따른 충진장치를 이용하여 비아홀에 솔더재를 충진하는 상태를 일부절제하여 도시한 사시도.
<도면의 주요 부분에 대한 간단한 설명>
10,40...티비지에 반도체 패키지
11,23,41,520...회로테이프 13,43...스티프너
15,45...방열판 16...반도체 칩
17...와이어 21,510...프레임
24,400,530...비아홀 25,500...솔더재
26...스크린 마스크 27...스퀴지
31...솔더볼 41a...필름
41b...회로패턴층 41c,550...광솔더레지스터
50,60...충진장치 51...토출기
52...기구부 53...가열부
54...단열부 55...가열기
57...압력발생부 58...압력제어부
61...다이 62...스트리퍼
63...가압부 64...위치정렬 핀
410,540...도금층 560...솔더원소재
570...가이드 홀
본 발명은 티비지에이 반도체 패키지에 관한 것으로서, 보다 상세하게는 비아홀에 솔더재를 충진시 별도로 마련된 충진장치를 이용하여 충진율을 향상시킨 티 비지에이 반도체패키지의 제조장치와 이의 제조방법에 관한 것이다.
통상적으로, 티비지에이(TBGA, tape ball grid array) 반도체 패키지는 회로패턴층이 형성된 회로테이프가 열을 방출하는 방열판(heat sink)상에 직접적으로 부착되는 원피스형(one-piece type)과, 지지역할을 하는 스티프너(stiffener)와 방열판의 복수개로 된 프레임상에 부착되는 투피스형(two-piece type)으로 분류할 수 있다.
이러한 티비지에이 반도체 패키지는 프레임에 형성된 캐비티(cavity)에 반도체 칩이 실장되고, 반도체 칩과 회로테이프의 회로패턴층이 와이어에 의하여 전기적으로 접속되고, 회로패턴층에 형성된 솔더볼 랜드부에 솔더볼이 부착되는 구조이다.
도 1을 참조하면, 투피스형 티비지에이 반도체 패키지(10)는 회로패턴층이 형성된 회로테이프(11)와, 상기 회로테이프(11)의 아랫면에 제1 접착제(12)를 매개로 하여 부착되는 스티프너(13)와, 상기 스티프너(13)의 아랫면에 제2 접착제(14)를 매개로 하여 부착되는 방열판(15)과, 상기 스티프너(13)에 형성된 캐비티(13a)에 실장되는 반도체 칩(16)과, 상기 회로테이프(11)와 반도체 칩(16)을 와이어본딩시키는 와이어(17)와, 와이어본딩되는 부분을 몰딩하는 몰딩재(18)와, 상기 회로테이프(11)에 부착되는 솔더볼(19)을 포함한다.
이러한 티비지에이 반도체 패키지(10)는 고밀도 및 고집적화를 위하여 회로테이프(11)에 비아홀(via hole)을 형성시키고, 이 비아홀에 전도성을 가지는 솔더재, 예컨대 솔더페이스트나, 솔더볼을 충진, 용융시킨 다음에 솔더볼(19)을 부착하 여 외부회로기판과 전기적으로 접속하게 된다. 이때, 비아홀의 바닥면에는 도금처리된 스티프너나, 방열판이 부착되어 있으므로 전기적인 연결을 통하여 접지역할을 수행할 수 있다. 이러한 솔더재를 비아홀에 채우는 공정을 비아 플러깅(via pulgging) 공정이라고 한다. 비아 플러깅 공정을 수행하는 방법으로는 스크린 인쇄법이나, 솔더볼을 주입하는 방법을 들 수 있다.
도 2는 종래의 스크린 인쇄법을 이용하여 솔더재를 충진하는 상태를 도시한 것이다.
도면을 참조하면, 스티프너나 방열판으로 된 프레임(21)의 윗면에는 접착제(22)를 매개로 하여 회로패턴층이 형성된 회로테이프(23)가 부착되어 있다. 상기 회로테이프(23)에는 비아홀(24)이 형성되어 있다. 상기 비아홀(24)의 아랫면에는 상술한 바와 같이 도금층이 더 형성될 수도 있을 것이다.
상기 비아홀(24)에는 솔더볼과 전기적으로 접속되는 솔더재(25), 예컨대 솔더볼과 플럭스(flux)가 혼합된 솔더페이스트를 충진시키기 위하여 스크린 마스크(26)가 위치하게 된다. 상기 마스크(26)는 레이저 가공등을 통하여 상기 비아홀(24)과 상응한 위치에 다수개의 홀(26a)이 형성되어 있다.
상기 비아홀(24)상에 마스크(26)를 정렬한 다음에는 상기 마스크(26)상에 솔더재(25)를 적정량 인가한후, 스퀴지(27)를 일방향(화살표 방향)으로 이동시켜서 비아홀(24)에 솔더재(25)를 충진하게 된다.
그런데, 스크린 인쇄법을 이용한 비아 플러깅 공정은 다음과 같은 문제점이 발생된다.
첫째, 상기 비아홀(24)에 대하여 마스크(26)를 정확하게 위치정렬시키는 것이 어렵다. 둘째, 상기 비아홀(24)에 솔더재(25)를 충진시 그 양을 정확하게 조절하는 것이 어렵다. 셋째, 리플로우 공정(reflow process)시 솔더재(25)에 함유된 플럭스에 의한 가스가 발생하게 되거나, 충진시 비아홀(24)의 바닥 가장자리측으로는 충진이 제대로 되지 않아 포어(pore)가 다수 형성될 가능성이 있다.
도 3은 종래의 솔더볼을 주입하는 방식을 이용하여 충진하는 상태를 도시한 것이다.
여기서, 앞서 도시된 도면에서와 동일한 참조번호는 동일한 기능을 하는 동일한 부재를 가리킨다.
도면을 참조하면, 프레임(21)의 윗면에는 접착제(22)를 매개로 하여 회로패턴층이 형성된 회로테이프(23)가 부착되어 있으며, 상기 회로테이프(23)에는 비아홀(24)이 형성되어 있다.
상기 비아홀(24)에는 솔더재(31), 예컨대 다수개의 솔더볼이 삽입된다. 상기 솔더재(31)가 비아홀(24)에 충진된 다음에는 이를 리플로우 공정에서 용융시켜서 완성하게 된다.
그런데, 솔더볼을 삽입하는 방식을 이용한 비아 플러깅 공정은 다음과 같은 문제점이 있다.
첫째, 리플로우 공정시 고상(固相)의 솔더볼이 상기 비아홀(24)내에 용융되는데, 그 충진되는 양을 정확하게 조절하는 것이 어렵다. 둘째, 솔더재(31)에 함유된 플럭스의 휘발로 인하여 가스가 발생하게 되어서 비아홀(24) 내에는 공기트랩(air trap)이 발생하게 될 가능성이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 비아홀내에 충진되는 솔더재의 충진율을 향상시키기 위하여 충진하는 장치와 방법이 개선된 티비지에이 반도체 패키지의 제조장치와 이의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 티비지에이 반도체 패키지의 제조장치는,
적어도 하나 이상의 프레임과, 상기 프레임상에 부착되며 솔더재가 충진되는 적어도 하나 이상의 비아홀이 형성된 회로테이프를 가지는 반도체 패키지의 비아홀에 솔더재를 충진시키는 제조장치에서,
솔더원소재를 가열하여, 상기 비아홀에 대하여 용융된 솔더재를 공급하는 토출기; 및
상기 토출기와 연결되어서, 상기 솔더재를 상기 비아홀로 충진시키는 가압 장치;를 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 따른 티비지에이 반도체 패키지의 제조방법은,
적어도 하나 이상의 프레임과, 상기 프레임상에 접착되며 솔더재가 충진되는 다수개의 비아홀이 형성된 회로테이프를 가지는 반도체 패키지의 비아홀에 솔더재를 충진시키는 제조방법에서,
그 내부에 솔더원소재가 인입된 토출기를 가열하여 상기 솔더원소재를 용융 하는 단계;
상기 토출기와 연결된 압력발생부로부터 공기압을 발생시키고, 발생된 압력량을 압력제어부로 조절하는 단계; 및
발생된 공기압을 이용하여 상기 토출기의 팁부를 통하여 용융된 솔더원소재를 상기 비아홀에 충진하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 티비지에이 반도체 패키지의 제조장치는,
적어도 하나 이상의 프레임과, 상기 프레임상에 부착되며 솔더재가 충진되는 다수개의 비아홀이 형성된 회로테이프를 가지는 반도체 패키지의 비아홀에 솔더재를 충진시키는 제조장치에서,
상기 비아홀과 상응한 크기와 개수를 가지는 패턴홀이 다수개 형성되어 이를 통하여 솔더재가 채워진 다이;
상기 다이의 상부에 위치하며, 상기 패턴홀에 선택적으로 결합되어 상기 솔더재를 상기 비아홀측으로 가압하는 가이드부가 형성된 스트리퍼; 및
상기 스트리퍼의 상부에 위치되어 상기 다이에 대하여 스트리퍼를 가압시키는 가압부;를 포함하는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 티비지에 반도체 패키지의 제조방법은,
적어도 하나 이상의 프레임과, 상기 프레임상에 부착되며 솔더재가 충진되는 다수개의 비아홀이 형성된 회로테이프를 가지는 반도체 패키지의 비아홀에 솔더재를 충진시키는 제조방법에서,
상기 비아홀과 상응한 크기와 개수를 가지는 패턴홀이 다수개 형성된 다이에 솔더재를 충진시키는 단계;
상기 다이의 상부에 위치되며, 상기 패턴홀에 선택적으로 삽입되는 가이드부가 형성된 스트리퍼와, 상기 다이사이를 진공분위기로 조정하는 단계;
상기 다이의 하부에 상기 회로테이프를 위치시키는 단계; 및
상기 다이의 상부에 위치한 가압부를 가압하여 상기 패턴홀측으로 상기 가이드부가 삽입되어, 솔더재가 상기 비아홀에 충진하는 단계;를 포함하는 것을 특징한다.
이하에서 첨부된 도면을 참조하면서 본 발명의 일 실시예에 따른 티비지에이 반도체패키지의 제조장치와 이의 제조방법을 상세하게 설명하고자 한다.
도 4는 본 발명의 일 예에 따른 투피스형 티비지에이 반도체 패키지(40)를 도시한 것이다.
도면을 참조하면, 상기 반도체 패키지(40)는 회로테이프(41)와, 상기 회로테이프(41)의 아랫면에 제1 접착제(42)를 매개로 하여 부착되는 스티프너(43)와, 상기 스티프너(43)의 아랫면에 제2 접착제(44)를 매개로 하여 부착되는 방열판(45)과, 상기 스티프너(43)에 형성된 캐비티(43a)에 실장되는 반도체 칩(46)을 포함한다.
상기 회로테이프(41)는 폴리이미드와 같은 고분자 수지로 된 필름(41a)상에 회로패턴층(41b)이 형성되어 있고, 상기 회로패턴층(41b)이 형성되지 않은 부분은 광솔더레지스터(PSR,photo solder resistor,41c)가 형성되어 있다.
상기 반도체 칩(46)은 상기 회로패턴층(41b)과 제1 와이어(47a)에 의하여 와 이어본딩되어 있다. 와이어본딩되는 부분에는 외부로부터 보호하기 위하여 몰딩재(48)가 몰딩되어 있다. 상기 회로패턴층(41b)의 윗면에는 외부기판의 단자와 접속되는 제1 솔더볼(49a)이 접합되어 있다.
그리고, 상기 회로테이프(41)에는 비아홀(400)이 형성되어 있고, 상기 비아홀(400)의 바닥면에는 귀금속으로 된 도금층(410)이 도금되어 있다. 상기 비아홀(400)에는 솔더재(420)가 충진되고, 상기 솔더재(420)는 접지기능을 하는 제2 솔더볼(49b)와 접합되어 있다.
이에 따라, 상기 반도체 칩(46)과 도금층(410)은 제2 와이어(47b)에 의하여 와이어본딩되어서, 상기 제2 솔더볼(49b)를 통하여 외부기판의 단자와 접지가능하다.
이때, 상기 비아홀(400)에 솔더재(420)를 충진시키기 위해서는 별도의 충진장치를 이용하여 충진하는 것이 가능하다.
도 5는 본 발명의 제1 실시예에 따른 충진장치(50)를 이용한 비아 플러깅 과정을 도시한 것이다.
도면을 참조하면, 스티프너나 방열판으로 된 프레임(510)의 윗면에는 회로패턴층이 형성된 회로테이프(520)가 부착되어 있다. 상기 회로테이프(520)에는 비아홀(530)이 형성되어 있다. 상기 비아홀(530)의 아랫면에는 도금층(540)이 더 형성될 수도 있다. 상기 도금층(540)은 내산성, 내식성이 좋은 금, 백금, 은과 같은 귀금속이 바람직하다. 상기 회로테이프(520)의 윗면에는 회로패턴층이 형성된 이외의 부분에 광솔더레지스터(550)가 도포되어 있다. 상기 비아홀(540)에는 외부기판의 솔더볼과 전기적으로 접속되는 솔더재(500)가 충진되어진다.
본 발명의 특징에 따르면, 상기 비아홀(530)에 솔더재(500)를 충진시키기 위하여 별도로 마련된 충진장치(50)가 사용된다.
상기 충진장치(50)에는 토출기(51)가 마련된다. 상기 토출기(51)는 기구부(52)와, 가열부(53)로 구분할 수 있고, 상기 가열부(53)로부터 가열된 열이 기구부(52)로 전달되지 않기 위하여 그 사이에는 열을 차단시키기 위한 단열부(54)가 설치되어 있다.
상기 토출기(51)의 내부에는 그 길이방향을 따라서 관통공(51a)이 형성되어 있다. 상기 관통공(51a)의 내부에는 솔더재 원소재가 와이어(560) 형태로 인입되어 있다. 상기 솔더원소재(560)는 산화방지를 위하여 혼합되는 플럭스가 함유되어 있지 않다.
상기 가열부(53)의 팁부에는 통공(53a)이 형성되어 있고, 이 통공(53a)을 통하여 용융된 솔더원소재(560)가 상기 비아홀(530)에 충진이 가능하다.
상기 가열부(53)에는 상기 솔더원소재(560)를 용융시키기 위한 가열기(55)가 설치된다. 상기 가열기(55)는 상기 가열부(53)의 내부를 발열재로 채우고, 여기에 초음파나 전기적으로 열을 발생시켜서 상기 솔더원소재(560)를 용융시킬 수 있을 것이다. 그리고, 상기 가열부(53)의 외부는 다른 부위로 열이 전달되는 것을 차단하기 위하여 세라믹과 같은 절연체층의 소재로 된 것이 바람직하다. 또한, 상기 가열기(53)에 열선을 설치하고, 전원을 인가하여 상기 솔더원소재(560)를 용융시킬 수도 있을 것이다.
한편, 상기 가열부(53)에는 상기 가열기(55)로부터 가열되어 용융된 솔더원소재(560)가 상기 비아홀(530) 측으로 공급가능하도록 가압장치가 설치된다.
가압장치는 융융된 솔더원소재를 배출하기 위한 압력을 발생시키는 압력발생부와, 그 적정양을 조절하는 압력제어부를 포함한다.
즉, 상기 가열부(53)에 형성된 관통공(51a)과 연통되는 연결로(56)내에 피스톤 왕복운동을 하여 외부로부터 유입되는 공기를 이용하여 일정한 공기압을 발생시켜서, 이로인하여 임계압력 이상에서는 상기 용융된 솔더원소재(560)를 상기 가열부(53)의 팁부를 통하여 배출하게 하는 압력발생부(57)가 설치된다.
그리고, 상기 압력발생부(57)는 피스톤의 왕복운동주기를 제어하여 발생되는 압력을 적절하게 조절하는 압력제어부(58)와 연결되어 있다. 이러한 압력을 발생시키는 장치와, 이로부터 발생되는 압력을 제어하는 장치는 실질적으로 압력수단을 사용하는 분야에서 널리 알려져 있으므로 구체적인 설명은 생략하기로 한다.
이와 같은 충진장치(50)를 이용하여 비아 플러깅 공정을 설명하면 다음과 같다.
우선, 상기 방열판(510)상의 비아홀(530)에 충진장치(50)를 위치시킨다. 상기 충진장치(50)의 토출기(51)의 내부에는 관통공(51a)을 통하여 와이어형태의 솔더원소재(560)가 인입되어 있다.
이어서, 상기 토출기(51)의 가열부(53)측에 설치된 가열기(55), 예컨대 초음파나, 전기를 인가하여 상기 솔더원소재(560)를 가열시킨다. 상기 솔더원소재(560)가 가열되면, 상기 솔더원소재(560)는 상기 단열부(54)에 의하여 분리된 가열부(53) 측에서는 용융된 상태(561)로 존재하게 되고, 상기 기구부(52) 측에서는 용융되지 않은 상태(562)로 존재하게 된다. 상기 솔더원소재(560)는 대기중에 노출되지 않고, 상기 토출기(51) 내부에 위치하고 있으므로 별도의 플럭스가 필요하지 않는다는 장점이 있다.
상기 가열기(55)의 가열에 의하여 솔더원소재(561)가 용융된 상태에서, 상기 가열부(53)와 연결관(56)을 통하여 연결된 압력발생부(56)으로부터 공기압을 발생시켜 상기 가열부(53)의 팁부를 통하여 용융된 원소재(561)가 배출되어 상기 비아홀(530)로 충진되는 것이 가능하다. 이때, 상기 압력발생부(57)는 발생되는 압력을 조절하기 위하여 피스톤의 왕복운동주기를 제어하는 압력제어부(58)와 연결되어 있다.
이러한 구조의 충진장치(50)는 상기 비아홀(530)의 상부로부터 용융된 상태의 솔더원소재(561)를 직접적으로 비아홀(530) 내부에 채우는 방식이므로 종래의 스퀴지로 인쇄시 발생가능한 포어를 미연에 방지한 상태에서 채우게 된다.
도 6은 본 발명의 제2 실시예에 따른 충진장치(60)를 이용하여 비아 플러깅 과정을 도시한 것이다.
여기서, 앞서 도시된 도면에서와 동일한 참조번호는 동일한 기능을 하는 동일한 부재를 가리킨다.
도면을 참조하면, 상기 충진장치(60)는 다이(61)와, 상기 다이(61)와 결합되는 스트리퍼(62)와, 상기 스트리퍼(62)를 하부로 가압하는 가압부(63)를 포함한다. 상기 충진장치(60)는 일종의 프레스로서, 챔버내에 설치되어 진공상태를 유지하고 있다.
상기 다이(61)에는 다수개의 비아홀(530)과 상응한 위치에 다수개의 패턴홀(61a)이 형성되어 있다. 상기 패턴홀(61a)은 상기 비아홀(530)과 동일한 크기와 깊이를 가지고 있다. 상기 패턴홀(61a)에는 상기 비아홀(530)에 충진될 솔더재(500)가 채워진다.
그리고, 상기 스트리퍼(62)는 상기 패턴홀(61a)에 충진된 솔더재(500)를 상기 비아홀(530)로 채울 수 있도록, 상기 솔더재(500)를 가압하기 위하여 패턴홀(61a)에 삽입되는 가이드부(62a)가 형성되어 있다. 상기 스트리퍼(62)의 상부에는 이를 하부에 하강시키는 가압부(63)가 설치되어 있다.
이때, 상기 충진장치(60)의 하부에는 비아홀에 대한 패턴홀(61a)의 위치를 정확하게 정렬하기 위하여 회로테이프(520) 원소재의 양 가장자리를 따라 형성된 다수개의 홀에 선택적으로 삽입되는 위치정렬핀이 더 설치될 수가 있다.
이와 같은 구조를 가지는 충진장치(60)를 이용한 비아 플러깅 과정을 설명하면 다음과 같다.
먼저, 상기 충진장치(60)에는 다이(61)에 형성된 패턴홀(61a)에 비아홀(530)에 충진될 솔더재(500)가 충진된다. 상기 솔더재(500)가 채워진 이후에는 상기 충진장치(60)는 진공분위기로 제어하게 된다. 이러한 진공분위기는 상기 다이(61)의 상부와 스트리퍼(62)의 하부사이에 해당되는 공간을 챔버내에서 별도의 진공수단으로 진공시킴으로써 유지할 수 있을 것이다. 이에 따라, 상기 솔더재(500)는 대기중과 차단이 가능하여 별도의 플럭스가 필요하지 않게 된다. 이때, 비아홀에 대한 충 진장치(60)의 위치정렬은 위치정렬핀을 이용하여 위치정도를 확인하게 된다.
상기 비아홀(530)에 대하여 패턴홀(61a)의 위치정렬이 완료된 다음에는 상기 스트리퍼(62)를 가압부(63)로 프레싱하여 상기 스트리퍼(62)에 형성된 가이드부(62a)가 상기 패턴홀(63a)에 삽입된다. 상기 가이드부(62a)가 상기 패턴홀(63a)에 삽입되면, 상기 가이드부(62a)가 패턴홀(61a)에 채워진 솔더재(500)를 가압하여 상기 비아홀(530)로 이를 충진시킨다. 이때, 소정의 압력이 가해진 상태에서 충진이 가능하므로, 상기 비아홀(530)에는 에어트랩(air trap)과 같은 현상이 발생하지 않는다.
상술한 실시예는 하나의 티비지에이 반도체 패키지에 해당되는 유니트의 경우로 한정하여서 설명하고 있지만, 실질적으로는 인라인상태로 컨베이어상에 공급되며, 스트립에는 이러한 회로테이프가 소정간격 이격되게 다수개 형성되어 있다.
한편, 상기 회로테이프는 컨베이어상에 인라인 상태로 진행되는 상태에서 적어도 하나 이상 마련된 충진장치(60)에 의하여 비아홀(530)에 솔더재(500)를 공히 충진시킬 수 있을 것이다.
즉, 도 7에 도시된 것처럼, 컨베이어(70)상에 스트립 형태로 프레임(510)상에 배치된 다수개의 회로테이프(520)가 이동된 다음에, 상기 회로테이프(520)상에 상기 충진장치(60)를 밀착시킨다. 이때, 상기 회로테이프(520)의 가장자리쪽으로 형성되어 있는 가이드 홀(570)에 위치정렬 핀(64)이 삽입되어 상기 비아홀(530)에 대하여 패턴홀(61a)의 위치를 정확하게 정렬시키는 것이 가능하다.
이어서, 스트리퍼(62)를 하방으로 가압하면, 상기 스트리퍼(62)에 형성된 가 이드부(미도시)가 패턴홀(61a)에 인입된다. 이에 따라, 상기 패턴홀(61a)에 채워진 솔더재가 상기 비아홀(530)로 공히 충진되는 것이 가능하다고 할 수 있다.
이상의 설명에서와 같이 본 발명의 티비지에이 반도체패키지의 제조장치와 이의 제조방법은 다음과 같은 효과를 얻을 수 있다.
첫째, 비아홀에 솔더재를 충진하는 방식이 충진장치를 이용하여 가압에 의하거나 용융된 솔더재를 그 상부로부터 직접적으로 채워넣는 비아 플러깅 방식이므로, 비아홀에서 발생될 수 있는 포어나 에어트랩과 같은 현상을 미연에 방지하게 되어서 충진효율을 향상시킬 수 있다.
둘째, 솔더재가 대기중에 노출되어 수분을 흡착하는등의 현상을 방지할 수가 있고, 경우에 따라서는 솔더재에 포함된 플럭스를 배제할 수도 있다. 플럭스를 배제할 경우에는 리플로우 공정중에 발생되는 가스의 발생을 방지할 수도 있을 것이다.
셋째, 비아홀에 솔더재료가 충진시 그 높이를 적절하게 제어하는 것이 가능하다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 적어도 하나 이상의 프레임과, 상기 프레임상에 접착되며 솔더재가 충진되는 다수개의 비아홀이 형성된 회로테이프를 가지는 반도체 패키지의 비아홀에 솔더재를 충진시키는 제조방법에 관한 것으로서,
    그 내부에 솔더원소재가 인입된 토출기를 가열하여 상기 솔더원소재를 용융하는 단계;
    상기 토출기와 연결된 압력발생부로부터 공기압을 발생시키고, 발생된 압력량을 압력제어부로 조절하는 단계; 및
    발생된 공기압을 이용하여 상기 토출기의 팁부를 통하여 용융된 솔더원소재를 상기 비아홀에 충진하는 단계;를 포함하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조방법.
  5. 제4항에 있어서,
    상기 토출기의 내부에 솔더원소재를 인입하는 단계에서는,
    상기 솔더원소재는 플럭스를 포함하지 않은 와이어형태를 삽입하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조방법.
  6. 삭제
  7. 삭제
  8. 적어도 하나 이상의 프레임과, 상기 프레임상에 부착되며 솔더재가 충진되는 다수개의 비아홀이 형성된 회로테이프를 가지는 반도체 패키지의 비아홀에 솔더재를 충진시키는 제조방법에 관한 것으로서,
    상기 비아홀과 상응한 크기와 개수를 가지는 패턴홀이 다수개 형성된 다이에 솔더재를 충진시키는 단계;
    상기 다이의 상부에 위치되며, 상기 패턴홀에 선택적으로 삽입되는 가이드부가 형성된 스트리퍼와, 상기 다이사이를 진공분위기로 조정하는 단계;
    상기 다이의 하부에 상기 회로테이프를 위치시키는 단계; 및
    상기 다이의 상부에 위치한 가압부를 가압하여 상기 패턴홀측으로 상기 가이드부가 삽입되어, 솔더재가 상기 비아홀에 충진하는 단계;를 포함하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조방법.
  9. 제8항에 있어서,
    상기 회로테이프를 위치시키는 단계에서는,
    상기 다이측에 위치한 위치정렬 핀을 상기 회로테이프의 가장자리에 형성된 가이드 홀에 삽입하여 상기 비아홀에 대하여 패턴홀을 위치정렬하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조방법.
KR1020010040045A 2001-07-05 2001-07-05 티비지에이 반도체 패키지의 제조장치와 이의 제조방법 KR100726770B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010040045A KR100726770B1 (ko) 2001-07-05 2001-07-05 티비지에이 반도체 패키지의 제조장치와 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010040045A KR100726770B1 (ko) 2001-07-05 2001-07-05 티비지에이 반도체 패키지의 제조장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20030004535A KR20030004535A (ko) 2003-01-15
KR100726770B1 true KR100726770B1 (ko) 2007-06-11

Family

ID=27713542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010040045A KR100726770B1 (ko) 2001-07-05 2001-07-05 티비지에이 반도체 패키지의 제조장치와 이의 제조방법

Country Status (1)

Country Link
KR (1) KR100726770B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110461A (ja) * 1982-12-15 1984-06-26 Nakajima Doukoushiyo:Kk 半田ごて
JPS611470A (ja) * 1984-06-13 1986-01-07 Sumihiko Kawashima 射出型半田ごて
JPH01283853A (ja) * 1988-05-10 1989-11-15 Matsushita Electric Ind Co Ltd バンプ形成方法とその装置
KR20010078735A (ko) * 1998-06-11 2001-08-21 추후제출 액적 분사 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110461A (ja) * 1982-12-15 1984-06-26 Nakajima Doukoushiyo:Kk 半田ごて
JPS611470A (ja) * 1984-06-13 1986-01-07 Sumihiko Kawashima 射出型半田ごて
JPH01283853A (ja) * 1988-05-10 1989-11-15 Matsushita Electric Ind Co Ltd バンプ形成方法とその装置
KR20010078735A (ko) * 1998-06-11 2001-08-21 추후제출 액적 분사 장치 및 방법

Also Published As

Publication number Publication date
KR20030004535A (ko) 2003-01-15

Similar Documents

Publication Publication Date Title
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
US7445969B2 (en) Method of manufacturing a semiconductor device
US6660558B1 (en) Semiconductor package with molded flash
US20040101631A1 (en) Method of resin encapsulation, apparatus for resin encapsulation, method of manufacturing semiconductor device, semiconductor device and resin material
US6989585B2 (en) Surface-mounting semiconductor device and method of making the same
US9029991B2 (en) Semiconductor packages with reduced solder voiding
US6326240B1 (en) Apparatus for packaging semiconductor device and method for packaging the same
JPH05175264A (ja) 半導体装置の製造方法およびそれに使用される成形装置並びに成形材料
US20100302746A1 (en) High voltage recessed connector contact
TW202126134A (zh) 具有選擇性模製物的用於鍍覆的封裝製程
JP2000082714A (ja) 電子部品および電子部品の製造方法
JPH06349892A (ja) 半導体装置の製造方法
KR100726770B1 (ko) 티비지에이 반도체 패키지의 제조장치와 이의 제조방법
JP3498693B2 (ja) チップの実装方法及びチップの実装体
JP2005161695A (ja) 樹脂封止装置及び樹脂封止方法
JPH08125062A (ja) 半導体装置とその製造方法
JP3124248B2 (ja) 半導体チップパッケージの成形装置
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム
CN217158163U (zh) 一种半导体封装
JPH04280663A (ja) 半導体装置およびその実装方法
KR100221659B1 (ko) 반도체 패키지
JPH07321278A (ja) 半導体装置
JP2005081695A (ja) 樹脂成形用金型
GB2320612A (en) Encapsulating a component mounted on a substrate
JP3908395B2 (ja) 半導体装置製造用の基板、およびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110524

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee