JPH07321278A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07321278A JPH07321278A JP13260694A JP13260694A JPH07321278A JP H07321278 A JPH07321278 A JP H07321278A JP 13260694 A JP13260694 A JP 13260694A JP 13260694 A JP13260694 A JP 13260694A JP H07321278 A JPH07321278 A JP H07321278A
- Authority
- JP
- Japan
- Prior art keywords
- outer lead
- solder
- soj
- package
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 アウタリードと基板とのはんだ付け接続強度
を向上させる。 【構成】 ＳＯＪ・ＩＣ１の各アウタリード１２はＪ字
形状に屈曲成形されており、その実装部分１２ｂの下面
にはんだ溜まり部１６が形成されている。 【効果】 ＳＯＪ・ＩＣ１をプリント配線基板２０には
んだ付け実装した際、はんだ付け部２３がアウタリード
１２の実装部分１２ｂの周囲を覆うように形成される
他、はんだ溜まり部１６にも形成されるため、はんだの
接触面積が増して、アウタリード１２と基板２０とのは
んだ付け接続強度が向上する。
を向上させる。 【構成】 ＳＯＪ・ＩＣ１の各アウタリード１２はＪ字
形状に屈曲成形されており、その実装部分１２ｂの下面
にはんだ溜まり部１６が形成されている。 【効果】 ＳＯＪ・ＩＣ１をプリント配線基板２０には
んだ付け実装した際、はんだ付け部２３がアウタリード
１２の実装部分１２ｂの周囲を覆うように形成される
他、はんだ溜まり部１６にも形成されるため、はんだの
接触面積が増して、アウタリード１２と基板２０とのは
んだ付け接続強度が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に、表
面実装形パッケージを備えている半導体装置に関し、例
えばスモール・アウトライン・Ｊリード・パッケージを
備えている半導体集積回路装置（以下、ＳＯＪ・ＩＣと
いう。）に利用して有効な技術に関する。
面実装形パッケージを備えている半導体装置に関し、例
えばスモール・アウトライン・Ｊリード・パッケージを
備えている半導体集積回路装置（以下、ＳＯＪ・ＩＣと
いう。）に利用して有効な技術に関する。
【０００２】
【従来の技術】高密度実装を実現するための表面実装形
パッケージを備えている半導体集積回路装置として、例
えばＳＯＪ・ＩＣがある。このＩＣは、「ＶＬＳＩパッ
ケージ技術（上）」（１９９３年５月３１日 日経ＢＰ
社発行）のＰ８３に開示されているように、半導体ペレ
ット（以下、ペレットという。）に作り込まれた集積回
路を樹脂封止パッケージ体の外部へ導出するためのアウ
タリードが、Ｊ字形状に屈曲成形されている。
パッケージを備えている半導体集積回路装置として、例
えばＳＯＪ・ＩＣがある。このＩＣは、「ＶＬＳＩパッ
ケージ技術（上）」（１９９３年５月３１日 日経ＢＰ
社発行）のＰ８３に開示されているように、半導体ペレ
ット（以下、ペレットという。）に作り込まれた集積回
路を樹脂封止パッケージ体の外部へ導出するためのアウ
タリードが、Ｊ字形状に屈曲成形されている。
【０００３】このＳＯＪ・ＩＣを実装基板に実装すると
きは、実装基板におけるはんだペーストが塗布されてい
るランド部にアウタリード群がそれぞれ当接されてセッ
トされた後、リフローはんだ付け処理等により各アウタ
リードが各ランド部にはんだ付けされる。
きは、実装基板におけるはんだペーストが塗布されてい
るランド部にアウタリード群がそれぞれ当接されてセッ
トされた後、リフローはんだ付け処理等により各アウタ
リードが各ランド部にはんだ付けされる。
【０００４】なお、アウタリード形状がガル・ウイング
タイプの表面実装パッケージにおいて、実装時にそのア
ウタリードのはんだ付けを確実にするため、そのアウタ
リードに溝もしくは凹凸を設けた技術が特開昭５９−４
７７４号公報に開示されている。
タイプの表面実装パッケージにおいて、実装時にそのア
ウタリードのはんだ付けを確実にするため、そのアウタ
リードに溝もしくは凹凸を設けた技術が特開昭５９−４
７７４号公報に開示されている。
【０００５】
【発明が解決しようとする課題】ＳＯＪ・ＩＣの場合、
アウタリードのはんだ付け実装部分は、はんだの接触面
積が少ないため、基板とアウタリードの接着強度が不良
になることがある。また、そのアウタリードがパッケー
ジ本体の底部に円弧に曲げられることから、リード高さ
にばらつきが生じやすく、接着強度のばらつきをより一
層誘発することになる。
アウタリードのはんだ付け実装部分は、はんだの接触面
積が少ないため、基板とアウタリードの接着強度が不良
になることがある。また、そのアウタリードがパッケー
ジ本体の底部に円弧に曲げられることから、リード高さ
にばらつきが生じやすく、接着強度のばらつきをより一
層誘発することになる。
【０００６】本発明の目的は、はんだの接触面積を増大
することにより、アウタリードと基板との接着強度を向
上させることにある。
することにより、アウタリードと基板との接着強度を向
上させることにある。
【０００７】本発明の他の目的は、はんだの接着面積を
増大することにより、アウタリードと基板との接着強度
を向上させるとともに、アウタリードの接着強度のばら
つきを低減することにある。
増大することにより、アウタリードと基板との接着強度
を向上させるとともに、アウタリードの接着強度のばら
つきを低減することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１０】すなわち、表面実装形パッケージを備えて
いる半導体装置において、前記パッケージにおける各ア
ウタリードのはんだ付け実装部分の下面にはんだ溜まり
部が形成されていることを特徴とする。
いる半導体装置において、前記パッケージにおける各ア
ウタリードのはんだ付け実装部分の下面にはんだ溜まり
部が形成されていることを特徴とする。
【００１１】
【作用】前記した手段によれば、アウタリードのはんだ
付け実装部分の下面に形成されているはんだ溜まり部に
はんだが入り込むため、はんだの接触面積が増し、アウ
タリードと基板との接続強度が向上する。
付け実装部分の下面に形成されているはんだ溜まり部に
はんだが入り込むため、はんだの接触面積が増し、アウ
タリードと基板との接続強度が向上する。
【００１２】
【実施例】図１は本発明の一実施例であるＳＯＪ・ＩＣ
の実装状態を示す一部切断正面図、図２はアウタリード
成形前のＳＯＪ・ＩＣを示す一部切断正面図、図３はア
ウタリードの成形工程を示す説明図である。
の実装状態を示す一部切断正面図、図２はアウタリード
成形前のＳＯＪ・ＩＣを示す一部切断正面図、図３はア
ウタリードの成形工程を示す説明図である。
【００１３】本実施例において、本発明に係る半導体装
置としてのＳＯＪ・ＩＣ１は、半導体集積回路が作り込
まれているペレットと、このペレットを包囲するととも
に半導体集積回路を外部に電気的に導くためのパッケー
ジ１０とを備えている。パッケージ１０はペレットの各
電極に電気的に接続されている複数本のリードと、ペレ
ットおよびリードの一部を樹脂封止するパッケージ体と
から構成されている。
置としてのＳＯＪ・ＩＣ１は、半導体集積回路が作り込
まれているペレットと、このペレットを包囲するととも
に半導体集積回路を外部に電気的に導くためのパッケー
ジ１０とを備えている。パッケージ１０はペレットの各
電極に電気的に接続されている複数本のリードと、ペレ
ットおよびリードの一部を樹脂封止するパッケージ体と
から構成されている。
【００１４】すなわち、ＳＯＪ・ＩＣ１のパッケージ１
０は、樹脂が用いられて、トランスファ成形等のような
樹脂成形法により略長方形の平盤形状に形成されている
樹脂封止パッケージ体１１と、このパッケージ体１１の
２つの側面から外部に突設されているアウタリード１２
群とを備えている。
０は、樹脂が用いられて、トランスファ成形等のような
樹脂成形法により略長方形の平盤形状に形成されている
樹脂封止パッケージ体１１と、このパッケージ体１１の
２つの側面から外部に突設されているアウタリード１２
群とを備えている。
【００１５】パッケージ体１１の内部には集積回路を作
り込まれたペレット１３が樹脂封止されており、ペレッ
ト１３に作り込まれた集積回路は、ペレット１３の電極
パッドと各アウタリード１２に一体的に連設されている
インナリード１４との間に橋絡されているボンディング
ワイヤ１５を介して、各アウタリード１２によりパッケ
ージ体１１の外部に電気的に引き出されるようになって
いる。
り込まれたペレット１３が樹脂封止されており、ペレッ
ト１３に作り込まれた集積回路は、ペレット１３の電極
パッドと各アウタリード１２に一体的に連設されている
インナリード１４との間に橋絡されているボンディング
ワイヤ１５を介して、各アウタリード１２によりパッケ
ージ体１１の外部に電気的に引き出されるようになって
いる。
【００１６】各アウタリード１２はＪ字形状になるよう
に屈曲成形されており、パッケージ体１１の側面から下
向きに略直角に屈曲されてパッケージ体１１の側方を略
垂直下方にパッケージ体１１の下面よりも下方まで延出
している部分１２ａと、その下端部からパッケージ体１
１側に略直角に屈曲されて略水平に延出している実装部
分１２ｂと、その実装部分１２ｂの先端から斜め上向き
に屈曲されてパッケージ体１１の下面位置へ延出してい
る部分１２ｃとから構成されている。
に屈曲成形されており、パッケージ体１１の側面から下
向きに略直角に屈曲されてパッケージ体１１の側方を略
垂直下方にパッケージ体１１の下面よりも下方まで延出
している部分１２ａと、その下端部からパッケージ体１
１側に略直角に屈曲されて略水平に延出している実装部
分１２ｂと、その実装部分１２ｂの先端から斜め上向き
に屈曲されてパッケージ体１１の下面位置へ延出してい
る部分１２ｃとから構成されている。
【００１７】そして、本実施例においては、各アウタリ
ード１２の実装部分１２ｂがプレス加工によって上向き
に凸形状になるように成形加工されており、その凸部に
より実装部分１２ｂの下面側に形成される凹部がはんだ
溜まり部１６を構成する。このはんだ溜まり部１６はパ
ッケージ体１１のアウタリード１２が突設されていない
側面方向から見て、断面が細長い四角形形状に形成され
ている。
ード１２の実装部分１２ｂがプレス加工によって上向き
に凸形状になるように成形加工されており、その凸部に
より実装部分１２ｂの下面側に形成される凹部がはんだ
溜まり部１６を構成する。このはんだ溜まり部１６はパ
ッケージ体１１のアウタリード１２が突設されていない
側面方向から見て、断面が細長い四角形形状に形成され
ている。
【００１８】上記ＳＯＪ・ＩＣ１は次のようにして製造
される。まず、ペレット・ボンディング工程により、鉄
−ニッケル合金や燐青銅等のような比較的大きい機械的
強度を有するばね材料からなるリードフレームにペレッ
ト１３がボンディングされ、その後ワイヤ・ボンディン
グ工程により、ペレット１３の電極パッドとインナリー
ド１４との間にワイヤ１５がボンディングされる。
される。まず、ペレット・ボンディング工程により、鉄
−ニッケル合金や燐青銅等のような比較的大きい機械的
強度を有するばね材料からなるリードフレームにペレッ
ト１３がボンディングされ、その後ワイヤ・ボンディン
グ工程により、ペレット１３の電極パッドとインナリー
ド１４との間にワイヤ１５がボンディングされる。
【００１９】次に、トランスファ成形装置により、図２
に示されているように、表面実装形パッケージ１０のパ
ッケージ本体である樹脂封止パッケージ体１１が略長方
形の平盤形状に一体成形される。この樹脂封止パッケー
ジ体１１により、インナリード１４、ペレット１３、お
よびワイヤ１５が樹脂封止され、樹脂封止パッケージ体
１１の２つの側面からそれぞれアウタリード１２群（複
数平行配列リード）が突出された状態になる。
に示されているように、表面実装形パッケージ１０のパ
ッケージ本体である樹脂封止パッケージ体１１が略長方
形の平盤形状に一体成形される。この樹脂封止パッケー
ジ体１１により、インナリード１４、ペレット１３、お
よびワイヤ１５が樹脂封止され、樹脂封止パッケージ体
１１の２つの側面からそれぞれアウタリード１２群（複
数平行配列リード）が突出された状態になる。
【００２０】その後、切断工程において、樹脂封止パッ
ケージ体１１の外側におけるリードフレームの不要な部
分が切断除去される。
ケージ体１１の外側におけるリードフレームの不要な部
分が切断除去される。
【００２１】次に、アウタリード１２はリード成形工程
において、図３に示されているように成形される。すな
わち、まず、図３の（ａ）に示されているように、アウ
タリード１２の実装部分１２ｂがプレス加工によって、
下方に凸になるように成形加工され、屈曲部Ａ、Ｂを有
するはんだ溜まり部１６が形成される。このはんだ溜ま
り部１６の成形は、複数平行配列されたアウタリードに
対してパッケージ体１１の根元部から同一長さに位置し
た場所に同時に加工される。
において、図３に示されているように成形される。すな
わち、まず、図３の（ａ）に示されているように、アウ
タリード１２の実装部分１２ｂがプレス加工によって、
下方に凸になるように成形加工され、屈曲部Ａ、Ｂを有
するはんだ溜まり部１６が形成される。このはんだ溜ま
り部１６の成形は、複数平行配列されたアウタリードに
対してパッケージ体１１の根元部から同一長さに位置し
た場所に同時に加工される。
【００２２】次に、図３の（ｂ）に示されているよう
に、アウタリード１２の実装部分１２ｂを含む先端部が
下向き略直角に屈曲成形される（図３（ｂ）のの状
態）。このときの屈曲成形位置は、上述の如く溜まり部
１６の同時成形によりすべてのアウタリードについて屈
曲部Ａの位置となる。続いて、アウタリード１２はその
根元部が下向きに略直角に屈曲成形されるとともに、凸
部に連続している部分が内側に適度に屈曲される（図３
（ｂ）のの状態）。最後に、凸部に連続する先端部分
が斜め上方に屈曲成形される（図３（ｂ）のの状
態）。このときの屈曲成形位置は屈曲部Ｂの位置とな
る。したがって、すべてのアウタリードは屈曲部Ａ、Ｂ
の部分で折り曲がることにより、それぞれのアウタリー
ドのリード高さｈは一定となる。
に、アウタリード１２の実装部分１２ｂを含む先端部が
下向き略直角に屈曲成形される（図３（ｂ）のの状
態）。このときの屈曲成形位置は、上述の如く溜まり部
１６の同時成形によりすべてのアウタリードについて屈
曲部Ａの位置となる。続いて、アウタリード１２はその
根元部が下向きに略直角に屈曲成形されるとともに、凸
部に連続している部分が内側に適度に屈曲される（図３
（ｂ）のの状態）。最後に、凸部に連続する先端部分
が斜め上方に屈曲成形される（図３（ｂ）のの状
態）。このときの屈曲成形位置は屈曲部Ｂの位置とな
る。したがって、すべてのアウタリードは屈曲部Ａ、Ｂ
の部分で折り曲がることにより、それぞれのアウタリー
ドのリード高さｈは一定となる。
【００２３】前記構成に係るＳＯＪ・ＩＣ１は実装基板
であるプリント配線基板に、図１に示されているように
表面実装される。
であるプリント配線基板に、図１に示されているように
表面実装される。
【００２４】ＳＯＪ・ＩＣ１が実装されるプリント配線
基板２０は基板本体２１を備えており、この基板本体２
１はガラスエポキシ樹脂等の絶縁材料が用いられて長方
形の平板形状に形成されている。基板本体２１の一主面
には複数個のランド２２が形成されており、各ランド２
２は銅箔等の導電材料が用いられてリソグラフィー処理
およびエッチング処理等の適当な手段により、アウタリ
ード１２の実装部分１２ｂよりも若干大きめの微小な長
方形の薄板に形成されている。そして、各ランド２２上
にははんだペーストがスクリーン印刷法等の適当な手段
により、それぞれ塗布されている。また、各ランド２２
には基板本体２１に敷設された電気配線（図示せず）が
電気的にそれぞれ接続されている。
基板２０は基板本体２１を備えており、この基板本体２
１はガラスエポキシ樹脂等の絶縁材料が用いられて長方
形の平板形状に形成されている。基板本体２１の一主面
には複数個のランド２２が形成されており、各ランド２
２は銅箔等の導電材料が用いられてリソグラフィー処理
およびエッチング処理等の適当な手段により、アウタリ
ード１２の実装部分１２ｂよりも若干大きめの微小な長
方形の薄板に形成されている。そして、各ランド２２上
にははんだペーストがスクリーン印刷法等の適当な手段
により、それぞれ塗布されている。また、各ランド２２
には基板本体２１に敷設された電気配線（図示せず）が
電気的にそれぞれ接続されている。
【００２５】そして、ランド２２群は前記ＳＯＪ・ＩＣ
１のアウタリード１２における実装部分１２ｂにそれぞ
れ対応するように配列されている。すなわち、ランド２
２群はＳＯＪ・ＩＣ１のアウタリード１２における実装
部分１２ｂの２列縦隊に対応して２列縦隊に整列されて
いるとともに、各列のランド２２、２２間のピッチはア
ウタリード１２、１２間のピッチに対応されている。
１のアウタリード１２における実装部分１２ｂにそれぞ
れ対応するように配列されている。すなわち、ランド２
２群はＳＯＪ・ＩＣ１のアウタリード１２における実装
部分１２ｂの２列縦隊に対応して２列縦隊に整列されて
いるとともに、各列のランド２２、２２間のピッチはア
ウタリード１２、１２間のピッチに対応されている。
【００２６】ＳＯＪ・ＩＣ１がプリント配線基板２０に
表面実装される際、ＳＯＪ・ＩＣ１はプリント配線基板
２０上に、各アウタリード１２の実装部分１２ｂの裏面
（下面）が各ランド２２上のはんだペースト内に少し埋
設されるようにして各ランド２２に載置される。
表面実装される際、ＳＯＪ・ＩＣ１はプリント配線基板
２０上に、各アウタリード１２の実装部分１２ｂの裏面
（下面）が各ランド２２上のはんだペースト内に少し埋
設されるようにして各ランド２２に載置される。
【００２７】その後、ＳＯＪ・ＩＣ１がセットされたプ
リント配線基板２０は、赤外線リフロー等の適当なリフ
ローはんだ付け処理方法によって、はんだ付け処理され
る。このリフローはんだ付け処理において、各ランド２
２にそれぞれ塗布されているはんだペーストが加熱溶融
し、この溶融はんだが流れてアウタリード１２の実装部
分１２ｂの全周囲を覆うとともに、はんだ溜まり部１６
内に浸入し、はんだ付け部２３が形成される。このよう
にして、ＳＯＪ・ＩＣ１はプリント配線基板２０に電気
的かつ機械的に接続される。
リント配線基板２０は、赤外線リフロー等の適当なリフ
ローはんだ付け処理方法によって、はんだ付け処理され
る。このリフローはんだ付け処理において、各ランド２
２にそれぞれ塗布されているはんだペーストが加熱溶融
し、この溶融はんだが流れてアウタリード１２の実装部
分１２ｂの全周囲を覆うとともに、はんだ溜まり部１６
内に浸入し、はんだ付け部２３が形成される。このよう
にして、ＳＯＪ・ＩＣ１はプリント配線基板２０に電気
的かつ機械的に接続される。
【００２８】この場合、はんだ付け部２３はアウタリー
ド１２の実装部分１２ｂの周囲を覆うように形成される
とともに、実装部分１２ｂの下面に形成されているはん
だ溜まり部１６にもはんだが浸入して形成されるため、
はんだの接触面積が増大して、ＳＯＪ・ＩＣ１と基板２
０との接合強度が向上する。
ド１２の実装部分１２ｂの周囲を覆うように形成される
とともに、実装部分１２ｂの下面に形成されているはん
だ溜まり部１６にもはんだが浸入して形成されるため、
はんだの接触面積が増大して、ＳＯＪ・ＩＣ１と基板２
０との接合強度が向上する。
【００２９】前記実施例によれば次の効果が得られる。 アウタリードの実装部分の下面にはんだ溜まり部が
形成されていることにより、ＳＯＪ・ＩＣがプリント配
線基板にはんだ付け実装された際に、はんだ付け部がア
ウタリードの実装部分の周囲を覆うように形成されると
ともに、はんだ溜まり部にも形成されるため、はんだの
接触面積が増大し、ＳＯＪ・ＩＣと基板とのはんだ付け
接合強度が向上する。
形成されていることにより、ＳＯＪ・ＩＣがプリント配
線基板にはんだ付け実装された際に、はんだ付け部がア
ウタリードの実装部分の周囲を覆うように形成されると
ともに、はんだ溜まり部にも形成されるため、はんだの
接触面積が増大し、ＳＯＪ・ＩＣと基板とのはんだ付け
接合強度が向上する。
【００３０】 上記により、半導体装置のプリント
配線基板への実装不良を低減することができる。
配線基板への実装不良を低減することができる。
【００３１】 リード高さ（ｈ）が一定となるため、
すべてのリードの接着かつ確実に行なえ、また、接着強
度が一定となる。
すべてのリードの接着かつ確実に行なえ、また、接着強
度が一定となる。
【００３２】図４は本発明の実施例２であるＳＯＪ・Ｉ
Ｃの実装状態を示す一部切断正面図である。本実施例２
が前記実施例１と異なる点は、アウタリード１２の実装
部分１２ｂに形成されているはんだ溜まり部１６の形状
であり、本実施例２におけるはんだ溜まり部１６はパッ
ケージ体１１のアウタリード１２が突設されていない側
面方向から見て、断面が三角形形状に形成されている。
そして、はんだ付け部２３は実施例１と同様に、アウタ
リード１２の実装部分１２ｂの周囲とはんだ溜まり部１
６に形成されている。
Ｃの実装状態を示す一部切断正面図である。本実施例２
が前記実施例１と異なる点は、アウタリード１２の実装
部分１２ｂに形成されているはんだ溜まり部１６の形状
であり、本実施例２におけるはんだ溜まり部１６はパッ
ケージ体１１のアウタリード１２が突設されていない側
面方向から見て、断面が三角形形状に形成されている。
そして、はんだ付け部２３は実施例１と同様に、アウタ
リード１２の実装部分１２ｂの周囲とはんだ溜まり部１
６に形成されている。
【００３３】図５は本発明の実施例３であるＳＯＪ・Ｉ
Ｃの実装状態を示す一部切断正面図である。本実施例３
が前記実施例１と異なる点は、アウタリード１２の実装
部分１２ｂに形成されているはんだ溜まり部１６の形状
であり、本実施例３におけるはんだ溜まり部１６はパッ
ケージ体１１のアウタリード１２が突設されていない側
面方向から見て、断面が欠円形形状に形成されている。
そして、はんだ付け部２３は実施例１と同様に、アウタ
リード１２の実装部分１２ｂの周囲とはんだ溜まり部１
６に形成されている。
Ｃの実装状態を示す一部切断正面図である。本実施例３
が前記実施例１と異なる点は、アウタリード１２の実装
部分１２ｂに形成されているはんだ溜まり部１６の形状
であり、本実施例３におけるはんだ溜まり部１６はパッ
ケージ体１１のアウタリード１２が突設されていない側
面方向から見て、断面が欠円形形状に形成されている。
そして、はんだ付け部２３は実施例１と同様に、アウタ
リード１２の実装部分１２ｂの周囲とはんだ溜まり部１
６に形成されている。
【００３４】図６は本発明の実施例４であるＳＯＪ・Ｉ
Ｃの実装状態を示す一部切断正面図である。本実施例４
は前記実施例２と同様に、アウタリード１２の実装部分
１２ｂに形成されているはんだ溜まり部１６がパッケー
ジ体１１のアウタリード１２が突設されていない側面方
向から見て、断面が三角形形状に形成されている。しか
しながら、本実施例４はアウタリード１２の実装部分１
２ｂがプリント配線基板２０のランド２２と略同じ幅を
有しており、はんだ付け部２３ははんだ溜まり部１６に
のみ形成されている。
Ｃの実装状態を示す一部切断正面図である。本実施例４
は前記実施例２と同様に、アウタリード１２の実装部分
１２ｂに形成されているはんだ溜まり部１６がパッケー
ジ体１１のアウタリード１２が突設されていない側面方
向から見て、断面が三角形形状に形成されている。しか
しながら、本実施例４はアウタリード１２の実装部分１
２ｂがプリント配線基板２０のランド２２と略同じ幅を
有しており、はんだ付け部２３ははんだ溜まり部１６に
のみ形成されている。
【００３５】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００３６】例えば、アウタリードにはんだ溜まり部を
形成する成形作業は、リードフレームの段階で行っても
よい。
形成する成形作業は、リードフレームの段階で行っても
よい。
【００３７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＳＯＪ
・ＩＣに適用した場合について説明したが、それに限定
されるものではなく、ガル・ウイング形状のアウタリー
ドを備えているＩＣ等の表面実装形半導体装置全般に適
用することができる。また、本発明は表面実装形樹脂封
止パッケージを備えている半導体装置の他、表面実装形
気密封止パッケージを備えている半導体装置にも適用す
ることができる。
なされた発明をその背景となった利用分野であるＳＯＪ
・ＩＣに適用した場合について説明したが、それに限定
されるものではなく、ガル・ウイング形状のアウタリー
ドを備えているＩＣ等の表面実装形半導体装置全般に適
用することができる。また、本発明は表面実装形樹脂封
止パッケージを備えている半導体装置の他、表面実装形
気密封止パッケージを備えている半導体装置にも適用す
ることができる。
【００３８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００３９】表面実装形パッケージを備えている半導体
装置において、前記パッケージにおける各アウタリード
のはんだ付け実装部分の下面にはんだ溜まり部が形成さ
れていることにより、はんだ付け実装時におけるはんだ
の接触面積が増大するため、半導体装置の実装基板への
実装時にはんだ付け強度不足の発生を防止することがで
きる。
装置において、前記パッケージにおける各アウタリード
のはんだ付け実装部分の下面にはんだ溜まり部が形成さ
れていることにより、はんだ付け実装時におけるはんだ
の接触面積が増大するため、半導体装置の実装基板への
実装時にはんだ付け強度不足の発生を防止することがで
きる。
【図１】本発明の一実施例であるＳＯＪ・ＩＣの実装状
態を示す一部切断正面図である。
態を示す一部切断正面図である。
【図２】アウタリード成形前のＳＯＪ・ＩＣを示す一部
切断正面図である。
切断正面図である。
【図３】アウタリードの成形工程を示す説明図である。
【図４】本発明の別の実施例２であるＳＯＪ・ＩＣの実
装状態を示す一部切断正面図である。
装状態を示す一部切断正面図である。
【図５】本発明の別の実施例３であるＳＯＪ・ＩＣの実
装状態を示す一部切断正面図である。
装状態を示す一部切断正面図である。
【図６】本発明の別の実施例４であるＳＯＪ・ＩＣの実
装状態を示す一部切断正面図である。
装状態を示す一部切断正面図である。
１…ＳＯＪ・ＩＣ、１０…樹脂封止パッケージ、１１…
樹脂封止パッケージ体、１２…アウタリード、１２ｂ…
実装部分、１３…ペレット、１４…インナリード、１５
…ワイヤ、１６…はんだ溜まり部、２０…プリント配線
基板、２１…基板本体、２２…ランド、２３…はんだ付
け部。
樹脂封止パッケージ体、１２…アウタリード、１２ｂ…
実装部分、１３…ペレット、１４…インナリード、１５
…ワイヤ、１６…はんだ溜まり部、２０…プリント配線
基板、２１…基板本体、２２…ランド、２３…はんだ付
け部。
Claims (3)
- 【請求項１】 パッケージ本体側面部より導出されたリ
ードの端部がその本体底面部に屈曲されている表面実装
形の半導体装置において、 前記パッケージにおける各アウタリードのはんだ付け実
装部分の下面にはんだ溜まり部が形成されていることを
特徴とする半導体装置。 - 【請求項２】 前記はんだ溜まり部がプレス加工により
形成された凹部からなることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記アウタリードがＪ字形状に屈曲成形
されていることを特徴とする請求項１または２に記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13260694A JPH07321278A (ja) | 1994-05-23 | 1994-05-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13260694A JPH07321278A (ja) | 1994-05-23 | 1994-05-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321278A true JPH07321278A (ja) | 1995-12-08 |
Family
ID=15085270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13260694A Pending JPH07321278A (ja) | 1994-05-23 | 1994-05-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321278A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278663A (ja) * | 2005-03-29 | 2006-10-12 | Tokyo Coil Engineering Kk | 表面実装部品 |
-
1994
- 1994-05-23 JP JP13260694A patent/JPH07321278A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278663A (ja) * | 2005-03-29 | 2006-10-12 | Tokyo Coil Engineering Kk | 表面実装部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100214561B1 (ko) | 버틈 리드 패키지 | |
| JP2000188366A (ja) | 半導体装置 | |
| US20120104584A1 (en) | Semiconductor device packages with protective layer and related methods | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP3866127B2 (ja) | 半導体装置 | |
| US6455355B1 (en) | Method of mounting an exposed-pad type of semiconductor device over a printed circuit board | |
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| JP2002334964A (ja) | 半導体装置 | |
| JP7173487B2 (ja) | 半導体装置 | |
| JP2000058739A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JP2844058B2 (ja) | 半導体パッケージ | |
| KR0146063B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH07321278A (ja) | 半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 | |
| US20220201865A1 (en) | Electric component | |
| JPS6379361A (ja) | 立設実装形半導体装置 | |
| JP4386552B2 (ja) | 受発光型半導体装置の構造 | |
| JP2001267452A (ja) | 半導体装置 | |
| JP4608810B2 (ja) | 表面実装型の半導体装置 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPH08107127A (ja) | 半導体装置 | |
| KR100206977B1 (ko) | 직립형 볼 그리드 어레이 패키지 | |
| JP2001319943A (ja) | 半導体装置 |