JPH01273364A - フォトダイオードアレイおよびその製造方法 - Google Patents
フォトダイオードアレイおよびその製造方法Info
- Publication number
- JPH01273364A JPH01273364A JP63103649A JP10364988A JPH01273364A JP H01273364 A JPH01273364 A JP H01273364A JP 63103649 A JP63103649 A JP 63103649A JP 10364988 A JP10364988 A JP 10364988A JP H01273364 A JPH01273364 A JP H01273364A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- region
- type
- photodiode array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 12
- 239000000969 carrier Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は第1導電型層とその第1導電型層上に横方向に
複数個分離して形成された第2導電型層によって形成さ
れる複数の p−n 接合を用いるフォトダイオードア
レイおよびその製造方法に関する。
複数個分離して形成された第2導電型層によって形成さ
れる複数の p−n 接合を用いるフォトダイオードア
レイおよびその製造方法に関する。
B0発明の概要
バイポーラプロセスによる p型基板と n型エピタキ
シャル層の p −n 接合を用いたフォトダイオード
アレイにおいて、 p−n 接合の P型層側にも p
+拡散領域を設け、各フォトダイオードを分離する。そ
の分離のために深い p+型拡散領域を作る方法として
、 p型基板に予め埋め込む p+型拡散領域と p型
エピタキシャル層の表面から埋め込む p+型拡散領域
が互いに接するように、 p+型拡散領域を n 型エ
ピタキシャル成長に先だって p型基板に作り込む。
シャル層の p −n 接合を用いたフォトダイオード
アレイにおいて、 p−n 接合の P型層側にも p
+拡散領域を設け、各フォトダイオードを分離する。そ
の分離のために深い p+型拡散領域を作る方法として
、 p型基板に予め埋め込む p+型拡散領域と p型
エピタキシャル層の表面から埋め込む p+型拡散領域
が互いに接するように、 p+型拡散領域を n 型エ
ピタキシャル成長に先だって p型基板に作り込む。
C0従来の技術
フォトダイオードアレイとその微小電流出力を処理する
回路を集積化したフォトセンサ ICは各種制御分野で
の応用が期待できる。このフォトセンサ ICをバイポ
ーラプロセスで実現すると、フォトダイオードアレイの
構成は例えば次のようになる(第3図参照)。入射光と
してLEDあるいは半導体レーザからの近赤外光を考え
ると、バイポーラプロセスと最も整合が良く、高い感度
が得られるフォトダイオードはp 型基板と n型エピ
タキシャル層の間の p−n 接合フォトダイオードで
あり、アレイの構成とするには通常のバイポーラプロセ
スの p−n 接合素子分離と同様に、基板にまで達す
る P 型不純物の拡散により、エピタキシャル層を分
離すれば良い。
回路を集積化したフォトセンサ ICは各種制御分野で
の応用が期待できる。このフォトセンサ ICをバイポ
ーラプロセスで実現すると、フォトダイオードアレイの
構成は例えば次のようになる(第3図参照)。入射光と
してLEDあるいは半導体レーザからの近赤外光を考え
ると、バイポーラプロセスと最も整合が良く、高い感度
が得られるフォトダイオードはp 型基板と n型エピ
タキシャル層の間の p−n 接合フォトダイオードで
あり、アレイの構成とするには通常のバイポーラプロセ
スの p−n 接合素子分離と同様に、基板にまで達す
る P 型不純物の拡散により、エピタキシャル層を分
離すれば良い。
第3図中、1 はP型基板、2はn型エピタキシャル層
、3 はn++埋込み層、4 はp型分離領域、5 は
カソード取出し用高不純物濃度領域、6 はアノード電
極、7はカソード電極、8 はコレクタ取出し用高不純
物濃度領域、9 はベース領域、10はエミッタ領域、
11 はコレクタ電極、12 はベース電極、13 は
エミッタ電極を表わす。分離領域4で分離されたn型の
領域は周囲の p型の領域1,4 とともにフォトダイ
オードを形成し、 n型エピタキシャル層領域12の図
の右側の部分、ベース領域9およびエミッタ領域1o
はバイポーラトランジスタを形成する。
、3 はn++埋込み層、4 はp型分離領域、5 は
カソード取出し用高不純物濃度領域、6 はアノード電
極、7はカソード電極、8 はコレクタ取出し用高不純
物濃度領域、9 はベース領域、10はエミッタ領域、
11 はコレクタ電極、12 はベース電極、13 は
エミッタ電極を表わす。分離領域4で分離されたn型の
領域は周囲の p型の領域1,4 とともにフォトダイ
オードを形成し、 n型エピタキシャル層領域12の図
の右側の部分、ベース領域9およびエミッタ領域1o
はバイポーラトランジスタを形成する。
[発明の目的]
本発明の目的は、フォトダイオード間のクロストークが
小さいフォトダイオードアレイおよびその製造方法を提
供することである。
小さいフォトダイオードアレイおよびその製造方法を提
供することである。
E8課題を解決するための手段
上記目的を達成するために、本発明による、第1導電型
層とその第1導電型層上に横方向に複数個分離して形成
された第2導電型層によって形成される複数の p−n
接合を用いるフォトダイオードアレイは、上記隣接す
る第2導電型層を分離する第1導電型の部分の真下に位
置する上記第1導電型層の部分に設けられた第1導電型
高不純物濃度領域を含むことを要旨とする。
層とその第1導電型層上に横方向に複数個分離して形成
された第2導電型層によって形成される複数の p−n
接合を用いるフォトダイオードアレイは、上記隣接す
る第2導電型層を分離する第1導電型の部分の真下に位
置する上記第1導電型層の部分に設けられた第1導電型
高不純物濃度領域を含むことを要旨とする。
上記フォトダイオードアレイの製造方法は、第1導電型
層上面に所定間隔を持って複数の第1導電型高不純物濃
度領域を形成する工程と、上記第1導電型層上に第2導
電型エピタキシャル層を成長させる工程と、上記形成さ
れた第2導電型エピタキシャル層表面の上記高不純物濃
度領域上に位置する部位に第1導電型領域を形成する工
程とからなる。
層上面に所定間隔を持って複数の第1導電型高不純物濃
度領域を形成する工程と、上記第1導電型層上に第2導
電型エピタキシャル層を成長させる工程と、上記形成さ
れた第2導電型エピタキシャル層表面の上記高不純物濃
度領域上に位置する部位に第1導電型領域を形成する工
程とからなる。
F1作用
n 型エピタキシャル層を分離している p 型拡散領
域の下の p型基板中にも深いP+拡散領域を設けるこ
とにより、フォトダイオード間のクロストークを低減す
る。
域の下の p型基板中にも深いP+拡散領域を設けるこ
とにより、フォトダイオード間のクロストークを低減す
る。
G、実施例
以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
第1図は本発明によるフォトダイオードアレイの断面図
で、図中、第3図と共通する引用番号は第3図における
ものと同じか、またはそれに対応する部分を表わし、1
4 は p型エピタキシャル層、15.16 は本発
明によって設けられたp+型型子不純物濃度領域ある。
で、図中、第3図と共通する引用番号は第3図における
ものと同じか、またはそれに対応する部分を表わし、1
4 は p型エピタキシャル層、15.16 は本発
明によって設けられたp+型型子不純物濃度領域ある。
以下上記実施例の動作を説明する。
p++散領域15.16 では少数担体の寿命が減少す
るため、 p 型基板 1 中で発生した少数担体が周
囲のフォトダイオードに漏れだすことを少なくすること
ができ、したがってクロストークを減少させることがで
きる。
るため、 p 型基板 1 中で発生した少数担体が周
囲のフォトダイオードに漏れだすことを少なくすること
ができ、したがってクロストークを減少させることがで
きる。
第1図に示すp++散領域16 を設けるには、例えば
まず、 p型基板1 中にP+領域16 を拡散してお
き、つぎに基板1 と同程度の不純物濃度の p 型エ
ピタキシャル層 14 を成長させ、さらにこの p
型エピタキシャル層14中に表面から P+領域15
を拡散によって形成し、先に埋め込んでおいたp++散
領域16 と接するようにする。この後は、従来と同じ
<、 n 型エピタキシャル層 2 を成長し、その
表面から P 型領域4 を拡散により形成する。
まず、 p型基板1 中にP+領域16 を拡散してお
き、つぎに基板1 と同程度の不純物濃度の p 型エ
ピタキシャル層 14 を成長させ、さらにこの p
型エピタキシャル層14中に表面から P+領域15
を拡散によって形成し、先に埋め込んでおいたp++散
領域16 と接するようにする。この後は、従来と同じ
<、 n 型エピタキシャル層 2 を成長し、その
表面から P 型領域4 を拡散により形成する。
その他の実施例として、 p 型エピタキシャル層 1
4 を省いた簡略化した構造が考えられる(第2図参照
)。この構造では、第1の実施例はどp−n 接合のP
型層側に深いP十拡散領域を作るのが困難であるため、
クロストークの低減効果は少し劣るが、第3図の従来構
造よりは改善できるため、工程の増加を最小限にしたい
場合には有効である。
4 を省いた簡略化した構造が考えられる(第2図参照
)。この構造では、第1の実施例はどp−n 接合のP
型層側に深いP十拡散領域を作るのが困難であるため、
クロストークの低減効果は少し劣るが、第3図の従来構
造よりは改善できるため、工程の増加を最小限にしたい
場合には有効である。
H0発明の詳細
な説明した通り、本発明によれば、クロストークを著し
く低減できるという利点が得られる。
く低減できるという利点が得られる。
第1図は本発明によるフォトダイオードアレイの断面図
、第2図は他の実施の態様によるフォトダイオードアレ
イの断面図、第3図は従来のフォトダイオードアレイの
断面図である。 1・・・・・・・・・ p型基板、2・・・・・・・・
・ n型エピタキシャル層、3・・・・・・・・・ n
+型埋込み層、4・・・・・・・・・P型分離領域、5
・・・・・・・・・カソード取出し用高不純物濃度領域
、6・・・・・・・・・アノード電極、7・・・・・・
・・・カソード電極、8・・・・・・・・・コレクタ取
出し用高不純物濃度領域、9・・・・・・・・・ベース
領域、10・・・・・・・・・エミッタ領域、11・・
・・・・・・・コレクタ電極、12・・・・・・・・・
ベース電極、13・・・・・・・・・エミッタ電極、1
4・・・・・・・・・p 型エピタキシャル層、15,
16・・・・・・・・・p十型高不純物濃度領域。 特許出願人 クラリオン株式会社
、第2図は他の実施の態様によるフォトダイオードアレ
イの断面図、第3図は従来のフォトダイオードアレイの
断面図である。 1・・・・・・・・・ p型基板、2・・・・・・・・
・ n型エピタキシャル層、3・・・・・・・・・ n
+型埋込み層、4・・・・・・・・・P型分離領域、5
・・・・・・・・・カソード取出し用高不純物濃度領域
、6・・・・・・・・・アノード電極、7・・・・・・
・・・カソード電極、8・・・・・・・・・コレクタ取
出し用高不純物濃度領域、9・・・・・・・・・ベース
領域、10・・・・・・・・・エミッタ領域、11・・
・・・・・・・コレクタ電極、12・・・・・・・・・
ベース電極、13・・・・・・・・・エミッタ電極、1
4・・・・・・・・・p 型エピタキシャル層、15,
16・・・・・・・・・p十型高不純物濃度領域。 特許出願人 クラリオン株式会社
Claims (2)
- (1)第1導電型層とその第1導電型層上に横方向に複
数個分離して形成された第2導電型層によって形成され
る複数のp−n接合を用いるフォトダイオードアレイに
おいて、 (a)上記隣接する第2導電型層を分離する第1導電型
の部分の真下に位置する上記第1導電型層の部分に設け
られた第1導電型高不純物濃度領域 を含むことを特徴とするフォトダイオードアレイ。 - (2) (a)第1導電型層上面に所定間隔を持って複数の第1
導電型高不純物濃度領域を形成する工程、 (b)上記第1導電型層上に第2導電型エピタキシャル
層を成長させる工程、および (c)上記形成された第2導電型エピタキシャル層表面
の上記高不純物濃度領域上に位置する部位に第1導電型
領域を形成する工程、 を含むことを特徴とするフォトダイオードアレイの製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63103649A JPH01273364A (ja) | 1988-04-25 | 1988-04-25 | フォトダイオードアレイおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63103649A JPH01273364A (ja) | 1988-04-25 | 1988-04-25 | フォトダイオードアレイおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01273364A true JPH01273364A (ja) | 1989-11-01 |
Family
ID=14359624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63103649A Pending JPH01273364A (ja) | 1988-04-25 | 1988-04-25 | フォトダイオードアレイおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01273364A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818093A (ja) * | 1994-06-30 | 1996-01-19 | Sony Corp | 半導体受光素子及び半導体装置並びにそれらの作製方法 |
JP2006229234A (ja) * | 2006-02-16 | 2006-08-31 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
-
1988
- 1988-04-25 JP JP63103649A patent/JPH01273364A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818093A (ja) * | 1994-06-30 | 1996-01-19 | Sony Corp | 半導体受光素子及び半導体装置並びにそれらの作製方法 |
JP2006229234A (ja) * | 2006-02-16 | 2006-08-31 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01273364A (ja) | フォトダイオードアレイおよびその製造方法 | |
JPS62131570A (ja) | 半導体受光装置 | |
JP2568074B2 (ja) | 光センサ集積回路 | |
JP2501556B2 (ja) | 光センサおよびその製造方法 | |
JP2000223735A (ja) | 半導体受光装置とその製造方法 | |
JPH04151874A (ja) | 半導体装置 | |
JP2002164566A (ja) | 光電素子アレイ | |
JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
JPH031544A (ja) | ラテラルトランジスタ | |
GB1224802A (en) | Semiconductor device and a method of manufacturing the same | |
JPH07297444A (ja) | 光電変換装置およびその製造方法 | |
JPS62291962A (ja) | ラテラル型トランジスタ | |
JPH10200148A (ja) | フォト・ダイオード素子を有する半導体集積回路装置及びその製造方法 | |
JPS6244430B2 (ja) | ||
JPS61185979A (ja) | 集積型光電変換素子 | |
JPH0287683A (ja) | フォトダイオード | |
JP2815201B2 (ja) | Pinホトダイオード | |
JPH04146671A (ja) | 回路内蔵受光素子 | |
JPH01187868A (ja) | 半導体装置 | |
JPH0864794A (ja) | 回路内蔵受光素子 | |
JPH0851222A (ja) | 半導体装置およびその製法 | |
JPH0629374A (ja) | 半導体集積回路装置 | |
JPH0439789B2 (ja) | ||
JPH0439787B2 (ja) | ||
JP2002164567A (ja) | 光電素子 |