JPH0864794A - 回路内蔵受光素子 - Google Patents
回路内蔵受光素子Info
- Publication number
- JPH0864794A JPH0864794A JP6198141A JP19814194A JPH0864794A JP H0864794 A JPH0864794 A JP H0864794A JP 6198141 A JP6198141 A JP 6198141A JP 19814194 A JP19814194 A JP 19814194A JP H0864794 A JPH0864794 A JP H0864794A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- diffusion layer
- type diffusion
- type semiconductor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 回路内蔵受光素子のフォトダイオードの内部
直列抵抗および光キャリアの拡散電流成分を低減して、
フォトダイオードの応答速度を向上させ、かつ光感度を
低下させないようにする。 【構成】 フォトダイオード領域のＰ型シリコン基板１
とＮ型エピタキシャル層５との間にＮ+ 型拡散層３と、
これより深いＮ- 型拡散層２を埋込む。
直列抵抗および光キャリアの拡散電流成分を低減して、
フォトダイオードの応答速度を向上させ、かつ光感度を
低下させないようにする。 【構成】 フォトダイオード領域のＰ型シリコン基板１
とＮ型エピタキシャル層５との間にＮ+ 型拡散層３と、
これより深いＮ- 型拡散層２を埋込む。
Description
【０００１】
【産業上の利用分野】本発明は、光電変換信号を処理す
る回路を内蔵した回路内蔵受光素子に関するものであ
り、特に、光空間信号伝送用などに用いるために、その
フォトダイオード部の応答速度を向上させるための構造
に関するものである。
る回路を内蔵した回路内蔵受光素子に関するものであ
り、特に、光空間信号伝送用などに用いるために、その
フォトダイオード部の応答速度を向上させるための構造
に関するものである。
【０００２】
【従来の技術】回路内蔵受光素子は、たとえば遠隔制御
用などに従来から用いられている。最近、光空間信号伝
送用などの用途向けに、応答速度の高速化が望まれてい
る。
用などに従来から用いられている。最近、光空間信号伝
送用などの用途向けに、応答速度の高速化が望まれてい
る。
【０００３】図８は、従来この用途に用いられてきた回
路内蔵受光素子の一例の断面図である。Ａはフォトダイ
オード、Ｂは信号処理回路部であって１枚のシリコン基
板上に形成されている。
路内蔵受光素子の一例の断面図である。Ａはフォトダイ
オード、Ｂは信号処理回路部であって１枚のシリコン基
板上に形成されている。
【０００４】図８において、フォトダイオードＡは、第
１導電型例えばＰ型シリコン基板１とその上に形成され
た第２導電型例えばＮ型エピタキシャル層５によって形
成されている。信号処理回路部Ｂは、Ｐ型シリコン基板
１の表面に埋込まれているＮ + 型拡散層３とその上部の
Ｎ型エピタキシャル層５とその表面に形成されたＰ+型
拡散層８とさらにその上に形成されたＮ+ 型拡散層９よ
りなるＮＰＮトランジスタＱ1 および図示されていない
が他の回路素子により構成される。Ｐ型シリコン基板１
の表面からＮ型エピタキシャル層５の表面に達する２段
に形成されたＰ + 型拡散層４および６は、素子間分離用
の拡散層であり、Ｎ+ 型拡散層３の表面からＮ型エピタ
キシャル層５の表面に達するＮ+ 型拡散層１０はコレク
タ端子部となる。
１導電型例えばＰ型シリコン基板１とその上に形成され
た第２導電型例えばＮ型エピタキシャル層５によって形
成されている。信号処理回路部Ｂは、Ｐ型シリコン基板
１の表面に埋込まれているＮ + 型拡散層３とその上部の
Ｎ型エピタキシャル層５とその表面に形成されたＰ+型
拡散層８とさらにその上に形成されたＮ+ 型拡散層９よ
りなるＮＰＮトランジスタＱ1 および図示されていない
が他の回路素子により構成される。Ｐ型シリコン基板１
の表面からＮ型エピタキシャル層５の表面に達する２段
に形成されたＰ + 型拡散層４および６は、素子間分離用
の拡散層であり、Ｎ+ 型拡散層３の表面からＮ型エピタ
キシャル層５の表面に達するＮ+ 型拡散層１０はコレク
タ端子部となる。
【０００５】図８のような構造の回路内蔵受光素子にお
いて、素子の応答速度を律速しているのは、フォトダイ
オードの応答速度であり、そのフォトダイオード応答速
度を決定している要因の大きな部分は光キャリアの拡散
時間である。
いて、素子の応答速度を律速しているのは、フォトダイ
オードの応答速度であり、そのフォトダイオード応答速
度を決定している要因の大きな部分は光キャリアの拡散
時間である。
【０００６】図８の構造の回路内蔵受光素子において、
Ｐ型シリコン基板１の比抵抗は通常１０Ωｃｍ程度であ
り、逆バイアス電圧３Ｖでの空乏層広がり幅は１．５μ
ｍ程度である。Ｎ型エピタキシャル層５の厚さが３μｍ
であるとすると、 （Ｎ型エピタキシャル層３の厚さ）＋（空乏層幅）＝
４．５μｍ の深さに基板内で発生した光キャリアが到達するまでの
時間が光キャリアの拡散時間である。使用する光の波長
を８５０ｎｍとすると侵入長は１２．５μｍであり、光
キャリアは、前述の４．５μｍの深さに到達するのに８
μｍ以上の距離を拡散によって移動することがわかる。
この拡散によるキャリア移動に律速される電流成分（拡
散電流成分という）を低減する方法としては、ＰＮ接合
を深い位置に形成することが考えられる。そのための構
造として、図９のような構造がある（特開平４−８２２
６８参照）。この構造においては、図８の構造のフォト
ダイオード部にＮＰＮトランジスタ部の埋込まれている
高濃度のＮ+ 型拡散層３よりも低不純物濃度のＮ- 型拡
散層２をＰＮ境界面より５μｍ深く埋込んでいる。この
ことによって、光キャリアはＮ- 型拡散層２の深さ５μ
ｍと前述のＮ+ エピタキシャル層３の厚さ３μｍ，空乏
層広がり１．５μｍを加えた９．５μｍの深さまでキャ
リアが到達する時間が光キャリアの拡散時間となり、大
幅な高速化が可能となる。
Ｐ型シリコン基板１の比抵抗は通常１０Ωｃｍ程度であ
り、逆バイアス電圧３Ｖでの空乏層広がり幅は１．５μ
ｍ程度である。Ｎ型エピタキシャル層５の厚さが３μｍ
であるとすると、 （Ｎ型エピタキシャル層３の厚さ）＋（空乏層幅）＝
４．５μｍ の深さに基板内で発生した光キャリアが到達するまでの
時間が光キャリアの拡散時間である。使用する光の波長
を８５０ｎｍとすると侵入長は１２．５μｍであり、光
キャリアは、前述の４．５μｍの深さに到達するのに８
μｍ以上の距離を拡散によって移動することがわかる。
この拡散によるキャリア移動に律速される電流成分（拡
散電流成分という）を低減する方法としては、ＰＮ接合
を深い位置に形成することが考えられる。そのための構
造として、図９のような構造がある（特開平４−８２２
６８参照）。この構造においては、図８の構造のフォト
ダイオード部にＮＰＮトランジスタ部の埋込まれている
高濃度のＮ+ 型拡散層３よりも低不純物濃度のＮ- 型拡
散層２をＰＮ境界面より５μｍ深く埋込んでいる。この
ことによって、光キャリアはＮ- 型拡散層２の深さ５μ
ｍと前述のＮ+ エピタキシャル層３の厚さ３μｍ，空乏
層広がり１．５μｍを加えた９．５μｍの深さまでキャ
リアが到達する時間が光キャリアの拡散時間となり、大
幅な高速化が可能となる。
【０００７】
【発明が解決しようとする課題】しかし、図９の回路内
蔵受光素子には以下のような問題点がある。すなわち、
Ｎ- 型拡散層２の部分の比抵抗が高いため、フォトダイ
オードの内部直列抵抗が大きくなり、ＣＲ時定数が大き
くなって応答速度が遅くなってしまう。この問題はフォ
トダイオードサイズが大きい光空間伝送用の回路内蔵受
光素子（たとえばフォトダイオードサイズが１ｍｍ×１
ｍｍ）あるいはフォトダイオード形状が細長くなる光ピ
ックアップ用の回路内蔵受光素子において顕著になる。
蔵受光素子には以下のような問題点がある。すなわち、
Ｎ- 型拡散層２の部分の比抵抗が高いため、フォトダイ
オードの内部直列抵抗が大きくなり、ＣＲ時定数が大き
くなって応答速度が遅くなってしまう。この問題はフォ
トダイオードサイズが大きい光空間伝送用の回路内蔵受
光素子（たとえばフォトダイオードサイズが１ｍｍ×１
ｍｍ）あるいはフォトダイオード形状が細長くなる光ピ
ックアップ用の回路内蔵受光素子において顕著になる。
【０００８】このフォトダイオード部の内部直列抵抗を
低減する目的で、Ｎ- 型拡散層２の不純物濃度を高くす
ることが考えられる。しかし、Ｎ- 型拡散層２の不純物
濃度を高くすると、その部分でのキャリアライフタイム
が低下し、フォトダイオードの光感度が低下してしまう
という新たな問題点が発生する。
低減する目的で、Ｎ- 型拡散層２の不純物濃度を高くす
ることが考えられる。しかし、Ｎ- 型拡散層２の不純物
濃度を高くすると、その部分でのキャリアライフタイム
が低下し、フォトダイオードの光感度が低下してしまう
という新たな問題点が発生する。
【０００９】本発明の目的は、これらの問題点を解決
し、フォトダイオードの内部直列抵抗および光キャリア
の拡散電流成分を低減して、フォトダイオードの応答速
度を向上させ、かつ光感度を低下させることのない回路
内蔵受光素子を実現することにある。
し、フォトダイオードの内部直列抵抗および光キャリア
の拡散電流成分を低減して、フォトダイオードの応答速
度を向上させ、かつ光感度を低下させることのない回路
内蔵受光素子を実現することにある。
【００１０】
【課題を解決するための手段】本発明においては、前述
の問題点を解決するために、フォトダイオード領域のＰ
型基板とＮ型エピタキシャル層の間に、低不純物濃度の
深いＮ型拡散層とこれより浅い高不純物濃度のＮ型拡散
層をともに埋込んだことで、フォトダイオードの内部直
列抵抗の低減および拡散電流成分の低減を実現し、さら
に光感度の低下を防止する。さらに光感度を向上させる
ため、高不純物濃度のＮ型拡散層を複数の領域に分割す
る。
の問題点を解決するために、フォトダイオード領域のＰ
型基板とＮ型エピタキシャル層の間に、低不純物濃度の
深いＮ型拡散層とこれより浅い高不純物濃度のＮ型拡散
層をともに埋込んだことで、フォトダイオードの内部直
列抵抗の低減および拡散電流成分の低減を実現し、さら
に光感度の低下を防止する。さらに光感度を向上させる
ため、高不純物濃度のＮ型拡散層を複数の領域に分割す
る。
【００１１】
【作用】本発明によれば、フォトダイオード部分のＰ型
シリコン基板の表面に低濃度の深いＮ型拡散層ととも
に、これより浅い高濃度Ｎ型拡散層をともに埋込んだ構
造であるから、拡散電流成分の低減と同時に、内部直列
抵抗の低減が実現でき、フォトダイオードの応答速度を
高速化することができる。このとき、高濃度のＮ型拡散
層が浅いため、光感度の低下幅は小さい。また、高濃度
のＮ型拡散層を複数の領域に分割することで、フォトダ
イオード領域の光キャリアライフタイム低下を抑えるこ
とができ、さらに光感度の低下の防止効果を大きくする
ことができる。
シリコン基板の表面に低濃度の深いＮ型拡散層ととも
に、これより浅い高濃度Ｎ型拡散層をともに埋込んだ構
造であるから、拡散電流成分の低減と同時に、内部直列
抵抗の低減が実現でき、フォトダイオードの応答速度を
高速化することができる。このとき、高濃度のＮ型拡散
層が浅いため、光感度の低下幅は小さい。また、高濃度
のＮ型拡散層を複数の領域に分割することで、フォトダ
イオード領域の光キャリアライフタイム低下を抑えるこ
とができ、さらに光感度の低下の防止効果を大きくする
ことができる。
【００１２】
【実施例】図１は本発明の一実施例の略断面図である。
図９の従来例とは、フォトダイオードの部分のＮ- 型拡
散層２に重ねて高濃度のＮ+ 型拡散層３を埋込んだこと
が異なっている。
図９の従来例とは、フォトダイオードの部分のＮ- 型拡
散層２に重ねて高濃度のＮ+ 型拡散層３を埋込んだこと
が異なっている。
【００１３】図２は本発明の他の実施例の略断面図であ
る。この実施例は図１の実施例の回路内蔵受光素子の信
号処理回路に縦型ＰＮＰトランジスタを追加したもので
ある。
る。この実施例は図１の実施例の回路内蔵受光素子の信
号処理回路に縦型ＰＮＰトランジスタを追加したもので
ある。
【００１４】図３〜図５は、図２の構造を得るための各
工程の略断面図であるが、縦型ＰＮＰトランジスタに関
する部分を除けば、図１の構造を得るための各工程とな
る。
工程の略断面図であるが、縦型ＰＮＰトランジスタに関
する部分を除けば、図１の構造を得るための各工程とな
る。
【００１５】まず、図３に示すように、Ｐ型シリコン基
板１のフォトダイオード形成予定領域と縦型ＰＮＰトラ
ンジスタ形成予定領域に低濃度のＮ- 型拡散層２を同時
に形成する。縦型ＰＮＰトランジスタ形成予定領域のＮ
- 型拡散層２はコレクタ分離用である。これらの拡散層
は別々に形成することも可能であるが、ただし工程数が
増加する。
板１のフォトダイオード形成予定領域と縦型ＰＮＰトラ
ンジスタ形成予定領域に低濃度のＮ- 型拡散層２を同時
に形成する。縦型ＰＮＰトランジスタ形成予定領域のＮ
- 型拡散層２はコレクタ分離用である。これらの拡散層
は別々に形成することも可能であるが、ただし工程数が
増加する。
【００１６】次に図４に示すように、フォトダイオード
形成予定領域およびＮＰＮトランジスタ形成予定領域に
高濃度のＮ+ 型拡散層３を同時に形成する。これらの拡
散層も別々に形成できるが、ただし工程が増加する。続
いて、素子間分離領域および縦型ＰＮＰトランジスタ形
成予定領域にＰ+ 型拡散層４を埋込んで形成する。
形成予定領域およびＮＰＮトランジスタ形成予定領域に
高濃度のＮ+ 型拡散層３を同時に形成する。これらの拡
散層も別々に形成できるが、ただし工程が増加する。続
いて、素子間分離領域および縦型ＰＮＰトランジスタ形
成予定領域にＰ+ 型拡散層４を埋込んで形成する。
【００１７】さらに図５に示すように、表面全面にＮ型
エピタキシャル層５を成長させ、素子間分離領域および
縦型ＰＮＰトランジスタのコレクタ端子引出領域にＰ+
型拡散層６を形成し、縦型ＰＮＰトランジスタのＮ型ベ
ース拡散層７を形成する。
エピタキシャル層５を成長させ、素子間分離領域および
縦型ＰＮＰトランジスタのコレクタ端子引出領域にＰ+
型拡散層６を形成し、縦型ＰＮＰトランジスタのＮ型ベ
ース拡散層７を形成する。
【００１８】以後通常のバイポーラＩＣ製造工程を経て
図２の構造を得る。すなわち、ＮＰＮトランジスタのベ
ースおよび縦型ＰＮＰトランジスタのエミッタとなるＰ
+ 型拡散層８，８を形成し、最後にＮＰＮトランジスタ
のエミッタとなるＮ+ 型拡散層９を形成する。
図２の構造を得る。すなわち、ＮＰＮトランジスタのベ
ースおよび縦型ＰＮＰトランジスタのエミッタとなるＰ
+ 型拡散層８，８を形成し、最後にＮＰＮトランジスタ
のエミッタとなるＮ+ 型拡散層９を形成する。
【００１９】このような工程を経て、図２の回路内蔵受
光素子を実現することにより、図９の従来例に対してフ
ォトダイオードの内部直列抵抗は、Ｎ- 型拡散層２およ
びこれより浅いＮ+ 型拡散層３の存在により、大幅に低
減される。Ｎ- 型拡散層２のシート抵抗は通常１０ＫΩ
／□程度であるのに対し、Ｎ+ 型拡散層３のシート抵抗
は２０Ω／□程度であり、フォトダイオードカソード側
直列抵抗は大幅に低減できる。
光素子を実現することにより、図９の従来例に対してフ
ォトダイオードの内部直列抵抗は、Ｎ- 型拡散層２およ
びこれより浅いＮ+ 型拡散層３の存在により、大幅に低
減される。Ｎ- 型拡散層２のシート抵抗は通常１０ＫΩ
／□程度であるのに対し、Ｎ+ 型拡散層３のシート抵抗
は２０Ω／□程度であり、フォトダイオードカソード側
直列抵抗は大幅に低減できる。
【００２０】発明が解決しようとする課題の項で述べた
ように、図９の従来例の構造において、フォトダイオー
ド部に埋込まれているＮ- 型拡散層２の不純物濃度を高
くすると、その部分におけキャリアライフタイムが低下
することによって光感度が低下してしまう。Ｎ- 型拡散
層２の上端がフォトダイオード表面から２μｍ，下端が
フォトダイオード表面から９μｍである場合、入射光波
長を８５０ｎｍとするとＮ- 型拡散層２中で発生する光
キャリアの割合は、３６．５％と見積もられる。これら
の光キャリアが光電流に寄与しないとすると、光感度は
図８の構造のものに対して３６．５％低下する。これに
対して、図１および２の構造においては、高濃度のＮ+
型拡散層３の上端がフォトダイオード表面から２μｍ、
下端がフォトダイオード表面から６．５μｍとすると、
高濃度のＮ+ 型拡散層３中で発生する光キャリアの割合
は２５．７％と見積もられ、この分の光キャリアが光電
流に寄与しないとすると、図８の構造のものに対する光
感度低下は２５．７％に留まり、図９の構造に対して１
０．８％の光感度改善が実現できる。
ように、図９の従来例の構造において、フォトダイオー
ド部に埋込まれているＮ- 型拡散層２の不純物濃度を高
くすると、その部分におけキャリアライフタイムが低下
することによって光感度が低下してしまう。Ｎ- 型拡散
層２の上端がフォトダイオード表面から２μｍ，下端が
フォトダイオード表面から９μｍである場合、入射光波
長を８５０ｎｍとするとＮ- 型拡散層２中で発生する光
キャリアの割合は、３６．５％と見積もられる。これら
の光キャリアが光電流に寄与しないとすると、光感度は
図８の構造のものに対して３６．５％低下する。これに
対して、図１および２の構造においては、高濃度のＮ+
型拡散層３の上端がフォトダイオード表面から２μｍ、
下端がフォトダイオード表面から６．５μｍとすると、
高濃度のＮ+ 型拡散層３中で発生する光キャリアの割合
は２５．７％と見積もられ、この分の光キャリアが光電
流に寄与しないとすると、図８の構造のものに対する光
感度低下は２５．７％に留まり、図９の構造に対して１
０．８％の光感度改善が実現できる。
【００２１】図６は、さらに光感度を向上させるための
他の実施例の断面図である。図６の構造においては、高
濃度の埋込まれているＮ+ 型拡散層３を複数の領域に分
割し、フォトダイオード内部直列抵抗を低減しながら、
Ｎ+ 型拡散層３の面積を低減し、光感度の低下を抑制す
る。
他の実施例の断面図である。図６の構造においては、高
濃度の埋込まれているＮ+ 型拡散層３を複数の領域に分
割し、フォトダイオード内部直列抵抗を低減しながら、
Ｎ+ 型拡散層３の面積を低減し、光感度の低下を抑制す
る。
【００２２】たとえば、Ｎ+ 型拡散層３を入れない場合
には、フォトダイオードが１ｍｍ×１ｍｍの正方形でカ
ソードコンタクトをそのうちの一辺に形成した形状で、
光が全面に照射されているとすると、その内部直列抵抗
Ｒは、トランジスタのベース抵抗の計算と同一の方法で
求められ（１９６２年マグローヒル社発行「トランジス
タエンジニアリング」Ｐ２１１〜２１６）、
には、フォトダイオードが１ｍｍ×１ｍｍの正方形でカ
ソードコンタクトをそのうちの一辺に形成した形状で、
光が全面に照射されているとすると、その内部直列抵抗
Ｒは、トランジスタのベース抵抗の計算と同一の方法で
求められ（１９６２年マグローヒル社発行「トランジス
タエンジニアリング」Ｐ２１１〜２１６）、
【００２３】
【数１】
【００２４】となる。これに対して図６のようなフォト
ダイオードについて考える。図７は図６の方式のフォト
ダイオードの平面図である。これは、フォトダイオード
が１ｍｍ×１ｍｍの正方形でアノードコンタクト２０と
カソードコンタクト２１がフォトダイオードの両辺に対
向して設けられ、フォトダイオードのＰＮ接合部に１ｍ
ｍ×１ｍｍのＮ+ 型拡散層３が形成され、それに１辺
０．１１３８ｍｍの正方形の窓２２，２２…が８個ずつ
８列に０．０１０ｍｍの間隔で配列され、その窓からＮ
-型拡散層２が露出している例である。シート抵抗２０
Ω／□のＮ+ 型拡散層３を入れた場合、光がアノードコ
ンタクト２０近傍に照射されたとすると、２０Ω／□の
シート抵抗で幅１０μｍ，長さ１ｍｍの抵抗が９本並列
になった等価回路と見積もられ、内部直列抵抗は、
ダイオードについて考える。図７は図６の方式のフォト
ダイオードの平面図である。これは、フォトダイオード
が１ｍｍ×１ｍｍの正方形でアノードコンタクト２０と
カソードコンタクト２１がフォトダイオードの両辺に対
向して設けられ、フォトダイオードのＰＮ接合部に１ｍ
ｍ×１ｍｍのＮ+ 型拡散層３が形成され、それに１辺
０．１１３８ｍｍの正方形の窓２２，２２…が８個ずつ
８列に０．０１０ｍｍの間隔で配列され、その窓からＮ
-型拡散層２が露出している例である。シート抵抗２０
Ω／□のＮ+ 型拡散層３を入れた場合、光がアノードコ
ンタクト２０近傍に照射されたとすると、２０Ω／□の
シート抵抗で幅１０μｍ，長さ１ｍｍの抵抗が９本並列
になった等価回路と見積もられ、内部直列抵抗は、
【００２５】
【数２】
【００２６】となる。これは最悪の場合に相当するもの
であり、光が全面に照射されている場合には、直列抵抗
はこれより下がると考えられる。
であり、光が全面に照射されている場合には、直列抵抗
はこれより下がると考えられる。
【００２７】また、図８の構造のものに対する光感度の
低下幅は、Ｎ+ 型拡散層３の面積がフォトダイオードの
面積に占める割合より求められ、
低下幅は、Ｎ+ 型拡散層３の面積がフォトダイオードの
面積に占める割合より求められ、
【００２８】
【数３】
【００２９】と大幅に低減できる。以上述べたように、
本発明を適用すれば、フォトダイオード部における拡散
電流成分の低減およびカソードが直列抵抗の低減を同時
に実現することができ、高速の回路内蔵受光素子を実現
することができる。また、フォトダイオード部に埋込ま
れる高濃度のＮ+ 型拡散層を浅く形成することおよび分
割して形成することにより、光感度の低下を生じること
もない。さらに、フォトダイオード部に埋込まれている
Ｎ- 型拡散層は縦型ＰＮＰトランジスタのコレクタ分離
用Ｎ型埋込拡散層と同時に形成し、高濃度のＮ+ 型埋込
拡散層はＮＰＮトランジスタのコレクタ埋込拡散層と同
時に形成することで通常のバイポーラＩＣ作成工程に比
べ、工程を増加させることなく、本発明の回路内蔵受光
素子を実現できる。
本発明を適用すれば、フォトダイオード部における拡散
電流成分の低減およびカソードが直列抵抗の低減を同時
に実現することができ、高速の回路内蔵受光素子を実現
することができる。また、フォトダイオード部に埋込ま
れる高濃度のＮ+ 型拡散層を浅く形成することおよび分
割して形成することにより、光感度の低下を生じること
もない。さらに、フォトダイオード部に埋込まれている
Ｎ- 型拡散層は縦型ＰＮＰトランジスタのコレクタ分離
用Ｎ型埋込拡散層と同時に形成し、高濃度のＮ+ 型埋込
拡散層はＮＰＮトランジスタのコレクタ埋込拡散層と同
時に形成することで通常のバイポーラＩＣ作成工程に比
べ、工程を増加させることなく、本発明の回路内蔵受光
素子を実現できる。
【００３０】
【発明の効果】上述のように、フォトダイオード領域に
高濃度の浅いＮ型拡散層と低濃度の深いＮ型拡散層をと
もに埋込む構造としたことにより、光キャリアの拡散電
流成分の低減およびフォトダイオードのＣＲ時定数の低
減が同時に実現でき、高速の回路内蔵素子が実現でき
る。
高濃度の浅いＮ型拡散層と低濃度の深いＮ型拡散層をと
もに埋込む構造としたことにより、光キャリアの拡散電
流成分の低減およびフォトダイオードのＣＲ時定数の低
減が同時に実現でき、高速の回路内蔵素子が実現でき
る。
【００３１】また、高濃度のＮ型拡散層を浅くあるいは
分割して形成することで、光感度の低下を防止できる。
分割して形成することで、光感度の低下を防止できる。
【００３２】この発明の効果は、大きなフォトダイオー
ド面積が必要であるためにフォトダイオード接合容量が
大きくなる光空間伝送用の回路内蔵受光素子や、フォト
ダイオード形状が細長く内部直列抵抗が大きくなる光ピ
ックアップ用の回路内蔵受光素子において、特に大き
い。
ド面積が必要であるためにフォトダイオード接合容量が
大きくなる光空間伝送用の回路内蔵受光素子や、フォト
ダイオード形状が細長く内部直列抵抗が大きくなる光ピ
ックアップ用の回路内蔵受光素子において、特に大き
い。
【図１】本発明の一実施例の略断面図である。
【図２】本発明の一実施例の略断面図である。
【図３】図２の構造を得るための一工程の略断面図であ
る。
る。
【図４】図２の構造を得るための一工程の略断面図であ
る。
る。
【図５】図２の構造を得るための一工程の略断面図であ
る。
る。
【図６】他の実施例の略断面図である。
【図７】図６の構造の特徴を説明するためのパターンの
一例である。
一例である。
【図８】従来の一例の略断面図である。
【図９】従来の一例の略断面図である。
１ Ｐ型シリコン基板 ２ Ｎ- 型拡散層 ３ Ｎ+ 型拡散層 ４ Ｐ+ 型拡散層 ５ Ｎ型エピタキシャル層 ６ Ｐ+ 型拡散層 ８ Ｐ+ 型拡散層 ９ Ｎ+ 型拡散層
Claims (3)
- 【請求項１】 第１導電型半導体基板とその上に形成し
た第２導電型半導体層によってフォトダイオードを形成
し、同一の第１導電型半導体基板上に信号処理回路を形
成した回路内蔵受光素子において、 フォトダイオード領域の第１導電型半導体基板と第２導
電型半導体層との間に高不純物濃度の第２導電型半導体
層と、この第２導電型半導体層より深い低不純物濃度の
第２導電型半導体層を埋込んだことを特徴とする回路内
蔵受光素子。 - 【請求項２】 フォトダイオード部に埋込む高濃度の第
２導電型半導体層を複数の領域に分割してなることを特
徴とする請求項１記載の回路内蔵受光素子。 - 【請求項３】 フォトダイオード部に埋込む低不純物濃
度の第２導電型半導体層は、信号処理回路部のトランジ
スタ部に埋込むコレクタ分離用の第２導電型半導体層と
同時に形成されたものであることを特徴とする請求項１
または２記載の回路内蔵受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19814194A JP3544567B2 (ja) | 1994-08-23 | 1994-08-23 | 回路内蔵受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19814194A JP3544567B2 (ja) | 1994-08-23 | 1994-08-23 | 回路内蔵受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864794A true JPH0864794A (ja) | 1996-03-08 |
| JP3544567B2 JP3544567B2 (ja) | 2004-07-21 |
Family
ID=16386144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19814194A Expired - Fee Related JP3544567B2 (ja) | 1994-08-23 | 1994-08-23 | 回路内蔵受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544567B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069026A3 (en) * | 2001-02-22 | 2002-11-28 | Bookham Technology Plc | Electro-optic devices |
| JP2017092149A (ja) * | 2015-11-05 | 2017-05-25 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子 |
-
1994
- 1994-08-23 JP JP19814194A patent/JP3544567B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069026A3 (en) * | 2001-02-22 | 2002-11-28 | Bookham Technology Plc | Electro-optic devices |
| JP2017092149A (ja) * | 2015-11-05 | 2017-05-25 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3544567B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
| JP2662062B2 (ja) | 光電変換装置 | |
| CN101373782A (zh) | 半导体器件及其制造方法 | |
| CN100449795C (zh) | 光电二极管及其制造方法 | |
| JP3975515B2 (ja) | 受光素子を有する半導体装置とその製造方法 | |
| JP4269033B2 (ja) | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 | |
| US20060151814A1 (en) | Optical semiconductor device | |
| JPH0864794A (ja) | 回路内蔵受光素子 | |
| EP0756760B1 (en) | Semiconductor device with guard ring and process for its production | |
| JP2700356B2 (ja) | 受光素子 | |
| JPH0779154B2 (ja) | 回路内蔵受光素子 | |
| JP3592115B2 (ja) | 回路内蔵型受光素子 | |
| JP4100474B2 (ja) | 光半導体装置及びその製造方法 | |
| JPH0276260A (ja) | 集積半導体デバイスとその製法 | |
| JPH0513800A (ja) | 半導体装置 | |
| JP2815201B2 (ja) | Ｐｉｎホトダイオード | |
| JP2501556B2 (ja) | 光センサおよびその製造方法 | |
| JPS62131570A (ja) | 半導体受光装置 | |
| JPH04151874A (ja) | 半導体装置 | |
| JPH02260657A (ja) | 回路内蔵受光素子の製造方法 | |
| JP2839413B2 (ja) | 回路内蔵受光素子 | |
| JP2000124496A (ja) | 半導体受光装置とその製造方法 | |
| JPH04258179A (ja) | 回路内蔵受光素子の製法 | |
| JPH08250690A (ja) | 回路内蔵受光素子 | |
| JP2957834B2 (ja) | 回路内蔵受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040213 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |