JPH01253994A - セラミック多層基板のバイアホール形成方法 - Google Patents

セラミック多層基板のバイアホール形成方法

Info

Publication number
JPH01253994A
JPH01253994A JP8183888A JP8183888A JPH01253994A JP H01253994 A JPH01253994 A JP H01253994A JP 8183888 A JP8183888 A JP 8183888A JP 8183888 A JP8183888 A JP 8183888A JP H01253994 A JPH01253994 A JP H01253994A
Authority
JP
Japan
Prior art keywords
hole
sheet
conductive paste
green sheet
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8183888A
Other languages
English (en)
Inventor
Ryoichi Morimoto
亮一 森本
Hiroyuki Ota
寛幸 大田
Giichi Kodo
義一 児堂
Toshio Hata
俊夫 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP8183888A priority Critical patent/JPH01253994A/ja
Publication of JPH01253994A publication Critical patent/JPH01253994A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、複数のグリーンシートが積層されてなるセラ
ミック多層基板のバイアホール形成方法に関する。
〈従来の技術〉 従来から、この種のセラミック多層基板におけるバイア
ホールは、つぎのような手順にしたがって形成されてい
る。すなわち、第2図(a)に示すように、まず、セラ
ミック多層基板を構成することになる各グリーンシート
10の所定位置にバイアホールとなる貫通孔を形成する
とともに、この貫通孔の内部にスクリーン印刷で塗布し
た導電ペースト11を吸引もしくはスキージングの圧力
によって充填する。つぎに、この導電ペースト11を乾
燥して硬化させることによってバイアホールが形成され
る。
そして、このようにして形成されたバイアホールを有す
るグリーンシート10の複数を、そのバイアホールと各
グリーンシート10の表面に形成された配線パターンと
が互いに接続される状態に積層したうえで圧着すること
によってセラミック多層基板が完成することになる。
〈発明が解決しようとする課題〉 ところで、前記セラミック多層基板のバイアホール形成
方法においては、つぎのような問題があった。
すなわち、グリーンシートlOの貫通孔内部に充填され
た導電ペースト11は、これが乾燥して硬化する際、そ
の溶剤成分が蒸発して体積が収縮してしまうので、バイ
アホールの接続部となる外端面、すなわち、貫通孔の開
口側端面それぞれに第2図(b)に示すような窪み部1
3.13が発生してしまう。
したがって、このような窪み部13.13が発生したバ
イアホールを有する複数のグリーンシート10゜・・・
を互いに積層した場合には、第3図に示すように、この
バイアホールと配線パターン12との間に前記窪み部1
3.13からなる空隙が介在することになるため、バイ
アホールを介しての電気的な接続が不安定となり、その
信幀性が低下してしまうという問題があった。
本発明はかかる従来の問題に鑑みて創案されたものであ
って、バイアホールの接続部に窪み部が発生ずることを
防止し、その電気的な接続の安定化を図ることができる
セラミック多層基板のバイアホール形成方法の提供を目
的としている。
〈課題を解決するための手段〉 本発明方法は、このような目的を達成するために、グリ
ーンシートと、その一面に貼着されたベースシートとを
一体に貫通する貫通孔を形成して導電ペーストを充填す
るとともに、この導電ペーストが乾燥したのち、前記グ
リーンシートから前記ベースシートを剥離することに特
徴を有するものである。
く作用〉 上記方法によれば、グリーンシートとベースシートとの
両方にわたって形成された貫通孔の内部に充填された導
電ペーストが乾燥・硬化することによってその体積が収
縮しても、ベースシートを剥離して除去することによっ
てその貫通孔に充填されていた導電ペーストが残存する
ので、この導電ペーストを成形することによってグリー
ンシートの貫通孔に充填することが可能となる。したが
って、グリーンシートの貫通孔の内部に十分な量の導電
ペーストを充填することができ、従来例のような窪み部
を有しないバイアホールが形成されることになる。
〈実施例〉 以下、本発明に係るバイアホール形成方法を図面に示す
一実施例に基づき詳細に説明する。
第1図(a)〜(s)は本実施例に係るセラミック多層
基板のバイアホールを形成する手順を示す工程説明図で
あり、これらの図における符号1はセラミック多層基板
を構成することになるグリーンシートである。
まず、第1図(a)に示すように、グリーンシート1そ
れぞれの一面側に、これとは別体のベースシートとなる
弱粘着性を有する紙材2を貼着したうえ、NCパンチや
ドリルなどの工具を使用することによってグリーンシー
ト1と紙材2とを一体に貫通する貫通孔3を形成する。
つぎに、第1図(b)に示すように、前述した従来例と
同様の手順により、貫通孔3の内部に導電ペースト4を
充填する。したがって、この貫通孔3に充填された導電
ペースト4が乾燥して硬化すると、第1図(c)に示す
ような形状のバイアホールが得られることになる。すな
わち、このバイアホールは、従来例と同様に、その接続
部となる外端面としての貫通孔3の開口側端面それぞれ
に窪み部5.5を有している。
そして、グリーンシート1から紙材2を剥離して除去す
れば、貫通孔3の紙材2側に充填されていた導電ペース
ト4は、このグリーンシート1上に第2図(d)に示す
ような状態でそのまま残存することになる。なお、この
とき、この紙材2を剥離することにより、この紙材2の
表面に形成されていた導電ペースト4のランド部6が同
時に剥離・除去されることになり、グリーンシート1の
表面に形成される配線パターンの高密度化を図ることが
できることにもなる。そこで、この導電ペースト4を、
例えば、その外端面側から軽く押圧することによって成
形すれば、この導電ペースト4がグリーンシー+−iの
貫通孔3の内部に充満させられ、第1図(e)に示すよ
うに、従来例のような窪み部を有しないバイアホールが
形成されることになる。
また、以上の説明においては、グリーンシート1にベー
スシートとなる別体の紙材2を貼着したうえでバイアホ
ールを形成しているが、ベースシ−トとしては前記紙材
2に限定されるものではなく、例えば、このグリーンシ
ート1そのものをシート状に成形する際、そのバックア
ップ用として−FG的に使用されているキャリアフィル
ムを利用することも可能である。すなわち、このような
フィルムを利用すれば、グリーンシート1の形成に引き
続いてバイアホールを形成することができ、わざわざ紙
材2のような別体とされたベースシートを改めて貼着す
る必要がないので、バイアホールの形成に要する手間を
省くことができるという利点がある。
〈発明の効果〉 以上説明したように、本発明方法によれば、グリーンシ
ートと、その一面に貼着されたベースシートとを一体に
貫通する貫通孔を形成して導電ペーストを充填するとと
もに、この導電ペーストが乾燥したのち、前記グリーン
シートから前記ベースシートを剥離することによってバ
イアホールを形成している。したがって、グリーンシー
トとベースシートとの両方にわたって形成された貫通孔
に充填された導電ペーストの体積が乾燥・硬化によって
収縮しても、ベースシートを剥離して除去することによ
って残存した導電ペーストを成形することによってグリ
ーンシートに形成された貫通孔の内部を満たすのに十分
な量の導電ペーストが得られ、従来例のような窪み部の
ないバイアホールを形成することができる。
そのため、複数のグリーンシートを互いに積層して圧着
した際においても、安定した電気的な接続を得ることが
でき、信幀性の向上を図るとともに、不良品の発生を未
然に防止することができるという効果がある。
【図面の簡単な説明】
第1図(a)〜(s)は、本発明に係るセラミック多層
基板のバイアホール形成方法を示す工程説明図である。 また、第2図(a) 、 (b)は従来方法を示す工程
説明図であり、第3図は完成したセラミック多層基板の
従来例を示す概略断面図である。 図における符号1はグリーンシート、2は紙材(ベース
シート)、3は貫通孔、4は導電ペーストである。

Claims (1)

    【特許請求の範囲】
  1. (1)グリーンシートと、その一面に貼着されたベース
    シートとを一体に貫通する貫通孔を形成して導電ペース
    トを充填するとともに、 この導電ペーストが乾燥したのち、前記グリーンシート
    から前記ベースシートを剥離することを特徴とするセラ
    ミック多層、基板のバイアホール形成方法。
JP8183888A 1988-04-01 1988-04-01 セラミック多層基板のバイアホール形成方法 Pending JPH01253994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8183888A JPH01253994A (ja) 1988-04-01 1988-04-01 セラミック多層基板のバイアホール形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8183888A JPH01253994A (ja) 1988-04-01 1988-04-01 セラミック多層基板のバイアホール形成方法

Publications (1)

Publication Number Publication Date
JPH01253994A true JPH01253994A (ja) 1989-10-11

Family

ID=13757610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8183888A Pending JPH01253994A (ja) 1988-04-01 1988-04-01 セラミック多層基板のバイアホール形成方法

Country Status (1)

Country Link
JP (1) JPH01253994A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020198359A (ja) * 2019-05-31 2020-12-10 株式会社村田製作所 積層セラミック電子部品の製造方法、セラミックグリーンシートおよび積層セラミック電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376366A (en) * 1976-12-18 1978-07-06 Fujitsu Ltd Method of producing ceramic circuit board
JPS62125692A (ja) * 1985-11-26 1987-06-06 富士通株式会社 グリ−ンシ−トのvia充填法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376366A (en) * 1976-12-18 1978-07-06 Fujitsu Ltd Method of producing ceramic circuit board
JPS62125692A (ja) * 1985-11-26 1987-06-06 富士通株式会社 グリ−ンシ−トのvia充填法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020198359A (ja) * 2019-05-31 2020-12-10 株式会社村田製作所 積層セラミック電子部品の製造方法、セラミックグリーンシートおよび積層セラミック電子部品

Similar Documents

Publication Publication Date Title
JP3166251B2 (ja) セラミック多層電子部品の製造方法
JPH0239112B2 (ja)
US20010050180A1 (en) Method for preparing side attach pad traces through buried conductive material
JPH03283493A (ja) 多層配線基板及びその製造方法
JPH0480991A (ja) プリント配線板の製造方法
JPH01253994A (ja) セラミック多層基板のバイアホール形成方法
JP4433531B2 (ja) 導電性バンプを備えたプリント基板の製造方法
JPH118471A (ja) 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法
JPH0766555A (ja) 積層セラミック電子部品の製造方法
JPS6347991A (ja) プリント回路基板の製造方法
JPS59147486A (ja) グリ−ンシ−トの穴充填法
JPH03116895A (ja) バイアホール充填方法
JPH01208824A (ja) 積層セラミック電子部品の製造方法
JP2001077505A (ja) スルーホール形成方法
JPS62125692A (ja) グリ−ンシ−トのvia充填法
JP2882157B2 (ja) セラミック多層電子部品の製造方法
JPH02294094A (ja) フレキシブルプリント配線板の製造方法
JPH06224558A (ja) キャビティ付きセラミック多層ブロックの製造方法
JPS62172796A (ja) 導電回路を有するグリ−ンシ−トの製造方法
JPS63314887A (ja) プリント配線板
JPS63222496A (ja) 配線基板の製造方法
JPS60140788A (ja) パツド印刷による回路形成方法
JPH0786747A (ja) セラミック多層基板の製造方法
JPH0143708Y2 (ja)
JPH05191051A (ja) セラミック多層電子部品の製造方法