JPH01236306A - シーケンス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、入力系に関するデータの変位に伴って、例え
ば製造ライン等のシーケンス動作を制御するシーケンス
制御装置に係り、特に、ラインの異常停止時に、入力系
の異常を素早く検知可能なシーケンス制御装置に関する
ものである。

（従来の技術） 近年、シーケンス制御装置として、従来のりレージ−ケ
ンスにとって代わり、プログラマブルコントローラ、略
してＰＣが急速に普及している。

このＰＣは、ハードウェアが標準化できる。設計制作期
間が短縮できる。またシーケンスの変更が現場で容易に
行なえる等の複数の長所を併せ持つものであり、工場に
おける製造ラインのうち、例えばワークに対してプレス
加工を行なうプレス装置などに広く応用されている。第
４図には、シーケンス制御装置としてのＰＣをプレス装
置に接続した際の概略構成図が例示されている。

同図に示すように、プレス装置１のベースＢには、ワー
ク２を所定の位置に搬入するワーク搬入用シリンダ３と
、プレス後のワークを搬出するワーク搬出用シリンダ５
とが取付けられており、このベースＢに垂直に取付けら
れたコラムＣには、ワーク搬入用シリンダ３により搬入
されたワーク２に対してプレス加工を施すプレス用シリ
ンダ４が取付けられている。

一方、ワーク搬入用シリンダ３、プレス用シリンダ４及
びワーク搬出用シリンダ５のそれぞれには、ソレノイド
バルブＳｖ１〜ＳＶ３が接続されており、このソレノイ
ドバルブＳＶＩ〜ＳＶ３が開閉駆動することにより図示
しない駆動源からの圧縮空気あるいは圧油の供給が制御
され、この結果、各シリンダのロッド６〜８の伸縮が制
御されている。

また、ワーク搬入用シリンダ３、プレス用シリンダ４及
びワーク搬出用シリンダ５のそれぞれには、このロッド
６〜８の伸縮位置を検出するリミットスイッチ［Ｓ１〜
ＬＳ６が各シリンダ３〜５の長手方向原点位置及びフル
ストローク位置に各々設けられている。そして、これら
のリミットスイッチ［Ｓ１〜ＬＳ６及びソレノイドバル
ブＳＶＩ〜ＳＶ３は、このプレス装置１を総括的に制御
するＰＣＩＯに接続されている。

このｐｃｉｏは、制御演算部（以下、ＣＰＵという。）
１１と、メモリ部１２と、入力部１３と、出力部１４と
、メモリ部１２に接続され、プログラムの作成、修正、
テスト等を効率良く行なうために用いられるプログラミ
ング装置１５とより構成されている。なお、メモリ部１
２は、処理動作を指示するプログラム及び演算結果やタ
イマ、カウンタの値などのデータを格納する機能を持つ
。

また、ＣＰＵＩＩはメモリ部１２に格納されているプロ
グラムを定められた順序で取り出し、その命令語の意味
を解読し、命令語の内容に従って入力部１３のデータの
取り込み、演算、出力部１４へのデータ送出などの処理
を行なう。そして、入力部１３及び出力部１４は、制御
対象物と直接結合する部分であって、入力部１３はリミ
ットスイッチＬＳＩ〜ＬＳ６からの信号を内部信号レベ
ルに変換する一方、出力部１４は内部信号レベルをソレ
ノイドバルブＳｖ１〜ＳＶ３を駆動可能な信号レベルに
変換する処理を行なうものである。

このように構成されたシーケンス制御装置の動作を、第
５図に示すＰＣＩＯのフローチャート、第６図に示す各
種シリンダ３〜５の伸縮状態を表すタイムチャート、及
び第７図に示すメモリ部１２にあらかじめ格納されてい
るシーケンス回路を参照して説明する。

まず、入力部１３を介してリミットスイッチ［Ｓ１〜Ｌ
Ｓ６の各接点の開閉を示す入力データがＣＰＵ１ｌに取
り込まれ、このそれぞれの入力データがメモリ部１２の
所定のアドレスに入力データテーブルとして書込まれる
（ステップ１〉。次にＣＰｕ１ｌは、メモリ部１２に格
納されている入力データテーブルを参照しつつ、第７図
に示すシーケンス回路に一対一に対応した内容を１ステ
ツプ毎に読み込み、逐次シーケンス演算を実行する一方
、この演算結果をメモリ部１２の所定のアドレスに順次
格納する（ステップ２）。ステップ２の処理がシーケン
ス回路の全てのステップについて終了すると、ＣＰＵＩ
Ｉは、メモリ部１２より前記演算結果を読み出して出力
データテーブルとして出力部１４へ転送する処理を実行
する（ステップ３）。以上のステップ１〜３を１サイク
ルとして、サイクリック処理がなされることにより、プ
レス装置１は、搬入用シリンダ３が作動してワーク２を
テーブルＢの所定位置に搬入し、プレス用シリンダ４が
作動してワーク２をプレスし、該プレス後、搬出用シリ
ンダ５が作動してワーク２をテーブルＢから搬出すると
いう順序で作動する。

このように、従来のシーケンス制御装置にあっては、リ
ミットスイッチＬＳ１〜ＬＳＥ）等よりの入力データを
格納する入力データテーブル、及びソレノイドバルブＳ
ＶＩ〜ＳＶ３等への出力データを格納する出力デ゛−タ
テープルをサイクリックに書換え更新することにより、
各種シリンダ３〜５のシーケンス動作を順次制御してい
る。

（発明が解決しようとする課題） しかしながら、上述した従来のシーケンス制御装置にあ
っては、前記した入力データテーブル及び出力データテ
ーブルをサイクリックに書換えていることから、例えば
製造ラインのシーケンス動作が何らかの原因により停止
した際には、この異常原因が入力系にあると特定された
場合でも、−連のシーケンス回路のうち、どの部分の入
力系に関するデータに異常があるのかを即座に診断する
ことは困難であった。すなわち、この場合には、操作者
は、製造ラインの停止状況及びシーケンス回路図とを参
照して異常個所を捜していたために、勢い該異常個所の
発見までに長時間を要することとなり、このため、ライ
ンの稼働率を著しく低下させてしまうという早急に解決
すべき課題があった。

本発明は、上述した課題を解決するためになされたもの
で、ラインの異常停止時に、入力系における異常個所を
素早く検知することにより、製造ラインの稼働を長時間
停止させることに起因する該ラインの稼働率の低下を回
避可能なシーケンス制御装置を提供することを目的とす
る。

（課題を解決するための手段） 上記目的を達成するための本発明は、内部コイル、リレ
ー接点、リミットスイッチなどの入力系に関するデータ
に基づいてサイクリックにシーケンス演算を実行し、該
清算結果をソレノイドバルブなどの出力系に出力するこ
とにより、製造ライン等のシーケンス動作を制御するシ
ーケンス制御装置において、入力系のオンオフ状況を入
力して当該オンオフ状況を記憶する現在状況記憶手段と
、ラインが正常稼働時における入力系のオンオフ状況を
記憶する基準状況記憶手段と、ラインが異常停止時に、
現在状況記憶手段と基準状況記憶手段との両者より入力
系のオンオフ状況を読出して、該両者の入力系のうち、
オンオフ状況が異なる入力系を検索する検索手段とを有
し、入力系の異常を素早く検知可能に構成したことを特
徴とするものである。

（作用） 上記手段を採用すれば、検索手段が、ラインの異常停止
時に、現在状況記憶手段と基準状況記憶手段との両者よ
り入力系のオンオフ状況を読出して、該両者の入力系の
うち、オンオフ状況が異なる入力系を検索するようにし
たので、この検索により入力系の異常個所が速やかに検
知されて、該異常個所が操作者に知らされるため、した
がって、異常個所の検知が遅れた場合に起こるラインの
稼働率の低下が回避できることになる。

（実施例） 以下に、本発明の一実施例を図面に基づいて詳細に説明
する。第１図は、本発明に係るシーケンス制御装置のブ
ロック図である。なお、第１図と第４図とに共通する部
材間には同一符号を付し、その説明を一部省略する。

同図に示すように、本発明に係るシーケンス制御装置は
、検索手段の一部を成すＣＰＵＩＩと、第１メモリ部２
０と、現在状況記憶手段及び基準状況記憶手段としての
第２メモリ部２１と、入力部１３と、出力部１４と、第
１メモリ部２０に接続された検索手段の一部を成すプロ
グラミング装置１５とより構成されている。なお、第１
メモリ部２０は、処理動作を指示するプログラム及び演
算結果やタイマ、カウンタの値などのデータを格納する
従来と同様の機能を持つものであり、一方、第２メモリ
部２１は、リミットスイッチＬＳＩ〜ＬＳ６の正常時に
おけるこれらのスイッチＬＳＩ〜ＬＳ６のオンオフに関
する入力データの変化状況及び該　　、変化間における
経過時間を記憶するためのものである。また、ＣＰｔＪ
ｌｌ、入力部１３、出力部１４及びプログラミング装置
１５は、従来と同様の機能を有するものである。

このように構成されたシーケンス制御装置の動作を、第
２図（Ａ）に示す基準データを取り込む際のフローチャ
ート、第２図（Ｂ）に示す自動運転中のフローチャート
、第３図に示す故障診断時におけるフローチャート、第
６図に示す各種シリンダ３〜５の伸縮状態を表すタイム
チャート、及び第７図に示すメモリ部１２にあらかじめ
格納されているシーケンス回路を参照して説明する。

始めに、第２図（Ａ＞に示す基準データの取り込みにつ
いて説明すると、まず、入力部１３を介してメインスイ
ッチＳＷ及びリミットスイッチ［Ｓ１〜ＬＳ６の各接点
の開閉を示す入力データがＣＰＵ１ｌに取り込まれ、こ
のそれぞれの入力データが第１メモリ部２０の所定のア
ドレスに入力データテーブルとして書込まれる（ステッ
プ１０）。

次にＣＰｔＪｌｌは、第１メモリ部２０に格納されてい
る入力データテーブルを参照しつつ、第７図に示すシー
ケンス回路に一対一に対応した内容を１ステツプ毎に読
み込み、逐次シーケンス演算を実行する一方、この演算
結果である出力データを第１メモリ部２０の所定のアド
レスに出力データテーブルとして順次格納する（ステッ
プ１１）。

ステップ１１の処理がシーケンス回路における全てのス
テップについて終了すると、ＣＰＵＩＩは、あらかじめ
指定されている、サイクル中であることを示す内部コイ
ルデータ、例えば第７図中の内部コイルデータＹ１がオ
ンしたか否かの判断を行なう（ステップ１２）。

ステップ１２の判断より、内部コイルデータＹ１がオン
していないと判断された場合にはステップ１５へ進む一
方、オンしていると判断されな場合、つまりサイクル中
である場合には、ＣＰＵ１１は、今回のサイクル中の入
出力データが、前回のサイクル中の入出力データと比較
して変化したか否かの判断を行なう（ステップ１３）。

ステップ１３の判断より、今回のデータは変化していな
いと判断された場合にはステップ１５へ進む一方、今回
のデータは変化していると判断された場合には、ＣＰＵ
ＩＩは、今回のサイクル中の入出力データのオンオフ状
況を基準データテーブルとして第２メモリ部２１の所定
のアドレスに格納する処理を実行する（ステップ１４）
。つまり、ステップ１４において、入出力データが変化
する毎における入出力データのオンオフ状況を格納する
基準データテーブルが作成される。

そして、ＣＰＵＩＩは、第１メモリ部２０より出力デー
タテーブルを読出して出力部１４へ転送する処理を実行
しくステップ１５）、ステップ１０〜１５までの１サイ
クルが終了すると、ステップ１０へ戻り再度以下のステ
ップを繰り返す。このようにして基準データテーブルが
シーケンス回路の全てのステップについて作成され、こ
の基準データテーブルが第２メモリ部２１に格納される
と、ラインの自動運転の準備が整う。

次に、自動運転中のシーケンス制御装置の動作について
第２図（Ｂ）に基づいて説明すると、まず、入力部１３
を介してメインスイッチＳＷ及びリミットスイッチＬＳ
Ｉ〜ＬＳ６の各接点の開閉を示す入力データがＣＰＵＩ
Ｉに取り込まれ、ＣＰＵ１１は、このそれぞれの入力デ
ータのオンオフ状況を示す入力データテーブルを入力デ
ータテーブルとして第１メモリ部２０の所定のアドレス
に書込む処理を実行する（ステップ２０）。次に、ＣＰ
ＵＬＬは、第１メモリ部２０に格納されている入力デー
タテーブルを参照しつつ、第７図に示すシーケンス回路
に一対一に対応した内容を１ステツプ毎に読み込み、逐
次シーケンス演算を実行する一方、この演算結果である
出力データを第１メモリ部２０の所定のアドレスに出力
データテーブルとして順次格納する（ステップ２１）。

ステップ２１の処理がシーケンス回路における全てのス
テップについて終了すると、ＣＰＵＩＩは、あらかじめ
指定されている内部コイルデータＹ１がオンしたか否か
の判断を行なう（ステップ２２）。

ステップ２２の判断より、内部コイルデータＹ１がオン
していないと判断された場合にはステップ２８へ進む一
方、オンしていると判断された場合、つまり、サイクル
中である場合には、ＣＰＵ１１は、このオンが内部コイ
ルデータＹ１の立上がりか否かの判断を行なう（ステッ
プ２３）。つまり、ステップ２３においては、今回のサ
イクルが自動運転における初回のサイクルであるか否か
を判断している。なお、この内部コイルデータＹ１は、
一連のシーケンス動作が終了する毎にオフし、シーケン
ス動作の立上がり時にはオンするものである。

ステップ２３の判断より、このオンが内部コイルデータ
Ｙ１の立上がりでないと判断された場合にはステップ２
５へ進む一方、立上がりであると判断された場合、つま
り、今回のサイクルが自動運転における初回のサイクル
である場合には、ＣＰｕ１ｌは、図示しないカウンタの
カウント値ＣＴに０を設定すると共に、このカウント値
ＣＴの書込み先アドレスをイニシャライズする処理を実
行する（ステップ２４〉。すなわち、ステップ２４にお
いては、カウンタのカラントイ直ＣＴをクリアすること
により、出力データテーブル番号と基準データテーブル
番号とを適合させ、出力データテーブルの先頭を示すよ
うにしている。なお、この時、前回の入出力データはク
リアされる。

次に、ＣＰＵＩＩは、今回のサイクル中の入出力データ
が、前回のサイクル中の入出力データと比較して変化し
たか否かの判断を行なう（ステップ２５）。ステップ２
５の判断より、今回のデータは変化していないと判断さ
れた場合にはステップ２８へ進む一方、今回のデータは
変化していると判断された場合には、ＣＰＵＩＩは、今
回のサイクル中の入出力データのオンオフ状況を現在デ
ータテーブルとして第２メモリ部２１の所定のアドレス
に格納する処理を実行する（ステップ２６）。つまり、
ステップ２６において、入出力データが変化する毎にお
ける入出力データのオンオフ状況を格納する現在データ
テーブルが作成される。

ステップ２６の処理が終了すると、ＣＰＵＩＩは、カウ
ンタのカウント値ＣＴに１を加算する処理を実行する（
ステップ２７）。そして、ＣＰＵ１１は、第１メモリ部
２０より出力データテーブルを読出して出力部１４へ転
送する処理を実行しくステップ２８）、ステップ２８ま
での１サイクルが終了すると、再びステップ２０へ戻り
以下のステップを繰り返す。

そして、製造ラインが停止時における、故障診断を行な
う際のシーケンス制御装置の動作について第３図に基づ
いて説明する。

前提条件として、製造ラインは入力系のデータの異常の
ために停止しているものとする。この時、カウンタは異
常時点を過ぎた値を示していることから、操作者は、プ
ログラミング装置１５の図示しないキーボードを操作し
てカウンタのカウント値ＣＴから１を減算する指令を行
ない、これを受けてＣＰＵＩＩは、カウンタのカウント
値ＣＴより１を減算する処理を実行する（ステップ３０
）。

ステップ３０の処理が終了すると、ＣＰＵＩＩは、前記
処理後のカウント値ＣＴに基づいて、このカウント値Ｃ
Ｔ時点における基準データテーブル及び現在データテー
ブルを第２メモリ部２１より取出す処理を実行しくステ
ップ３１）、この後、前記両者のデータテーブルのオン
オフ状況を比較して（ステップ３２）、オンオフ状況が
異なる入力があるか否かの判断を行なう（ステップ３３
）。

ステップ３３の判断より、オンオフ状況が異なる入力が
ないと判断された場合、つまり、異常な入力データがな
い場合にはステップ３０へ戻り以下のステップを繰り返
す一方、オンオフ状況が異なる入力データがあると判断
された場合、つまり、異常な入力データがある場合には
、ＣＰＵＩＩは、該当する入力データが属するシーケン
ス回路中のステップを捜し、このステップをプログラミ
ング装置１５の一構成部材である図示しないＣＲＴデイ
スプレィ上に表示する処理を実行する（ステップ３４）
。さらに、ＣＰＵＩＩは、該当する入力データのオンオ
フに関連して切換わるデータのオンオフ状況と基準デー
タテーブル中の該当するデータを比較して、異なるデー
タがあればＣＲＴデイスプレィ上に点滅表示する処理を
実行する（ステップ３５）。

すなわち、ライン停止時におけるシーケンス制御装置の
動作を、第７図に示すシーケンス回路のうち、例えば内
部コイルＹ４に異常が発生した場合を想定して説明する
と、この場合には、まず、異常発生時点における現在の
各種入力データのオンオフ状況と、当該時点における基
準データテーブルよりの各種入力データのオンオフ状況
とが取出され、前記両者の入力データのオンオフ状況が
比較される。ＣＰＵＩＩは、内部コイルＹ４の現在のオ
ンオフ状況が基準のものと異なることを検知し、内部コ
イルＹ４が属するシーケンス回路をＣＲＴデイスプレィ
上に表示する。また、ＣＰＵ１１は、内部コイルＹ４の
接点Ｙ４のオンオフ状況を基準のものと比較し、異なる
接点Ｙ４をＣＲＴデイスプレィ上に点滅表示する。これ
により、操作者は、ライン停止の原因を速やかに知るこ
とができるので、ラインの稼働率の低下を回避できるこ
とになる。

（発明の効果） 以上の説明により明らかなように、本発明によれば、検
索手段が、ラインの異常停止時に、現在状況記憶手段と
基準状況記憶手段との両者より入力系のオンオフ状況を
読出して、該両者の入力系のうち、オンオフ状況が異な
る入力系を検索するようにしたので、この検索により入
力系の異常個所が速やかに検知されて、該異常個所が操
作者に知らされるため、したがって、異常個所の検知が
遅れた場合に起こるラインの稼働率の低下が回避できる
。

また、本発明にあっては、現在状況記憶手段が、入力系
データのオンオフ状況を記憶していることから、シーケ
ンス回路におけるオンオフ状況の時間的変化を知ること
ができるため、該シーケンス回路の動作タイミングのず
れなどの不具合を修正するデバッグ時にも有効に使用可
能である９

【図面の簡単な説明】

第１図は、本発明に係るシーケンス制御装置をプレス装
置に接続した際の概略構成図、第２図（Ａ＞は、本発明
に係るシーケンス制御装置において基準データを取込む
際のフローチャート、 ２図（Ｂ）は、本発明に係るシーケンス制御装置を自動
運転した際のフローチャート、第３図は、ライン停止時
における本発明に係るシーケンス制御装置の動作を表す
フローチャート、第４図は、従来例に係るシーケンス制
御装置をプレス装置に接続した際の概略構成図、 第５図は、従来例に係るシーケンス制御装置の動作フロ
ーチャート、 第６図は、プレス装置のシーケンス動作を表すタイムチ
ャート、 第７図は、本発明と従来例とのシーケンス制御装置に共
通して格納されているラダーシーケンス回路である。 １０・・・ＰＣ（シーケンス制御装置）、１１・・・Ｃ
ＰＵ（検索手段）、１３・・・入力部、１４・・・出力
部、 １５・・・プログラミング装置（検索手段）、２０・・
・第１メモリ部、 ２１・・・第２メモリ部（現在状況記憶手段、基準状況
記憶手段）、 ＬＳＩ〜ＬＳ６・・・リミットスイッチ、ＳＶＩ〜ＳＶ
３・・・ソレノイドバルブ。 特許出願人　　　　日産自動車株式会社代理人　弁理士
　　八　１）　幹　雄（はが１名）夕、／１ム→ヤート

Claims (1)

1. 【特許請求の範囲】 内部コイル、リレー接点、リミットスイッチなどの入力
   系に関するデータに基づいてサイクリックにシーケンス
   演算を実行し、該演算結果をソレノイドバルブなどの出
   力系に出力することにより、製造ライン等のシーケンス
   動作を制御するシーケンス制御装置において、 入力系のオンオフ状況を入力して当該オンオフ状況を記
   憶する現在状況記憶手段と、 ラインが正常稼働時における入力系のオンオフ状況を記
   憶する基準状況記憶手段と、 ラインが異常停止時に、現在状況記憶手段と基準状況記
   憶手段との両者より入力系のオンオフ状況を読出して、
   該両者の入力系のうち、オンオフ状況が異なる入力系を
   検索する検索手段とを有し、入力系の異常を素早く検知
   可能に構成したことを特徴とするシーケンス制御装置。