JPH082723Y2

JPH082723Y2 - シーケンス制御装置

Info

Publication number: JPH082723Y2
Application number: JP1988013515U
Authority: JP
Inventors: 勝幸小野寺; 弥窪田; 辰男内藤; 隆行川上; 圭清水; 隆敏伊藤
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1988-02-05
Filing date: 1988-02-05
Publication date: 1996-01-29
Anticipated expiration: 2003-02-05
Also published as: JPH01120201U

Description

【考案の詳細な説明】（産業上の利用分野）本考案は、入力系に関するデータの変位に伴って、例
えば製造ライン等のシーケンス動作を制御するシーケン
ス制御装置に係り、特に、入力系に異常発生時にも、ラ
インの稼働を続行させることが可能なシーケンス制御装
置に関するものである。

（従来の技術）近年、シーケンス制御装置において、従来のリレー式
制御盤に代わるものとしてプログラマブルコントロー
ラ、略してPCが急速に普及している。このPCは、ハード
ウェアが標準化できる，設計、制作期間が短縮できる，
またシーケンスの変更が現場で容易に行える等の複数の
長所を併せ持つものであり、例えば工場における製造ラ
インのシーケンス動作を制御する際などに現在広く応用
されている。

このうち、第４図には、ワークに対してプレス加工を
行なうプレス装置に、シーケンス制御装置としてのPCを
接続した際の概略構成図が例示されている。

同図に示すように、プレス装置１のベースＢには、ワ
ーク２を所定の位置に搬入するワーク搬入用シリンダ３
と、プレス後のワークを搬出するワーク搬出用シリンダ
５とが取付けられており、このベースＢに垂直に取付け
られたコラムＣには、ワーク搬入用シリンダ３により搬
入されたワーク２に対してプレス加工を施すプレス用シ
リンダ４が取付けられている。

一方、ワーク搬入用シリンダ３、プレス用シリンダ４
及びワーク搬出用シリンダ５のそれぞれには、ソレノイ
ドバルブSV1〜SV3が接続されており、このソレノイドバ
ルブSV1〜SV3が開閉駆動することにより図示しない駆動
源からの圧縮空気の供給が制御され、この結果、各シリ
ンダのロッド６〜８の伸縮が制御されている。また、ワ
ーク搬入用シリンダ３、プレス用シリンダ４及びワーク
搬出用シリンダ５のそれぞれには、このロッド６〜８の
伸縮位置を検出するリミットスイッチLS1〜LS6が各シリ
ンダ３〜５の長手方向における原点位置及びフルストロ
ーク位置に各々設けられている。そして、これらのリミ
ットスイッチLS1〜LS6及びソレノイドバルブSV1〜SV3
は、このプレス装置１を総括的に制御するPC10に接続さ
れている。

このPC10は、制御演算部（以下、CPUという。）11
と、メモリ部12と、入力部13と、出力部14と、メモリ部
12に接続され、プログラムの作成、修正、テスト等を効
率良く行なうために用いられるプログラミング装置15と
より構成されている。なお、メモリ部12は、処理動作を
指示するプログラム及び演算結果やタイマ、カウンタの
値などのデータを格納する機能を持つ。また、CPU11は
メモリ部12に格納されているプログラムを定められた順
序で取り出し、その命令語の意味を解読し、命令語の内
容に従って入力部13のデータの取り込み、演算、出力部
14へのデータ送出などの処理を行なう。そして、入力部
13及び出力部14は、制御対象物と直接結合する部分であ
って、入力部13はリミットスイッチLS1〜LS6からの信号
を内部信号レベルに変換する一方、出力部14は内部信号
レベルをソレノイドバルブSV1〜SV3を駆動可能な信号レ
ベルに変換する処理を行なうものである。

このように構成されたシーケンス制御装置の動作を、
第５図に示すPC10のフローチャート、第６図に示す各種
シリンダ３〜５の伸縮状態を表すタイムチャート、及び
第７図に示すメモリ部12にあらかじめ格納されているシ
ーケンス回路を参照して説明する。

まず、入力部13を介して、メインスイッチSW及びリミ
ットスイッチLS1〜LS6の各接点の開閉を示す入力データ
がCPU11に取り込まれ、このそれぞれの入力データがメ
モリ部12の所定のアドレスに入力データテーブルとして
書込まれる（ステップ１）。次にCPU11は、メモリ部12
に格納されている入力データテーブルを参照しつつ、第
７図に示すシーケンス回路に一対一に対応した内容を１
ステップ毎に読み込み、逐次シーケンス演算を実行する
一方、この演算結果をメモリ部12の所定のアドレスに順
次格納する（ステップ２）。ステップ２の処理がシーケ
ンス回路の全てのステップについて終了すると、CPU11
は、メモリ部12より前記演算結果を読み出して出力デー
タテーブルとして出力部14へ転送する処理を実行する
（ステップ３）。以上のステップ１〜３を１サイクルと
してサイクリック処理がなされることにより、プレス装
置１は、搬入用シリンダ３が作動してワーク２をテーブ
ルＢの所定位置に搬入し、プレス用シリンダ４が作動し
てワーク２をプレスし、該プレス後、搬出用シリンダ５
が作動してワーク２をテーブルＢから搬出するという順
序で作動する。

すなわち、第６図には、各行程に対応する各シリンダ
３〜５の伸縮状態が示されているが、例えば第３行程に
おいては、ソレノイドバルブSV1及びSV2が駆動されてお
り、搬入用シリンダ３はフルストロークを維持する一
方、プレス用シリンダ４はフルストロークに向けて伸長
されている。ここにおいて、プレス用シリンダ４に設け
られ、このシリンダ４がフルストロークに達するとオン
するリミットスイッチLS4の入力データがオフからオン
へ切換えられると、この切換えを引き金として次の第４
行程へと進む。つまり、第３行程においては、リミット
スイッチLS1〜LS6の入力データは、LS2を除いてオフで
あったが、LS4の入力データがオフからオンへと切換わ
るのを引き金として、次の第４行程へと移行するもので
ある。

このように、従来のシーケンス制御装置にあっては、
メインスイッチSW及びリミットスイッチLS1〜LS6のオン
オフに関する入力データなどに基づいて、各種シリンダ
３〜５のシーケンス動作を順次制御している。

（考案が解決しようとする課題）しかしながら、上述した従来の入力データなどに基づ
いて各種シリンダ３〜５等のシーケンス動作を順次制御
するシーケンス制御装置にあっては、入力系のデータに
異常が発生した場合にはライン全体の稼働を一時停止さ
せる必要があるという不具合があった。

すなわち、例えばリミットスイッチLS4が故障したと
仮定すれば、プレス用シリンダ４の作動は停止してしま
い、このため、プレス加工及びワーク２搬出の２工程は
行なわれないことになる。この結果、該プレス加工前後
にも別の加工工程が設定されている製造ライン全体の稼
働を、不良原因を除くまでの間だけ一時停止させなけれ
ばならない。したがって、リミットスイッチLS1〜LS6の
何れか１つにでも故障が生じた際には、ラインの稼働率
が著しく低下してしまうという早急に解決すべき課題が
あった。

本考案は、上述した課題を解決するためになされたも
ので、入力系のデータに異常が生じた場合であっても、
製造ラインの稼働を続行させることにより該ラインの稼
働率を低下させることがないシーケンス制御装置を提供
することを目的とする。

（課題を解決するための手段）上記目的を達成するための本考案は、内部コイル，リ
レー接点，リミットスイッチなどの入力系に関するデー
タに基づいてサイクリックにシーケンス演算を実行し、
該演算結果をソレノイドバルブなどの出力系に出力する
ことにより、製造ライン等のシーケンス動作を制御する
シーケンス制御装置において、入力系のオンオフ状況を
入力して該オンオフ間隔時間を計測する計測手段と、ラ
インが正常稼働時において、当該計測手段が計測した前
記オンオフ間隔時間に対応するオンオフ状況を基準テー
ブルとして記憶する記憶手段と、当該記憶手段に記憶さ
れている前記基準テーブル内容、並びに前記計測手段に
よって計測された現在の入力系のオンオフ状況及びオン
オフ間隔時間を参照することにより、入力系における異
常の有無を判断する一方、当該判断の結果、入力系に異
常が有ると判断された場合には、前記基準テーブルの内
容にしたがい入力系のオンオフ状況を補正する補正手段
とを有することを特徴とするシーケンス制御装置であ
る。

（作用）上記手段を採用すれば、補正手段が、記憶手段に記憶
されている、ラインが正常稼働時における入力系のオン
オフ間隔時間に対応するオンオフ状況を示す基準テーブ
ルの内容と、計測手段によって計測された現在の入力系
のオンオフ状況及びオンオフ間隔時間と参照して比較す
ることにより、入力系における異常の有無を判断する一
方、当該判断の結果、入力系に異常が有ると判断された
場合には、前記基準テーブル内容、すなわち正常稼働時
における入力系のオンオフ状況にしたがい入力系のオン
オフ状況を補正するようにしたので、入力系に異常が発
生した場合でも、この異常が速やかに発見されて該当す
る異常個所が即座に補正されることとなり、この結果、
入力系の異常発生時に起こる製造ラインの停止が回避で
きることになる。

（実施例）以下に、本考案の一実施例を図面に基づいて詳細に説
明する。第１図は、本考案に係るシーケンス制御装置の
ブロック図である。なお、第１図と第４図とに共通する
部材間には同一符号を付し、その説明を一部省略する。

同図に示すように、本考案に係るシーケンス制御装置
は、計測手段及び補正手段としてのCPU11と、第１メモ
リ部20と、記憶手段としての第２メモリ部21と、入力部
13と、出力部14と、第１メモリ部20に接続されたプログ
ラミング装置15とより構成されている。なお、第１メモ
リ部20は、処理動作を指示するプログラム及び演算結果
やタイマ、カウンタの値などのデータを格納する従来と
同様の機能を持つものであり、一方、第２メモリ部21
は、リミットスイッチLS1〜LS6の正常時におけるこれら
のスイッチLS1〜LS6のオンオフに関する入力データの変
化状況及び該変化間における経過時間を記憶するための
ものである。また、CPU11、入力部13及び出力部14は、
従来と同様の機能を有するものである。

このように構成されたシーケンス制御装置の動作を、
第２図に示す基準データを取り込む際のフローチャー
ト、第３図に示す自動運転中のフローチャート、第６図
に示す各種シリンダ３〜５の伸縮状態を表すタイムチャ
ート、及び第７図に示すメモリ部12にあらかじめ格納さ
れているシーケンス回路を参照して説明する。

始めに、第２図に示す基準データの取り込みについて
説明すると、まず、入力部13を介してメインスイッチSW
及びリミットスイッチLS1〜LS6の各接点の開閉を示す入
力データがCPU11に取り込まれ、このそれぞれの入力デ
ータが第１メモリ部20の所定のアドレスに入力データテ
ーブルとして書込まれる（ステップ10）。次にCPU11
は、第１メモリ部20に格納されている入力データテーブ
ルを参照しつつ、第７図に示すシーケンス回路に一対一
に対応した内容を１ステップ毎に読み込み、逐次シーケ
ンス演算を実行する一方、この演算結果である出力デー
タを第１メモリ部20の所定のアドレスに出力データテー
ブルとして順次格納する（ステップ11）。ステップ11の
処理がシーケンス回路における全てのステップについて
終了すると、CPU11は、あらかじめ指定されている、サ
イクル中であることを示す内部コイルデータ、例えば第
７図中の内部コイルデータY1がオンしたか否かの判断を
行なう（ステップ12）。

ステップ12の判断より、内部コイルデータY1がオンし
ていないと判断された場合にはステップ15へ進む一方、
オンしていると判断された場合、つまりサイクル中であ
る場合には、CPU11は、今回のサイクル中の入出力デー
タが、前回のサイクル中の入出力データと比較して変化
したか否かの判断を行なう（ステップ13）。ステップ13
の判断より、今回のデータは変化していると判断された
場合には、CPU11は、入出力データの変化間における経
過時間を計測する図示しないタイマにより計測された、
前回の入出力データの変化時から、今回の入出力データ
の変化時までに経過した時間の測定値Ｔ時点における、
今回のサイクル中の入出力データのオンオフ状況を基準
データテーブルとして第２メモリ部21の所定のアドレス
に格納する処理を実行する（ステップ14）。一方、ステ
ップ13の判断より、今回のデータは変化していないと判
断された場合にはステップ16へ進む。

そして、CPU11は、タイマの測定値Ｔをイニシャライ
ズしてタイマのカウントを再スタートさせる処理を実行
し（ステップ15）、ステップ15が終了すると、CPU11
は、第１メモリ部20より出力データテーブルを読出して
出力部14へ転送する処理を実行し（ステップ16）、ステ
ップ10〜16までの１サイクルが終了すると、ステップ10
へ戻り再度以下のステップを繰り返す。このようにして
基準データテーブルが作成され、この基準データテーブ
ルが第２メモリ部21に格納されると、ラインの自動運転
の準備が整う。

次に、自動運転中のシーケンス制御装置の動作につい
て第３図に基づいて説明すると、まず、入力部13を介し
てメインスイッチSW及びリミットスイッチLS1〜LS6の各
接点の開閉を示す入力データがCPU11に取り込まれ、CPU
11は、このそれぞれの入力データのオンオフ状況を示す
入力データテーブルと、後述する補正入力データテーブ
ルとの論理和を演算し、この演算結果を入力データテー
ブルとして第１メモリ部20の所定のアドレスに書込む処
理を実行する（ステップ20）。次に、CPU11は、第１メ
モリ部20に格納されている入力データテーブルを参照し
つつ、第７図に示すシーケンス回路に一対一に対応した
内容を１ステップ毎に読み込み、逐次シーケンス演算を
実行する一方、この演算結果である出力データを第１メ
モリ部20の所定のアドレスに出力データテーブルとして
順次格納する（ステップ21）。ステップ21の処理がシー
ケンス回路における全てのステップについて終了する
と、CPU11は、あらかじめ指定されている内部コイルデ
ータY1がオンしたか否かの判断を行なう（ステップ2
2）。

ステップ22の判断より、内部コイルデータY1がオンし
ていないと判断された場合にはステップ28へ進む一方、
オンしていると判断された場合、つまり、サイクル中で
ある場合には、CPU11は、このオンが内部コイルデータY
1の立上がりか否かの判断を行なう（ステップ23）。つ
まり、ステップ23においては、今回のサイクルが自動運
転における初回のサイクルであるか否かを判断してい
る。

ステップ23の判断より、このオンが内部コイルデータ
の立上がりでないと判断された場合にはステップ25へ進
む一方、立上がりであると判断された場合、つまり、今
回のサイクルが自動運転における初回のサイクルである
場合には、CPU11は、図示しないカウンタのカウント値C
Tに０を設定すると共に、このカウント値CTの書込き先
アドレスをイニシャライズする処理を実行する（ステッ
プ24）。すなわち、ステップ24においては、カウンタの
カウント値CTをクリアすることにより、出力データテー
ブル番号と基準データテーブル番号とを適合させ、出力
データテーブルの先頭を示すようにしている。

次に、CPU11は、今回のサイクル中の入出力データ
が、前回のサイクル中の入出力データと比較して変化し
たか否かの判断を行なう（ステップ25）。ステップ25の
判断より、今回のデータは変化していると判断された場
合、つまり、入出力データに関して異常がない場合に
は、CPU11は、カウンタのカウント値CTに１を加算する
処理を実行する（ステップ26）。そして、CPU11は、今
回のサイクル中の入出力データを参照しつつ、第２メモ
リ部21より該当するタイマの測定値Ｔを読出し、この測
定値Ｔをタイマ値TIMERとして設定する処理を実行する
（ステップ27）。ステップ27が終了すると、CPU11は、
詳細は後述するが、入力データテーブルを補正するため
に用いられる補正入力データテーブルをクリアして（ス
テップ28）、その後、第１メモリ部20より出力データテ
ーブルを読出して出力部14へ転送する処理を実行する
（ステップ29）。

一方、ステップ25の判断より、今回のデータは変化し
ていないと判断された場合、つまり、入出力データに関
して何らかの異常がある虞れがある場合には、CPU11
は、現在のタイマ値がタイマ値TIMERに達しているか否
かの判断を行なう（ステップ30）。ステップ30の判断よ
り、現在のタイマ値がタイマ値TIMERに達していないと
判断された場合にはステップ29へ進む一方、達している
と判断された場合、つまり、入出力データに関して何ら
かの異常がある場合には、現在のカウント値CTと基準デ
ータテーブルとを参照して、現在のカウント値CTに対応
する基準となる入出力データを第２メモリ部21より読出
し、この基準データと現在の入出力データとのオンフ状
況を比較する処理を実行する（ステップ31）。そして、
CPU11は、ステップ31における比較の結果、オンオフ状
況が異なる入力を抽出し（ステップ32）、現在の入力デ
ータテーブルのうち、この異なる入力位置のオンオフ状
況をオンとしたデータテーブル、すなわち、仮補正入力
データテーブルを作成する処理を実行する（ステップ3
3）。さらに、CPU11は、ステップ33において作成された
仮補正入力データテーブルと、この補正を有効とするか
否かを決定するマスクデータテーブルとの両者に対して
論理積を求める演算を行ない（ステップ34）、この演算
結果を最終的な補正入力データテーブルとして採用する
ものである。このように、補正入力データテーブルの作
成が完了するとステップ29へ進み、CPU11は、第１メモ
リ部20より出力データを読出して出力部14へ転送する処
理を実行し、ステップ29までの１サイクルが終了する
と、再びステップ20へ戻り以下のステップを繰り返す。

（考案の効果）以上の説明により明らかなように、本考案によれば、
補正手段が、記憶手段に記憶されている、ラインが正常
稼働時における入力系のオンオフ間隔時間に対応するオ
ンオフ状況を示す基準テーブル内容、並びに計測手段よ
りの現在の入力系のオンオフ状況及びオンオフ間隔時間
を参照することにより、入力系における異常の有無を判
断する一方、当該判断の結果、入力系に異常が有ると判
断された場合には、前記基準テーブル内容にしたがい入
力系のオンオフ状況を補正するようにしたので、入力系
に異常が発生した場合でも、この異常が速やかに発見さ
れて該当する異常個所が即座に補正されることとなり、
この結果、入力系に異常発生時に起こる製造ラインの停
止が回避でき、該ラインの稼働率低下が防止できること
となった。

【図面の簡単な説明】

第１図は、本考案に係るシーケンス制御装置をプレス装
置に接続した際の概略構成図、第２図は、本考案に係るシーケンス制御装置において基
準データを取込む際のフローチャート、第３図は、本考案に係るシーケンス制御装置を自動運転
した際のフローチャート、第４図は、従来例に係るシーケンス制御装置をプレス装
置に接続した際の概略構成図、第５図は、従来例に係るシーケンス制御装置の動作フロ
ーチャート、第６図は、プレス装置のシーケンス動作を表すタイムチ
ャート、第７図は、本考案と従来例とのシーケンス制御装置に共
通して格納されているラダーシーケンス回路である。 10……PC（シーケンス制御装置）、11……CPU（計測手
段、補正手段）、13……入力部、14……出力部、15……
プログラミング装置、20……第１メモリ部、21……第２
メモリ部（記憶手段）、LS1〜LS6……リミットスイッ
チ、SV1〜SV3……ソレノイドバルブ。

───────────────────────────────────────────────────── フロントページの続き (72)考案者川上隆行神奈川県横浜市神奈川区宝町２番地日産自動車株式会社内 (72)考案者清水圭神奈川県横浜市神奈川区宝町２番地日産自動車株式会社内 (72)考案者伊藤隆敏神奈川県横浜市神奈川区宝町２番地日産自動車株式会社内 (56)参考文献特開昭57−189213（ＪＰ，Ａ) 特開昭58−35603（ＪＰ，Ａ)

Claims

【実用新案登録請求の範囲】

【請求項１】内部コイル，リレー接点，リミットスイッ
チなどの入力系に関するデータに基づいてサイクリック
にシーケンス演算を実行し、該演算結果をソレノイドバ
ルブなどの出力系に出力することにより、製造ライン等
のシーケンス動作を制御するシーケンス制御装置におい
て、入力系のオンオフ状況を入力して該オンオフ間隔時間を
計測する計測手段と、ラインが正常稼働時において、当該計測手段が計測した
前記オンオフ間隔時間に対応するオンオフ状況を基準テ
ーブルとして記憶する記憶手段と、当該記憶手段に記憶されている前記基準テーブル内容、
並びに前記計測手段によって計測された現在の入力系の
オンオフ状況及びオンオフ間隔時間を参照することによ
り、入力系における異常の有無を判断する一方、当該判
断の結果、入力系に異常が有ると判断された場合には、
前記基準テーブルの内容にしたがい入力系のオンオフ状
況を補正する補正手段とを有することを特徴とするシー
ケンス制御装置。