JPH01230264A - Ｌｓｉパッケージ - Google Patents
ＬｓｉパッケージInfo
- Publication number
- JPH01230264A JPH01230264A JP5727888A JP5727888A JPH01230264A JP H01230264 A JPH01230264 A JP H01230264A JP 5727888 A JP5727888 A JP 5727888A JP 5727888 A JP5727888 A JP 5727888A JP H01230264 A JPH01230264 A JP H01230264A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- mounting
- pin
- whose
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000203 mixture Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 abstract description 8
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はコンピュータ等電子機器に用いられるＬＳＩパ
ッケージに関し、特にピングリッドアレイのピン形状を
改良したＬＳＩパッケージに関する。
ッケージに関し、特にピングリッドアレイのピン形状を
改良したＬＳＩパッケージに関する。
［従来の技術］
従来、この種のＬＳＩパッケージのピン形状は、スルー
ホール実装するセラミックケースの場合はピン長が長く
、かつ断面積の大きいピンで形成され、表面実装の場合
はピン長が短く、かつ断面ｈ１の小さいピンで形成され
、それぞれセラミックケース毎にどちらかのタイプに決
めら打ていた。
ホール実装するセラミックケースの場合はピン長が長く
、かつ断面積の大きいピンで形成され、表面実装の場合
はピン長が短く、かつ断面ｈ１の小さいピンで形成され
、それぞれセラミックケース毎にどちらかのタイプに決
めら打ていた。
［発明が解決しようとする課題］
しかしながら、上述した従来ＬＳＩパッケージでは、ス
ルーホール実装のセラミックケースの場合は基板（ＰＷ
Ｂ）のスルー本−ル精度上の制限があって高密度化には
不向きである。一方、表面実装の場合は高密度化の点で
は優れているが接続部分の接着強度がスルーホール実装
より劣るという欠点がある。
ルーホール実装のセラミックケースの場合は基板（ＰＷ
Ｂ）のスルー本−ル精度上の制限があって高密度化には
不向きである。一方、表面実装の場合は高密度化の点で
は優れているが接続部分の接着強度がスルーホール実装
より劣るという欠点がある。
［課題を解決するための手段］
本発明は上記課題を解決し、スルーホール実装用ピンと
表面実装用ピンとが混在し、高密度でかつプリント基板
への接続強度の優れたＬＳＩパッケージを提供すること
を目的とする。
表面実装用ピンとが混在し、高密度でかつプリント基板
への接続強度の優れたＬＳＩパッケージを提供すること
を目的とする。
上記目的を達成するため、本発明に係るＬＳＩパッケー
ジは、ＬＳＩを内部に保持し、表面に前記ＬＳＩ対応の
複数のＩ／Ｏピンを配列したＬＳＩパッケージにおいて
、前記複数のＩ／Ｏピンが、断面積か大きく、ピン長の
長いスルーホール実装用ピンと、断面積が小さく、ピン
長の短い表面実装用ピンとを混在して構成されるもので
ある。
ジは、ＬＳＩを内部に保持し、表面に前記ＬＳＩ対応の
複数のＩ／Ｏピンを配列したＬＳＩパッケージにおいて
、前記複数のＩ／Ｏピンが、断面積か大きく、ピン長の
長いスルーホール実装用ピンと、断面積が小さく、ピン
長の短い表面実装用ピンとを混在して構成されるもので
ある。
［実施例］
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ） 、 （ｂ）は本発明の一実施例によるＬ
ＳＩパッケージの構成を示す断面図および平面図、第２
図は第１図のＬＳＩパッケージを基板に実装した状態を
示す断面図、第３図は本実施例によるＬＳＩパッケージ
を２２８ピンピングリツドアレイにした場合の一例を示
す平面図である。
ＳＩパッケージの構成を示す断面図および平面図、第２
図は第１図のＬＳＩパッケージを基板に実装した状態を
示す断面図、第３図は本実施例によるＬＳＩパッケージ
を２２８ピンピングリツドアレイにした場合の一例を示
す平面図である。
第１図（ａ） 、 （ｂ）において、内部にＬＳＩ（図
示されてない）が実装されているセラミックケース１の
一つの面上に、断面積が大きく、ピン長の長いスルーホ
ール実装用ピン２と、断面積が小さく、ピン長の短い表
面実装用ピン３が形成されている。本実施例では、スル
ーホール実装用ピン２は、各コーナに４本配置し、その
他のピンは表面実装用ピン３にしている。
示されてない）が実装されているセラミックケース１の
一つの面上に、断面積が大きく、ピン長の長いスルーホ
ール実装用ピン２と、断面積が小さく、ピン長の短い表
面実装用ピン３が形成されている。本実施例では、スル
ーホール実装用ピン２は、各コーナに４本配置し、その
他のピンは表面実装用ピン３にしている。
ここで、表−１に各ピンの代表的な寸法を示す。
表−１
次に、第１図のＬＳＩパッケージを基板に実装した状態
を説明する。
を説明する。
第２図に示すように、スルーホール実装用ピン２は、基
板（ＰＷＢ）４の孔に挿入された後、ハンダ付けされる
。このとき、表面実装用ピン３は、基板４の表面に当接
し、同様にハンダ付けされ、実装が終了する。
板（ＰＷＢ）４の孔に挿入された後、ハンダ付けされる
。このとき、表面実装用ピン３は、基板４の表面に当接
し、同様にハンダ付けされ、実装が終了する。
さて、高密度実装のため、すべてのピンを表面実装用形
状とした場合ピンピッチは１．２７ｍｍ、あるいはそれ
以下の実装が可能となり高密度化には適する。しかし、
この反面、基板４の表面突きあてのため全ピンにわたっ
てハンダ接続性を保障するには厳重な工程管理が必要と
なり、更には、工程途中の熱が加わると基板４とセラミ
ックケース１どの熱膨張率の違いによる熱ストレスのた
めハンダ剥れが生じ易い。
状とした場合ピンピッチは１．２７ｍｍ、あるいはそれ
以下の実装が可能となり高密度化には適する。しかし、
この反面、基板４の表面突きあてのため全ピンにわたっ
てハンダ接続性を保障するには厳重な工程管理が必要と
なり、更には、工程途中の熱が加わると基板４とセラミ
ックケース１どの熱膨張率の違いによる熱ストレスのた
めハンダ剥れが生じ易い。
一方すべてのピンをスルーホール実装用形状にすれば、
熱荷重ストレスには十分耐え得るが高密度化の面で不向
きである。
熱荷重ストレスには十分耐え得るが高密度化の面で不向
きである。
そこで本実施例のように、信号、電源。
ＧＮＤ用に多数あるＩ／Ｏピンのうち、例えばＧＮＤ用
のピンの何本かをスルーホール実装用、他のピンを表面
実装用とすれば、高密度化およびハンダ付は接続強度の
双方の条件に適する構造となり得る。
のピンの何本かをスルーホール実装用、他のピンを表面
実装用とすれば、高密度化およびハンダ付は接続強度の
双方の条件に適する構造となり得る。
第３図に２２８ピンピングリツドアレイの一例を示す。
本実施例では、表面実装用ピン３として２２４本、スル
ーホール実装用ピン２として４本用いている。もし、全
ピンを表面実装用ピン３で設計すれば、２５６本採れる
が、敢えて各コーナ４本（計１６本）を犠牲にしてスル
ーホール実装用ピン２に４本に代えており、この４木に
よってセラミックケース１と基板４との熱膨張率の違い
から生じる熱ストレスに対して補強できることになる。
ーホール実装用ピン２として４本用いている。もし、全
ピンを表面実装用ピン３で設計すれば、２５６本採れる
が、敢えて各コーナ４本（計１６本）を犠牲にしてスル
ーホール実装用ピン２に４本に代えており、この４木に
よってセラミックケース１と基板４との熱膨張率の違い
から生じる熱ストレスに対して補強できることになる。
ちなみに、全ピンをスルーホール実装用ピン２とした場
合、同一ケース外形でたかだか６０本しか採わないこと
になり高密度化に耐えがたい。
合、同一ケース外形でたかだか６０本しか採わないこと
になり高密度化に耐えがたい。
［発明の効果］
以上説明したように本発明はＬＳＩパッケージのピン形
状をスルーホール実装用と表面実装用とを一つのパッケ
ージに混在した構造を採ることにより、高密度化でかつ
ハンダ接続強度の強いＬＳＩパッケージを提供できる。
状をスルーホール実装用と表面実装用とを一つのパッケ
ージに混在した構造を採ることにより、高密度化でかつ
ハンダ接続強度の強いＬＳＩパッケージを提供できる。
第１図（ａ） 、 （ｂ）は本発明の一実施例によるＬ
ＳＩパッケージの構成を示す断面図及び平面図、第２図
は第１図のＬＳＩパッケージをスルーホール実装した状
態を示す断面図、第３図は２２８ピンのＬＳＩパッケー
ジのピン配列の一例を示す平面図である。 １；セラミックケース ２ニスルーホール実装用ピン
ＳＩパッケージの構成を示す断面図及び平面図、第２図
は第１図のＬＳＩパッケージをスルーホール実装した状
態を示す断面図、第３図は２２８ピンのＬＳＩパッケー
ジのピン配列の一例を示す平面図である。 １；セラミックケース ２ニスルーホール実装用ピン
Claims (1)
- 【特許請求の範囲】 ＬＳＩを内部に保持し、表面に前記ＬＳＩ対応の複数
のＩ／Ｏピンを配列したＬＳＩパッケージにおいて、 前記複数のＩ／Ｏピンが、 断面積が大きく、ピン長の長いスルーホール実装用ピン
と、 断面積が小さく、ピン長の短い表面実装用ピンとを混在
して構成されることを特徴とする ＬＳＩパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057278A JP2674071B2 (ja) | 1988-03-10 | 1988-03-10 | Ｌｓｉパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057278A JP2674071B2 (ja) | 1988-03-10 | 1988-03-10 | Ｌｓｉパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01230264A true JPH01230264A (ja) | 1989-09-13 |
| JP2674071B2 JP2674071B2 (ja) | 1997-11-05 |
Family
ID=13051071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63057278A Expired - Lifetime JP2674071B2 (ja) | 1988-03-10 | 1988-03-10 | Ｌｓｉパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674071B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992005583A1 (en) * | 1990-09-19 | 1992-04-02 | Fujitsu Limited | Semiconductor device having many lead pins |
| US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
| CN105990296A (zh) * | 2015-02-15 | 2016-10-05 | 展讯通信（上海）有限公司 | 一种芯片连接结构及其制作工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143457A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 半導体装置 |
| JPS62243347A (ja) * | 1986-04-16 | 1987-10-23 | Hitachi Ltd | 面付可能な電子部品 |
| JPS6318854U (ja) * | 1986-07-22 | 1988-02-08 |
-
1988
- 1988-03-10 JP JP63057278A patent/JP2674071B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143457A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 半導体装置 |
| JPS62243347A (ja) * | 1986-04-16 | 1987-10-23 | Hitachi Ltd | 面付可能な電子部品 |
| JPS6318854U (ja) * | 1986-07-22 | 1988-02-08 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992005583A1 (en) * | 1990-09-19 | 1992-04-02 | Fujitsu Limited | Semiconductor device having many lead pins |
| US5475261A (en) * | 1990-09-19 | 1995-12-12 | Fujitsu Limited | Semiconductor device having many lead pins |
| US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
| CN105990296A (zh) * | 2015-02-15 | 2016-10-05 | 展讯通信（上海）有限公司 | 一种芯片连接结构及其制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2674071B2 (ja) | 1997-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2346740A (en) | Integrated printed wiring board assembly | |
| US5388029A (en) | Semiconductor chip carrier capable of stably mounting a semiconductor chip | |
| JP2553102Y2 (ja) | チップ部品搭載配線基板 | |
| JPH01230264A (ja) | Ｌｓｉパッケージ | |
| JPH0823147A (ja) | 回路基板の接続構造 | |
| JPH06177501A (ja) | メモリモジュール | |
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| JPH06326439A (ja) | 印刷配線板の端子構造および接続方法 | |
| JPH06268086A (ja) | 半導体集積回路装置およびそれが装着されるプリント基板 | |
| JPH0823148A (ja) | 回路基板の接続構造 | |
| JPH0766543A (ja) | プリント基板 | |
| JPH11154781A (ja) | リードレス部品を搭載した回路モジュール | |
| JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
| JPH0669371A (ja) | Ｐｇａパッケージ | |
| JPS6314474Y2 (ja) | ||
| JP2530783Y2 (ja) | チップ部品の実装構造 | |
| JPH0442934Y2 (ja) | ||
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPH04352458A (ja) | リードレス混成集積回路 | |
| JPH0277146A (ja) | 集積回路パッケージ | |
| JPH08102596A (ja) | 面実装部品の実装方法 | |
| JPH0430441A (ja) | 半導体装置 | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JPH08186196A (ja) | 半導体装置の実装構造 |