JPH01212458A - 薄膜ハイブリットｉｃ装置の製造方法 - Google Patents
薄膜ハイブリットｉｃ装置の製造方法Info
- Publication number
- JPH01212458A JPH01212458A JP3782988A JP3782988A JPH01212458A JP H01212458 A JPH01212458 A JP H01212458A JP 3782988 A JP3782988 A JP 3782988A JP 3782988 A JP3782988 A JP 3782988A JP H01212458 A JPH01212458 A JP H01212458A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- insulating film
- amorphous silicon
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010408 film Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 13
- 230000000873 masking effect Effects 0.000 abstract description 3
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical group [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜ハイプリッ）ＩＣ装置の製造方法に関する
。
。
従来、薄膜抵抗体とＦＥＴ等を含むハイブリットＩＣ装
置を製作するには、まず、薄膜抵抗体やＦＥＴの素子を
各別に製作した後、これらを基板上にグイボンディング
して組み込み、その後、基板上の回路と抵抗体及びＦＥ
Ｔとをワイヤボンディングで接続して行っていた。
置を製作するには、まず、薄膜抵抗体やＦＥＴの素子を
各別に製作した後、これらを基板上にグイボンディング
して組み込み、その後、基板上の回路と抵抗体及びＦＥ
Ｔとをワイヤボンディングで接続して行っていた。
ところが、グイボンディングやワイヤボンディングは、
高度の技術を要し、ハイブリッドＩＣ装置の製作を困難
にし、コスト的にも問題があった。
高度の技術を要し、ハイブリッドＩＣ装置の製作を困難
にし、コスト的にも問題があった。
そこで、グイボンディングやワイヤボンディングを用い
ないでバイブリフトＩＣ装置を薄膜形成技術のみで製作
する方法が提案されている。
ないでバイブリフトＩＣ装置を薄膜形成技術のみで製作
する方法が提案されている。
しかしながら、この方法においては抵抗体或いはＦＥＴ
となるアモルファス半導体膜をＣＶＤによって形成する
際、マスクを用いるため、やはり高度の技術を要するこ
とが免れず、前記と同様にハイブリットＩＣ装置の製作
の困難性とコストの問題が解消されていない。
となるアモルファス半導体膜をＣＶＤによって形成する
際、マスクを用いるため、やはり高度の技術を要するこ
とが免れず、前記と同様にハイブリットＩＣ装置の製作
の困難性とコストの問題が解消されていない。
本発明はこのような事情に鑑みてなされたもので、グイ
ボンディングやワイヤボンディング及びＣＶＤ時マスキ
ング等の高度の技術を用いないで工程を簡略して、上記
の問題を解消したハイプリンｌ−ＩＣ装置の製造方法を
提供することである。
ボンディングやワイヤボンディング及びＣＶＤ時マスキ
ング等の高度の技術を用いないで工程を簡略して、上記
の問題を解消したハイプリンｌ−ＩＣ装置の製造方法を
提供することである。
本発明は、薄膜抵抗体でなる第１の素子部と薄膜アモル
ファス半導体でなる第２の素子部とを同一基板上に形成
する薄膜ハイブリットＩＣ装置の製造方法であって、 上記基板の片面にアモルファス半導体膜を形成する工程
と、該アモルファス半導体膜の表面に絶縁膜を形成する
工程と、該絶縁膜の表面に上記第１の素子部として機能
する抵抗体膜を形成する工程と、該抵抗体膜の一部をエ
ツチング除去して上記絶縁膜を露出させる工程と、該絶
縁膜の一部をエツチング除去して上記アモルファス半導
体膜を露出させ上記第２の素子部として機能する部分を
形成する工程とを有するようにした。
ファス半導体でなる第２の素子部とを同一基板上に形成
する薄膜ハイブリットＩＣ装置の製造方法であって、 上記基板の片面にアモルファス半導体膜を形成する工程
と、該アモルファス半導体膜の表面に絶縁膜を形成する
工程と、該絶縁膜の表面に上記第１の素子部として機能
する抵抗体膜を形成する工程と、該抵抗体膜の一部をエ
ツチング除去して上記絶縁膜を露出させる工程と、該絶
縁膜の一部をエツチング除去して上記アモルファス半導
体膜を露出させ上記第２の素子部として機能する部分を
形成する工程とを有するようにした。
以下、本発明の一実施例のバイブリフトＩＣ装置の製造
方法について説明する。第１図（ａ） （ｂ） （Ｃ）
（ｄ）（ｅ） （ｆ）はその薄膜ハイブリットＩＣ装
置Ａの製造工程を示す説明図である。ｌは熱容量の大き
いガラス或いはセラミック等から成る基外である。まず
、この基板１の上面にプラグ”ｚｃｖＤ法等によってア
モルファスシリコン膜２を形成する（第１図（ａ）参照
）。このプラズマＣＶＤ法の代表的作成条件は次のとう
りである。
方法について説明する。第１図（ａ） （ｂ） （Ｃ）
（ｄ）（ｅ） （ｆ）はその薄膜ハイブリットＩＣ装
置Ａの製造工程を示す説明図である。ｌは熱容量の大き
いガラス或いはセラミック等から成る基外である。まず
、この基板１の上面にプラグ”ｚｃｖＤ法等によってア
モルファスシリコン膜２を形成する（第１図（ａ）参照
）。このプラズマＣＶＤ法の代表的作成条件は次のとう
りである。
原料ガス ・・・・・・モノシラン（ＳｉＨ４）原
料ガスの流量・・・・・・５〜３０ （ＳＣＣＭ）圧力
＝ ・・・０．０５〜０．１ （Ｔｏｒｒ）
電源 −・・”−１３，５６ＭＨｚ、 ０．０
１〜０．０！Ｊ／ｃｄ 基板温度 ・・・・・・２００〜３００℃次に、該
アモルファスシリコン膜２の表面にスパッタリング法に
よってシリコン酸化膜（ＳｉＯ□）よりなる絶縁膜３を
積層する（第１図山）参照）。
料ガスの流量・・・・・・５〜３０ （ＳＣＣＭ）圧力
＝ ・・・０．０５〜０．１ （Ｔｏｒｒ）
電源 −・・”−１３，５６ＭＨｚ、 ０．０
１〜０．０！Ｊ／ｃｄ 基板温度 ・・・・・・２００〜３００℃次に、該
アモルファスシリコン膜２の表面にスパッタリング法に
よってシリコン酸化膜（ＳｉＯ□）よりなる絶縁膜３を
積層する（第１図山）参照）。
その後、該絶縁膜３の表面にスパッタリング法によって
窒化シルコニニウム（ＺｒＮ）膜よりなる抵抗体膜４を
形成する（第１図（Ｃ）参照）。この窒化ジルコニュウ
ム（ＺｒＮ）膜を形成するためのスパッタリング法の条
件の一例は次のとうりである。
窒化シルコニニウム（ＺｒＮ）膜よりなる抵抗体膜４を
形成する（第１図（Ｃ）参照）。この窒化ジルコニュウ
ム（ＺｒＮ）膜を形成するためのスパッタリング法の条
件の一例は次のとうりである。
ターゲット・・・・・・ジルコニュウム（Ｚｒ） （９
９，９％）供給ガス・・・・・・・・・・・・・・・・
・・アルボボン（Ａｒ）反応ガス・・・・・・・・・・
・・・・・・・・窒素（Ｔｏ）ターゲット供給電力・・
・１３．５６Ｍｌ１２ 、 １．３５ＫＷ供給ガス流量
＝ ＝ ＝ ＝ ３００ ｃｃ／ｗｉｎ （最大）反応
ガス流量・・・・・・・・・・・・・・・５０ｃｃ／ｓ
ｉｎ （最大）次に、抵抗体膜４の表面のほぼ半面にフ
ォトリソによりレジスト５のパターンを形成しく第１図
（ｄ）参照）、レジスト５が形成されていない側の抵抗
体膜４をエツチングして、絶縁膜３の一部を露出させる
。そして、エツチング条件を変えて、露出された絶縁膜
３をエツチングしてパターン加工し、アモルファスシリ
コン膜２の一部を露出させる（第１図（ｅ）参照）。
９，９％）供給ガス・・・・・・・・・・・・・・・・
・・アルボボン（Ａｒ）反応ガス・・・・・・・・・・
・・・・・・・・窒素（Ｔｏ）ターゲット供給電力・・
・１３．５６Ｍｌ１２ 、 １．３５ＫＷ供給ガス流量
＝ ＝ ＝ ＝ ３００ ｃｃ／ｗｉｎ （最大）反応
ガス流量・・・・・・・・・・・・・・・５０ｃｃ／ｓ
ｉｎ （最大）次に、抵抗体膜４の表面のほぼ半面にフ
ォトリソによりレジスト５のパターンを形成しく第１図
（ｄ）参照）、レジスト５が形成されていない側の抵抗
体膜４をエツチングして、絶縁膜３の一部を露出させる
。そして、エツチング条件を変えて、露出された絶縁膜
３をエツチングしてパターン加工し、アモルファスシリ
コン膜２の一部を露出させる（第１図（ｅ）参照）。
次に、このようにして形成された抵抗体ＷＸ４、絶縁膜
３及びアモルファスシリコン膜２の上面に真空蒸着によ
ってアルミニュウム等の金属の導体膜を積層形成し、該
導体膜をフォトリソエツチングにより所定のパターンに
加工して電極６ａｓｓｂ。
３及びアモルファスシリコン膜２の上面に真空蒸着によ
ってアルミニュウム等の金属の導体膜を積層形成し、該
導体膜をフォトリソエツチングにより所定のパターンに
加工して電極６ａｓｓｂ。
６ｃ、６ｄを形成する。即ち、電極６ａは抵抗体膜４の
外側端部に、６ｂは抵抗体膜４とアモルファスシリコン
膜２とを接続するように装置Ａのほぼ中央部に、６ｃは
露出された絶縁膜３１の表面中央部に、また、６ｄは露
出されたアモルファスシリコン膜２の外側端部に各々形
成される（第１図（ｆ）参照）。
外側端部に、６ｂは抵抗体膜４とアモルファスシリコン
膜２とを接続するように装置Ａのほぼ中央部に、６ｃは
露出された絶縁膜３１の表面中央部に、また、６ｄは露
出されたアモルファスシリコン膜２の外側端部に各々形
成される（第１図（ｆ）参照）。
以上のように形成された半導体装置Ａは、抵抗体膜４が
形成されている側が抵抗体となると共に、電極６ｃが形
成されている側がＦＥＴとなる。
形成されている側が抵抗体となると共に、電極６ｃが形
成されている側がＦＥＴとなる。
以上から本発明によれば、グイボンディング、ワイヤボ
ンディングを不要にし、かつ、抵抗体膜とアモルファス
シリコン膜をＣＶＤで形成する際のマスキングを不要に
したので、その分薄膜ハイブリットＩｃ装置の製作が容
易となり、コストの低減化が図れる。
ンディングを不要にし、かつ、抵抗体膜とアモルファス
シリコン膜をＣＶＤで形成する際のマスキングを不要に
したので、その分薄膜ハイブリットＩｃ装置の製作が容
易となり、コストの低減化が図れる。
第１図（ａ） （ｂ） （Ｃ） （ｄ） （１１） （
ｆ）は本発明の一実施例の薄膜ハイブリットＩＣ装置の
製造方法を示す工程説明図である。 １・・・基板、２・・・アモルファスシリコン膜、３・
・・絶縁膜、４・・・抵抗体膜、５・・・レジスト、６
ａ、６ｂ、６ｃ、６ｄ・・・電極。
ｆ）は本発明の一実施例の薄膜ハイブリットＩＣ装置の
製造方法を示す工程説明図である。 １・・・基板、２・・・アモルファスシリコン膜、３・
・・絶縁膜、４・・・抵抗体膜、５・・・レジスト、６
ａ、６ｂ、６ｃ、６ｄ・・・電極。
Claims (1)
- （１）． 薄膜抵抗体でなる第１の素子部と薄膜アモル
ファス半導体でなる第２の素子部とを同一基板上に形成
する薄膜ハイブリットＩＣ装置の製造方法であって、 上記基板の片面にアモルファス半導体膜を形成する工程
と、該アモルファス半導体膜の表面に絶縁膜を形成する
工程と、該絶縁膜の表面に上記第１の素子部として機能
する抵抗体膜を形成する工程と、該抵抗体膜の一部をエ
ッチング除去して上記絶縁膜を露出させる工程と、該絶
縁膜の一部をエッチング除去して上記アモルファス半導
体膜を露出させ上記第２の素子部として機能する部分を
形成する工程とを有する薄膜ハイブリットＩＣ装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3782988A JPH01212458A (ja) | 1988-02-20 | 1988-02-20 | 薄膜ハイブリットｉｃ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3782988A JPH01212458A (ja) | 1988-02-20 | 1988-02-20 | 薄膜ハイブリットｉｃ装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01212458A true JPH01212458A (ja) | 1989-08-25 |
Family
ID=12508416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3782988A Pending JPH01212458A (ja) | 1988-02-20 | 1988-02-20 | 薄膜ハイブリットｉｃ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01212458A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011099382A1 (ja) * | 2010-02-12 | 2011-08-18 | 株式会社村田製作所 | 薄膜抵抗体装置の製造方法 |
-
1988
- 1988-02-20 JP JP3782988A patent/JPH01212458A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011099382A1 (ja) * | 2010-02-12 | 2011-08-18 | 株式会社村田製作所 | 薄膜抵抗体装置の製造方法 |
| JP5348252B2 (ja) * | 2010-02-12 | 2013-11-20 | 株式会社村田製作所 | 薄膜抵抗体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW303494B (ja) | ||
| JPH0476496B2 (ja) | ||
| JPH01212458A (ja) | 薄膜ハイブリットｉｃ装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPS63177537A (ja) | 半導体素子の製造方法 | |
| KR100228275B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2819700B2 (ja) | 半導体装置製造方法 | |
| JPS5918690A (ja) | ホ−ル素子 | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| JPS61216329A (ja) | 半導体装置の製造方法 | |
| JPH0117246B2 (ja) | ||
| JPH01212457A (ja) | 薄膜ハイブリットｉｃ装置及びその製造方法 | |
| JPS6125217B2 (ja) | ||
| KR890004883B1 (ko) | 반도체 장치의 폴리사이드 구조 제조방법 | |
| JPH02297939A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0294439A (ja) | 半導体装置の製造方法 | |
| JP3147930B2 (ja) | 多結晶シリコン高抵抗素子の製造方法 | |
| JP2552035B2 (ja) | 半導体装置の製造方法 | |
| JPH0484422A (ja) | 微細な金属配線の形成方法 | |
| JPH06151418A (ja) | 半導体装置の製造方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPH05308068A (ja) | 半導体装置の製造方法 | |
| JPH02268443A (ja) | 半導体装置 | |
| JPH08288523A (ja) | クーロンブロッケード素子およびその形成方法 | |
| JPS6122031B2 (ja) |