JP2552035B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2552035B2 JP2552035B2 JP2401230A JP40123090A JP2552035B2 JP 2552035 B2 JP2552035 B2 JP 2552035B2 JP 2401230 A JP2401230 A JP 2401230A JP 40123090 A JP40123090 A JP 40123090A JP 2552035 B2 JP2552035 B2 JP 2552035B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon dioxide
- bpsg film
- heat treatment
- dioxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に酸化膜を用いた平坦化方法に関する。
関し、特に酸化膜を用いた平坦化方法に関する。
【０００２】
【従来の技術】従来の半導体基板の平坦化方法について
図３を用いて説明する。
図３を用いて説明する。
【０００３】まず図３（ａ）に示すように、半導体基板
１上にゲート電極や抵抗体を形成するために多結晶半導
体層２を形成したのちパターニングする。次でその上に
酸化膜３を形成する。この操作により急峻な段差が形成
される。次に図３（ｂ）に示すように、ホウ素およびリ
ンを含む酸化膜（以降ＢＰＳＧ膜と記す）４を形成す
る。
１上にゲート電極や抵抗体を形成するために多結晶半導
体層２を形成したのちパターニングする。次でその上に
酸化膜３を形成する。この操作により急峻な段差が形成
される。次に図３（ｂ）に示すように、ホウ素およびリ
ンを含む酸化膜（以降ＢＰＳＧ膜と記す）４を形成す
る。
【０００４】次に図３（ｃ）に示すように、８００〜１
０００℃の熱処理を与えることにより、ＢＰＳＧ膜４を
流動させる。この熱処理によりＢＰＳＧ膜４はなだらか
となり、以降の工程で形成される金属配線等の段差部を
通過する際のカバレッジは改善される。
０００℃の熱処理を与えることにより、ＢＰＳＧ膜４を
流動させる。この熱処理によりＢＰＳＧ膜４はなだらか
となり、以降の工程で形成される金属配線等の段差部を
通過する際のカバレッジは改善される。
【０００５】
【発明が解決しようとする課題】この従来の製造方法で
は、多結晶半導体層および絶縁膜で形成された急峻な段
差をなだらかな形状にするために、ＢＰＳＧ膜４を段差
の高さと同等以上の厚さに形成し、その後８００℃以上
の熱処理を行なう必要がある。そのため、例えば金属配
線工程において、多結晶半導体層とオーミックコンタク
トを得るためには、厚いＢＰＳＧ膜（例えば多結晶半導
体層が５００ｎｍであればＢＰＳＧ膜は５００ｎｍ以上
になっている）を選択的にエッチングしなければならな
いため、コンタクトの穴の大きさを小さくできないとい
う問題があった。
は、多結晶半導体層および絶縁膜で形成された急峻な段
差をなだらかな形状にするために、ＢＰＳＧ膜４を段差
の高さと同等以上の厚さに形成し、その後８００℃以上
の熱処理を行なう必要がある。そのため、例えば金属配
線工程において、多結晶半導体層とオーミックコンタク
トを得るためには、厚いＢＰＳＧ膜（例えば多結晶半導
体層が５００ｎｍであればＢＰＳＧ膜は５００ｎｍ以上
になっている）を選択的にエッチングしなければならな
いため、コンタクトの穴の大きさを小さくできないとい
う問題があった。
【０００６】また段差部の数の多少によっても、多結晶
半導体層上のＢＰＳＧ膜の膜厚が異なったり、さらには
多結晶半導体層のない領域と多結晶半導体層上のＢＰＳ
Ｇ膜の膜厚が異なるため、コンタクトの穴の形成のため
のエッチングが非常に難しいという問題点があった。
半導体層上のＢＰＳＧ膜の膜厚が異なったり、さらには
多結晶半導体層のない領域と多結晶半導体層上のＢＰＳ
Ｇ膜の膜厚が異なるため、コンタクトの穴の形成のため
のエッチングが非常に難しいという問題点があった。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、急峻な段差を表面に持つ半導体基板上に少な
くともリンを含む第１の二酸化ケイ素膜を形成する工程
と、異方性エッチング法により前記第１の二酸化ケイ素
膜をエッチングし段差の側面にのみ残す工程と、熱処理
を行ない残された前記第１の二酸化ケイ素膜を流動させ
る工程と、流動させた前記第１の二酸化ケイ素膜を含む
全面にリンを含む第２の二酸化ケイ素膜を形成したのち
熱処理を行ない流動させる工程とを含んで構成される。
造方法は、急峻な段差を表面に持つ半導体基板上に少な
くともリンを含む第１の二酸化ケイ素膜を形成する工程
と、異方性エッチング法により前記第１の二酸化ケイ素
膜をエッチングし段差の側面にのみ残す工程と、熱処理
を行ない残された前記第１の二酸化ケイ素膜を流動させ
る工程と、流動させた前記第１の二酸化ケイ素膜を含む
全面にリンを含む第２の二酸化ケイ素膜を形成したのち
熱処理を行ない流動させる工程とを含んで構成される。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｃ）及び図２（ａ）〜（ｃ）は本発
明の一実施例を説明するための製造工程順に示した半導
体チップの断面図である。
る。図１（ａ）〜（ｃ）及び図２（ａ）〜（ｃ）は本発
明の一実施例を説明するための製造工程順に示した半導
体チップの断面図である。
【０００９】まず図１（ａ）に示すように、半導体基板
１の上に多結晶半導体層２を３００〜７００ｎｍの厚さ
で形成したのちパターニングする。次でその上に１００
〜３００ｎｍの酸化膜３を形成する。この状態で、半導
体基板１の表面上では３００〜７００ｎｍの急峻な段差
が形成される。次に図１（ｂ）に示すように、全面に第
１のＢＰＳＧ膜４Ａを形成する。第１のＢＰＳＧ膜４Ａ
の膜厚は、段差の高さおよび多結晶半導体層の間隔によ
り異なるが、一般的には多結晶半導体間隔の半分以下に
するのが望ましい。次に図１（ｃ）に示すように、異方
性のプラズマエッチングを行ない多結晶半導体層２の側
面にのみ第１のＢＰＳＧ膜４Ａを残す。
１の上に多結晶半導体層２を３００〜７００ｎｍの厚さ
で形成したのちパターニングする。次でその上に１００
〜３００ｎｍの酸化膜３を形成する。この状態で、半導
体基板１の表面上では３００〜７００ｎｍの急峻な段差
が形成される。次に図１（ｂ）に示すように、全面に第
１のＢＰＳＧ膜４Ａを形成する。第１のＢＰＳＧ膜４Ａ
の膜厚は、段差の高さおよび多結晶半導体層の間隔によ
り異なるが、一般的には多結晶半導体間隔の半分以下に
するのが望ましい。次に図１（ｃ）に示すように、異方
性のプラズマエッチングを行ない多結晶半導体層２の側
面にのみ第１のＢＰＳＧ膜４Ａを残す。
【００１０】次に図２（ａ）に示すように、８００〜１
０００℃で熱処理を行なうことにより、なだらかな形状
の第１のＢＰＳＧ膜４Ａにする。次に図２（ｂ）に示す
ように、半導体基板１の全面に第２のＢＰＳＧ膜４Ｂを
形成する。この時の第２のＢＰＳＧ膜４Ｂの膜厚は、多
結晶半導体層２とその上を通る金属配線との絶縁耐圧お
よび配線間容量、さらにはコンタクトの穴の大きさによ
り決定されるものであり、製品の特性上から最適膜厚
（例えば０．１〜１．０μｍ）を決定できる。次に図２
（ｃ）に示すように、もう一度８００〜１０００℃の熱
処理を行ない、なだらかな形状のＢＰＳＧ膜４Ｂとす
る。
０００℃で熱処理を行なうことにより、なだらかな形状
の第１のＢＰＳＧ膜４Ａにする。次に図２（ｂ）に示す
ように、半導体基板１の全面に第２のＢＰＳＧ膜４Ｂを
形成する。この時の第２のＢＰＳＧ膜４Ｂの膜厚は、多
結晶半導体層２とその上を通る金属配線との絶縁耐圧お
よび配線間容量、さらにはコンタクトの穴の大きさによ
り決定されるものであり、製品の特性上から最適膜厚
（例えば０．１〜１．０μｍ）を決定できる。次に図２
（ｃ）に示すように、もう一度８００〜１０００℃の熱
処理を行ない、なだらかな形状のＢＰＳＧ膜４Ｂとす
る。
【００１１】このように本実施例によれば、２度のＢＰ
ＳＧ膜の形成と熱処理により、半導体基板上の段差はよ
りなだらかとなる。
ＳＧ膜の形成と熱処理により、半導体基板上の段差はよ
りなだらかとなる。
【００１２】
【発明の効果】以上説明したように本発明によれば、多
結晶半導体層と酸化膜等で形成されている急峻な段差を
なだらかな形状にするとともに、コンタクトの穴を形成
する領域のＢＰＳＧ膜の膜厚を薄くできるため、コンタ
クトの穴を小さくすることが可能であり、またＢＰＳＧ
膜のエッチングも容易となる。さらには、コンタクトの
穴を形成する領域のＢＰＳＧ膜の膜厚のばらつきも低減
できるため、製造工程上のばらつきも大幅に低減できる
という効果がある。
結晶半導体層と酸化膜等で形成されている急峻な段差を
なだらかな形状にするとともに、コンタクトの穴を形成
する領域のＢＰＳＧ膜の膜厚を薄くできるため、コンタ
クトの穴を小さくすることが可能であり、またＢＰＳＧ
膜のエッチングも容易となる。さらには、コンタクトの
穴を形成する領域のＢＰＳＧ膜の膜厚のばらつきも低減
できるため、製造工程上のばらつきも大幅に低減できる
という効果がある。
【図１】本発明の一実施例を説明するための半導体チッ
プの断面図である。
プの断面図である。
【図２】本発明の一実施例を説明するための半導体チッ
プの断面図である。
プの断面図である。
【図３】従来の半導体装置の製造方法を説明するための
半導体チップの断面図である。
半導体チップの断面図である。
１ 半導体基板 ２ 多結晶半導体層 ３ 酸化膜 ４ ＢＰＳＧ膜 ４Ａ 第１のＢＰＳＧ膜 ４Ｂ 第２のＢＰＳＧ膜
Claims (1)
- 【請求項１】 急峻な段差を表面に持つ半導体基板上に
少なくともリンを含む第１の二酸化ケイ素膜を形成する
工程と、異方性エッチング法により前記第１の二酸化ケ
イ素膜をエッチングし段差の側面にのみ残す工程と、熱
処理を行ない残された前記第１の二酸化ケイ素膜を流動
させる工程と、流動させた前記第１の二酸化ケイ素膜を
含む全面にリンを含む第２の二酸化ケイ素膜を形成した
のち熱処理を行ない流動させる工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401230A JP2552035B2 (ja) | 1990-12-11 | 1990-12-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401230A JP2552035B2 (ja) | 1990-12-11 | 1990-12-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04213862A JPH04213862A (ja) | 1992-08-04 |
| JP2552035B2 true JP2552035B2 (ja) | 1996-11-06 |
Family
ID=18511074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2401230A Expired - Fee Related JP2552035B2 (ja) | 1990-12-11 | 1990-12-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2552035B2 (ja) |
-
1990
- 1990-12-11 JP JP2401230A patent/JP2552035B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04213862A (ja) | 1992-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000077625A5 (ja) | ||
| JPH098039A (ja) | 埋め込み配線の形成方法及び埋め込み配線 | |
| JPH02222575A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2552035B2 (ja) | 半導体装置の製造方法 | |
| JPH11135758A (ja) | 平坦化を改善するための半導体装置製造方法 | |
| JPH11224880A (ja) | 半導体装置の製造方法 | |
| JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
| JP3271090B2 (ja) | 半導体装置の製法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPH05206056A (ja) | 半導体装置の製造方法 | |
| JPH04168723A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP3227722B2 (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH04280455A (ja) | 半導体装置の製造方法 | |
| JPH04199660A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06244180A (ja) | 半導体装置およびその製造方法 | |
| JPH0555389A (ja) | 半導体装置の製造方法 | |
| JPH0917852A (ja) | 半導体装置の製造方法 | |
| JPH01222442A (ja) | 半導体装置の製造方法 | |
| JPH04302162A (ja) | 半導体装置の製造方法 | |
| JPH06151613A (ja) | 半導体装置の製造方法 | |
| JPH04352455A (ja) | 半導体素子の製造方法 | |
| JPH0148652B2 (ja) | ||
| JPH07254639A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960709 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |