JPH04213862A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04213862A JPH04213862A JP40123090A JP40123090A JPH04213862A JP H04213862 A JPH04213862 A JP H04213862A JP 40123090 A JP40123090 A JP 40123090A JP 40123090 A JP40123090 A JP 40123090A JP H04213862 A JPH04213862 A JP H04213862A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bpsg film
- semiconductor layer
- semiconductor substrate
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 24
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に酸化膜を用いた平坦化方法に関する。
関し、特に酸化膜を用いた平坦化方法に関する。
【0002】
【従来の技術】従来の半導体基板の平坦化方法について
図3を用いて説明する。
図3を用いて説明する。
【0003】まず図3(a)に示すように、半導体基板
1上にゲート電極や抵抗体を形成するために多結晶半導
体層2を形成したのちパターニングする。次でその上に
酸化膜3を形成する。この操作により急峻な段差が形成
される。次に図3(b)に示すように、ホウ素およびリ
ンを含む酸化膜(以降BPSG膜と記す)4を形成する
。
1上にゲート電極や抵抗体を形成するために多結晶半導
体層2を形成したのちパターニングする。次でその上に
酸化膜3を形成する。この操作により急峻な段差が形成
される。次に図3(b)に示すように、ホウ素およびリ
ンを含む酸化膜(以降BPSG膜と記す)4を形成する
。
【0004】次に図3(c)に示すように、800〜1
000℃の熱処理を与えることにより、BPSG膜4を
流動させる。この熱処理によりBPSG膜4はなだらか
となり、以降の工程で形成される金属配線等の段差部を
通過する際のカバレッジは改善される。
000℃の熱処理を与えることにより、BPSG膜4を
流動させる。この熱処理によりBPSG膜4はなだらか
となり、以降の工程で形成される金属配線等の段差部を
通過する際のカバレッジは改善される。
【0005】
【発明が解決しようとする課題】この従来の製造方法で
は、多結晶半導体層および絶縁膜で形成された急峻な段
差をなだらかな形状にするために、BPSG膜4を段差
の高さと同等以上の厚さに形成し、その後800℃以上
の熱処理を行なう必要がある。そのため、例えば金属配
線工程において、多結晶半導体層とオーミックコンタク
トを得るためには、厚いBPSG膜(例えば多結晶半導
体層が500nmであればBPSG膜は500nm以上
になっている)を選択的にエッチングしなければならな
いため、コンタクトの穴の大きさを小さくできないとい
う問題があった。
は、多結晶半導体層および絶縁膜で形成された急峻な段
差をなだらかな形状にするために、BPSG膜4を段差
の高さと同等以上の厚さに形成し、その後800℃以上
の熱処理を行なう必要がある。そのため、例えば金属配
線工程において、多結晶半導体層とオーミックコンタク
トを得るためには、厚いBPSG膜(例えば多結晶半導
体層が500nmであればBPSG膜は500nm以上
になっている)を選択的にエッチングしなければならな
いため、コンタクトの穴の大きさを小さくできないとい
う問題があった。
【0006】また段差部の数の多少によっても、多結晶
半導体層上のBPSG膜の膜厚が異なったり、さらには
多結晶半導体層のない領域と多結晶半導体層上のBPS
G膜の膜厚が異なるため、コンタクトの穴の形成のため
のエッチングが非常に難しいという問題点があった。
半導体層上のBPSG膜の膜厚が異なったり、さらには
多結晶半導体層のない領域と多結晶半導体層上のBPS
G膜の膜厚が異なるため、コンタクトの穴の形成のため
のエッチングが非常に難しいという問題点があった。
【0007】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、急峻な段差を表面に持つ半導体基板上に少な
くともリンを含む第1の二酸化ケイ素膜を形成する工程
と、異方性エッチング法により前記第1の二酸化ケイ素
膜をエッチングし段差の側面にのみ残す工程と、熱処理
を行ない残された前記第1の二酸化ケイ素膜を流動させ
る工程と、流動させた前記第1の二酸化ケイ素膜を含む
全面にリンを含む第2の二酸化ケイ素膜を形成したのち
熱処理を行ない流動させる工程とを含んで構成される。
造方法は、急峻な段差を表面に持つ半導体基板上に少な
くともリンを含む第1の二酸化ケイ素膜を形成する工程
と、異方性エッチング法により前記第1の二酸化ケイ素
膜をエッチングし段差の側面にのみ残す工程と、熱処理
を行ない残された前記第1の二酸化ケイ素膜を流動させ
る工程と、流動させた前記第1の二酸化ケイ素膜を含む
全面にリンを含む第2の二酸化ケイ素膜を形成したのち
熱処理を行ない流動させる工程とを含んで構成される。
【0008】
【実施例】次に本発明について図面を参照して説明する
。図1(a)〜(c)及び図2(a)〜(c)は本発明
の一実施例を説明するための製造工程順に示した半導体
チップの断面図である。
。図1(a)〜(c)及び図2(a)〜(c)は本発明
の一実施例を説明するための製造工程順に示した半導体
チップの断面図である。
【0009】まず図1(a)に示すように、半導体基板
1の上に多結晶半導体層2を300〜700nmの厚さ
で形成したのちパターニングする。次でその上に100
〜300nmの酸化膜3を形成する。この状態で、半導
体基板1の表面上では300〜700nmの急峻な段差
が形成される。次に図1(b)に示すように、全面に第
1のBPSG膜4Aを形成する。第1のBPSG膜4A
の膜厚は、段差の高さおよび多結晶半導体層の間隔によ
り異なるが、一般的には多結晶半導体間隔の半分以下に
するのが望ましい。次に図1(c)に示すように、異方
性のプラズマエッチングを行ない多結晶半導体層2の側
面にのみ第1のBPSG膜4Aを残す。
1の上に多結晶半導体層2を300〜700nmの厚さ
で形成したのちパターニングする。次でその上に100
〜300nmの酸化膜3を形成する。この状態で、半導
体基板1の表面上では300〜700nmの急峻な段差
が形成される。次に図1(b)に示すように、全面に第
1のBPSG膜4Aを形成する。第1のBPSG膜4A
の膜厚は、段差の高さおよび多結晶半導体層の間隔によ
り異なるが、一般的には多結晶半導体間隔の半分以下に
するのが望ましい。次に図1(c)に示すように、異方
性のプラズマエッチングを行ない多結晶半導体層2の側
面にのみ第1のBPSG膜4Aを残す。
【0010】次に図2(a)に示すように、800〜1
000℃で熱処理を行なうことにより、なだらかな形状
の第1のBPSG膜4Aにする。次に図2(b)に示す
ように、半導体基板1の全面に第2のBPSG膜4Bを
形成する。この時の第2のBPSG膜4Bの膜厚は、多
結晶半導体層2とその上を通る金属配線との絶縁耐圧お
よび配線間容量、さらにはコンタクトの穴の大きさによ
り決定されるものであり、製品の特性上から最適膜厚(
例えば0.1〜1.0μm)を決定できる。次に図2(
c)に示すように、もう一度800〜1000℃の熱処
理を行ない、なだらかな形状のBPSG膜4Bとする。
000℃で熱処理を行なうことにより、なだらかな形状
の第1のBPSG膜4Aにする。次に図2(b)に示す
ように、半導体基板1の全面に第2のBPSG膜4Bを
形成する。この時の第2のBPSG膜4Bの膜厚は、多
結晶半導体層2とその上を通る金属配線との絶縁耐圧お
よび配線間容量、さらにはコンタクトの穴の大きさによ
り決定されるものであり、製品の特性上から最適膜厚(
例えば0.1〜1.0μm)を決定できる。次に図2(
c)に示すように、もう一度800〜1000℃の熱処
理を行ない、なだらかな形状のBPSG膜4Bとする。
【0011】このように本実施例によれば、2度のBP
SG膜の形成と熱処理により、半導体基板上の段差はよ
りなだらかとなる。
SG膜の形成と熱処理により、半導体基板上の段差はよ
りなだらかとなる。
【0012】
【発明の効果】以上説明したように本発明によれば、多
結晶半導体層と酸化膜等で形成されている急峻な段差を
なだらかな形状にするとともに、コンタクトの穴を形成
する領域のBPSG膜の膜厚を薄くできるため、コンタ
クトの穴を小さくすることが可能であり、またBPSG
膜のエッチングも容易となる。さらには、コンタクトの
穴を形成する領域のBPSG膜の膜厚のばらつきも低減
できるため、製造工程上のばらつきも大幅に低減できる
という効果がある。
結晶半導体層と酸化膜等で形成されている急峻な段差を
なだらかな形状にするとともに、コンタクトの穴を形成
する領域のBPSG膜の膜厚を薄くできるため、コンタ
クトの穴を小さくすることが可能であり、またBPSG
膜のエッチングも容易となる。さらには、コンタクトの
穴を形成する領域のBPSG膜の膜厚のばらつきも低減
できるため、製造工程上のばらつきも大幅に低減できる
という効果がある。
【図1】本発明の一実施例を説明するための半導体チッ
プの断面図である。
プの断面図である。
【図2】本発明の一実施例を説明するための半導体チッ
プの断面図である。
プの断面図である。
【図3】従来の半導体装置の製造方法を説明するための
半導体チップの断面図である。
半導体チップの断面図である。
1 半導体基板
2 多結晶半導体層
3 酸化膜
4 BPSG膜
4A 第1のBPSG膜
4B 第2のBPSG膜
Claims (1)
- 【請求項1】 急峻な段差を表面に持つ半導体基板上
に少なくともリンを含む第1の二酸化ケイ素膜を形成す
る工程と、異方性エッチング法により前記第1の二酸化
ケイ素膜をエッチングし段差の側面にのみ残す工程と、
熱処理を行ない残された前記第1の二酸化ケイ素膜を流
動させる工程と、流動させた前記第1の二酸化ケイ素膜
を含む全面にリンを含む第2の二酸化ケイ素膜を形成し
たのち熱処理を行ない流動させる工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2401230A JP2552035B2 (ja) | 1990-12-11 | 1990-12-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2401230A JP2552035B2 (ja) | 1990-12-11 | 1990-12-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04213862A true JPH04213862A (ja) | 1992-08-04 |
JP2552035B2 JP2552035B2 (ja) | 1996-11-06 |
Family
ID=18511074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2401230A Expired - Fee Related JP2552035B2 (ja) | 1990-12-11 | 1990-12-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2552035B2 (ja) |
-
1990
- 1990-12-11 JP JP2401230A patent/JP2552035B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2552035B2 (ja) | 1996-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0779133B2 (ja) | 半導体装置の製造方法 | |
US4007103A (en) | Planarizing insulative layers by resputtering | |
JPH04213862A (ja) | 半導体装置の製造方法 | |
JPH01248537A (ja) | 半導体集積回路 | |
JP2570729B2 (ja) | 半導体装置の製造方法 | |
JPH0478013B2 (ja) | ||
JPH02180052A (ja) | 半導体装置の製造方法 | |
JPH06124944A (ja) | 半導体装置 | |
JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
JPH01235352A (ja) | 半導体装置の製造方法 | |
JPH04168723A (ja) | 半導体装置のコンタクトホール形成方法 | |
JPH0287621A (ja) | 半導体装置の製造方法 | |
JPH01111353A (ja) | 半導体集積回路の製造方法 | |
JPH01209745A (ja) | 半導体装置の製造方法 | |
JPH0214525A (ja) | 半導体集積回路の製造方法 | |
JPH04280455A (ja) | 半導体装置の製造方法 | |
JPH0334322A (ja) | 半導体装置の製造方法 | |
JPS6167934A (ja) | 溝埋込分離の形成方法 | |
JPH04348516A (ja) | コンタクトホールの形成方法 | |
JPS63129646A (ja) | 半導体装置の製造方法 | |
JPS62241339A (ja) | 半導体装置の製造方法 | |
JPS6059738A (ja) | 半導体装置の製造方法 | |
JPH0148652B2 (ja) | ||
JPH0364922A (ja) | 半導体装置の製造方法 | |
JPH0319223A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960709 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |