JPH01202850A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01202850A
JPH01202850A JP63026690A JP2669088A JPH01202850A JP H01202850 A JPH01202850 A JP H01202850A JP 63026690 A JP63026690 A JP 63026690A JP 2669088 A JP2669088 A JP 2669088A JP H01202850 A JPH01202850 A JP H01202850A
Authority
JP
Japan
Prior art keywords
solder
outer leads
wiring pattern
package
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63026690A
Other languages
English (en)
Inventor
Takashi Nakayama
高志 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP63026690A priority Critical patent/JPH01202850A/ja
Publication of JPH01202850A publication Critical patent/JPH01202850A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パッケージの外部リードをハンダリフロー
により基板に接続するように構成した半導体装置に関す
る。
〔従来の技術〕
従来、第5図^及びそのA−A ’線に沿った断面を表
す第5図田)に示すような多数の外部リード2を導出し
たICパッケージ1を、配線パターン3を備えたプリン
ト配線基板や可撓性プリント配線基板などの基板4に搭
載する際には、第6図^に示すように、まず基板4の配
線パターン3の接続部にハンダペースト5を塗布し、次
いでマウンターでICバフケージ1を、その外部リード
2の接続部2aがハンダペースト5を塗布した配線パタ
ーン3上に載置されるようにして基板4にマウントする
0次いで赤外線ヒータ等を用いたりフロー炉において、
ハンダペースト5をリフローして、第6図田)に示すよ
うに、外部リード2をハンダ層6で配線パターン3に固
着するようにしている。
そしてこの場合、ハンダリフロ一方式を採用しているた
め、ハンダの表面張力により位置の自動修正が行われ、
ICパッケージ1の位置合わせはそれほどの精度を必要
としないものである。
〔発明が解決しようとする課題〕
ところで、ICパッケージを上記のようにハンダリフロ
一方式でその外部リードを配線パターンに接着して基板
に搭載する場合、外部リードと配線パターンとの接続不
良状態を発生させないようにするため、配線パターンに
はハンダペーストを、通常その塗布量をいくぶん多めに
して塗布している。
しかしながら、ICパフケージをマウントしてハンダリ
フローにより外部リードと基板の配線パターンとを接続
する際に、ハンダペーストの塗布量が多い場合には、第
6図(C)に示すようにハンダブリフジ部7が発生する
ことがある。このハンダブリッジ部7が発生すると、作
業者は煩雑な手作業でそのハンダブリッジ部7を取り除
かなければならないという問題点があった。
この発明は、従来のICパッケージ等の半導体装置の配
線パターンを備えた基板への搭載時における上記問題点
を解決するためになされたもので、外部リードのハンダ
ペーストに対するぬれ性を向上させて規定量の塗布量で
接続状態を良好にすると共に、基板の配線パターンへの
′ハンダペーストの塗布量が多い場合でもハンダブリッ
ジ部の発生を防止できるようにした半導体装置を提供す
ることを目的とする。
〔課題を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、パッケージの外部リードをハン
ダリフローにより配線パターンに接続して基板に搭載す
るようにした半導体装置を、パッケージの外部リードの
基板接続部に開口部を形成して構成するものである。
このように構成することにより、外部リードをハンダリ
フローにより配線パターンに接続して半導体装置を基板
に搭載する際には、配線パターン上に塗布したハンダペ
ーストが外部リードの開口部に入り込み、そしてリフロ
ー時にはリフローしたハンダが外部リードの全面に行き
わたるようになる。したがってハンダ層と外部リードと
の接触面積が大となるため、ハンダペーストの塗布量を
多くしなくても良好な接続が行われると共に、ハンダ層
を外部リードの全面において保持するようになるため、
ハンダペーストの塗布量が多い場合でも、ハンダブリフ
ジ部の発生を有効に防止することができる。
〔実施例〕
以下実施例について説明する。第1図は、本発明に係る
半導体装置の一実施例を示す平面図で、第5図W、(8
1に示した従来の半導体装置と同一構成部材には同一符
号を付して示している。本発明においては、ICパフケ
ージ1の外部リード2の基板接続部2aにホール8を形
成している。このように外部リード2の基板接続部2a
にホール8を設けたICパッケージ1を基板へ搭載する
にあたって、ハンダペースト5を塗布した配線パターン
3上に外部リード2の基板接続部2aを載置すると、第
2図に示すように、その接続部2aに形成したホール8
にハンダペースト5が入り込み、接続部2aの上面に盛
り上がり部5aが形成される。そしてリフロー炉でハン
ダペースト5をリフローすることにより、第3図に示す
ように、リフローしたハンダ層9は外部リード接続部2
aの全面に行きわたり、結果的に外部リード接続部2a
のハンダペーストに対するぬれ性が向上したことになり
、規定量のハンダペーストで配線パターン3と良好な接
続が得られる。また配線パターン3にハンダペーストが
多めに塗布されていても、リフローしたハンダ層9が外
部リード2の接続部2aの全面において保持されるため
、ハンダブリッジ部を生じさせることはない。
第4図は、本発明の第2実施例を示す平面図である。こ
の実施例は、外部リード2の基板接続部2aに開口部と
してホールの代わりにスリット10を形成したものであ
る。このようにスリット10を設けた場合も、第1図に
示した実施例と同様に、規定量のハンダペーストで良好
な接続が得られると共に、ハンダブリフジの発生を有効
に防止することができる。更に基板接続部2aにホール
部の代わりにスリットを設けた場合は、外部リードの基
板接続部2aの強度をホールを設けたものより大にする
ことができるという利点が得られる。
なお、上記各実施例では、パッケージの各辺より導出さ
れる全ての外部リードの基板接続部に開口部を形成した
ものを示したが、1本おきの外部リードの基板接続部に
開口部を設けた場合でも、多めのハンダペーストを配線
パターンに塗布しておけば、ハンダブリッジの発生を防
止しながら外部リードの良好な接続を得ることができる
〔発明の効果〕
以上実施例に基づいて説明したように、本発明によれば
、パッケージの外部リードをハンダリフ・ローにより基
板の配線パターンに接続する際、ノ\ンダペーストが外
部リードに形成した開口部に入り込み、リフローしたと
きハンダ層が外部リード全面・に行きわたり、ハンダに
対するぬれ性が向上するため、ハンダペーストの塗布量
を多くしなくても配線パターンとの良好な接続が行われ
る。またハンダ層を外部リードの全面にわたって保持す
るため、ハンダペーストの塗布量が多い場合でも、ハン
ダブリフジ部の発生を有効に防止することができ、ハン
ダブリッジ除去のための手作業も省ける等の効果が得ら
れる。
【図面の簡単な説明】
第1図は、本発明に係る半導体装置の一実施例を示す平
面図、第2図は、第1図に示した半導体装置の基板への
載置時の態様を示す図、第3図は、ハンダリフローによ
り固着した状態を示す図、第4図は、本発明の他の実施
例を示す平面図、第5図^、 (Blは、従来の半導体
装置を示す平面図及びそのA−A ’線に沿った断面図
、第6図^は、配線パターン上にハンダペーストを塗布
した基板を示す断面図、第6図■l、 (C1は、第5
図へ、 CB+に示した半導体装置を基板へ固着した状
態を示す断面図及び平面図である。 図において、1はICパッケージ、2は外部リード、2
aは基板接続部、3は配線パターン、4は基板、5はハ
ンダペースト、6.9はハンダ層、7はハンダブリッジ
部、8はホール、10はスリットを示す。 特許出願人 オリンパス光学工業株式会社第1図 第2図 第3図      第4図 第5図

Claims (2)

    【特許請求の範囲】
  1. 1.パッケージの外部リードをハンダリフローにより配
    線パターンに接続して基板に搭載するようにした半導体
    装置において、パッケージの外部リードの基板接続部に
    開口部を形成したことを特徴とする半導体装置。
  2. 2.前記開口部はホール又はスリットで形成されている
    ことを特徴とする請求項1記載の半導体装置。
JP63026690A 1988-02-09 1988-02-09 半導体装置 Pending JPH01202850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63026690A JPH01202850A (ja) 1988-02-09 1988-02-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63026690A JPH01202850A (ja) 1988-02-09 1988-02-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH01202850A true JPH01202850A (ja) 1989-08-15

Family

ID=12200388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63026690A Pending JPH01202850A (ja) 1988-02-09 1988-02-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH01202850A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555438A (ja) * 1991-08-26 1993-03-05 Rohm Co Ltd 電子部品のリード端子構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555438A (ja) * 1991-08-26 1993-03-05 Rohm Co Ltd 電子部品のリード端子構造

Similar Documents

Publication Publication Date Title
JP3231225B2 (ja) プリント配線基板
JPH08195548A (ja) 電子部品実装方法
US5868302A (en) Method and apparatus for mounting electronic component
JPH01202850A (ja) 半導体装置
JPH0823147A (ja) 回路基板の接続構造
GB2258183A (en) Solder mask defined printed circuit board
JPS63213936A (ja) 混成集積回路装置の製造方法
JPH08213747A (ja) 表面実装部品の実装方法
JP3392337B2 (ja) はんだ印刷用マスクおよびその製造方法
JP3226147B2 (ja) 表面実装部品の接合構造
JPH05206627A (ja) リード接続用電極及びリード・電極の接続方法
JPH05121868A (ja) プリント基板に対する電子部品の半田付け実装方法
JP3086340B2 (ja) ヒートシンク付き電子部品のプリント基板への半田実装方法
JPH0382096A (ja) ハンダ付方法
JP2002374060A (ja) 電子回路板
JPH02172292A (ja) 電子部品のはんだ付け接合方法
CA2073809A1 (en) Solder maks defined printed circuit board
JPH01218092A (ja) 印刷配線基板の製造方法
JPS625690A (ja) 電子部品の半田付け方法
JPH0321096B2 (ja)
JPH04243187A (ja) プリント基板
JPH0472651A (ja) Icパッケージ
JPH073145U (ja) 表面実装用電子部品
JPH03194994A (ja) 表面装着用icパッケージの半田接続方法
JPH0362599A (ja) 表面実装用集積回路パッケージの実装方法