JPH0472651A - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JPH0472651A JPH0472651A JP18641890A JP18641890A JPH0472651A JP H0472651 A JPH0472651 A JP H0472651A JP 18641890 A JP18641890 A JP 18641890A JP 18641890 A JP18641890 A JP 18641890A JP H0472651 A JPH0472651 A JP H0472651A
- Authority
- JP
- Japan
- Prior art keywords
- package
- circuit board
- adhesive
- printed circuit
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000853 adhesive Substances 0.000 claims abstract description 22
- 230000001070 adhesive effect Effects 0.000 claims abstract description 22
- 229910000679 solder Inorganic materials 0.000 abstract description 11
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000012530 fluid Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 235000011837 pasties Nutrition 0.000 abstract 1
- 238000005476 soldering Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子回路の構成を確立するための、プリント
回路基板面に実装するＩＣパッケージに関する。
回路基板面に実装するＩＣパッケージに関する。
従来の技術
面実装型ＩＣパッケージを使用し電子回路構成を行おう
とした時、裏面に実装する場合は接着剤を用いて仮止め
をしてプリント回路基板のランドとＩＣパッケージリー
ドをリフロー加熱またはフロータイツ１方式ではんだ付
を行い、プリント回路基板の両面を活用し高密度実装を
行い、プリント回路基板の小面積化を図り、コストダウ
ンを図っていた。また、プリント回路基板の組立完成品
の小型化が可能となっていた。
とした時、裏面に実装する場合は接着剤を用いて仮止め
をしてプリント回路基板のランドとＩＣパッケージリー
ドをリフロー加熱またはフロータイツ１方式ではんだ付
を行い、プリント回路基板の両面を活用し高密度実装を
行い、プリント回路基板の小面積化を図り、コストダウ
ンを図っていた。また、プリント回路基板の組立完成品
の小型化が可能となっていた。
以下、その構成について第３図および第４図を参照しな
がら説明する。
がら説明する。
第３図（ａ）は従来のＩＣパッケージの上部外観斜視図
、同図（ｂ）は同じく下部外観斜視図、第４図は第３図
のＩＣパッケージをプリント回路基板に実装した場合の
断面図である。
、同図（ｂ）は同じく下部外観斜視図、第４図は第３図
のＩＣパッケージをプリント回路基板に実装した場合の
断面図である。
図において、１はＩＣパッケージ本体、２はリド、３は
突起部、４はＩＣＣパンツージの突起部３とプリント回
路基板を仮止めする接着剤、６はプリント回路基板ラン
ドとＩＣパッケージのリードとを接合したはんだ、６は
プリント回路基板を構成する絶縁材、７はプリント回路
基板を構成する導体回路、８はプリント回路基板を構成
する絶縁レジスト、９は実装部品である。
突起部、４はＩＣＣパンツージの突起部３とプリント回
路基板を仮止めする接着剤、６はプリント回路基板ラン
ドとＩＣパッケージのリードとを接合したはんだ、６は
プリント回路基板を構成する絶縁材、７はプリント回路
基板を構成する導体回路、８はプリント回路基板を構成
する絶縁レジスト、９は実装部品である。
第３図のようなＩＣパッケージをプリント回路基板に実
装する場合には、第４図に示すように、ＩＣパッケージ
の中央に設けた小さな突起部３に接着剤４を塗布してお
き、−点仮止めをする。その後、熱を加えて接着剤４を
硬化し、さらにリフロー炉で加熱することによりペース
トはんだを溶解させてプリント回路基板のＩＣパッケー
ジを接合させるランドとＩＣパッケージのリード２間を
はんだ接合５させる。
装する場合には、第４図に示すように、ＩＣパッケージ
の中央に設けた小さな突起部３に接着剤４を塗布してお
き、−点仮止めをする。その後、熱を加えて接着剤４を
硬化し、さらにリフロー炉で加熱することによりペース
トはんだを溶解させてプリント回路基板のＩＣパッケー
ジを接合させるランドとＩＣパッケージのリード２間を
はんだ接合５させる。
発明が解決しようとする課題
このような従来のＩＣパッケージでは、ＩＣパッケージ
の突起部とプリント回路基板間において接着剤の１点仮
止めのため、ＩＣパッケージを実装する前に塗布をする
接着剤の塗布厚、むら等のばらつきにより実装したＩＣ
パッケージに傾きが生じ、ＩＣパッケージのリードとプ
リント回路基板のＩＣパッケージを実装しようとするラ
ンド間に隙間が生じ、あらかじめ印刷したペーストはん
だに接触させることができず、リフロー炉においてはん
だを加熱溶融してもＩＣパッケージのリードとプリント
回路基板のランド間の接合が不可能となる。
の突起部とプリント回路基板間において接着剤の１点仮
止めのため、ＩＣパッケージを実装する前に塗布をする
接着剤の塗布厚、むら等のばらつきにより実装したＩＣ
パッケージに傾きが生じ、ＩＣパッケージのリードとプ
リント回路基板のＩＣパッケージを実装しようとするラ
ンド間に隙間が生じ、あらかじめ印刷したペーストはん
だに接触させることができず、リフロー炉においてはん
だを加熱溶融してもＩＣパッケージのリードとプリント
回路基板のランド間の接合が不可能となる。
本発明は、上記課題を解決するもので、ＩＣ／＜ッケー
ジを裏面実装した場合、ＩＣパッケージのリードとプリ
ント回路基板のランド間に隙間が生じないように実装が
できるＩＣパッケージを提供することを目的としている
。
ジを裏面実装した場合、ＩＣパッケージのリードとプリ
ント回路基板のランド間に隙間が生じないように実装が
できるＩＣパッケージを提供することを目的としている
。
課題を解決するための手段
本発明は上記目的を達成するために、プリント回路基板
に平行にＩＣパッケージを実装するための、複数箇所に
接着剤を分けて塗布し易いリング状の突起部を一方の面
に設けたＩＣパッケージで構成されている。
に平行にＩＣパッケージを実装するための、複数箇所に
接着剤を分けて塗布し易いリング状の突起部を一方の面
に設けたＩＣパッケージで構成されている。
作 用
本発明は上記した構成によシ、ＩＣパッケージ本体にリ
ング形状の突起部を備えているので、プリント回路基板
の裏面に接着剤を介してＩＣパッケージの仮止めをする
場合、接着剤を多点塗布でき、接着剤の塗布むらが生じ
ても、プリント回路基板と平行にＩＣパッケージを実装
できるようになる。このことにより、プリント回路基板
のＩＣ実装ランドとＩＣパッケージリード間の隙間がな
くなり、あらかじめ印刷しておいたペーストはんだをリ
フロー炉で溶融してランドとＩＣパッケージリードのは
んだ接合を行っても半田付不良が発生しなくなる。
ング形状の突起部を備えているので、プリント回路基板
の裏面に接着剤を介してＩＣパッケージの仮止めをする
場合、接着剤を多点塗布でき、接着剤の塗布むらが生じ
ても、プリント回路基板と平行にＩＣパッケージを実装
できるようになる。このことにより、プリント回路基板
のＩＣ実装ランドとＩＣパッケージリード間の隙間がな
くなり、あらかじめ印刷しておいたペーストはんだをリ
フロー炉で溶融してランドとＩＣパッケージリードのは
んだ接合を行っても半田付不良が発生しなくなる。
実施例
以下、第１図および第２図により本発明の一実施例を説
明する。
明する。
第１図は、本発明のＩＣパッケージの外観斜視図を示す
。第２図は、第１図のＩＣパッケージをプリント回路基
板裏面へ実装した場合の断面図である。第１図および第
２図において、従来例の第３図および第４図と同一部分
には同一番号を付し、説明を省略する。すなわち本発明
の特徴はＩＣパッケージ本体１下部面にリング状の突起
部１０をＩＣパッケージ本体を成形パッケージングする
時に設けたことである。まず、プリント回路基板のはん
だ付する箇所にペーストはんだをあらかじめ印刷する。
。第２図は、第１図のＩＣパッケージをプリント回路基
板裏面へ実装した場合の断面図である。第１図および第
２図において、従来例の第３図および第４図と同一部分
には同一番号を付し、説明を省略する。すなわち本発明
の特徴はＩＣパッケージ本体１下部面にリング状の突起
部１０をＩＣパッケージ本体を成形パッケージングする
時に設けたことである。まず、プリント回路基板のはん
だ付する箇所にペーストはんだをあらかじめ印刷する。
そして、ＩＣパッケージのリング状の突起１ｏのプリン
ト回路基板が接する複数箇所に接着剤を塗布し、プリン
ト回路基板に実装する。
ト回路基板が接する複数箇所に接着剤を塗布し、プリン
ト回路基板に実装する。
本発明のＩＣパッケージを実装することにより、接着剤
を介してプリント回路基板の裏面にＩＣ，ノ＜ッケージ
が仮止めできる。この時、複数箇所で接着することによ
りＩＣパッケージ実装における平行バランスが保て傾き
が防止できる。
を介してプリント回路基板の裏面にＩＣ，ノ＜ッケージ
が仮止めできる。この時、複数箇所で接着することによ
りＩＣパッケージ実装における平行バランスが保て傾き
が防止できる。
この状態では、接着剤は未だ流動性を有しており、ＩＣ
パッケージを完全仮止めができないため熱を加え硬化を
行い、完全仮止めを行う。さらに、リフロー炉で加熱す
ることによりペーストはんだを溶解させ、プリント回路
基板のＩＣパッケージを接合させるランドとＩＣパッケ
ージのリード２間をはんだ接合６させる。このことによ
り、プリント回路基板のランドとＩＣパッケージリード
間の接合不良は解消される。
パッケージを完全仮止めができないため熱を加え硬化を
行い、完全仮止めを行う。さらに、リフロー炉で加熱す
ることによりペーストはんだを溶解させ、プリント回路
基板のＩＣパッケージを接合させるランドとＩＣパッケ
ージのリード２間をはんだ接合６させる。このことによ
り、プリント回路基板のランドとＩＣパッケージリード
間の接合不良は解消される。
発明の効果
以上の実施例から明らかなように本発明によれば、接着
剤を複数箇所に分けて塗布し易いリング状の突起部を備
えたＩＣパッケージによるので面実装型ＩＣパッケージ
をプリント回路基板の裏面に接着剤を介して仮止めを行
い、その後はんだ接合を行う時、接着剤塗布が複数点可
能となり、ＩＣパッケージ実装におけるプリント回路基
板とＩＣパッケージの平行バランスが保てＩＣパッケー
ジ本体の傾きが防止できる。したがってプリント回路基
板ランドとＩＣパッケージリードをはんだ接合する時、
全リードの均一なはんだ接合が可能となシ、はんだ接合
不良発生が解消できる。
剤を複数箇所に分けて塗布し易いリング状の突起部を備
えたＩＣパッケージによるので面実装型ＩＣパッケージ
をプリント回路基板の裏面に接着剤を介して仮止めを行
い、その後はんだ接合を行う時、接着剤塗布が複数点可
能となり、ＩＣパッケージ実装におけるプリント回路基
板とＩＣパッケージの平行バランスが保てＩＣパッケー
ジ本体の傾きが防止できる。したがってプリント回路基
板ランドとＩＣパッケージリードをはんだ接合する時、
全リードの均一なはんだ接合が可能となシ、はんだ接合
不良発生が解消できる。
第１図は本発明の一実施例のＩＣパッケージの外観斜視
図、第２図は同ＩＣパッケージをプリント回路基板に実
装したときの断面図、第３図（ａ）。 伽）は従来のＩＣパッケージの上部外観斜視図および下
部外観斜視図、第４図は同ＩＣパッケージをプリント回
路基板に実装したときの断面図である。 １シ：・・・ＩＣパッケージ本体、４・・・・・・接着
剤、１゜・・・・・・リング状の突起部。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名Ｃ％
ｍ 鞍 滅
図、第２図は同ＩＣパッケージをプリント回路基板に実
装したときの断面図、第３図（ａ）。 伽）は従来のＩＣパッケージの上部外観斜視図および下
部外観斜視図、第４図は同ＩＣパッケージをプリント回
路基板に実装したときの断面図である。 １シ：・・・ＩＣパッケージ本体、４・・・・・・接着
剤、１゜・・・・・・リング状の突起部。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名Ｃ％
ｍ 鞍 滅
Claims (1)
- 電子回路を構成するプリント回路基板の裏面に実装す
るＩＣパッケージにおいて、接着剤を複数箇所に分けて
塗布し易いリング状の突起部を一方の面に設けたＩＣパ
ッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18641890A JPH0472651A (ja) | 1990-07-12 | 1990-07-12 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18641890A JPH0472651A (ja) | 1990-07-12 | 1990-07-12 | Ｉｃパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0472651A true JPH0472651A (ja) | 1992-03-06 |
Family
ID=16188080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18641890A Pending JPH0472651A (ja) | 1990-07-12 | 1990-07-12 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0472651A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343841A (ja) * | 1992-04-28 | 1993-12-24 | Nec Kansai Ltd | 表面実装型ｉｃの実装方法 |
| CN108781515A (zh) * | 2016-02-18 | 2018-11-09 | 三菱电机株式会社 | 电子装置及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052668B2 (ja) * | 1980-03-13 | 1985-11-20 | 富士電機株式会社 | 他励変換装置 |
-
1990
- 1990-07-12 JP JP18641890A patent/JPH0472651A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052668B2 (ja) * | 1980-03-13 | 1985-11-20 | 富士電機株式会社 | 他励変換装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343841A (ja) * | 1992-04-28 | 1993-12-24 | Nec Kansai Ltd | 表面実装型ｉｃの実装方法 |
| CN108781515A (zh) * | 2016-02-18 | 2018-11-09 | 三菱电机株式会社 | 电子装置及其制造方法 |
| CN108781515B (zh) * | 2016-02-18 | 2021-03-12 | 三菱电机株式会社 | 电子装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03166739A (ja) | 半田付け方法 | |
| JPH0472651A (ja) | Ｉｃパッケージ | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JPS63213936A (ja) | 混成集積回路装置の製造方法 | |
| JP2002223062A (ja) | プリント配線基板のパッド形状 | |
| JP3226147B2 (ja) | 表面実装部品の接合構造 | |
| JP3392337B2 (ja) | はんだ印刷用マスクおよびその製造方法 | |
| JPH04336490A (ja) | リフローハンダの形成方法 | |
| JP2501668Y2 (ja) | 表面実装用電気部品 | |
| JP3223592B2 (ja) | 基板上でのバンプ電極の形成方法 | |
| JP2002374060A (ja) | 電子回路板 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JPS62160290A (ja) | 半田マスク | |
| JP3629600B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JPH0382096A (ja) | ハンダ付方法 | |
| JPH0435917B2 (ja) | ||
| JPH07335679A (ja) | アルミポストのはんだ付け構造 | |
| JP3906873B2 (ja) | バンプ形成方法 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JPH01181553A (ja) | サイドブレーズ型セラミック基板 | |
| JPS5969995A (ja) | テフロン基材を用いた多層プリント板の製造方法 | |
| JPH03194994A (ja) | 表面装着用ｉｃパッケージの半田接続方法 | |
| JPH04254397A (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JPH033391A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JPH06310841A (ja) | パワー型パッケージ部品の搭載に好適なパッド部を備えたプリント配線板とその実装方法 |