JPH01198119A - Ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は交流結合型比較回路を用いたＡ／Ｄ変換器に関
するものである。

従来の技術 通常、ＭＯ８５）ランジスタでＡ／Ｄ変換回路を構成す
る場合、内部の比較回路としてスイッチとコンデンサを
用いて信号を結合した、交流結合型比較回路若しくはチ
ョッパ型比較回路と呼ばれる方式のものがよく用いられ
る。交流結合型比較回路の回路図を第３図に示し、以下
これの動作説明を行う。第３図の交流結合型比較回路は
インバータ１．コンデンサ２．及びスイッチ３〜６によ
り構成されている。なお、６は比較基準電圧入力端子、
７は信号入力端子である。実際の交流結合型比較回路で
はスイッチ３〜６はＭＯ８型トランジスタで構成されて
いるが、図面においては説明のために単なるスイッチと
して表わした。第３図の交流結合型比較回路において、
まず、スイッチ３と６がオン、スイッチ４がオフである
ものとする。このときインバータ１０入力と出力とがス
イッチ６によって短絡されるためにインバータ１の入力
電圧Ｖｔと出力電圧Ｖｏとは等しく、バイアス電圧Ｖ　
ｂ　＝Ｖ　ｉ　＝Ｖ　ｏとなる。参考のため第４図にイ
ンバータ１の入力電圧対出力電圧特性を示した。

インーハータ１が相補形ＭＯ８）ランジ入夕で構成され
ている場合、インバータの反転電圧を電源電圧ｖＤＤの
４近傍に設定する場合が多いため、バイアス電圧ｖｂは
ｖｂｚ／２ｖＤＤと考えることができる。なお、スイッ
チ３はオンしているのでコンデンサ２の入力電圧Ｖａは
、比較基準電圧入力端子６に加えられている基準電圧Ｖ
Ｒと等しく、コンデンサ２の充電電圧Ｖａはバイアス電
圧ｖｂと基準電圧ＶＢとの差電圧、すなわちＶ　ｃ　＝
Ｖ　ｂ　−Ｖ　Ｂとガる。次に、スイッチ５，３をオフ
にしてからスイッチ４をオンにする。この回路状態が成
立すると、コンデンサ２の入力電圧Ｖａ’は信号入力端
子７に与えられている入力信号電圧■８となる。

ところがコンデンサ２とインバータ１０入力との接続点
は、スイッチ６がオフしているため、高インピーダンス
であシ、コンデンサ２の充放電は基本的に行われない。

したがって、コンデンサ２の入力電圧にはΔＶａ＝Ｖ＆
−Ｖａ−ＶＢ−ＶＲで示される変化が生じ、この電位変
化がそのままインバータ１の入力として現われるところ
となり、インバータ１の出力は、インバータ１の増幅度 −Ｇ（Ｇ−、ｌΔＶｏ／ΔＶ　ｉ　ｌ　ａ　ｔＶｂ＝Ｖ
　１＝Ｖｏ　）に応じた出力’）Ｉｆ圧父化ΔＶｏ、す
なわちΔＶｏ＝−ＧＸΔ“Ｖｌ−−Ｇ×ΔＶａ、（Δ’
Ｖｉ＝Δ”）ｅゆえにΔＶｏ＝−Ｇ　Ｘ　（ＶＢ−ＶＢ
　）　ｙｊ’ｔＡｂレル。第３図で示した比較回路では
、上記のようにして比較基準電圧ｖＲと入力信号直圧ｖ
ｓとの大小間−が判定され比較結果出力端子８に出力さ
れることとなる。

（参考文献　米山寿−「図解ハ／ｉ）コンバータ入門」
（昭和５８．９．２５）、オーム社、ｐ６５）発明が解
決しよう、とする課題 従来の交流結合型比較回路を用いたＡｌ１）変換器には
以下に述べる問題点があった。第３図で示す交流結合型
比較回路ではインバータ１のバイアス電圧ｖｂが電源電
圧ｖＤＤに依存するため、電源電圧ｖＤＤの変動によっ
てバイアス点ｖｂに変動がもたらされる。第６図に相補
形ＭＯ８）ランジスタで構成されたインバータの電源電
圧ｖＤＤを変化させた時の入力電圧対出力電圧特性を示
す。

バイアス電圧■ｂ−１／２ｖＤＤの場合は、電源電圧ｖ
ＤＤに±ΔＶの変化が加わったとき、バイアス電圧には
±ΔＶ／２の変化が現れる。この電源変動のサイ゛クル
が、第３図に示す交流結合型比較回路の動作サイクル、
すなわち、スイッチ３．６とスイッチ４とが交互にオン
・オフするサイクルよシも十分に長ければ比較器に与え
る影響は比較的少ない。しかしながら、この電源変動の
サイクルが、交流結合型比較回路の動作サイクルに近く
なるにつれて、比較回路に変動が与えられるところとな
りＡ／Ｄ変換器にとって゛、変換誤差の発生原因となる
。第３図の交流結合型比較回路において電源電圧に±Δ
Ｖの変動が生じておシ、しかも、この変動の尖頭値が比
較回路の動作サイクルに同期しているものとすれば、ス
イッチ３．′６がオン、スイッチ４がオフの時のインバ
ータ１のバイアス電圧は電源変動によシｖｂ＋ΔＶ／２
又はｖｂ−ΔＶ／２となる。コンデンサ２の充電電圧Ｖ
ｃは Ｖ　ｃ　−Ｖ　ｂ　＋　ｌＶ／２　Ｖ　Ｒ又ｉ；ｉ　Ｖ
　ａ　＝Ｖ　ｂ−ΔＶ／２　ＶＲとなる。次にスイッチ
６．３をオフにしてからスイッチ４をオンにすればイン
バータ１の動作点（バイアス点）は電源変動によりｖａ
＝ｖｂ−ΔＶ／２又はｖｂ’＝ｖｂ＋ΔＶ／２となる。

この時インバータ１の入力’ｆｌｉ圧Ｖ　ｉ　Ｉｄ　Ｖ
　１−ＶＢ＋（Ｖｂ＋ＪＶ／２−Ｖｉｌｔ）又はＶｉ＝
ＶＢ＋（ｖｂ−ΔＶ／２−Ｖ）１　）　トナル。スナワ
チインパータ１の入力電圧と動作点との差はＶ　ｉ　−
Ｖｋｌ−Ｖ　Ｂ　＋　（Ｖ　ｂ＋ΔＶ／２−ＶＲ）−（
’Ｖｂ−Δｖ／２）−ＶＦＪ　−ＶＲ＋ＡＶ　又ハＶ　
ｉ　−Ｖ　’に：１＝ＶＢ　＋　（Ｖｂ−ΔＶ／２−Ｖ
Ｒ）＝（Ｖｂ＋ΔＶ／２）−Ｖｓ−ＶＲ−Δｖとなる。

すナワチ、入力オフセット誤差として＋ΔＶ又は−ΔＶ
の電圧が発生する。これは電源変動が±ΔＶであった時
に発生しうる最大のオフセットを示したものである。電
源変動が正′弦波で与えられており周波数ｆｖと位相Ｑ
ｖを持ち、比較器の動作サイクルの１周期がＴｃであっ
たとすれば、その比較サイクルごとの発生オフセラ）Ｖ
ｏｆｆは、　　　Ｖｏｆｆ＝ΔＶ／２　（ｓ　１ｎ（２
ｙｒｆｖＴｃＮ−）Ｏｖ）−ｓ　ｉ　ｎ（２ｔｒｆｖＴ
ｃ（Ｎ−’ｄ）−１−Ｑｖ））　Ｎ；１，２，３・・・
で表わサレル。マタ、電源変動周波数がｆｖ　＋比較器
の動作サイクルの周期がＴｏである時に発生しうる最大
のオフセッドア電圧Ｖｏｆｆｚａｘ　　はＶｏｆｆｍａ
ｘ＝±ΔＶｌ　５ｉｎ（２πｆｖＴｃ／４月で表わされ
る。

以上説明したように比較回路として従来の交流結合型比
較回路を用いたＡ／Ｄ変換器では、電源の変動による影
響を受けて大きな変換誤差を生じやすい。例えば、８ピ
ツ）Ａ／Ｄ変換器では、入力電圧範囲を２Ｖｐ　ｐとす
れば１ＬＳＢは約８ｍＶである。すなわち、８ビツトＡ
／Ｄ変換器では電源の変動が８ｍＶｐ　ｐ存在するだけ
で±１ＬＳＨの変換誤差が発生する。Ａ／Ｄ変換器をデ
ィジタルＩＣと同じ基板上に搭載した場合少なくとも６
０ｍＶｐ　ｐ程度の電源ノイズの発生することが経験的
に確認されている。このことは、比較回路として従来の
交流結合型比較回路を用いたＡ／Ｄ変換器では、実用上
５ビツト程度の精度保証しかできないことを意味する。

課題を解決するための手段 以上説明した従来の課題を解決するために本発明のＡ／
Ｄ変換器は、第１のインバータの入力と出力との間に第
１のスイッチ手段を接続し、前記第１のインパークの入
力に、第１のコンデンサを接続した交流結合アンプと、
同交流結合アンプの入力に、第２．第３のスイッチ手段
を並列に接続してなる交流結合型比較回路を少なくとも
１回路以上有し、さらに入力と出力とを接続した第２の
インバータと、前記第３のスイッチ手段と直列に接続さ
れた第４のスイッチ手段とを有し、前記第３のスイッチ
手段と前記第４のスイッチ手段との接続点と前記第２の
インバータの出力との間に第２のコンデンサを挿入した
構成となっている。

作　　用 本発明の構成によれば、交流結合型比較回路の電源電圧
変動によるオフセット誤差の発生が防止され、Ａ／Ｄ変
換器の変換精度が向上するばかシでなく、Ａ／Ｄ変換器
の取り扱いが容易になる。

実施例 本発明の実施例を図面に基づいて説明する。第１図は本
発明のＡ／Ｄ変換器に用いる交流結合型比較回路の回路
図であり、インバータ１の入力と出力との間にスイッチ
６を接続し、さらに、インバータ１の入力にコンデンサ
２を接続して構成された交流、詰合アンプと、交流結合
アンプの入力にスイッチ３．４を並列に接続した交流結
合型比較回路若しくはチョッパ型比較回路と呼ばれる比
較回路と、入力と出力とを接続したインバータ９と、ス
イッチ４と直列に接続されたスイッチ１０と、さらにス
イッチ４とスイッチ１０との接続点とインバータ９の出
力との間に接続されたコンデンサ１１で構成されている
。なお、６は比較基準電圧入力端子、７は信号入力端子
である。また、インバータ９及びコンデンサ１１は電源
電圧変動によるインバータ１のバイアス点の電圧変動を
吸収する目的で設けられたものであり、インバータ１と
インバータ９の電源電圧変動によるバイアス点の変動の
大きさを等しくなるように設定する。具体的にはインバ
ータ１とインバータ９は同等の能力のものを、電源を共
通として用いればよい。

次に第１図に示した本発明の交流結合型比較回路の動作
原理を説明する。まず、スイッチ３，６゜１ｏがオン、
スイッチ４がオフであるものとする。

この時７Ｅ源゛市圧が＋Δ■変動していたとすればイン
バータ１のバイアス電圧はｖｂ１＋ΔＶ／２となる。

同様にインバータ９の出力電圧もｖｂ９＋ΔＶ／２で表
わされる。従って、コンデンサ２０両端の電圧は■ｂ１
＋ΔＶ／２及びｖＲとなり充電電圧は（ｖｂ１＋ΔＶ／
２）−ＶＲとなる。同様にコンデンサ１１の両端の電圧
はＶＳ及び■ｂ９＋ΔＶ／２となり充電電圧はＶＳ−（
ｖｂ９＋Δｖ／２）となる。次にスイッチ１０，５．３
をオフにしてからスイッチ４をオンにする。このとき電
源電圧が一ΔＶ変動したとすると、インバータ１の動作
点はＶｂｌ−ΔＶ／２となる。また、インバータ９の出
力電圧は■ｂ９−ΔＶ　／２となる。この時インバータ
１の入カイ圧ｖｌは、インバータ９の出力電圧とコンデ
ンサ１１の充電電圧とコンデンサ２の充電゛電圧の和ト
ナル＋７）　テ、Ｖ　１＝（Ｖｂ９−ＪＶ／２　）＋　
（Ｖｓ−（Ｖｂ９＋ＪＶ／２　）　）＋　（（ｖｂ１＋
ΔＶ／２　）−ＶＲ）＝−ΔＶ／２　＋Ｖｓ＋Ｖｂ１−
Ｖ）１　トナＩり、充電時の電圧変動の影響＋ΔＶ／２
及びインバータ９の出力＜圧■ｂ９０項が消える。な°
お、コンデンサ２及び１１の端子は高インピーダンスで
あるので充電電圧は変化しない。次に、インバータ１０
入力電圧と動作点との差はＶ　ｉ　−（Ｖ　ｂ　１−Δ
Ｖ／２）＝（−Δｖ／２＋ＶＢ＋Ｖｂ１　ＶＲ）（Ｖｂ
ｌ　１Ｖ／２）−ＶＢ　ＶＲとなシ、比較時の電圧変動
の影Ｊ−ΔＶ／２及びインバータ１のバイアス電圧ｖｂ
１０項が消える。すなわち、インバータ１の動作がＶＢ
−ＶＲによって行われるため、本発明のＡ／Ｄ変換器に
おいては電源電圧の変動による影響をうけないこととな
る。

また、本発明を並列型のＡ／Ｄ変換器に摘要する場合に
おいて、電源変動吸収用のインバータ。

スイッチ及びコンデンサによる回路の増大や消費電力の
増大を避けるには、複数の比較回路に対して最低１回路
のみ電源変動吸収回路を設ければよい。第２図に複数の
交流結合型比較回路群を用いた本発明のＡ／Ｄ変換器の
実施例を示す。第２図においてインバータ１と１２．コ
ンデンサ２と１３、スイッチ３と１４．スイッチ４と１
６．スイッチ５と１６はそれぞれ同等のものでアシ、点
線で示すところにも同様な回路が並列に存在する。

本実施例の場合もその動作原理は、先に述べた第１図の
実施例と同様である。ただし実用上の注怠点として各イ
ンバータの特性のばらつき、電源配線の引き回しの相迫
、各コンデンサの帯性容量の影響などについて考慮する
必要は生じる。しかしならが、従来のＡ／Ｄ変換器と比
べれば、耐電源。

電圧変動特性の大幅な向上がみられるのはいうまでもな
い。

発明の詳細 な説明したように、本発明のＡ／Ｄ変換器は、従来の交
流結合型比較回路では不可避であった電源電圧変動によ
るオフセット誤差の発生を防止できるために、Ａ／Ｄ変
換精度の向上を図ることができるばかりでなく、Ａ／Ｄ
変換器を使用する電圧環境の緩和を図り、取シ扱いを容
易にする効果を奏する。

【図面の簡単な説明】

第１図は本発明のＡ／Ｄ変換器に用いる交流結合型比較
回路の一実施例を示す回路図、第２図は本発明のＡ／Ｄ
変換器に用いる交流結合型比較回路の他の実施例を示す
回路図、第３図はＡ／Ｄ変換器に用いる交流結合型比較
回路の従来例を示す回路図、第４図は交流結合型比較回
路の動作の説明のだめのインバータの入力電圧対出力電
圧特性を示す図、第６図は電源電圧変動によるインバー
タの入力電圧対出力電圧特性の変化を示す図である。 １．９．１２・・・・・・インバータ、２，１１．１３
・・・・・・コンデンサ、３〜５，１０．１４〜１６・
・・・・・スイッチ、６，１７・・・・・・比較基準電
位入力端子、７・・・・・・信号入力端子、８，１８・
・・・・・比較結果出力端子。 代理人の氏名　弁理士　中　尾　敏　男ほか１名第１図 ／−一一スンバータ 第３図 第４図 佐（入力＠江２ 第５図 νυ　（入２７電厘ン

Claims (1)

【特許請求の範囲】
1. 第１のインバータの入力と出力との間に第１のスイッチ
   手段を接続し、前記第１のインバータの入力に第１のコ
   ンデンサを接続した交流結合アンプと、同交流結合アン
   プの入力に、第２、第３のスイッチ手段を並列に接続し
   てなる交流結合型比較回路を少なくとも１回路以上有し
   、さらに、入力と出力とを接続した第２のインバータと
   、前記第３のスイッチ手段と直列に接続された第４のス
   イッチ手段とを有し、前記第３のスイッチ手段と前記第
   ４のスイッチ手段との接続点と前記第２のインバータの
   出力との間に第２のコンデンサを挿入したことを特徴と
   するＡ／Ｄ変換器。