JPH01189176A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH01189176A JPH01189176A JP1251088A JP1251088A JPH01189176A JP H01189176 A JPH01189176 A JP H01189176A JP 1251088 A JP1251088 A JP 1251088A JP 1251088 A JP1251088 A JP 1251088A JP H01189176 A JPH01189176 A JP H01189176A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- active layer
- semiconductor layer
- gate electrode
- parasitic capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 150000002739 metals Chemical class 0.000 claims abstract description 4
- 239000000969 carrier Substances 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000007738 vacuum evaporation Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000001771 vacuum deposition Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 241001428214 Polyides Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタに係シ、特に寄生容量を
低減して利得向上に好適な素子構造に関する。
低減して利得向上に好適な素子構造に関する。
従来の電界効果トランジスタは、特開昭６０−１９６９
７７号公報に記載のように、電極の一部は能動層以外の
領域においても半導体層に接していた。
７７号公報に記載のように、電極の一部は能動層以外の
領域においても半導体層に接していた。
その結果半導体層を介したを主容量が生じ、素子の利得
が低下し丸。このため、上記寄生容ｔを低減する構造が
必要であった。
が低下し丸。このため、上記寄生容ｔを低減する構造が
必要であった。
上記従来の素子構造においては、電極金属の一部が半導
体層に接することによる寄生容量の増加を考慮しておら
ず、上記寄生容量の増加が素子の利得低下を招く問題か
めり之。
体層に接することによる寄生容量の増加を考慮しておら
ず、上記寄生容量の増加が素子の利得低下を招く問題か
めり之。
本発明の目的は、上記寄生容量を低減し、素子の利得向
上を図れる構造を提供することにある。
上を図れる構造を提供することにある。
上記目的は、少なくともドレイン電極及びゲート電極の
電極金属は、能動層上においてのみ半導体層と接する構
造とすることにより達成できる。
電極金属は、能動層上においてのみ半導体層と接する構
造とすることにより達成できる。
能動層上以外の領域においては、電極金属と半導体層と
は直接液していす両者間に極めて大きな直列抵抗が挿入
されたことと等価となる。この結果、能動層上以外の領
域に２いては電極金属に印加された電位によるキャリア
の発生又は移動が顕著に抑制される。従って従来問題と
なっていた寄生容量が低減できる。
は直接液していす両者間に極めて大きな直列抵抗が挿入
されたことと等価となる。この結果、能動層上以外の領
域に２いては電極金属に印加された電位によるキャリア
の発生又は移動が顕著に抑制される。従って従来問題と
なっていた寄生容量が低減できる。
以ド、本発明ｋＧａＡｓ厖ＳＦＥ’ｒに適用した一実施
例を説明する。
例を説明する。
第１図（ａ）〜第１図（Ｃ）に示すように（第１図（ｂ
）は第１図（ａ）のＡ−Ａ’線断面図、第１図（Ｃ）は
第１図（ａ）のＢ−Ｂ’線断面図）、ＧａＡＳ基板１上
において、ノースｉＪＥ他４．ドレイ／電極５．ゲート
電極６の各電極金属は、能動層３に接する部分以外は全
てｓ 簾Ｏｚ膜２上に形成される。
）は第１図（ａ）のＡ−Ａ’線断面図、第１図（Ｃ）は
第１図（ａ）のＢ−Ｂ’線断面図）、ＧａＡＳ基板１上
において、ノースｉＪＥ他４．ドレイ／電極５．ゲート
電極６の各電極金属は、能動層３に接する部分以外は全
てｓ 簾Ｏｚ膜２上に形成される。
次に、第２図（ａ）〜第２図（ｄ）（第１図世）に対応
）及び第３図（ａ）〜第３図（ｄ）（第１図（Ｃ）に対
応）によシ１本実施例の製造工程を説明する。
）及び第３図（ａ）〜第３図（ｄ）（第１図（Ｃ）に対
応）によシ１本実施例の製造工程を説明する。
初めに、第２図（ａ）及び第３図（ａ）に示すように、
半絶縁性ＱａＡＳ基板１にイオン打ち込みを行ない能動
層３を形成する。イオン打ち込みは ２８Ｓｉを用いて
１５０ＫｅＶ、ｌＸｌ０１３／ｃｒｎ’ドーズの条件で
行なう。続いて５ｊＣｈ膜２を８０００人被着する。次
に第２図世）及び第３図（ｂ）に示すように、ホトリソ
工程とドライエツチング工程を用いて、能動層３上の絶
縁膜２の一部を除去し、ソース電極領域７．ドレイン電
極領域８．ゲート電極領域９を形成する。次に第２図（
Ｃ）及び第３図（Ｃ）に示すように、ホトリソ工程と真
空蒸着及びリフトオフ工程を用いて、ゲート電極６ｔ−
形成する。電極金属には、Ａｔ（１μｍ）を用いる。次
に第２図（ｄ）及びｉｇ３図（ｄ）に示すように、ホト
リン工程と真空蒸着法及びリフトオフ工程を用いて、ソ
ース電極４及びドレイン電極５を形成する。電極金属に
は。
半絶縁性ＱａＡＳ基板１にイオン打ち込みを行ない能動
層３を形成する。イオン打ち込みは ２８Ｓｉを用いて
１５０ＫｅＶ、ｌＸｌ０１３／ｃｒｎ’ドーズの条件で
行なう。続いて５ｊＣｈ膜２を８０００人被着する。次
に第２図世）及び第３図（ｂ）に示すように、ホトリソ
工程とドライエツチング工程を用いて、能動層３上の絶
縁膜２の一部を除去し、ソース電極領域７．ドレイン電
極領域８．ゲート電極領域９を形成する。次に第２図（
Ｃ）及び第３図（Ｃ）に示すように、ホトリソ工程と真
空蒸着及びリフトオフ工程を用いて、ゲート電極６ｔ−
形成する。電極金属には、Ａｔ（１μｍ）を用いる。次
に第２図（ｄ）及びｉｇ３図（ｄ）に示すように、ホト
リン工程と真空蒸着法及びリフトオフ工程を用いて、ソ
ース電極４及びドレイン電極５を形成する。電極金属に
は。
Ａｕ（９０００人）／Ｎ１（５００人）／ＡｕＧｅ （
５００Ａ）を用いる。
５００Ａ）を用いる。
以上のプロセスを経て、第１図（，１〜第１図（Ｃ）に
示したＧａＡｓＭＥＳＦＥＴが形成される。
示したＧａＡｓＭＥＳＦＥＴが形成される。
本実施例においては、ソース電極４．ドレイン電極５及
びゲート電極６は、能動層３上においてのみ半導体層に
接している。この結果１本構造の素子においては、従来
構造の素子に比べ寄生容量成分が約１／２となシ、１ｄ
Ｂの利得増加があつ率・ 本実施例はＧａＡＳＭＥＳＦＥＴについて述べたが。
びゲート電極６は、能動層３上においてのみ半導体層に
接している。この結果１本構造の素子においては、従来
構造の素子に比べ寄生容量成分が約１／２となシ、１ｄ
Ｂの利得増加があつ率・ 本実施例はＧａＡＳＭＥＳＦＥＴについて述べたが。
不発明は他の全ての電界効果トランジスタに適用される
。例として、ＱａＡＳ系ＭＩＳＦ’Ｅ１．ＩｎＰ系ＭＥ
ＳＦＥＴ及びＭＩＳＦＥＴ、−ＥたＨＥＭＴ素子にも適
用できる。
。例として、ＱａＡＳ系ＭＩＳＦ’Ｅ１．ＩｎＰ系ＭＥ
ＳＦＥＴ及びＭＩＳＦＥＴ、−ＥたＨＥＭＴ素子にも適
用できる。
更に、本実施例で用いた５ｉ０２膜は、他の絶縁膜或い
は高抵抗半導体装置き替えることができる。例としては
、ＳｉＮ膜、ＡｔＮＢＪＸ、ポリイド樹脂。
は高抵抗半導体装置き替えることができる。例としては
、ＳｉＮ膜、ＡｔＮＢＪＸ、ポリイド樹脂。
ＡｔＧａＡＳ膜、ＩｎＡｔＡｓｇ、或いはこれらの多層
膜などがある。
膜などがある。
本発明によれは、能動層領域以外の半導体層を介した寄
生容量が低減できるので、利得の向上が図れる。従来構
造の場付に比べ寄生容量は約１／２に減少し、これによ
シ利得は約１ｄＢ向上する。
生容量が低減できるので、利得の向上が図れる。従来構
造の場付に比べ寄生容量は約１／２に減少し、これによ
シ利得は約１ｄＢ向上する。
第１図（ａ）は本発明の一実施例のＧａＡｓＭＥＳＦＥ
Ｔの正面図、第１図（ｂ）は第１図（ａ）のＡ−Ａ’線
断面図、第１図（Ｃ）は第１図（ａ）のＢ−Ｂ’線断面
図、第２図（ａ）〜第２図（ｄ）は−実施例の主要製造
工程のＡ−Ａ’線断面図、第３図（ａ）〜第３図（ｄ）
は一実施例の主要製造工程のＢ−Ｂ’線断面図である。 １・・・ＧａＡ３半絶縁性基板、２・・・５ｊＣｈ膜、
３・・・能動層、４・・・ソース電極、５・・・ドレイ
ン電極、６・・・ゲート電極、７・・・ソース電極領域
、８・・・ドレイン第１ 図 （（ＩＬ） 拳Ｚｌ￥１１１ （α） 乎 ３図 （八）
Ｔの正面図、第１図（ｂ）は第１図（ａ）のＡ−Ａ’線
断面図、第１図（Ｃ）は第１図（ａ）のＢ−Ｂ’線断面
図、第２図（ａ）〜第２図（ｄ）は−実施例の主要製造
工程のＡ−Ａ’線断面図、第３図（ａ）〜第３図（ｄ）
は一実施例の主要製造工程のＢ−Ｂ’線断面図である。 １・・・ＧａＡ３半絶縁性基板、２・・・５ｊＣｈ膜、
３・・・能動層、４・・・ソース電極、５・・・ドレイ
ン電極、６・・・ゲート電極、７・・・ソース電極領域
、８・・・ドレイン第１ 図 （（ＩＬ） 拳Ｚｌ￥１１１ （α） 乎 ３図 （八）
Claims (1)
- 【特許請求の範囲】 １、半導体層上に設けられたドレイン電極、ソース電極
、ゲート電極からなる電界効果トランジスタにおいて、
少なくとも該ドレイン電極及び該ゲート電極の電極金属
は能動層上においてのみ上記半導体層と接することを特
徴とする電界効果トランジスタ。 ２、上記能動層に接する部分以外の上記電極金属は、絶
縁膜上或いは伝導性キャリアを有しない高抵抗半導体層
上に形成されている特許請求の範囲第１項記載の電界効
果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251088A JPH01189176A (ja) | 1988-01-25 | 1988-01-25 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251088A JPH01189176A (ja) | 1988-01-25 | 1988-01-25 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189176A true JPH01189176A (ja) | 1989-07-28 |
Family
ID=11807342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1251088A Pending JPH01189176A (ja) | 1988-01-25 | 1988-01-25 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189176A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109971A (ja) * | 2001-09-28 | 2003-04-11 | Honda Motor Co Ltd | 半導体装置の製造方法 |
| JP2003347316A (ja) * | 2002-05-30 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1988
- 1988-01-25 JP JP1251088A patent/JPH01189176A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109971A (ja) * | 2001-09-28 | 2003-04-11 | Honda Motor Co Ltd | 半導体装置の製造方法 |
| JP2003347316A (ja) * | 2002-05-30 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5053348A (en) | Fabrication of self-aligned, t-gate hemt | |
| US5362677A (en) | Method for producing a field effect transistor with a gate recess structure | |
| JPH0260217B2 (ja) | ||
| JPH022142A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3075831B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH01189176A (ja) | 電界効果トランジスタ | |
| JPS6253953B2 (ja) | ||
| JPS63248136A (ja) | 半導体装置 | |
| JPS61248570A (ja) | Ｍｅｓｆｅｔ装置およびその製造方法 | |
| JPH05129344A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2679077B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04186640A (ja) | 半導体装置の製造方法 | |
| JPH0411741A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS58123779A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPH05190574A (ja) | 電界効果トランジスタ | |
| JPS63137481A (ja) | 半導体装置の製造方法 | |
| JP2657950B2 (ja) | ゲート電極の形成方法 | |
| JPS6159881A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6155967A (ja) | 電界効果トランジスタの製造方法 | |
| JPS58123777A (ja) | シヨツトキゲ−ト電界効果トランジスタとその製造方法 | |
| JPH03233939A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0354462B2 (ja) | ||
| JPH04354375A (ja) | 半導体装置及びその製造方法 | |
| JPH05275455A (ja) | 半導体装置及びその製造方法 | |
| JPH04111432A (ja) | 電界効果トランジスタとその製造方法 |