JPH0118585B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、基板上に抵抗体薄膜が形成されてい
る構成を有する薄膜抵抗体の製法に関する。

従来、予め用意された半導体基板上に、絶縁層
を成形する工程と、その工程で形成された絶縁層
上に、フオトリソグラフイ法を用いて、窓を有す
るマスク層を形成する工程と、その工程で形成さ
れたマスク層をマスクとして、上述した絶縁層に
対するエツチングを施すことによつて、絶縁層
に、上述した半導体基板を外部に臨ませる窓を形
成する工程と、その工程で形成された絶縁層の窓
を通じて、上述した半導体基板の上面側内に、拡
散法またはイオン打込法を用いて導電性を与える
不純物を、導入させて、半導体基板の上面側に、
抵抗体薄膜を形成する工程とを含んで、基板（こ
の場合、半導体基板）上に抵抗体薄膜が形成され
ている構成を有する薄膜抵抗体を製造する、とい
う方法が提案されている。

このような従来の薄膜抵抗体の製法（以下、従
来の薄膜抵抗体の第１の製法と称す）の場合、抵
抗体薄膜が、絶縁層の窓の幅につて決められた幅
で形成され、一方、絶縁層の窓が、マスク層の窓
の幅によつ幅によつて決められた幅で形成され
る。従つて、抵抗体薄膜が、マスク層の窓の幅に
よつて決められた幅で形成される。

ところで、窓を有するマスク層は、フオトリソ
グラフイ法を用いて形成されるため、マスク層の
窓を、1μｍ以下の幅を有するものとして形成す
るのは、きわめて困難である。

従つて、抵抗体薄膜を、1μｍ以下の幅を有す
るものとして形成するのが、きわめて困難であ
る。

このため、上述した従来の薄膜抵抗体の第１の
製法によつて、薄膜抵抗体を高い抵抗値を有する
ものとして製造する場合、抵抗体薄膜を長い長さ
を有するものに形成しなければならず、また、こ
のために、半導体基板を大きな面積を有するもの
にしなければならない。

従つて、上述した従来の薄膜抵抗体の第１の製
法の場合、高い抵抗値を有する薄膜抵抗体を、小
型に製造することができない、という欠点を有し
ていた。

また、従来、予め用意された絶縁性基板上に、
後で抵抗体薄膜になる材料の薄膜を形成する工程
とその工程で形成された薄膜上にフオトリソグラ
フイ法を用いて、所要のパターンを有するマスク
層を形成する工程と、その工程で形成されたマス
ク層をマスクとして、上述した薄膜に対するエツ
チングを施すことによつて、薄膜のマスク層によ
つてマスクされていない領域による抵抗体薄膜を
形成する工程とを含んで、基板（この場合、絶縁
性基板）上に抵抗体薄膜が形成されている構成を
有する薄膜抵抗体を製造する、という方法も提案
されている。

このような従来の薄膜抵抗体の製法（以下、従
来の薄膜抵抗体の第２の製法と称す）の場合、抵
抗体薄膜が、マスク層の幅によつて決められた幅
で形成される。

ところで、マスク層は、上述した従来の薄膜抵
抗体の第１の製法において、マスク層を形成する
場合と同様に、フオトリソグラフイ法によつて形
成されるため、マスク層を、1μｍ以下の幅を有
するものとして形成するのは、きわめて困難であ
る。

従つて、抵抗体薄膜を、上述した従来の薄膜抵
抗体の第２の製法の場合と同様に、1μｍ以下の
幅を有するものとして形成するのが、きわめて困
難である。

このため、上述した従来の薄膜抵抗体の第２の
製法の場合も、上述した従来の薄膜抵抗体の第１
の製法の場合と同様に、高い抵抗値を有する薄膜
抵抗体を、小型に製造することができない、とい
欠点を有していた。

よつて、本発明は、上述した欠点のない、新規
な、基板上に抵抗体薄膜が形成されている構成を
有する薄膜抵抗体の製法を提案せんとするもの
で、以下詳細に説明するところから明らかとなる
であろう。

第１〜第８図は、本発明による薄膜抵抗体の製
法の実施例を示し、次のとおりである。

第１図Ａ及びＢに示すように、例えばシリコン
でなる基板１を用意する。

次に、例えば、基板１に対する熱酸化処理によ
つて、第２図に示すように、基板１の主面上に二
酸化シリコンでなる薄層２ａを形成し、次に、そ
の薄層２ａ上に、スパツタリングによつて、第３
図に示すように、二酸化シリコンでなる薄層２ｂ
を積層して形成する。

次に、層状体３の薄膜２ｂに対し、例えば幅
2μｍ、長さ4μｍの長方形のパターンを有するマ
スクを用いたフオトリソグラフ法によつて、エツ
チングを施すことによつて、薄膜２ｂから、第４
図Ａ及びＢに示すように、上面が幅2μｍ、長さ
4μｍの長方形パターンを有して、側面が薄膜２
ａの上面に対して約60゜傾斜している薄層２b′を
形成する。

以上のようにして、基板１上に、薄層２ａの薄
層２b′下以外の領域の上面でなる第１の上面部３
ａと、薄層２b′の側面でなる、第１の上面部３ａ
の延長端から、第１の上面部３ａに対して60゜傾
斜して立上つている側面部３ｃと、薄層２b′の上
面でなる、側面部３ｃの延長端から、第１の上面
部３ａ側とは反対側に第１の上面部３ａと平行に
延長している第２の上面部３ｂとを有する、薄層
２ｂ及び２b′からなる層状体４を形成する。

次に、上述した層状体４の第１及び第２の上面
部３ａ及び３ｂ、及び側面部３ｃ上に、それら間
に連続的に延長している、例えば、硼素を含み、
層抵抗が83KΩである非結晶シリコンでなる非結
晶半導体薄膜５を、例えば0.3μｍの厚さに堆積形
成する。

このような非結晶半導体薄膜５は、CVD法を
用いて堆積形成するこができる。すなわち、例え
ば、上述した層状体４を形成している基板１を、
反応炉内に配し、その基板１の温度を500℃とし
た状態で、反応炉内にシランガスとジボランガス
とを、100：１の流量比で導入させて、それらの
ガスを反応させ、この間、反応炉内のガス圧を
0.2Torrに保たせることを、170分行うことによ
つて形成することができる。

次に、非結晶半導体薄膜５に対し、その厚さ方
向のエツチングを施して、非結晶半導体薄膜５の
上述した層状体４の側面部３ｃ上の領域外の領
域、すなわち、非結晶半導体薄膜５の層状体４の
上面部３ａ及び３ｂ上の領域をエツチング除去し
て、第７図Ａ及びＢに示すように、非結晶半導体
薄膜５の上述した側面部３ｃ上の領域による、幅
Ｗが約0.2μｍでなる長方形環状の抵抗体薄膜６を
形成する。

このような抵抗体薄膜６はプラズマエツチング
法を用いて形成することができる。すなわち、例
えば、層状体４及び非結晶半導体薄膜５を形成し
ている基板１を、平行平板型の一対の電極を内蔵
している反対炉内の一方の電極上に配した状態
で、反応炉内に、例えばCCIFでなる反応性ガス
を、120sccmの流量で導入させ、この間、反応炉
内のガス圧を0.05Torrに保たせ、また一対の電
極間に150Wの電力を有する高周波を印加させる
ことによつて、第６に示すように、非結晶半導体
薄膜５の上面と垂直な方向に運動する反応性ガス
プラズマ７を得、これを非結晶半導体薄膜５に衝
突させることによつて形成することがでできる。

次に、第８図Ａ及びＢに示すように、上面部３
ｂの両短辺部上から、層状体４の上面部３ａ上
に、外方に、環状の抵抗体薄膜６の両短辺部それ
ぞれオーミツクに連結して延長している電極層９
及び１０を、それ自体は公知の種々の方法で形成
する。

以上のようにして、基板１上に抵抗体薄膜６が
形成されている構成を有する薄膜抵抗体を得る。

以上で、本発明による薄膜抵抗体の製法の実施
例が明らかになつた。

このような本発明による薄膜抵抗体の製法の場
合、抵抗体薄膜６が、層状体４上に形成された非
結晶半導体薄膜５に対し、その厚さ方向のエツチ
ングを施すことによつて、非結晶半導体薄膜５の
層状体４の側面部３ｃ上の領域から形成されてい
る。この場合、層状体４の側面部３ｃは傾斜して
いる。従つてその抵抗体薄膜６を、層状体４上に
形成された非結晶半導体薄膜５の厚さより小であ
る幅に形成することができる。一方、非結晶半導
体薄膜５は、層状体４上に堆積形成されるので、
1μｍ以下の厚さにすることができる。

従つて、抵抗体薄膜６を、1μｍ以下の幅を有
するものして容易に形成することができる。

このため、上述した本発明による薄膜抵抗体の
製法によつて、薄膜抵抗体を高い抵抗値を有する
ものとして製造する場合でも、抗体薄膜６を長い
長さを有するものに形成しなければならないこと
はなく、また、このため、基板１を大きな面積を
有するものにしなければならないことはない。

従つて、上述した本発明による薄膜抵抗体の製
法によれば高い低抗値を有する薄膜抵抗体を、小
型に製造することができる、という特徴を有す
る。

また、上述した本発明による薄膜抵抗体の製法
によれば、基板１上に、第１の上面部３ａ、その
第１の上面部３ａの延長端から立上つている側面
部３ｃと、その側面部３ｃの延長端から上面部３
ａ側とは反対側に延長している第２の上面部３ｂ
とを有する層状体４を形成する工程（第４図Ａ及
びＢ）と、その層状体４の上面部３ａ及び３ｂ
上、及び側面部３ｃ上に、それら間に連続的に延
長している非結晶半導体薄膜５を堆積形成する工
程（第５図）と、その非結晶半導体薄膜５に対
し、その厚さ方向のエツチングを施して、非結晶
半導体薄膜５の上述した側面部３ｃ上の領域以外
の領域をエツチング除去して、非結晶半導体薄膜
５の上述した側面部３ｃ上の領域による抵抗体薄
膜６を形成する工程（第６図、第７図Ａ及びＢ）
とを含むという、簡単な工程で、基板１上に抵抗
体薄膜６が形成されている構成を有する薄膜抵抗
体を、容易に製造することができる、という特徴
を有する。

なお、上述においては、本発明による薄膜抵抗
体の製法１つの実施例を示したに留まり、詳細説
明は省略するが、次に述べるようにして、薄膜抵
抗体を製造することもできる。

第９図Ａ及びＢに示すように、第２図Ａ及びＢ
に準じて基板１上に、薄層２ａ及び２ｂを形成す
る。但しこの場合、薄層２ａを硼素を含まない二
酸化シリコンで形成し、また薄層２ｂを硼素を含
む二酸化シリコンで形成する。

次に薄層２ａに対する弗酸系エツチヤントを用
いたエツチング処理によつて、第１１図Ａ及びＢ
に示すように、層状体４を、側面３ｃが下内方に
傾斜しているものとして形成する。

以下、第１２図、第１３図、第１４図Ａ及び
Ｂ、及び第１５図Ａ及びＢに示すように、第５
図、第６図、第７図Ａ及びＢ、及び第８図Ａ及び
Ｂで上述したと同様の工程をとつて、基板１上に
抵抗体薄膜６が形成されている構成を得る。

また、層状体４を、第１６図Ａ及びＢに示すよ
うに、１つの薄層４ａからなり、そして、側面不
３ｃが、上面部３ｃに対して垂直であるものとし
て形成する。

以下、第１７図、第１８図、第１９図Ａ及び
Ｂ、及び第２０図Ａ及びＢに示すように、第５
図、第６図、第７図Ａ及びＢ、及び第８図Ａ及び
Ｂで上述したと同様の工程をとつて、基板１上に
抵抗体薄膜６が形成されている構成を得る。

さらに、層状体４を、第２１図Ａ及びＢに示す
ように、第１６図Ａ及びＢで上述したと同様に形
成する。但し、この場合、側面不３ｃを凹凸を有
するものとして形成する。

以下、第２２図Ａ及びＢに示すように、第１７
図〜第２０図で上述したと同様の工程をとつて、
基板１上に抵抗体薄膜６が形成されている構成を
得る。

また、第７図Ａ及びＢで上述したと同様に形成
された抵抗体薄膜６を、第２３図Ａ及びＢに示す
ように、例えばエツチングによつて、延長途上で
切断する。

以下、第２４図Ａ及びＢに示すように、第２４
図Ａ及びＢで上述したと同様に、基板１上に抵抗
体薄膜６が形成されている構成を得る。

さらに、第７図で上述したように抵抗体薄膜６
を形成して後、第２５図Ａ及びＢに示すように、
層状体４を構成している薄層２b′を除去し、次
に、第２６図Ａ及びＢに示すように、第８図Ａ及
びＢで上述したに準じて、電極層９及び１０を形
成し、基板１上に抵抗体薄膜６が形成されていい
る構成を得る。

その他、本発明の精神を脱することなしに、
種々の変型、変更をなし得るであろう。

【図面の簡単な説明】

第１図Ａ及びＢ、第２図、第３図、第４図Ａ及
びＢ、第５図、第６図、第７図Ａ及びＢ、及び第
８図Ａ及びＢは、本発明に依る薄層抵抗体の製法
の実施例を示す、順次の工程における略線的断面
図である。第９図Ａ及びＢ、第１０図、第１１
図、第１２図、１３図、第１４図Ａ及びＢ、及び
第１５図Ａ及びＢは、本発明による薄層抵抗体の
製法の他の実施例を示す、順次の工程における略
線的断面図である。第１６図Ａ及びＢ、第１７
図、第１８図、第１９図Ａ及びＢ、及び第２０図
Ａ及びＢ；第２１図Ａ及びＢ及び第２２図Ａ及び
Ｂ；第２３図Ａ及びＢ及び第２４図Ａ及びＢ；第
２５図Ａ及びＢ及び第２６図Ａ及びＢは、それぞ
れ本発明による薄層抵抗体の製法のさらに他の実
施例を示す、順次の工程における略線的断面図で
ある。 １……基板、２ａ，２ｂ，２b′……薄層、３
ａ，３ｂ……上面部、３ｃ……側面部、４……層
状体、５……非結晶半導体薄膜、６……抵抗体薄
膜、７……反応性ガスプラズマ、９，１０……電
極層。

Claims (1)

1. 【特許請求の範囲】 １ 基板上に、第１の上面部と、該第１の上面部
   の延長端から立上つている側面部と、該側面部の
   延長端から上記第１の上面部側とは反対側に延長
   している第２の上面部とを有する層状体を形成す
   る工程と、 上記層状体の上記第１及び第２の上面部上、及
   び上記側面部上に、それら間に連続的に延長して
   いる非単結晶半導体薄膜を堆積形成する工程と、 上記非単結晶半導体薄膜に対し、その厚さ方向
   のエツチングを施して、上記非単結晶半導体薄膜
   の上面側面部上の領域以外の領域をエツチング除
   去して、上記非単結晶半導体薄膜の上記側面部上
   の領域による抵抗体薄膜を形成する工程とを含
   む、ことを特徴とする薄膜抵抗体の製法。 ２ 基板上に、第１の上面部と、該第１の上面部
   の延長端から立上つている側面部と、該側面部の
   延長端から上記第１の上面部側とは反対側に延長
   している第２の上面部とを有する層状体を形成す
   る工程と、 上記層状体の上記第１及び第２の上面部上、及
   び上記側面部上に、それら間に連続的に延長して
   いる非単結晶半導体薄膜を堆積形成する工程と、 上記非単結晶半導体薄膜の上記側面部上の領域
   以外の領域をエツチング除去して、上記非単結晶
   半導体薄膜の上記側面部上の領域による抵抗体薄
   膜を形成する工程と、 上記層状体の上記第２の上面部下の領域を、そ
   の全厚さまたは一部の厚さに亘つて除去する工程
   とを含む、ことを特徴ととする薄膜抵抗体の製
   法。