JP7577671B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7577671B2
JP7577671B2 JP2021546060A JP2021546060A JP7577671B2 JP 7577671 B2 JP7577671 B2 JP 7577671B2 JP 2021546060 A JP2021546060 A JP 2021546060A JP 2021546060 A JP2021546060 A JP 2021546060A JP 7577671 B2 JP7577671 B2 JP 7577671B2
Authority
JP
Japan
Prior art keywords
oxide
insulator
conductor
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021546060A
Other languages
English (en)
Other versions
JPWO2021053453A5 (ja
JPWO2021053453A1 (ja
Inventor
健 青木
宗広 上妻
雅史 藤田
貴彦 石津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2021053453A1 publication Critical patent/JPWO2021053453A1/ja
Publication of JPWO2021053453A5 publication Critical patent/JPWO2021053453A5/ja
Application granted granted Critical
Publication of JP7577671B2 publication Critical patent/JP7577671B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Description

本発明は、半導体装置に関する。特に、半導体特性を利用した記憶装置、および積和演算に関する。
本明細書等において、半導体装置とは、半導体特性を利用した装置のことであり、例えば、半導体素子（トランジスタ、ダイオード、フォトダイオード等）、半導体素子を含む回路（半導体回路）、同回路を有する装置等のことである。また、例えば、半導体素子を含む集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品、集積回路を備えた電子機器は、半導体装置の一例であり、演算装置、記憶装置、表示装置、撮像装置等は、半導体装置であると言える場合がある。
なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
近年、人工知能（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ：ＡＩ）の普及が進んでいる。人工知能は、人間の知的ふるまいの一部を、ソフトウェア（またはハードウェア）を用いて人工的に再現しようとしたものであり、「機械学習」、「ディープラーニング」といった学習方法を用いて、大量のデータからものの特徴や概念を学習することができる。人工知能は、例えば、画像認識、病院での診断補助、言語処理、自動運転、道路や橋などインフラの劣化や損傷の検出、また囲碁やチェスなどのゲームにも用いられる。
人工知能を実現するための技術として、ニューロンとシナプスで構成される神経回路網をモデルとしたニューラルネットワークが知られている。ニューラルネットワークでは、それぞれのニューロンに複数のデータが入力され、それぞれのデータは結合の強度を表す「重み係数」と掛け合わされ、その結果が足しあわされる。このように積和演算が行われ、得られた結果が閾値を超えたとき、ニューロンはハイレベルの信号を出力する。この現象は「発火」と呼ばれている。
人工知能の普及が進んだ要因の一つとして、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの演算装置、記憶装置等が高性能化し、大量のデータを高速に処理できるようになったことが挙げられる。半導体特性を利用した演算装置、記憶装置（メモリ、ともいう）、または演算装置と記憶装置が一体化したもの等を、本明細書等では半導体装置と呼ぶ。これら半導体装置の高性能化に関する技術開発が活発である。
一方、トランジスタのチャネル形成領域に酸化物半導体または金属酸化物を有するトランジスタ（酸化物半導体トランジスタ、ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、ともいう）が注目されている。ＯＳトランジスタは、トランジスタがオフ状態にあるときのドレイン電流（オフ電流、ともいう）が非常に小さい（例えば、非特許文献１、２、参照）特性を有し、例えば、ＯＳトランジスタをＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルに用いることで、容量素子に蓄積した電荷を長時間保持することができる。
ＤＲＡＭのメモリセルを、２個のトランジスタと１個の容量素子で構成してもよい。蓄積した電荷を近くのトランジスタで増幅することで、容量素子の容量が小さい場合でもメモリとしての動作を行うことができる（以後、ゲインセル型のメモリセルという）。また、ＯＳトランジスタは薄膜法などの手法を用いて形成できるため、積層して設けることができる。例えば、単結晶シリコン基板に形成されたＳｉトランジスタを用いて第１の回路を構成し、その上方にＯＳトランジスタを用いて第２の回路を構成することができる。
特許文献１には、周辺回路を構成した半導体基板上に、ＯＳトランジスタを用いた複数のメモリセルを有する半導体装置の例が開示されている。特許文献２には、ＯＳトランジスタとＯＳトランジスタ以外のトランジスタ（例えば、Ｓｉトランジスタ）を、ゲインセル型のメモリセル（容量素子は省略してもよい）に用いた例が開示されている。なお、本明細書等では、ＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置または半導体装置を、ＮＯＳＲＡＭ（登録商標、Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ。
また、酸化物半導体では、単結晶でも非晶質でもないＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造、およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出されている（非特許文献１及び非特許文献３、参照）。非特許文献１及び非特許文献３では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術が開示されている。
特開２０１２－２５６８２０号公報 特開２０１２－２５６４００号公報
Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｃｒｙｓｔａｌｌｉｎｅ Ｉｎ－Ｇａ－Ｚｎ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ａｎｄ ｉｔｓ ｔｒａｎｓｉｓｔｏｒ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，"Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５３，０４ＥＤ１８（２０１４）． Ｋ．Ｋａｔｏ ｅｔ ａｌ．，"Ｅｖａｌｕａｔｉｏｎ ｏｆ Ｏｆｆ－Ｓｔａｔｅ Ｃｕｒｒｅｎｔ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ Ｔｒａｎｓｉｓｔｏｒ Ｕｓｉｎｇ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｔｅｒｉａｌ，Ｉｎｄｉｕｍ－Ｇａｌｌｉｕｍ－Ｚｉｎｃ Ｏｘｉｄｅ，"Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５１，０２１２０１（２０１２）． Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１２，ｖｏｌｕｍｅ ４３，ｉｓｓｕｅ １，ｐ．１８３－１８６
人工知能の計算では、それぞれのニューロンに入力される複数のデータ、それぞれのデータが掛け合わされる「重み係数」など大量のデータを高速に扱う必要があり、演算装置とメモリ間のデータ転送、およびデータ転送に要するエネルギーが課題の一つとなっていた。例えば、演算装置とメモリをなるべく近い距離で接続した半導体装置、演算装置とメモリ間を転送されるデータ量を削減した半導体装置、または演算装置が有する演算機能の一部をメモリ内に有する半導体装置等が望まれている。
本発明の一形態は、演算装置とメモリを近い距離で接続した半導体装置を提供することを課題の一つとする。または、本発明の一形態は、演算装置とメモリ間を転送されるデータ量を削減した半導体装置を提供することを課題の一つとする。または、本発明の一形態は、演算装置とメモリ間のデータ転送に要するエネルギーを削減した半導体装置を提供することを課題の一つとする。または、本発明の一形態は、演算装置が有する演算機能の一部をメモリ内に有する半導体装置を提供することを課題の一つとする。
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
本発明の一形態は、メモリセルアレイと、センスアンプ回路と、演算回路とを有する半導体装置である。メモリセルアレイは、ｍ×ｎ個（ｍ、ｎは２以上の整数）のメモリセルと、少なくともｎ本の配線とを有し、ｍ×ｎ個のメモリセルは、行列状に配置される。センスアンプ回路は、少なくともｎ個の第１回路を有し、ｎ本の配線のそれぞれは、ｍ個のメモリセルと電気的に接続され、ｎ本の配線は、ｎ個の第１回路とそれぞれ電気的に接続される。演算回路は、ｓ個（ｓは１以上ｎ以下の整数）の第２回路を有し、第２回路は、ｔ個（ｔは１以上の整数、ｓ×ｔはｎ以下の整数）の第１回路とそれぞれ電気的に接続され、第２回路は、第１回路が出力する信号を用いて演算を行う。
本発明の一形態は、メモリセルアレイと、センスアンプ回路と、演算回路とを有する半導体装置である。半導体装置には第１信号が入力され、メモリセルアレイは、ｍ×ｎ個（ｍ、ｎは２以上の整数）のメモリセルと、少なくともｎ本の配線とを有し、ｍ×ｎ個のメモリセルは、行列状に配置される。センスアンプ回路は、少なくともｎ個の第１回路を有し、ｎ本の配線のそれぞれは、ｍ個のメモリセルと電気的に接続され、ｎ本の配線は、ｎ個の第１回路とそれぞれ電気的に接続される。演算回路は、ｓ個（ｓは１以上ｎ以下の整数）の第２回路を有し、第２回路は、ｔ個（ｔは１以上の整数、ｓ×ｔはｎ以下の整数）の第１回路とそれぞれ電気的に接続され、第２回路のそれぞれには、第１回路から第２信号が入力され、第２回路は、第１信号および第２信号を用いて演算を行う。
また、上記形態において、ｓ個の第２回路は、並列演算を行う。
また、上記形態において、メモリセルはトランジスタを有し、トランジスタは、チャネル形成領域に金属酸化物を有する。
また、上記形態において、第１回路および第２回路は、半導体基板に形成されたトランジスタを有し、メモリセルは、素子層に形成されたトランジスタを有し、素子層は半導体基板の上方に積層して設けられる。
また、上記形態において、メモリセルが有するトランジスタは、チャネル形成領域に金属酸化物を有する。
また、本発明の一形態は、メモリセルアレイと、センスアンプ回路と、マルチプレクサ回路と、演算回路とを有する半導体装置である。メモリセルアレイは、ｍ×ｎ個（ｍ、ｎは２以上の整数）のメモリセルと、少なくともｎ本の配線とを有し、ｍ×ｎ個のメモリセルは、行列状に配置される。センスアンプ回路は、少なくともｎ個の第１回路を有し、ｎ本の配線のそれぞれは、ｍ個のメモリセルと電気的に接続され、ｎ本の配線は、ｎ個の第１回路とそれぞれ電気的に接続される。マルチプレクサ回路は、ｎ本の配線の中からｓ本（ｓは１以上ｎ以下の整数）の配線を選択し、ｓ本の配線と電気的に接続された第１回路と、演算回路とを電気的に接続する機能を有する。演算回路は、ｔ個（ｔは１以上ｓ以下の整数）の第２回路を有し、第２回路は、ｕ個（ｕは１以上の整数、ｔ×ｕはｓ以下の整数）の第１回路とそれぞれ電気的に接続され、第２回路は、第１回路が出力する信号を用いて演算を行う。
また、上記形態において、メモリセルはトランジスタを有し、トランジスタは、チャネル形成領域に金属酸化物を有する。
また、上記形態において、第１回路、マルチプレクサ回路、および第２回路は、半導体基板に形成されたトランジスタを有し、メモリセルは、素子層に形成されたトランジスタを有し、素子層は半導体基板の上方に積層して設けられる。
また、上記形態において、メモリセルが有するトランジスタは、チャネル形成領域に金属酸化物を有する。
また、上記形態において、第２回路は積和演算を行う。
本発明の一形態により、演算装置とメモリを近い距離で接続した半導体装置を提供することができる。または、本発明の一形態により、演算装置とメモリ間を転送されるデータ量を削減した半導体装置を提供することができる。または、本発明の一形態により、演算装置とメモリ間のデータ転送に要するエネルギーを削減した半導体装置を提供することができる。または、本発明の一形態により、演算装置が有する演算機能の一部をメモリ内に有する半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
図１は、半導体装置の構成例を示す斜視概略図である。
図２は、半導体装置の構成例を示すブロック図である。
図３Ａは、メモリセルアレイの構成例を示すブロック図である。図３Ｂ、図３Ｃは、メモリセルの構成例を示す回路図である。
図４は、回路１４７の構成例を示す回路図である。
図５は、メモリセルの動作例を説明するタイミングチャートである。
図６は、階層型ニューラルネットワークの構成例を示す模式図である。
図７は、ビット線プロセッサの構成例を示す回路図である。
図８は、半導体装置の構成例を示す断面図である。
図９Ａ乃至図９Ｃは、トランジスタの構造例を示す断面図である。
図１０Ａは、トランジスタの構造例を示す上面図である。図１０Ｂ、図１０Ｃは、トランジスタの構造例を示す断面図である。
図１１Ａは、トランジスタの構造例を示す上面図である。図１１Ｂ、図１１Ｃは、トランジスタの構造例を示す断面図である。
図１２Ａは、トランジスタの構造例を示す上面図である。図１２Ｂ、図１２Ｃは、トランジスタの構造例を示す断面図である。
図１３Ａは、トランジスタの構造例を示す上面図である。図１３Ｂ、図１３Ｃは、トランジスタの構造例を示す断面図である。
図１４Ａは、トランジスタの構造例を示す上面図である。図１４Ｂ、図１４Ｃは、トランジスタの構造例を示す断面図である。
図１５Ａは、トランジスタの構造例を示す上面図である。図１５Ｂ、図１５Ｃは、トランジスタの構造例を示す断面図である。
図１６Ａ、図１６Ｂは、トランジスタの構造例を示す断面図である。
図１７は、半導体装置の構成例を示す断面図である。
図１８Ａ、図１８Ｂは、トランジスタの構造例を示す断面図である。
図１９Ａは、ＩＧＺＯの結晶構造の分類を説明する図である。図１９Ｂは、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図１９Ｃは、ＣＡＡＣ－ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。また、１つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書等において、複数の要素に同じ符号を用いる場合、特にそれらを区別する必要があるときは、符号に、「＿１」、「＿２」、「［ｎ］」、「［ｍ，ｎ］」等、識別用の符号を付して記載する場合がある。例えば、２番目の配線ＧＬを、配線ＧＬ［２］と記載する。
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。また、「電気的に接続」と表現される場合であっても、実際の回路において、物理的な接続部分がなく、配線が延在しているだけの場合もある。
また、本明細書等において、「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆も同様である。
また、本明細書等において、電気回路における「端子」とは、電流または電位の入力（または、出力）や、信号の受信（または、送信）が行なわれる部位を言う。よって、配線または電極の一部が端子として機能する場合がある。
一般に、「容量素子」は、２つの電極が絶縁体（誘電体）を介して向かい合う構成を有する。また、本明細書等において、「容量素子」は、２つの電極が絶縁体を介して向かい合う構成を有したもの以外に、２本の配線が絶縁体を介して向かい合う構成を有したもの、または、２本の配線が絶縁体を介して配置されたもの、である場合が含まれる。
また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。
また、本明細書等において、トランジスタとは、ソースと、ドレインと、ゲートとを含む、少なくとも三つの端子を有する素子である。そして、ソース（ソース端子、ソース領域、または、ソース電極）とドレイン（ドレイン端子、ドレイン領域、または、ドレイン電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを用いる場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等において、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型のトランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型のトランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。また、オフ電流と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、オン電流とは、トランジスタがオン状態（導通状態、ともいう）にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体、を含む）、酸化物半導体などに分類される。
例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、およびスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことができる。すなわち、チャネル形成領域に金属酸化物を有するトランジスタを、「酸化物半導体トランジスタ」、「ＯＳトランジスタ」と呼ぶことができる。同様に、「酸化物半導体を用いたトランジスタ」も、チャネル形成領域に金属酸化物を有するトランジスタである。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と呼称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
（実施の形態１）
本実施の形態では、本発明の一形態に係わる半導体装置の構成例および動作例について説明する。本発明の一形態に係わる半導体装置は、半導体特性を利用した記憶装置としての機能を有する。半導体特性を利用した記憶装置は、メモリとも呼ばれている。また、本発明の一形態に係わる半導体装置は、演算装置が有する演算機能の一部を有し、読み出したデータを用いて積和演算を行うことができる。
＜半導体装置の斜視概略図＞
図１は、本発明の一形態に係わる半導体装置１００の構成例を示す斜視概略図である。
半導体装置１００は、層１０１および層１０２を有し、層１０１の上方に層１０２が積層して設けられた構造を有する。層１０１および層１０２には、それぞれ、半導体特性を利用することで機能し得る回路が設けられており、層１０１には周辺回路１１０が設けられ、層１０２にはメモリセルアレイ１２０が設けられている。なお、本明細書等で説明する図面においては、主な信号の流れを矢印または線で示しており、電源線等は省略する場合がある。
周辺回路１１０は、ローデコーダ１３１、ワード線ドライバ回路１３２、カラムデコーダ１４１、ビット線ドライバ回路１４２、演算回路１５０、および、コントロールロジック回路１６０を有する。なお、周辺回路１１０は、メモリセルアレイ１２０の駆動回路および制御回路としての機能と、演算機能とを有する。
周辺回路１１０は、半導体基板ＳＵＢに形成されたトランジスタを用いて構成できる。半導体基板ＳＵＢは、トランジスタのチャネル領域を形成することが可能であれば、特に限定されない。例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、化合物半導体基板（ＳｉＣ基板、ＧａＮ基板など）、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。
ＳＯＩ基板としては、例えば、鏡面研磨ウエハに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて形成されたＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）基板や、水素イオン注入により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開するスマートカット法、ＥＬＴＲＡＮ法（登録商標：Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）などを用いて形成されたＳＯＩ基板を用いることができる。単結晶基板を用いて形成されたトランジスタは、チャネル形成領域に単結晶半導体を有する。
また、周辺回路１１０を構成するトランジスタを、歪みシリコンを用いた基板に形成してもよい。歪みシリコンは、例えば、ゲルマニウムを添加したシリコン上にシリコン結晶層を形成し、前記シリコン結晶層におけるシリコン原子同士の間隔を広げることで、電子の移動度が高い特性を有する。
本実施の形態では、半導体基板ＳＵＢに単結晶シリコン基板を用いた例について説明する。単結晶シリコン基板に形成されたトランジスタを、「Ｓｉトランジスタ」と呼ぶ。Ｓｉトランジスタを用いて構成された周辺回路１１０は、高速な動作が可能である。
メモリセルアレイ１２０は複数のメモリセル１２１を有し、メモリセル１２１は、例えば、ＯＳトランジスタを用いて構成できる。ＯＳトランジスタは薄膜法などの手法を用いて形成できるため、メモリセルアレイ１２０は、半導体基板ＳＵＢ上に積層して設けることができる。また、酸化物半導体のバンドギャップは２．５ｅＶ以上、好ましくは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、オフ電流が非常に小さい特性を有する。なお、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流をいう。
ＯＳトランジスタのチャネル形成領域に用いられる金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、例えば、Ａｌ、Ｇａ、Ｙ、およびＳｎから選ばれる一つまたは複数）が代表的である。電子供与体（ドナー）となる水分、水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性）、または実質的にｉ型にすることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。ＯＳトランジスタの詳細については、実施の形態２および実施の形態３で説明する。
メモリセル１２１は、電荷を蓄積し保持することで、データを記憶する機能を有する。メモリセル１２１は、２値（ハイレベルまたはローレベル）のデータを記憶する機能を有していてもよいし、４値以上のデータを記憶する機能を有していてもよい。または、アナログデータを記憶する機能を有していてもよい。
ＯＳトランジスタは、オフ電流が非常に小さいため、メモリセル１２１に用いるトランジスタとして好適である。ＯＳトランジスタは、例えば、ソースとドレインとの間の電圧が１０Ｖの状態で、チャネル幅１μｍあたりに規格化されたオフ電流を１０×１０－２１Ａ（１０ゼプトＡ）以下とすることが可能である。ＯＳトランジスタをメモリセル１２１に用いることにより、メモリセル１２１に記憶したデータを長時間に渡って保持することができる。
ＯＳトランジスタは、高温下でもオフ電流が増加しにくいため、周辺回路１１０の発熱による高温下においても、メモリセル１２１に記憶したデータの消失が生じにくい。ＯＳトランジスタを用いることで、半導体装置１００の信頼性を高めることができる。また、ＯＳトランジスタは、チャネル形成領域にシリコンを有するトランジスタと同様の製造装置を用いて作製できるため、低コストでの作製が可能である。
図１に示すように、メモリセルアレイ１２０において、メモリセル１２１は行列状（マトリクス状、ともいう）に配置され、各メモリセル１２１は、配線ＷＬおよび配線ＢＬと電気的に接続されている。メモリセル１２１は、配線ＷＬに印加される電位によって選択され、配線ＢＬを介して選択されたメモリセル１２１にデータが書き込まれる。または、メモリセル１２１は、配線ＷＬに印加される電位によって選択され、配線ＢＬを介して選択されたメモリセル１２１からデータが読み出される。
すなわち、配線ＷＬはメモリセル１２１のワード線としての機能を有し、配線ＢＬはメモリセル１２１のビット線としての機能を有する。なお、図１には示されていないが、配線ＷＬは、ワード線ｗｗｌおよびワード線ｒｗｌから構成され、配線ＢＬは、ビット線ｗｂｌおよびビット線ｒｂｌから構成される（図２、図３Ａ、参照）。
＜半導体装置のブロック図＞
図２は、半導体装置１００の構成例を示すブロック図である。
半導体装置１００は、周辺回路１１０およびメモリセルアレイ１２０を有する。周辺回路１１０は、ローデコーダ１３１、ワード線ドライバ回路１３２、カラムデコーダ１４１、ビット線ドライバ回路１４２、演算回路１５０、および、コントロールロジック回路１６０を有する。メモリセルアレイ１２０は、メモリセル１２１、ワード線ｗｗｌ、ワード線ｒｗｌ、ビット線ｗｂｌ、およびビット線ｒｂｌを有する。
半導体装置１００には、電位Ｖｓｓ、電位Ｖｄｄ、電位Ｖｄｈ、およびレファレンス電位Ｖｒｅｆが入力される。電位Ｖｄｈは、ワード線ｗｗｌの高電源電位である。
半導体装置１００には、クロック信号ＣＬＫ、チップイネーブル信号ＣＥ、グローバル書き込みイネーブル信号ＧＷ、バイト書き込みイネーブル信号ＢＷ、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡ、および信号Ａが入力され、半導体装置１００は、データ信号ＲＤＡＴＡを出力する。なお、これらの信号は、ハイレベルまたはローレベル（ＨｉｇｈまたはＬｏｗ、ＨまたはＬ、１または０等で表される場合がある）で表されるデジタル信号である。バイト書き込みイネーブル信号ＢＷ、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡ、データ信号ＲＤＡＴＡ、および信号Ａは、複数ビットを有する信号である。
本明細書等では、複数ビットを有する信号に対して、例えば、バイト書き込みイネーブル信号ＢＷが４ビットを有する場合、バイト書き込みイネーブル信号ＢＷ［３：０］と表記する。これは、バイト書き込みイネーブル信号がＢＷ［０］乃至ＢＷ［３］を有することを意味し、１つのビットを特定する必要がある場合、例えば、バイト書き込みイネーブル信号ＢＷ［０］と表記する。また、バイト書き込みイネーブル信号ＢＷと表記した場合、任意のビットを指している。
例えば、バイト書き込みイネーブル信号ＢＷを４ビット、データ信号ＷＤＡＴＡおよびデータ信号ＲＤＡＴＡを３２ビットとすることができる。すなわち、バイト書き込みイネーブル信号ＢＷ、データ信号ＷＤＡＴＡ、およびデータ信号ＲＤＡＴＡは、それぞれ、バイト書き込みイネーブル信号ＢＷ［３：０］、データ信号ＷＤＡＴＡ［３１：０］、データ信号ＲＤＡＴＡ［３１：０］と表記される。
なお、半導体装置１００において、上述の各回路、各電位、および各信号は、必要に応じて取捨することができる。あるいは、他の回路、他の電位、または他の信号を追加してもよい。
コントロールロジック回路１６０は、チップイネーブル信号ＣＥ、グローバル書き込みイネーブル信号ＧＷを処理して、ローデコーダ１３１、カラムデコーダ１４１の制御信号を生成する。例えば、チップイネーブル信号ＣＥがハイレベル、グローバル書き込みイネーブル信号ＧＷがローレベルの場合、ローデコーダ１３１およびカラムデコーダ１４１は読み出し動作を行い、チップイネーブル信号ＣＥがハイレベル、グローバル書き込みイネーブル信号ＧＷがハイレベルの場合、ローデコーダ１３１およびカラムデコーダ１４１は書き込み動作を行い、チップイネーブル信号ＣＥがローレベルの場合、グローバル書き込みイネーブル信号ＧＷのハイレベル、ローレベルにかかわらず、ローデコーダ１３１およびカラムデコーダ１４１はスタンバイ動作とすることができる。コントロールロジック回路１６０が処理する信号は、これに限定されるものではなく、必要に応じて他の信号を入力してもよい。
また、コントロールロジック回路１６０は、バイト書き込みイネーブル信号ＢＷ［３：０］を処理して、書き込み動作を制御する。具体的には、バイト書き込みイネーブル信号ＢＷ［０］がハイレベルの場合、ローデコーダ１３１およびカラムデコーダ１４１は、データ信号ＷＤＡＴＡ［７：０］の書き込み動作を行う。同様に、バイト書き込みイネーブル信号ＢＷ［１］がハイレベルの場合、データ信号ＷＤＡＴＡ［１５：８］の書き込み動作、バイト書き込みイネーブル信号ＢＷ［２］がハイレベルの場合、データ信号ＷＤＡＴＡ［２３：１６］の書き込み動作、バイト書き込みイネーブル信号ＢＷ［３］がハイレベルの場合、データ信号ＷＤＡＴＡ［３１：２４］の書き込み動作を行う。
ローデコーダ１３１およびカラムデコーダ１４１には、上述したコントロールロジック回路１６０が生成する制御信号に加えて、アドレス信号ＡＤＤＲが入力される。
ローデコーダ１３１は、アドレス信号ＡＤＤＲをデコードし、ワード線ドライバ回路１３２の制御信号を生成する。ワード線ドライバ回路１３２は、ワード線ｗｗｌ、ワード線ｒｗｌを駆動する機能を有する。ワード線ドライバ回路１３２は、ローデコーダ１３１の制御信号に基づき、アクセス対象行のワード線ｗｗｌまたはワード線ｒｗｌを選択する。また、メモリセルアレイ１２０が、複数のブロックに分割されている場合、プレデコーダ１３３を設けてもよい。プレデコーダ１３３は、アドレス信号ＡＤＤＲをデコードし、アクセスされるブロックを決定する機能を有する。
カラムデコーダ１４１およびビット線ドライバ回路１４２は、データ信号ＷＤＡＴＡにより入力されたデータをメモリセルアレイ１２０に書き込む機能、メモリセルアレイ１２０からデータを読み出す機能、および読み出したデータを増幅し演算回路１５０に出力する機能等を有する。
演算回路１５０は、メモリセルアレイ１２０から読み出されたデータを、データ信号ＲＤＡＴＡとして半導体装置１００から出力する機能、および信号Ａにより入力されたデータとメモリセルアレイ１２０から読み出されたデータを用いて積和演算を行い、その結果をデータ信号ＲＤＡＴＡとして出力する機能等を有する。演算回路１５０については後述する。
また、ビット線ドライバ回路１４２は、プリチャージ回路１４３、センスアンプ回路１４４、出力ＭＵＸ（マルチプレクサ）回路１４５、および書き込みドライバ回路１４６を有する。プリチャージ回路１４３、センスアンプ回路１４４、出力ＭＵＸ回路１４５、および書き込みドライバ回路１４６については後述する。
＜メモリセルアレイ、メモリセル＞
図３Ａは、メモリセルアレイ１２０の構成例を示すブロック図である。メモリセルアレイ１２０は、一列にｍ（ｍは２以上の整数）個、一行にｎ（ｎは２以上の整数）個、合計ｍ×ｎ個のメモリセル１２１を有する。メモリセル１２１は行列状に配置されている。
図３Ａに示す、［１，１］、［ｉ，１］、［ｍ，１］、［１，ｊ］、［ｉ，ｊ］、［ｍ，ｊ］、［１，ｎ］、［ｉ，ｎ］、［ｍ，ｎ］（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、メモリセル１２１のアドレスである。例えば、［ｉ，ｊ］と表記されたメモリセル１２１は、ｉ行ｊ列目のメモリセル１２１である。
また、メモリセルアレイ１２０は、ｎ本のビット線ｗｂｌ（ｗｂｌ（１）乃至ｗｂｌ（ｎ））、ｎ本のビット線ｒｂｌ（ｒｂｌ（１）乃至ｒｂｌ（ｎ））、ｍ本のワード線ｗｗｌ（ｗｗｌ（１）乃至ｗｗｌ（ｍ））、およびｍ本のワード線ｒｗｌ（ｒｗｌ（１）乃至ｒｗｌ（ｍ））を有する。
個々のメモリセル１２１は、ビット線ｗｂｌ、ビット線ｒｂｌ、ワード線ｗｗｌ、およびワード線ｒｗｌと電気的に接続されている。例えば、アドレスが［ｉ，ｊ］のメモリセル１２１は、ワード線ｗｗｌ（ｉ）およびワード線ｒｗｌ（ｉ）を介してワード線ドライバ回路１３２と電気的に接続され、ビット線ｗｂｌ（ｊ）およびビット線ｒｂｌ（ｊ）を介してビット線ドライバ回路１４２と電気的に接続される。
図３Ｂは、メモリセル１２１の構成例を示す回路図である。
メモリセル１２１は、トランジスタＭ１１と、トランジスタＭ１２を有する。トランジスタＭ１１のソースまたはドレインの一方は、トランジスタＭ１２のゲートと電気的に接続され、トランジスタＭ１１のソースまたはドレインの他方は、ビット線ｗｂｌと電気的に接続され、トランジスタＭ１１のゲートは、ワード線ｗｗｌと電気的に接続される。また、トランジスタＭ１２のソースまたはドレインの一方は、ビット線ｒｂｌと電気的に接続され、トランジスタＭ１２のソースまたはドレインの他方は、ワード線ｒｗｌと電気的に接続される。ここで、トランジスタＭ１１のソースまたはドレインの一方と、トランジスタＭ１２のゲートが電気的に接続された接続部をノードＮ１１と呼称する。
また、メモリセル１２１は、容量素子Ｃ１１を有していてもよい。メモリセル１２１が容量素子Ｃ１１を有する場合の構成例を、図３Ｃに示す。容量素子Ｃ１１の一方の端子は、ノードＮ１１と電気的に接続され、容量素子Ｃ１１の他方の端子は、配線ＣＡＬと電気的に接続される。配線ＣＡＬは、容量素子Ｃ１１の他方の端子に所定の電位を印加するための配線として機能する。
なお、本明細書等において、構成要素間の信号や電位の入出力を説明するために、「端子」といった表現を用いているが、実際の回路において「端子」といった物理的な接続部分は存在せず、配線または電極等によって電気的に接続されているだけの場合がある。
メモリセル１２１において、ビット線ｗｂｌは書き込みビット線として機能し、ビット線ｒｂｌは読み出しビット線として機能し、ワード線ｗｗｌは書き込みワード線として機能し、ワード線ｒｗｌは読み出しワード線として機能する。トランジスタＭ１１は、ノードＮ１１とビット線ｗｂｌとを、導通または非導通とするスイッチとしての機能を有する。
データの書き込みは、ワード線ｗｗｌにハイレベルの電位を印加してトランジスタＭ１１を導通状態とし、ノードＮ１１とビット線ｗｂｌとを電気的に接続することによって行われる。具体的には、トランジスタＭ１１が導通状態のとき、ビット線ｗｂｌに書き込むデータに対応する電位を印加し、ノードＮ１１に該電位を書き込む。その後、ワード線ｗｗｌにローレベルの電位を印加し、トランジスタＭ１１を非導通状態とすることによって、ノードＮ１１の電位を保持する。
データの読み出しは、ビット線ｒｂｌに所定の電位を印加し、その後、ビット線ｒｂｌを電気的に浮遊（フローティング）状態とし、かつワード線ｒｗｌにローレベルの電位を印加することによって行われる。以後、ビット線ｒｂｌに所定の電位を印加し、その後、ビット線ｒｂｌをフローティング状態とすることを、ビット線ｒｂｌをプリチャージする、と表現する。
例えば、ビット線ｒｂｌに電位Ｖｄｄをプリチャージすることで、トランジスタＭ１２はソースとドレインとの間に電位差を有し、トランジスタＭ１２のソースとドレインとの間に流れる電流は、ノードＮ１１に保持されている電位によって決められる。そのため、ビット線ｒｂｌがフローティング状態のときの、ビット線ｒｂｌの電位変化を読み出すことによって、ノードＮ１１に保持されている電位を読み出すことができる。
データを書き込むメモリセル１２１が配置されている行は、ワード線ｗｗｌにハイレベルの電位を印加することによって選択され、データを読み出すメモリセル１２１が配置されている行は、ワード線ｒｗｌにローレベルの電位を印加することによって選択される。逆に、データを書き込まないメモリセル１２１が配置されている行は、ワード線ｗｗｌにローレベルの電位を印加し、データを読み出さないメモリセル１２１が配置されている行は、ワード線ｒｗｌにビット線ｒｂｌをプリチャージする電位と同じ電位を印加することで、非選択とすることができる。
トランジスタＭ１１およびトランジスタＭ１２には、ＯＳトランジスタを用いることができる。ＯＳトランジスタはオフ電流が非常に小さいため、トランジスタＭ１１にＯＳトランジスタを用いることで、ノードＮ１１に書き込んだ電位を長時間保持することができる。つまり、メモリセル１２１に書き込んだデータを長時間保持することができる。
または、トランジスタＭ１１にＯＳトランジスタを用いることで、メモリセル１２１は、容量素子Ｃ１１の容量を小さくすることができる。または、トランジスタＭ１１にＯＳトランジスタを用いることで、メモリセル１２１は、容量素子Ｃ１１を有さない構成とすることができる（図３Ｂ、参照）。メモリセル１２１が容量素子Ｃ１１を有さない場合、ノードＮ１１に書き込まれた電位は、トランジスタＭ１２のゲート容量等によって保持される。
トランジスタＭ１２に用いるトランジスタは、特に限定されない。トランジスタＭ１２にＯＳトランジスタ、Ｓｉトランジスタ、またはその他のトランジスタを用いてもよいが、トランジスタＭ１１およびトランジスタＭ１２にＯＳトランジスタを用いることで、メモリセルアレイ１２０は、周辺回路１１０に積層して設けることができる。
トランジスタＭ１１およびトランジスタＭ１２は、バックゲート（第２のゲート、ボトムゲート、ともいう）を有していてもよい。例えば、トランジスタＭ１１がバックゲートを有する場合、トランジスタＭ１１のバックゲートに所定の電位を印加することで、トランジスタＭ１１のしきい値電圧を増減することができる。または、トランジスタＭ１１のバックゲートを、トランジスタＭ１１のゲート（バックゲートに対して、第１のゲート、トップゲート、フロントゲート、ともいう）と電気的に接続することで、トランジスタＭ１１のオン電流を大きくすることができる。
具体的には、トランジスタＭ１１およびトランジスタＭ１２のバックゲートに印加する電位を高くすることで、しきい値電圧はマイナスにシフトし、トランジスタＭ１１およびトランジスタＭ１２のバックゲートに印加する電位を低くすることで、しきい値電圧はプラスにシフトする。しきい値電圧をマイナスにシフトすることで、トランジスタのオン電流を増加することができ、メモリセル１２１は高速動作を行うことができる。しきい値電圧をプラスにシフトすることで、トランジスタのオフ電流を低減することができ、メモリセル１２１はデータを長時間保持することができる。または、トランジスタＭ１１およびトランジスタＭ１２のバックゲートに異なる電位を印加してもよい。例えば、トランジスタＭ１１のバックゲートに印加する電位を低くし、トランジスタＭ１２のバックゲートに印加する電位を高くしてもよい。
もしくは、トランジスタＭ１１およびトランジスタＭ１２に、ＯＳトランジスタ以外のトランジスタを用いてもよい。トランジスタＭ１１およびトランジスタＭ１２には、オフ電流が小さなトランジスタが好ましく、例えば、チャネル形成領域にバンドギャップが大きい半導体を有するトランジスタを用いることができる。バンドギャップが大きい半導体とは、バンドギャップが２．２ｅＶ以上の半導体を指す場合があり、例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなどが挙げられる。
メモリセル１２１は２トランジスタ、または、２トランジスタ１容量素子で構成されるゲインセル型のメモリセルである。ゲインセル型のメモリセルは、電荷を蓄積する容量が小さい場合でも、蓄積した電荷を直近のトランジスタで増幅することで、メモリとしての動作を行うことができる。メモリセル１２１は、上述したＮＯＳＲＡＭである。ＮＯＳＲＡＭは、保持しているデータを破壊することなく読み出しすること（非破壊読み出し）が可能なため、データの読み出し動作を大量に繰り返す、ニューラルネットワークの積和演算に適している。
＜ビット線ドライバ回路の構成例＞
ビット線ドライバ回路１４２には、列ごとに、図４に示す回路１４７が設けられている。図４は、回路１４７の構成例を示す回路図である。なお、本実施の形態では、メモリセルアレイ１２０は、一行に１２８個のメモリセル１２１を有するものとする（ｎ＝１２８）。
回路１４７は、トランジスタＭ２１乃至トランジスタＭ２６、センスアンプ３１、ＡＮＤ回路３２、アナログスイッチ３３、およびアナログスイッチ３４を有する。
回路１４７は、信号ＳＥＮ［３：０］、信号ＳＥＰ［３：０］、信号ＰＲＥ、信号ＲＳＥＬ［３：０］、信号ＷＳＥＬ、信号ＧＲＳＥＬ［３：０］、信号ＧＷＳＥＬ［１５：０］に従い、動作する。なお、１つの回路１４７には、４ビットの信号ＳＥＮ［３：０］のうち、何れか１ビットの信号が入力される。複数のビットを有する他の信号（ＳＥＰ［３：０］等）についても同様である。
ビット線ドライバ回路１４２によって、データＤＩＮ［３１：０］がメモリセルアレイ１２０に書き込まれ、データＤＯＵＴ［３１：０］がメモリセルアレイ１２０から読み出される。１つの回路１４７は、３２ビットのデータＤＩＮ［３１：０］のうち、何れか１ビットのデータをメモリセルアレイ１２０に書き込み、３２ビットのデータＤＯＵＴ［３１：０］のうち、何れか１ビットのデータをメモリセルアレイ１２０から読み出す機能を有する。なお、データＤＩＮ［３１：０］およびデータＤＯＵＴ［３１：０］は内部信号であり、それぞれ、データ信号ＷＤＡＴＡおよびデータ信号ＲＤＡＴＡに対応する。
トランジスタＭ２１は、プリチャージ回路１４３を構成する。トランジスタＭ２１によって、ビット線ｒｂｌは、電位Ｖｄｄにプリチャージされる。信号ＰＲＥはプリチャージ信号であり、信号ＰＲＥによって、トランジスタＭ２１の導通状態が制御される。
センスアンプ３１は、センスアンプ回路１４４を構成する。センスアンプ３１は、読み出し動作時には、ビット線ｒｂｌに入力されたデータのハイレベルまたはローレベルを判定する。また、センスアンプ３１は、書き込み動作時には、書き込みドライバ回路１４６から入力されたデータＤＩＮを一時的に保持するラッチ回路として機能する。
図４に示すセンスアンプ３１は、ラッチ型センスアンプである。センスアンプ３１は、２個のインバータ回路を有し、一方のインバータ回路の入力ノードが他方のインバータ回路の出力ノードと接続される。一方のインバータ回路の入力ノードをノードＮＳ、出力ノードをノードＮＳＢとすると、ノードＮＳおよびノードＮＳＢにおいて相補データが保持される。
信号ＳＥＮおよび信号ＳＥＰは、センスアンプ３１を活性化するためのセンスアンプイネーブル信号であり、レファレンス電位Ｖｒｅｆは、読み出し判定電位である。センスアンプ３１は、レファレンス電位Ｖｒｅｆを基準に、活性化された時点のノードＮＳＢの電位が、ハイレベルであるか、ローレベルであるかを判定する。
ＡＮＤ回路３２は、ノードＮＳと、ビット線ｗｂｌとの導通状態を制御する。また、アナログスイッチ３３は、ノードＮＳＢと、ビット線ｒｂｌとの導通状態を制御し、アナログスイッチ３４は、ノードＮＳと、レファレンス電位Ｖｒｅｆを供給する配線との導通状態を制御する。
信号ＷＳＥＬは、書き込み選択信号であり、ＡＮＤ回路３２を制御する。信号ＲＳＥＬ［３：０］は、読み出し選択信号であり、アナログスイッチ３３およびアナログスイッチ３４を制御する。
トランジスタＭ２２およびトランジスタＭ２３は、出力ＭＵＸ回路１４５を構成する。信号ＧＲＳＥＬ［３：０］は、グローバル読み出し選択信号であり、出力ＭＵＸ回路１４５を制御する。出力ＭＵＸ回路１４５は、１２８本のビット線ｒｂｌから、データを読み出す３２本のビット線ｒｂｌを選択する機能を有する。出力ＭＵＸ回路１４５は、１２８入力３２出力のマルチプレクサとして機能する。出力ＭＵＸ回路１４５は、センスアンプ回路１４４から、データＤＯＵＴ［３１：０］を読み出し、演算回路１５０に出力する。
なお、出力ＭＵＸ回路１４５がデータを読み出すビット線ｒｂｌの本数は、３２本に限定されない。例えば、１６本であってもよいし、６４本であってもよい。また、ビット線ドライバ回路１４２が出力ＭＵＸ回路１４５を有さない構成としてもよい。その場合、１２８本のビット線ｒｂｌから読み出されたデータが、センスアンプ回路１４４から演算回路１５０に出力される。出力ＭＵＸ回路１４５がデータを読み出すビット線ｒｂｌの本数、または出力ＭＵＸ回路１４５の有無は、後述する演算回路１５０の構成、ビット線プロセッサ１５１が処理できる信号のビット数、またはデータ信号ＲＤＡＴＡのビット数等に応じて調整することができる。
トランジスタＭ２４乃至トランジスタＭ２６は、書き込みドライバ回路１４６を構成する。信号ＧＷＳＥＬ［１５：０］は、グローバル書き込み選択信号であり、書き込みドライバ回路１４６を制御する。書き込みドライバ回路１４６は、データＤＩＮ［３１：０］をセンスアンプ回路１４４に書き込む機能を有する。
書き込みドライバ回路１４６は、データＤＩＮ［３１：０］を書き込む列を選択する機能を有する。書き込みドライバ回路１４６は、信号ＧＷＳＥＬ［１５：０］に従い、バイト単位、ハーフワード単位、または１ワード単位のデータ書き込みを行う。
回路１４７は、４列ごとに、データＤＩＮ［ｋ］（ｋは０以上３１以下の整数）と電気的に接続される。また、回路１４７は、４列ごとに、データＤＯＵＴ［ｋ］と電気的に接続される。
＜メモリセルの動作例＞
図５は、メモリセル１２１の動作例を説明するタイミングチャートである。図５では、メモリセル１２１の書き込み動作および読み出し動作における、ワード線ｗｗｌ、ワード線ｒｗｌ、ビット線ｗｂｌ、およびビット線ｒｂｌの電位関係について説明する。
図５において、期間Ｔｗｒｉｔｅは、書き込み動作を行う期間であり、期間Ｔｒｅａｄは、読み出し動作を行う期間である。また、ワード線ｒｗｌ、ビット線ｗｂｌ、およびビット線ｒｂｌのハイレベルは電位Ｖｄｄであり、ローレベルは電位Ｖｓｓである。ワード線ｗｗｌのハイレベルは電位Ｖｄｈであり、ワード線ｗｗｌのローレベルは電位Ｖｓｓである。
期間Ｔｗｒｉｔｅにおいて、ビット線ｗｂｌには、書き込むデータに対応する電位Ｖｄａｔａが印加される。ビット線ｗｂｌに書き込むデータに対応する電位Ｖｄａｔａが印加された状態で、データを書き込むメモリセル１２１が配置されている行のワード線ｗｗｌに電位Ｖｄｈが印加されると、トランジスタＭ１１が導通状態となり、書き込むデータに対応する電位ＶｄａｔａがノードＮ１１に書き込まれる。
また、期間Ｔｗｒｉｔｅにおいて、ビット線ｒｂｌおよびワード線ｒｗｌには、電位Ｖｄｄが印加される。
期間Ｔｒｅａｄにおいて、ビット線ｒｂｌには、電位Ｖｄｄがプリチャージされている。ビット線ｒｂｌがフローティングの状態で、データを読み出すメモリセル１２１が配置されている行のワード線ｒｗｌに電位Ｖｓｓが印加されると、ノードＮ１１に書き込まれたデータがハイレベルの場合、トランジスタＭ１２が導通状態となり、ビット線ｒｂｌの電位が下がり始める。ビット線ｒｂｌの電位がΔＶ１下がり、レファレンス電位Ｖｒｅｆより低くなると、センスアンプ３１は、ビット線ｒｂｌはローレベルであると判定する。
また、ビット線ｒｂｌがフローティングの状態で、データを読み出すメモリセル１２１が配置されている行のワード線ｒｗｌに電位Ｖｓｓが印加されても、ノードＮ１１に書き込まれたデータがローレベルの場合、トランジスタＭ１２が導通状態とならないため、ビット線ｒｂｌの電位は変化しない。この場合、センスアンプ３１は、ビット線ｒｂｌはハイレベルであると判定する。
期間Ｔｒｅａｄにおいて、ビット線ｗｂｌおよびワード線ｗｗｌには、電位Ｖｓｓが印加される。
＜ニューラルネットワーク＞
次に、パターン認識などに用いられる階層型ニューラルネットワークを例に挙げ、階層型ニューラルネットワークと積和演算の関係について説明する。図６は、階層型ニューラルネットワークの構成例を示す模式図である。
図６において各層のニューロンは丸で示され、図６に示す階層型ニューラルネットワークは、入力層としての機能を有する第（ｌ－１）層と、中間層（隠れ層）としての機能を有する第ｌ層と、出力層としての機能を有する第（ｌ＋１）層の３層に分けられたニューロン（形式ニューロン）を有する（ｌは２以上の整数）。
そして、第（ｌ－１）層はＰ個（Ｐは２以上の整数）のニューロンを有し、第ｌ層はＱ個（Ｑは２以上の整数）のニューロンを有し、第（ｌ＋１）層はＲ個（Ｒは２以上の整数）のニューロンを有する。なお、図６では、第（ｌ－１）層が有するニューロンのうち５つのニューロンを図示し、第ｌ層が有するニューロンのうち４つのニューロンを図示し、第（ｌ＋１）層が有するニューロンのうち３つのニューロンを図示している。
図６では、中間層が一層で構成されている階層型ニューラルネットワークの構成例を示しているが、中間層が複数の層で構成されていても良い。例えば、Ｌ層（Ｌは３以上の整数）で構成される階層型ニューラルネットワークの場合、第１層が入力層に相当し、第２層乃至第（Ｌ－１）層が中間層に相当し、第Ｌ層が出力層に相当する。
図６において、第（ｌ－１）層の第ｐニューロン（ｐは１以上Ｐ以下の整数）の出力ａｐ （ｌ－１）が、第ｌ層の第ｑニューロン（ｑは１以上Ｑ以下の整数）に入力され、第ｑニューロンの出力ａｑ （ｌ）が、第（ｌ＋１）層の第ｒニューロン（ｒは１以上Ｒ以下の整数）に入力されるものとし、第ｒニューロンの出力をａｒ （ｌ＋１）とする。また、第ｌ層の第ｑニューロンの重み係数をｗｑｐ （ｌ）、第（ｌ＋１）層の第ｒニューロンの重み係数をｗｒｑ （ｌ＋１）とする。
すると、第ｌ層の第ｑニューロンへの入力の総和（ネット値）は、以下の式ａ１で表される。
ｕｑ （ｌ）＝Σｐ ｗｑｐ （ｌ）・ａｐ （ｌ－１） （ａ１）
式ａ１の演算処理は、積和演算である。
また、第ｌ層の第ｑニューロンの出力ａｑ （ｌ）は、以下の式ａ２で表される。
ａｑ （ｌ）＝ｆ（ｕｑ （ｌ）） （ａ２）
ここで、ｆはニューロンの出力関数である。ニューロンの出力関数ｆとして、ステップ関数、線形ランプ関数、シグモイド関数などを用いることができる。
同様に、第（ｌ＋１）層の第ｒニューロンへの入力の総和（ネット値）は、以下の式ａ３で表される。
ｕｒ （ｌ＋１）＝Σｑ ｗｒｑ （ｌ＋１）・ａｑ （ｌ） （ａ３）
式ａ３の演算処理は、積和演算である。
また、第（ｌ＋１）層の第ｒニューロンの出力ａｒ （ｌ＋１）は、以下の式ａ４で表される。
ａｒ （ｌ＋１）＝ｆ（ｕｒ （ｌ＋１）） （ａ４）
上記の構成により、第ｒニューロンの出力ａｒ （ｌ＋１）を得ることができる。
ここで、式ａ１の演算処理に着目し、式ａ１から階層型ニューラルネットワークの層を表す（ｌ－１）、ｌをとり、ｗｑｐをＷ［ｑ，ｐ］で表し、ａｐをＡ［ｐ］で表し、ｕｑをＵ［ｑ］で表すと、式ａ１は以下の式ａ５で表される。
Ｕ［ｑ］＝Σｐ｛Ｗ［ｑ，ｐ］×Ａ［ｐ］｝ （ａ５）
式ａ５は、Ｕ［ｑ］＝Ｗ［ｑ，１］×Ａ［１］＋Ｗ［ｑ，２］×Ａ［２］＋（途中省略）＋Ｗ［ｑ，Ｐ］×Ａ［Ｐ］であり、Ｕ［１］乃至Ｕ［Ｑ］を求める（ｑを１からＱについて計算する）必要がある。
＜演算回路の構成例＞
演算回路１５０は、４個のビット線プロセッサ１５１を有し、式ａ５の積和演算を行う機能を有する。図７は、ビット線プロセッサ１５１の構成例を示す回路図である。
図７に示すビット線プロセッサ１５１は、Ｂｉｎａｒｙ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ（ＢＮＮ）のアーキテクチャに基づく演算処理を行うための回路である。ＢＮＮは、人工知能を実現するために必要な、膨大な計算量とパラメータ数を低減するためのアーキテクチャであり、回路規模縮小および低消費電力化に対して有効である。例えば、ＢＮＮでは、もともと３２ビットもしくは１６ビット精度で表現されたデータを、２値に圧縮することで、計算量とパラメータ数を大幅に削減できる。
図７に示すビット線プロセッサ１５１は、８ビットの信号（Ａ［０］乃至Ａ［７］、Ｗ［０］乃至Ｗ［７］）に対して積和演算を行い、１ビットの出力信号Ｑ、１１ビットの出力信号（ａｃｃｏｕｔ［１０：０］）を出力する構成を一例として示している。なお、信号Ａ［０］乃至Ａ［７］は、ニューラルネットワークの各層に入力されるデータであり、半導体装置１００の外部から供給される（図２、参照）。信号Ｗ［０］乃至Ｗ［７］は重み係数であり、ビット線ドライバ回路１４２から供給される。
なお、ビット線ドライバ回路１４２は、出力ＭＵＸ回路１４５を介して、３２ビットのデータＤＯＵＴ［３１：０］を演算回路１５０に出力する。演算回路１５０は４個のビット線プロセッサ１５１を有し、３２ビットのデータＤＯＵＴ［３１：０］は、ビット線プロセッサ１５１のそれぞれに、８ビットの信号Ｗ［０］乃至Ｗ［７］として入力される。
ビット線プロセッサ１５１は、ビット積和演算器４２、アキュムレータ４３、およびラッチ回路４４を有する。
図７において、ビット積和演算器４２は、８ビットの信号（Ａ［０］乃至Ａ［７］、Ｗ［０］乃至Ｗ［７］）が入力される積算器および当該積算器で得られた値が入力される加算器を有する。図７に示すように、８並列で演算される１ビットの信号の積をＷＡ０乃至ＷＡ７、さらにその和をＷＡ１０、ＷＡ３２、ＷＡ５４、ＷＡ７６、さらにその和をＷＡ３２１０、ＷＡ７６５４として図示している。
図７において、加算器として機能するアキュムレータ４３は、ビット積和演算器４２の信号とラッチ回路４４の出力信号との和をラッチ回路４４に出力する。なお、アキュムレータ４３は、制御信号ＴｘＤ＿ＥＮに応じて加算器に入力する信号が切り替えられる。制御信号ＴｘＤ＿ＥＮが０（ＴｘＤ＿ＥＮ＝０）で、ビット積和演算器４２の信号とラッチ回路４４の出力信号との和をラッチ回路４４に出力する。制御信号ＴｘＤ＿ＥＮが１（ＴｘＤ＿ＥＮ＝１）で、ロジック回路４７の信号（１１ｂｉｔ ｓｅｌｅｃｔｏｒ）とラッチ回路４４の出力信号との和をラッチ回路４４に出力する。
なお、ＡＮＤ回路で構成されるロジック回路４７は、信号Ａ［０］乃至Ａ［７］と信号Ｗ［０］乃至Ｗ［７］の積和演算が完了した後、バッチノーマライゼーションのためのデータ、具体的には切り替え信号（ｔｈ ｓｅｌｅｃｔ［１０：０］）で切り替えながら、信号Ｗ［７］を足し合わせる。ここで、バッチノーマライゼーションとは、ニューラルネットワークにおける各層の出力データの分布が一定に収まるように調整するための動作である。また、バッチノーマライゼーションのためのデータは、例えば信号Ｗ［７］以外の信号Ｗ［０］乃至Ｗ［６］からも同時に読み出して選択する構成としてもよい。
ラッチ回路４４は、アキュムレータ４３の出力信号（ａｃｃｏｕｔ［１０：０］）を保持する。バッチノーマライゼーションによって次のニューラルネットワークにおける層（ＮＮ層）に渡す２値データはラッチ回路４４が保持する積和演算結果の最上位ビットとなる。出力信号（ａｃｃｏｕｔ［１０：０］）において、最上位のビットの信号（ａｃｃｏｕｔ１０）は、２の補数で演算されたラッチデータの符号を表し、そのプラスデータを１、マイナスデータを０として次のＮＮ層に渡すため、符号化回路として機能するインバータ回路４６で反転され、出力信号Ｑとして出力される。
なお、図７に示すビット線プロセッサ１５１は、８ビットの信号（Ａ［０］乃至Ａ［７］、Ｗ［０］乃至Ｗ［７］）に対する積和演算を１クロックで行うことができる。ビット線プロセッサ１５１は、積和演算を並列に行うことで、積和演算の効率を上げることができる。さらに、信号Ｗ［０］乃至信号Ｗ［７］は、同じ行のメモリセル１２１に保持されていることが好ましい。信号Ｗ［０］乃至信号Ｗ［７］が同じ行のメモリセル１２１に保持されていることで、信号Ｗ［０］乃至信号Ｗ［７］をビット線ドライバ回路１４２から同時に供給することができる。
例えば、回路１４７が４列ごとにデータＤＯＵＴ［ｋ］と電気的に接続されるため、信号Ｗ［０］はメモリセル１２１［１，１］、信号Ｗ［１］はメモリセル１２１［１，５］、信号Ｗ［２］はメモリセル１２１［１，９］、信号Ｗ［３］はメモリセル１２１［１，１３］、信号Ｗ［４］はメモリセル１２１［１，１７］、信号Ｗ［５］はメモリセル１２１［１，２１］、信号Ｗ［６］はメモリセル１２１［１，２５］、信号Ｗ［７］はメモリセル１２１［１，２９］に保持されていることが好ましい。ワード線ｒｗｌ（１）を一回選択することで、信号Ｗ［０］乃至信号Ｗ［７］をビット線ドライバ回路１４２から供給することができる。
また、ビット線プロセッサ１５１が、８ビットの信号（Ａ［０］乃至Ａ［７］、Ｗ［０］乃至Ｗ［７］）に対する積和演算を１クロックで行うことができるため、式ａ５で表される計算は、ｑの値１つに対して、Ｐ／８クロックで行うことができる。もしくは、演算回路１５０は４個のビット線プロセッサ１５１を有するため、４個のビット線プロセッサ１５１に異なるｑの値に対する信号Ｗ［０］乃至信号Ｗ［７］を与えることで、ｑの値４つに対する並列演算を行うことができる。
例えば、信号Ｗ［０］乃至信号Ｗ［７］として、１つ目のビット線プロセッサ１５１にはＷ［１，１］乃至Ｗ［１，７］を、２つ目のビット線プロセッサ１５１にはＷ［２，１］乃至Ｗ［２，７］を、３つ目のビット線プロセッサ１５１にはＷ［３，１］乃至Ｗ［３，７］を、４つ目のビット線プロセッサ１５１にはＷ［４，１］乃至Ｗ［４，７］を与えることで、式ａ５で表される計算をｑの値が１から４に対して並列に行うことができる。
また、本実施の形態では、演算回路１５０が４個のビット線プロセッサ１５１を有し、ビット線ドライバ回路１４２は３２ビットのデータＤＯＵＴ［３１：０］を演算回路１５０に出力する構成例を示したが、この限りではない。例えば、演算回路１５０が１６個のビット線プロセッサ１５１を有し、ビット線ドライバ回路１４２は出力ＭＵＸ回路１４５を介さず、センスアンプ回路１４４から１２８ビットのデータＤＯＵＴ［１２７：０］を演算回路１５０に出力する構成としてもよい。演算回路１５０が有するビット線プロセッサ１５１の個数を増やすことで、積和演算を行う並列度を上げることができる。
または、ビット線プロセッサ１５１を、３２ビットの信号（Ａ［０］乃至Ａ［３１］、Ｗ［０］乃至Ｗ［３１］）に対して積和演算を行うことができる構成としてもよい。その場合、演算回路１５０が１個のビット線プロセッサ１５１を有し、ビット線ドライバ回路１４２は３２ビットのデータＤＯＵＴ［３１：０］を演算回路１５０に出力する構成、または、演算回路１５０が４個のビット線プロセッサ１５１を有し、ビット線ドライバ回路１４２は１２８ビットのデータＤＯＵＴ［１２７：０］を演算回路１５０に出力する構成等とすることができる。ビット線プロセッサ１５１が積和演算を行うことができるビット数を増やすことで、積和演算を行う並列度を上げることができる。
＜半導体装置＞
本発明の一形態に係わる半導体装置は、例えば、８ビットの重み係数を同じ行のメモリセル１２１に保持し、重み係数をビット線ドライバ回路１４２から同時にビット線プロセッサ１５１に供給することができる。ビット線プロセッサ１５１は、積和演算を並列に行う機能を有し、半導体装置１００は積和演算を行った結果を、別の半導体装置（演算装置等）に出力することができる。
半導体装置１００は、重み係数の読み出しとビット線プロセッサ１５１への供給、および積和演算を効率よく行うことができる。また、半導体装置１００から別の半導体装置へのデータ転送は、積和演算を行った結果を出力することができるため、転送されるデータ量を削減することができる。そのため、半導体装置１００を用いることで、演算装置とメモリ間のデータ転送に要するエネルギーを削減することができる。半導体装置１００は、人工知能の計算に用いられる大量のデータを効率よく扱うことができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置１００を構成する、トランジスタの構成例について説明する。本実施の形態では、単結晶シリコン基板に形成されたＳｉトランジスタを有する層の上方に、ＯＳトランジスタを有する層が積層して設けられた構造を有する。
＜半導体装置の構成例＞
図８に示す半導体装置は、トランジスタ３００、トランジスタ５００、および容量素子６００を有する。図９Ａはトランジスタ５００のチャネル長方向の断面図であり、図９Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図９Ｃはトランジスタ３００のチャネル幅方向の断面図である。
トランジスタ５００は、例えば、上記実施の形態に示したトランジスタＭ１１に相当し、トランジスタ５００は第１のゲート（トップゲート、フロントゲート、または単に、ゲート、ともいう）に加えて、第２のゲート（ボトムゲート、バックゲート、ともいう）を有する。また、トランジスタ３００は、ＡＮＤ回路３２を構成するＳｉトランジスタに相当し、容量素子６００は、例えば、容量素子Ｃ１１に相当する。
トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が非常に小さい特性を有するため、上記実施の形態では、これをトランジスタＭ１１に用いることにより、半導体装置１００は、メモリセル１２１に書き込んだデータを長時間保持することができる。
図８に示すように、本実施の形態で説明する半導体装置において、トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００は、トランジスタ３００およびトランジスタ５００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
トランジスタ３００は、図９Ｃに示すように、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、トランジスタのＶｔｈを調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層して用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図８に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ））法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析）法などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子６００、またはトランジスタ５００と接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図８において、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図８において、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグまたは配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図８において、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグまたは配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図８において、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグまたは配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０、および絶縁体５１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、および絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、および絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、および絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６には、導電体５１８、およびトランジスタ５００を構成する導電体（導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体５１０、および絶縁体５１４と接する領域の導電体５１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ５００が設けられている。
図９Ａ、図９Ｂに示すように、トランジスタ５００は、絶縁体５１４および絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６と導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に、互いに離して配置された導電体５４２ａ、および導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の中に配置された導電体５６０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、絶縁体５５０と、の間に配置された酸化物５３０ｃと、を有する。
また、図９Ａ、図９Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、図９Ａ、図９Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図９Ａ、図９Ｂに示すように、絶縁体５８０、導電体５６０、および絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃをまとめて酸化物５３０という場合がある。また、導電体５４２ａおよび導電体５４２ｂをまとめて導電体５４２という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図８、及び図９Ａ、図９Ｂに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体５６０は、第１のゲート電極として機能する場合がある。また、導電体５０３は、第２のゲート電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５００のＶｔｈを制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界とがつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、本明細書等において、Ｓ－ｃｈａｎｎｅｌ構造は、ソース電極およびドレイン電極として機能する導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面及び周辺が、チャネル形成領域と同じくＩ型であるといった特徴を有する。また、導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面及び周辺は、絶縁体５４４と接しているため、チャネル形成領域と同様にＩ型となりうる。なお、本明細書等において、Ｉ型とは後述する、高純度真性と同様として扱うことができる。また、本明細書等で開示するＳ－ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造及びプレーナ型構造とは異なる。Ｓ－ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。
絶縁体５２０、絶縁体５２２、絶縁体５２４、および絶縁体５５０は、ゲート絶縁膜としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などを含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
なお、絶縁体５２０、絶縁体５２２、および絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物５３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
なお、酸化物半導体として機能する金属酸化物の形成は、スパッタリング法で行なってもよいし、原子層堆積（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法で行なってもよいし、また有機金属化学気相成長（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法などの化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法で行なってもよい。酸化物半導体として機能する金属酸化物については、他の実施の形態で説明する。
また、トランジスタ５００には、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア密度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア密度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア密度を用いる場合がある。つまり、本明細書等に記載の「キャリア密度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、酸化物５３０に金属酸化物を用いる場合、チャネル形成領域の金属酸化物のキャリア密度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア密度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
また、酸化物５３０に金属酸化物を用いる場合、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２へ拡散し、導電体５４２が酸化する場合がある。導電体５４２が酸化することで、導電体５４２の導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２へ拡散することを、導電体５４２が酸化物５３０中の酸素を吸収する、と言い換えることができる。
また、酸化物５３０中の酸素が導電体５４２（導電体５４２ａ、および導電体５４２ｂ）へ拡散することで、導電体５４２ａと酸化物５３０ｂとの間、および、導電体５４２ｂと酸化物５３０ｂとの間に異層が形成される場合がある。当該異層は、導電体５４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体５４２と、当該異層と、酸化物５３０ｂとの３層構造は、金属－絶縁体－半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
なお、上記異層は、導電体５４２と酸化物５３０ｂとの間に形成されることに限られず、例えば、異層が、導電体５４２と酸化物５３０ｃとの間に形成される場合や、導電体５４２と酸化物５３０ｂとの間、および導電体５４２と酸化物５３０ｃとの間に形成される場合がある。
また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
その他、酸化物５３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物５３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料などともいう）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合やイオン結合によって形成される層が、ファンデルワールス力のような、共有結合やイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。
酸化物５３０として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物５３０として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
また、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２（導電体５４２ａ、および導電体５４２ｂ）が設けられる。導電体５４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
また、図９Ａに示すように、酸化物５３０の、導電体５４２との界面とその近傍には、低抵抗領域として、領域５４３（領域５４３ａ、および領域５４３ｂ）が形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２を設けることで、領域５４３の酸素濃度が低減する場合がある。また、領域５４３に導電体５４２に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３のキャリア密度が増加し、領域５４３は、低抵抗領域となる。
絶縁体５４４は、導電体５４２を覆うように設けられ、導電体５４２の酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２が耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５５０は、ゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面および側面）に接して配置することが好ましい。絶縁体５５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
第１のゲート電極として機能する導電体５６０は、図９Ａ、図９Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
また、加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａおよび導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、後述する導電体５４６および導電体５４８と同様の構成である。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、および絶縁体５８６には、導電体５４６、および導電体５４８等が埋め込まれている。
導電体５４６、および導電体５４８は、容量素子６００、トランジスタ５００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５４６、および導電体５４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
また、導電体５４６、および導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、または配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、および導電体６１０は、同時に形成することができる。
導電体６１２、および導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図８では、導電体６１２、および導電体６１０は単層構造として示しているが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６２０、および絶縁体６３０上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
本構造を用いることで、ＯＳトランジスタを有する半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。または、オン電流が大きいＯＳトランジスタを提供することができる。または、オフ電流が小さいＯＳトランジスタを提供することができる。または、データを長時間保持することができる半導体装置を提供することができる。または、ＯＳトランジスタを有する半導体装置において、微細化または高集積化を図ることができる。
＜トランジスタの構造例＞
なお、本実施の形態に示す半導体装置のトランジスタ５００は、上記の構造に限られるものではない。以下、トランジスタ５００に用いることができる構造例について説明する。
＜トランジスタの構造例１＞
図１０Ａ、図１０Ｂおよび図１０Ｃを用いてトランジスタ５１０Ａの構造例を説明する。図１０Ａはトランジスタ５１０Ａの上面図である。図１０Ｂは、図１０Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１０Ｃは、図１０Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１０Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１０Ａ、図１０Ｂおよび図１０Ｃでは、トランジスタ５１０Ａと、層間膜として機能する絶縁体５１１、絶縁体５１２、絶縁体５１４、絶縁体５１６、絶縁体５８０、絶縁体５８２、および絶縁体５８４を示している。また、トランジスタ５１０Ａと電気的に接続し、コンタクトプラグとして機能する導電体５４６（導電体５４６ａ、および導電体５４６ｂ）と、配線として機能する導電体５０３と、を示している。
トランジスタ５１０Ａは、第１のゲート電極として機能する導電体５６０（導電体５６０ａ、および導電体５６０ｂ）と、第２のゲート電極として機能する導電体５０５（導電体５０５ａ、および導電体５０５ｂ）と、第１のゲート絶縁膜として機能する絶縁体５５０と、第２のゲート絶縁膜として機能する絶縁体５２１、絶縁体５２２、および絶縁体５２４と、チャネルが形成される領域を有する酸化物５３０（酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃ）と、ソースまたはドレインの一方として機能する導電体５４２ａと、ソースまたはドレインの他方として機能する導電体５４２ｂと、絶縁体５７４とを有する。
また、図１０Ｂに示すように、トランジスタ５１０Ａでは、酸化物５３０ｃ、絶縁体５５０、および導電体５６０が、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して配置される。また、酸化物５３０ｃ、絶縁体５５０、および導電体５６０は、導電体５４２ａ、および導電体５４２ｂとの間に配置される。
絶縁体５１１、および絶縁体５１２は、層間膜として機能する。
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
例えば、絶縁体５１１は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体５１１は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。また、例えば、絶縁体５１１として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体５１１よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。
例えば、絶縁体５１２は、絶縁体５１１よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
導電体５０３は、絶縁体５１２に埋め込まれるように形成される。ここで、導電体５０３の上面の高さと、絶縁体５１２の上面の高さは同程度にできる。なお導電体５０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３を２層以上の多層膜構造としてもよい。なお、導電体５０３は、タングステン、銅、またはアルミニウムを主成分とする導電性が高い導電性材料を用いることが好ましい。
トランジスタ５１０Ａにおいて、導電体５６０は、第１のゲート電極として機能する場合がある。また、導電体５０５は、第２のゲート電極として機能する場合がある。その場合、導電体５０５に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５１０Ａのしきい値電圧を制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ５１０Ａのしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０５に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、例えば、導電体５０５と、導電体５６０とを重畳して設けることで、導電体５６０、および導電体５０５に電位を印加した場合、導電体５６０から生じる電界と、導電体５０５から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。すなわち、先に記載のトランジスタ５００と同様に、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造である。
絶縁体５１４、および絶縁体５１６は、絶縁体５１１または絶縁体５１２と同様に、層間膜として機能する。例えば、絶縁体５１４は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体５１４よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。また、例えば、絶縁体５１６は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
第２のゲートとして機能する導電体５０５は、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０５ａが形成され、さらに内側に導電体５０５ｂが形成されている。ここで、導電体５０５ａおよび導電体５０５ｂの上面の高さと、絶縁体５１６の上面の高さは同程度にできる。なお、トランジスタ５１０Ａでは、導電体５０５ａおよび導電体５０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体５０５ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。なお、本明細書等において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一つ、または、すべての拡散を抑制する機能とする。
例えば、導電体５０５ａが酸素の拡散を抑制する機能を持つことにより、導電体５０５ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０５が配線の機能を兼ねる場合、導電体５０５ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０３は、必ずしも設けなくともよい。なお、導電体５０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５２１、絶縁体５２２、および絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
また、絶縁体５２２は、バリア性を有することが好ましい。絶縁体５２２がバリア性を有することで、トランジスタ５１０Ａの周辺部からトランジスタ５１０Ａへの水素等の不純物の混入を抑制する層として機能する。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、アルミニウムおよびハフニウムを含む酸化窒化物、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などを含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
また、絶縁体５２１は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２１を得ることができる。
なお、図１０Ｂ、図１０Ｃには、第２のゲート絶縁膜として、３層の積層構造を示したが、２層以下、または４層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
チャネル形成領域として機能する領域を有する酸化物５３０は、酸化物５３０ａと、酸化物５３０ａ上の酸化物５３０ｂと、酸化物５３０ｂ上の酸化物５３０ｃと、を有する。酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。酸化物５３０として、上述した金属酸化物の一種である酸化物半導体を用いることができる。
なお、酸化物５３０ｃは、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して設けられることが好ましい。絶縁体５７４がバリア性を有する場合、絶縁体５８０からの不純物が酸化物５３０へと拡散することを抑制することができる。
導電体５４２は、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体５４２ａと、導電体５４２ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
また、図１０Ｂでは単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、導電体５４２上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体５７４を成膜する際に、導電体５４２が酸化することを抑制することができる。
バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
バリア層を有することで、導電体５４２の材料選択の幅を広げることができる。例えば、導電体５４２に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、絶縁体５８０に設けられた開口部内に、酸化物５３０ｃ、および絶縁体５７４を介して設けられることが好ましい。
トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０として用いることができる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０は、配線として機能するため、導電体５６０ｂに導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５８０と、トランジスタ５１０Ａとの間に絶縁体５７４を配置する。絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
絶縁体５８０、絶縁体５８２、および絶縁体５８４は、層間膜として機能する。
絶縁体５８２は、絶縁体５１４と同様に、水または水素などの不純物が、外部からトランジスタ５１０Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
また、絶縁体５８０、および絶縁体５８４は、絶縁体５１６と同様に、絶縁体５８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、トランジスタ５１０Ａは、絶縁体５８０、絶縁体５８２、および絶縁体５８４に埋め込まれた導電体５４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。
また、導電体５４６の材料としては、導電体５０５と同様に、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
例えば、導電体５４６として、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
上記構造を有することで、オン電流が大きいＯＳトランジスタを提供することができる。または、オフ電流が小さいＯＳトランジスタを提供することができる。または、ＯＳトランジスタを有する半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。
＜トランジスタの構造例２＞
図１１Ａ、図１１Ｂおよび図１１Ｃを用いてトランジスタ５１０Ｂの構造例を説明する。図１１Ａはトランジスタ５１０Ｂの上面図である。図１１Ｂは、図１１Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１１Ｃは、図１１Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１１Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｂはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
トランジスタ５１０Ｂは、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と、酸化物５３０ｃ、絶縁体５５０、および導電体５６０とが重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
また、導電体５６０の上面および側面、絶縁体５５０の側面、および酸化物５３０ｃの側面を覆うように、絶縁体５７４を設けることが好ましい。なお、絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体５７４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物がトランジスタ５１０Ｂへ拡散することを抑制することができる。
また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、および絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
また、バリア性を有する絶縁体５７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体５４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
＜トランジスタの構造例３＞
図１２Ａ、図１２Ｂおよび図１２Ｃを用いてトランジスタ５１０Ｃの構造例を説明する。図１２Ａはトランジスタ５１０Ｃの上面図である。図１２Ｂは、図１２Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１２Ｃは、図１２Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１２Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｃはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
図１２Ａ、図１２Ｂおよび図１２Ｃに示すトランジスタ５１０Ｃは、導電体５４２ａと酸化物５３０ｂの間に導電体５４７ａが配置され、導電体５４２ｂと酸化物５３０ｂの間に導電体５４７ｂが配置されている。ここで、導電体５４２ａ（導電体５４２ｂ）は、導電体５４７ａ（導電体５４７ｂ）の上面および導電体５６０側の側面を越えて延在し、酸化物５３０ｂの上面に接する領域を有する。ここで、導電体５４７は、導電体５４２に用いることができる導電体を用いればよい。さらに、導電体５４７の膜厚は、少なくとも導電体５４２より厚いことが好ましい。
図１２Ａ、図１２Ｂおよび図１２Ｃに示すトランジスタ５１０Ｃは、上記のような構成を有することにより、トランジスタ５１０Ａよりも、導電体５４２を導電体５６０に近づけることができる。または、導電体５４２ａの端部および導電体５４２ｂの端部と、導電体５６０を重ねることができる。これにより、トランジスタ５１０Ｃの実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
また、導電体５４７ａ（導電体５４７ｂ）は、導電体５４２ａ（導電体５４２ｂ）と重畳して設けられることが好ましい。このような構成にすることで、導電体５４６ａ（導電体５４６ｂ）を埋め込む開口を形成するエッチングにおいて、導電体５４７ａ（導電体５４７ｂ）がストッパとして機能し、酸化物５３０ｂがオーバーエッチングされるのを防ぐことができる。
また、図１２Ａ、図１２Ｂおよび図１２Ｃに示すトランジスタ５１０Ｃは、絶縁体５４４の上に接して絶縁体５４５を配置する構成にしてもよい。絶縁体５４４としては、水または水素などの不純物や、過剰な酸素が、絶縁体５８０側からトランジスタ５１０Ｃに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体５４５としては、絶縁体５４４に用いることができる絶縁体を用いることができる。また、絶縁体５４４としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコンまたは窒化酸化シリコンなどの、窒化物絶縁体を用いてもよい。
また、図１２Ａ、図１２Ｂおよび図１２Ｃに示すトランジスタ５１０Ｃは、図１０Ａ、図１０Ｂおよび図１０Ｃに示すトランジスタ５１０Ａと異なり、導電体５０５を単層構造で設けてもよい。この場合、パターン形成された導電体５０５の上に絶縁体５１６となる絶縁膜を成膜し、当該絶縁膜の上部を、導電体５０５の上面が露出するまでＣＭＰ法などを用いて除去すればよい。ここで、導電体５０５の上面の平坦性を良好にすることが好ましい。例えば、導電体５０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体５０５の上に形成される、絶縁層の平坦性を良好にし、酸化物５３０ｂおよび酸化物５３０ｃの結晶性の向上を図ることができる。
＜トランジスタの構造例４＞
図１３Ａ、図１３Ｂおよび図１３Ｃを用いてトランジスタ５１０Ｄの構造例を説明する。図１３Ａはトランジスタ５１０Ｄの上面図である。図１３Ｂは、図１３Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１３Ｃは、図１３Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１３Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｄは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図１３Ａ、図１３Ｂおよび図１３Ｃでは、導電体５０３を設けずに、第２のゲートとしての機能を有する導電体５０５を配線としても機能させている。また、酸化物５３０ｃ上に絶縁体５５０を有し、絶縁体５５０上に金属酸化物５５２を有する。また、金属酸化物５５２上に導電体５６０を有し、導電体５６０上に絶縁体５７０を有する。また、絶縁体５７０上に絶縁体５７１を有する。
金属酸化物５５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体５５０と、導電体５６０との間に、酸素の拡散を抑制する金属酸化物５５２を設けることで、導電体５６０への酸素の拡散が抑制される。つまり、酸化物５３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体５６０の酸化を抑制することができる。
なお、金属酸化物５５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物５３０として用いることができる酸化物半導体を、金属酸化物５５２として用いることができる。その場合、導電体５６０をスパッタリング法で成膜することで、金属酸化物５５２の電気抵抗値を低下させて導電層とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、金属酸化物５５２は、ゲート絶縁膜の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物５５２は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減が可能となる。また、ゲート絶縁膜として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
トランジスタ５１０Ｄにおいて、金属酸化物５５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁膜の一部として機能する金属酸化物とを積層して設けてもよい。
金属酸化物５５２を有することで、ゲート電極として機能する場合は、導電体５６０からの電界の影響を弱めることなく、トランジスタ５１０Ｄのオン電流の向上を図ることができる。または、ゲート絶縁膜として機能する場合は、絶縁体５５０と、金属酸化物５５２との物理的な厚みにより、導電体５６０と、酸化物５３０との間の距離を保つことで、導電体５６０と酸化物５３０との間のリーク電流を抑制することができる。従って、絶縁体５５０、および金属酸化物５５２との積層構造を設けることで、導電体５６０と酸化物５３０との間の物理的な距離、および導電体５６０から酸化物５３０へかかる電界強度を、容易に適宜調整することができる。
具体的には、金属酸化物５５２として、酸化物５３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物５５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物５５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体５７０よりも上方からの酸素で導電体５６０が酸化するのを抑制することができる。また、絶縁体５７０よりも上方からの水または水素などの不純物が、導電体５６０および絶縁体５５０を介して、酸化物５３０に混入することを抑制することができる。
絶縁体５７１はハードマスクとして機能する。絶縁体５７１を設けることで、導電体５６０の加工の際、導電体５６０の側面が概略垂直、具体的には、導電体５６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
なお、絶縁体５７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体５７０は設けなくともよい。
絶縁体５７１をハードマスクとして用いて、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物５３０ｂ表面の一部を露出させることができる。
また、トランジスタ５１０Ｄは、露出した酸化物５３０ｂの一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。
領域５３１ａおよび領域５３１ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて、露出した酸化物５３０ｂ表面からリンまたはホウ素などの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
また、酸化物５３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物５３０ｂに拡散させて領域５３１ａおよび領域５３１ｂを形成することもできる。
酸化物５３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域５３１ａおよび領域５３１ｂを「不純物領域」または「低抵抗領域」という場合がある。
絶縁体５７１および／または導電体５６０をマスクとして用いることで、領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域５３１ａおよび／または領域５３１ｂと、導電体５６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域５３１ａまたは領域５３１ｂ）の間にオフセット領域が形成されない。領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体５７５の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体５７５も絶縁体５７１などと同様にマスクとして機能する。よって、酸化物５３０ｂの絶縁体５７５と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
また、トランジスタ５１０Ｄは、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの側面に絶縁体５７５を有する。絶縁体５７５は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体５７５に用いると、後の工程で絶縁体５７５中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体５７５は、酸素を拡散する機能を有することが好ましい。
また、トランジスタ５１０Ｄは、絶縁体５７５、酸化物５３０上に絶縁体５７４を有する。絶縁体５７４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁体５７４として、酸化アルミニウムを用いるとよい。
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁体５７４が酸化物５３０および絶縁体５７５から水素および水を吸収することで、酸化物５３０および絶縁体５７５の水素濃度を低減することができる。
＜トランジスタの構造例５＞
図１４Ａ、図１４Ｂおよび図１４Ｃを用いてトランジスタ５１０Ｅの構造例を説明する。図１４Ａはトランジスタ５１０Ｅの上面図である。図１４Ｂは、図１４Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１４Ｃは、図１４Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１４Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｅは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図１４Ａ、図１４Ｂおよび図１４Ｃでは、導電体５４２を設けずに、露出した酸化物５３０ｂの一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物５３０ｂと、絶縁体５７４の間に、絶縁体５７３を有する。
図１４Ｂに示す、領域５３１（領域５３１ａ、および領域５３１ｂ）は、酸化物５３０ｂに下記の元素が添加された領域である。領域５３１は、例えば、ダミーゲートを用いることで形成することができる。
具体的には、酸化物５３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物５３０ｂを低抵抗化する元素を添加するとよい。つまり、酸化物５３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域５３１が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
なお、酸化物５３０を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、ＳＩＭＳなどを用いて測定すればよい。
特に、ホウ素およびリンは、例えば、低温ポリシリコントランジスタの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
続いて、酸化物５３０ｂ、およびダミーゲート上に、絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を成膜してもよい。絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を積層して設けることで、領域５３１と、酸化物５３０ｃおよび絶縁体５５０とが重畳する領域を設けることができる。
具体的には、絶縁体５７４となる絶縁膜上に絶縁体５８０となる絶縁膜を設けた後、絶縁体５８０となる絶縁膜にＣＭＰ処理を行うことで、絶縁体５８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体５７３の一部も除去するとよい。従って、絶縁体５８０に設けられた開口部の側面には、絶縁体５７４、および絶縁体５７３が露出し、当該開口部の底面には、酸化物５３０ｂに設けられた領域５３１の一部が露出する。次に、当該開口部に酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜を順に成膜した後、絶縁体５８０が露出するまでＣＭＰ処理などにより、酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜の一部を除去することで、図１４Ａ、図１４Ｂおよび図１４Ｃに示すトランジスタを形成することができる。
なお、絶縁体５７３、および絶縁体５７４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
図１４Ａ、図１４Ｂおよび図１４Ｃに示すトランジスタは、既存の装置を転用することができ、さらに、導電体５４２を設けないため、コストの低減を図ることができる。
＜トランジスタの構造例６＞
図１５Ａ、図１５Ｂおよび図１５Ｃを用いてトランジスタ５１０Ｆの構造例を説明する。図１５Ａはトランジスタ５１０Ｆの上面図である。図１５Ｂは、図１５Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１５Ｃは、図１５Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１５Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｆはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
トランジスタ５１０Ａでは、絶縁体５７４の一部が絶縁体５８０に設けられた開口部内に設けられ、導電体５６０の側面を覆うように設けられている。一方で、トランジスタ５１０Ｆでは絶縁体５８０と絶縁体５７４の一部を除去して開口が形成されている。
また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、および絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
なお、酸化物５３０として酸化物半導体を用いる場合は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を用いることができる。
酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃは、結晶性を有することが好ましく、特に、ＣＡＡＣ－ＯＳを用いることが好ましい。ＣＡＡＣ－ＯＳ等の結晶性を有する酸化物は、不純物や欠陥（酸素欠損等）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物５３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物５３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ５１０Ｆは、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
なお、酸化物５３０ａおよび酸化物５３０ｃの一方または双方を省略してもよい。酸化物５３０を酸化物５３０ｂの単層としてもよい。酸化物５３０を、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの積層とする場合は、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。この場合、酸化物５３０ｃは、酸化物５３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、酸化物５３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、酸化物５３０ｃを積層構造としてもよい。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上のＧａ－Ｚｎ酸化物との積層構造、またはＩｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ－Ｇａ－Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、酸化物５３０ｃとして用いてもよい。
具体的には、酸化物５３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５１０Ｆは高いオン電流、および高い周波数特性を得ることができる。なお、酸化物５３０ｃを積層構造とした場合、上述の酸化物５３０ｂと、酸化物５３０ｃとの界面における欠陥準位密度を低くする効果に加え、酸化物５３０ｃが有する構成元素が、絶縁体５５０側に拡散するのを抑制することが期待される。より具体的には、酸化物５３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体５５０側に拡散しうるＩｎを抑制することができる。絶縁体５５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、酸化物５３０ｃを積層構造とすることで、信頼性の高い半導体装置を提供することが可能となる。
酸化物５３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０のチャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
＜トランジスタの構造例７＞
図１６Ａ、図１６Ｂを用いてトランジスタ５１０Ｇの構造例を説明する。トランジスタ５１０Ｇはトランジスタ５００の変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。なお、図１６Ａ、図１６Ｂに示す構成は、トランジスタ３００等、本発明の一形態の半導体装置が有する他のトランジスタにも適用することができる。
図１６Ａは、トランジスタ５１０Ｇのチャネル長方向の断面図であり、図１６Ｂは、トランジスタ５１０Ｇのチャネル幅方向の断面図である。図１６Ａ、図１６Ｂに示すトランジスタ５１０Ｇは、絶縁体４０２及び絶縁体４０４を有する点が、図９Ａ、図９Ｂに示すトランジスタ５００と異なる。また、導電体５４０ａの側面に接して絶縁体５５１が設けられ、導電体５４０ｂの側面に接して絶縁体５５１が設けられる点が、図９Ａ、図９Ｂに示すトランジスタ５００と異なる。さらに、絶縁体５２０を有さない点が、図９Ａ、図９Ｂに示すトランジスタ５００と異なる。
図１６Ａ、図１６Ｂに示すトランジスタ５１０Ｇは、絶縁体５１２上に絶縁体４０２が設けられる。また、絶縁体５７４上、及び絶縁体４０２上に絶縁体４０４が設けられる。
図１６Ａ、図１６Ｂに示すトランジスタ５１０Ｇでは、絶縁体５１４、絶縁体５１６、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、及び絶縁体５７４がパターニングされており、絶縁体４０４がこれらを覆う構造になっている。つまり、絶縁体４０４は、絶縁体５７４の上面、絶縁体５７４の側面、絶縁体５８０の側面、絶縁体５４４の側面、絶縁体５２４の側面、絶縁体５２２の側面、絶縁体５１６の側面、絶縁体５１４の側面、絶縁体４０２の上面とそれぞれ接する。これにより、酸化物５３０等は、絶縁体４０４と絶縁体４０２によって外部から隔離される。
絶縁体４０２及び絶縁体４０４は、水素（例えば、水素原子、水素分子などの少なくとも一つ）又は水分子の拡散を抑制する機能が高いことが好ましい。例えば、絶縁体４０２及び絶縁体４０４として、水素バリア性が高い材料である、窒化シリコン又は窒化酸化シリコンを用いることが好ましい。これにより、酸化物５３０に水素等が拡散することを抑制することができるので、トランジスタ５１０Ｇの特性が低下することを抑制することができる。よって、ＯＳトランジスタを有する半導体装置において、信頼性を高めることができる。
絶縁体５５１は、絶縁体５８１、絶縁体４０４、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に接して設けられる。絶縁体５５１は、水素又は水分子の拡散を抑制する機能を有することが好ましい。たとえば、絶縁体５５１として、水素バリア性が高い材料である、窒化シリコン、酸化アルミニウム、又は窒化酸化シリコン等の絶縁体を用いることが好ましい。特に、窒化シリコンは水素バリア性が高い材料であるので、絶縁体５５１として用いると好適である。絶縁体５５１として水素バリア性が高い材料を用いることにより、水又は水素等の不純物が、絶縁体５８０等から導電体５４０ａ及び導電体５４０ｂを通じて酸化物５３０に拡散することを抑制することができる。また、絶縁体５８０に含まれる酸素が導電体５４０ａ及び導電体５４０ｂに吸収されることを抑制することができる。以上により、ＯＳトランジスタを有する半導体装置の信頼性を高めることができる。
図１７は、トランジスタ５００及びトランジスタ３００を、図１６Ａ、図１６Ｂに示す構成とした場合における、半導体装置の構成例を示す断面図である。導電体５４６の側面に、絶縁体５５１が設けられている。
図１８Ａ、図１８Ｂは、図１６Ａ、図１６Ｂに示すトランジスタの変形例である。図１８Ａはトランジスタのチャネル長方向の断面図であり、図１８Ｂはトランジスタのチャネル幅方向の断面図である。図１８Ａ、図１８Ｂに示すトランジスタは、酸化物５３０ｃが酸化物５３０ｃ１及び酸化物５３０ｃ２の２層構造である点が、図１６Ａ、図１６Ｂに示すトランジスタと異なる。
酸化物５３０ｃ１は、絶縁体５２４の上面、酸化物５３０ａの側面、酸化物５３０ｂの上面及び側面、導電体５４２ａ及び導電体５４２ｂの側面、絶縁体５４４の側面、及び絶縁体５８０の側面と接する。酸化物５３０ｃ２は、絶縁体５５０と接する。
酸化物５３０ｃ１として、例えば、Ｉｎ－Ｚｎ酸化物を用いることができる。また、酸化物５３０ｃ２として、酸化物５３０ｃが１層構造である場合に酸化物５３０ｃに用いることができる材料と同様の材料を用いることができる。例えば、酸化物５３０ｃ２として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いることができる。
酸化物５３０ｃを酸化物５３０ｃ１及び酸化物５３０ｃ２の２層構造とすることにより、酸化物５３０ｃを１層構造とする場合より、トランジスタのオン電流を高めることができる。よって、トランジスタを、例えば、パワーＭＯＳトランジスタとすることができる。なお、図９Ａ、図９Ｂに示すトランジスタが有する酸化物５３０ｃも、酸化物５３０ｃ１と酸化物５３０ｃ２の２層構造とすることができる。
図１８Ａ、図１８Ｂに示すトランジスタは、例えば、トランジスタ５００、トランジスタ３００、または、その双方に適用することができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、金属酸化物の一種である酸化物半導体について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズなどから選ばれた一種、または複数種が含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図１９Ａを用いて説明を行う。図１９Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図１９Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ－ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）が含まれる。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、ｐｏｌｙ ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、及びｐｏｌｙ ｃｒｙｓｔａｌが含まれる。
なお、図１９Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ ｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」や、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ－ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ－Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）測定で得られるＸＲＤスペクトルを図１９Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ－Ｂｏｈｌｉｎ法ともいう。以降、図１９Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図１９Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図１９Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の厚さは、５００ｎｍである。
図１９Ｂでは、横軸は２θ［ｄｅｇ．］であり、縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）［ａ．ｕ．］である。図１９Ｂに示すように、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図１９Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう）にて評価することができる。ＣＡＡＣ－ＩＧＺＯ膜の回折パターンを、図１９Ｃに示す。図１９Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図１９Ｃに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
図１９Ｃに示すように、ＣＡＡＣ－ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
なお、酸化物半導体は、結晶構造に着目した場合、図１９Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ－ＯＳ、及びｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
ここで、上述のＣＡＡＣ－ＯＳ、ｎｃ－ＯＳ、及びａ－ｌｉｋｅ ＯＳの詳細について、説明を行う。
［ＣＡＡＣ－ＯＳ］
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
また、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ－ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
ＣＡＡＣ－ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ－ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
また、例えば、ＣＡＡＣ－ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう）を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ－ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ－ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ－Ｚｎ酸化物、及びＩｎ－Ｇａ－Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ－ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ－ＯＳ］
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。
［ＣＡＣ－ＯＳ］
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
さらに、ＣＡＣ－ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう）である。つまり、ＣＡＣ－ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
ここで、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ－ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ－ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ－ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳに付与することができる。つまり、ＣＡＣ－ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ－ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ＣＡＣ－ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい（より具体的には、実施の形態２、参照）。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい（より具体的には、実施の形態２、参照）。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
なお、本実施の形態に示す構成、構造、方法などは、他の実施の形態などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
ＢＬ：配線、ＣＡＬ：配線、Ｃ１１：容量素子、Ｍ１１：トランジスタ、Ｍ１２：トランジスタ、Ｍ２１：トランジスタ、Ｍ２２：トランジスタ、Ｍ２３：トランジスタ、Ｍ２４：トランジスタ、Ｍ２６：トランジスタ、Ｎ１１：ノード、ＮＳ：ノード、ＮＳＢ：ノード、ｒｂｌ：ビット線、ｒｗｌ：ワード線、ＳＵＢ：半導体基板、ｗｂｌ：ビット線、ＷＬ：配線、ｗｗｌ：ワード線、３１：センスアンプ、３２：ＡＮＤ回路、３３：アナログスイッチ、３４：アナログスイッチ、４２：ビット積和演算器、４３：アキュムレータ、４４：ラッチ回路、４６：インバータ回路、４７：ロジック回路、１００：半導体装置、１０１：層、１０２：層、１１０：周辺回路、１２０：メモリセルアレイ、１２１：メモリセル、１３１：ローデコーダ、１３２：ワード線ドライバ回路、１３３：プレデコーダ、１４１：カラムデコーダ、１４２：ビット線ドライバ回路、１４３：プリチャージ回路、１４４：センスアンプ回路、１４５：出力ＭＵＸ回路、１４６：書き込みドライバ回路、１４７：回路、１５０：演算回路、１５１：ビット線プロセッサ、１６０：コントロールロジック回路、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、４０２：絶縁体、４０４：絶縁体、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５０５：導電体、５０５ａ：導電体、５０５ｂ：導電体、５１０：絶縁体、５１０Ａ：トランジスタ、５１０Ｂ：トランジスタ、５１０Ｃ：トランジスタ、５１０Ｄ：トランジスタ、５１０Ｅ：トランジスタ、５１０Ｆ：トランジスタ、５１０Ｇ：トランジスタ、５１１：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２１：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５３０ｃ１：酸化物、５３０ｃ２：酸化物、５３１：領域、５３１ａ：領域、５３１ｂ：領域、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３：領域、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４５：絶縁体、５４６：導電体、５４６ａ：導電体、５４６ｂ：導電体、５４７：導電体、５４７ａ：導電体、５４７ｂ：導電体、５４８：導電体、５５０：絶縁体、５５１：絶縁体、５５２：金属酸化物、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７０：絶縁体、５７１：絶縁体、５７３：絶縁体、５７４：絶縁体、５７５：絶縁体、５７６：絶縁体、５７６ａ：絶縁体、５７６ｂ：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８４：絶縁体、５８６：絶縁体、６００：容量素子、６１０：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６５０：絶縁体

Claims (3)

  1. メモリセルアレイと、マルチプレクサ回路と、演算回路と、を有する半導体装置であって、
    前記メモリセルアレイは、行列状に配置されたｍ×ｎ個（ｍ、ｎは２以上の整数）のメモリセルと、ｎ本のビット線と、を有し、
    前記マルチプレクサ回路は、ｎ本の前記ビット線の中からｓ本（ｓは２以上ｎ以下の整数）の前記ビット線を選択する機能と、ｓ本の前記ビット線を介して前記メモリセルアレイから出力されたｓビットの重み係数のデータを、前記演算回路に供給する機能と、を有し、
    前記演算回路は、ｔ個（ｔは１以上ｓ未満の整数）の積和演算器を有し、
    前記演算回路は、ｔ個の前記積和演算器のそれぞれに、ｓビットの前記重み係数のデータからｕビット（ｕは２以上の整数、ｔ×ｕはｓ以下の整数）ずつ前記重み係数のデータを入力する機能を有し、
    ｔ個の前記積和演算器のそれぞれには、前記半導体装置の外部から入力されたｕビットの第２のデータが入力され、
    ｔ個の前記積和演算器のそれぞれにおいて、ｕビットの前記重み係数のデータと、ｕビットの前記第２のデータとを用いた演算処理が行われる、
    半導体装置。
  2. 請求項１において、
    前記メモリセルは、トランジスタを有し、
    前記トランジスタは、チャネル形成領域に金属酸化物を有する、
    半導体装置。
  3. 請求項２において、
    前記金属酸化物は、インジウム及び亜鉛の少なくとも一方を含む、
    半導体装置。
JP2021546060A 2019-09-20 2020-09-08 半導体装置 Active JP7577671B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019172147 2019-09-20
JP2019172147 2019-09-20
PCT/IB2020/058318 WO2021053453A1 (ja) 2019-09-20 2020-09-08 半導体装置

Publications (3)

Publication Number Publication Date
JPWO2021053453A1 JPWO2021053453A1 (ja) 2021-03-25
JPWO2021053453A5 JPWO2021053453A5 (ja) 2023-08-30
JP7577671B2 true JP7577671B2 (ja) 2024-11-05

Family

ID=74883969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021546060A Active JP7577671B2 (ja) 2019-09-20 2020-09-08 半導体装置

Country Status (4)

Country Link
US (1) US12002535B2 (ja)
JP (1) JP7577671B2 (ja)
DE (1) DE112020004469T5 (ja)
WO (1) WO2021053453A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12069846B2 (en) * 2019-01-29 2024-08-20 Semiconductor Energy Laboratory Co., Ltd. Memory device
US11908947B2 (en) 2019-08-08 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2021130591A1 (ja) 2019-12-27 2021-07-01 株式会社半導体エネルギー研究所 半導体装置
JP7571127B2 (ja) 2020-04-17 2024-10-22 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
CN114792688A (zh) * 2021-01-26 2022-07-26 上峰科技股份有限公司 电子系统、与宽带隙半导体器件集成的可编程电阻存储器及其操作方法
US11974422B2 (en) * 2021-11-04 2024-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
WO2025046433A1 (ja) * 2023-08-31 2025-03-06 株式会社半導体エネルギー研究所 半導体装置
WO2025153929A1 (ja) * 2024-01-17 2025-07-24 株式会社半導体エネルギー研究所 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057053A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体記憶装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3260357B2 (ja) 1990-01-24 2002-02-25 株式会社日立製作所 情報処理装置
TW330265B (en) 1994-11-22 1998-04-21 Hitachi Ltd Semiconductor apparatus
JP3601883B2 (ja) 1994-11-22 2004-12-15 株式会社ルネサステクノロジ 半導体装置
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
WO2012029638A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6001900B2 (ja) 2011-04-21 2016-10-05 株式会社半導体エネルギー研究所 信号処理回路
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
US8837203B2 (en) 2011-05-19 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP2013130802A (ja) 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
KR102296696B1 (ko) 2012-01-23 2021-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9372694B2 (en) 2012-03-29 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Reducing data backup and recovery periods in processors
KR102044725B1 (ko) 2012-03-29 2019-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전원 제어 장치
KR102107591B1 (ko) 2012-07-18 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 소자 및 프로그래머블 로직 디바이스
JP2014112213A (ja) 2012-10-30 2014-06-19 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法
JP2014142986A (ja) 2012-12-26 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
US9786350B2 (en) 2013-03-18 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device
US9172369B2 (en) 2013-05-17 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
US8994430B2 (en) 2013-05-17 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9406348B2 (en) 2013-12-26 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory cell including transistor and capacitor
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
JP6580863B2 (ja) 2014-05-22 2019-09-25 株式会社半導体エネルギー研究所 半導体装置、健康管理システム
JP6754579B2 (ja) 2015-02-09 2020-09-16 株式会社半導体エネルギー研究所 半導体装置、記憶装置、電子機器
WO2016135591A1 (en) * 2015-02-26 2016-09-01 Semiconductor Energy Laboratory Co., Ltd. Memory system and information processing system
JP6995481B2 (ja) 2016-01-29 2022-02-04 株式会社半導体エネルギー研究所 ソースドライバ
US10685614B2 (en) 2016-03-17 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US10242728B2 (en) * 2016-10-27 2019-03-26 Samsung Electronics Co., Ltd. DPU architecture
US11314484B2 (en) 2017-05-19 2022-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising operation circuits and switch circuits
DE112018003617T5 (de) 2017-07-14 2020-06-04 Semiconductor Energy Laboratory Co., Ltd. Abbildungsvorrichtung und elektronisches Gerät
JP7004453B2 (ja) 2017-08-11 2022-01-21 株式会社半導体エネルギー研究所 グラフィックスプロセッシングユニット
JP7265479B2 (ja) 2017-08-25 2023-04-26 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2019046199A (ja) 2017-09-01 2019-03-22 株式会社半導体エネルギー研究所 プロセッサ、および電子機器
JP2019047006A (ja) 2017-09-05 2019-03-22 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP7179740B2 (ja) 2017-09-06 2022-11-29 株式会社半導体エネルギー研究所 電子機器
JP2019056955A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 メモリシステム
US10607135B2 (en) 2017-10-19 2020-03-31 General Electric Company Training an auto-encoder on a single class
US11322199B1 (en) * 2020-10-09 2022-05-03 Qualcomm Incorporated Compute-in-memory (CIM) cell circuits employing capacitive storage circuits for reduced area and CIM bit cell array circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057053A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US20220343954A1 (en) 2022-10-27
US12002535B2 (en) 2024-06-04
WO2021053453A1 (ja) 2021-03-25
JPWO2021053453A1 (ja) 2021-03-25
DE112020004469T5 (de) 2022-08-04

Similar Documents

Publication Publication Date Title
JP7577671B2 (ja) 半導体装置
JP7208891B2 (ja) 半導体装置の作製方法
JP7711271B2 (ja) 記憶装置
JP7167038B2 (ja) 半導体装置
CN110506328A (zh) 半导体装置及半导体装置的制造方法
WO2019048984A1 (ja) 半導体装置、および半導体装置の作製方法
JP7246376B2 (ja) 記憶装置、および電子機器
CN110313070A (zh) 半导体装置以及其制造方法
CN110709998A (zh) 半导体装置以及其制造方法
JP7618404B2 (ja) 記憶装置
JP7560469B2 (ja) 半導体装置
JP2018181890A (ja) 半導体装置
US12014175B2 (en) Data processing system and operation method of data processing system
CN110678989A (zh) 半导体装置及半导体装置的制造方法
JP2025120272A (ja) 半導体装置
JP2018201011A (ja) 半導体装置、および半導体装置の作製方法
WO2018215878A1 (ja) 半導体装置、および半導体装置の作製方法
JP7577661B2 (ja) 情報処理システム、及びその動作方法
JP7467430B2 (ja) 記憶装置
JP7769768B2 (ja) 半導体装置
JP2018152399A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241023

R150 Certificate of patent or registration of utility model

Ref document number: 7577671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150