JP7383762B2 - 比較回路 - Google Patents

比較回路 Download PDF

Info

Publication number
JP7383762B2
JP7383762B2 JP2022092078A JP2022092078A JP7383762B2 JP 7383762 B2 JP7383762 B2 JP 7383762B2 JP 2022092078 A JP2022092078 A JP 2022092078A JP 2022092078 A JP2022092078 A JP 2022092078A JP 7383762 B2 JP7383762 B2 JP 7383762B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
transistor
input
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022092078A
Other languages
English (en)
Other versions
JP2022130415A (ja
Inventor
隆徳 松嵜
清 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022130415A publication Critical patent/JP2022130415A/ja
Application granted granted Critical
Publication of JP7383762B2 publication Critical patent/JP7383762B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Description

本出願の明細書、図面、および特許請求の範囲（以下、本明細書等と呼ぶ）で開示する
本発明の一形態は、半導体装置、その動作方法、その使用方法、およびその作製方法等に
関する。なお、本発明の一形態は、例示した技術分野に限定されるものではない。
負電圧が用いられる半導体装置が知られている。例えば、サブシュレッショルドリーク
電流を低減するため、ｎチャネル型ＭＯＳトランジスタの基板バイアス電圧は負電圧であ
り、ｐチャネル型ＭＯＳトランジスタの基板バイアス電圧は正電圧である（例えば、特許
文献１）。フラッシュメモリでは、動作に応じて、負電圧が用いられている（例えば、特
許文献２）。
チャージポンプ回路によって負電圧を生成することができる。特許文献２および３には
、負電圧を高精度に生成するための技術が開示されている。特許文献２および３では、チ
ャージポンプ回路から出力される負電圧を正電圧に変換し、この正電圧と正の基準電圧と
の差異を比較回路によって検出し、検出結果に基づいて、チャージポンプ回路の動作を制
御している。
なお、本明細書等では、接地電圧（ＧＮＤ）を０Ｖとみなし、接地電圧を基準にして、
正電圧、負電圧が定義される。
チャネル形成領域に金属酸化物を有するトランジスタ（以下、「酸化物半導体トランジ
スタ」、または「ＯＳトランジスタ」と呼ぶ場合がある。）が知られている。ＯＳトラン
ジスタとＳｉトランジスタとのハイブリッドＣＭＯＳプロセスによって、様々な半導体装
置が作製されている（例えば、非特許文献１）。非特許文献１が示すように、ＯＳトラン
ジスタはＳｉトランジスタに積層して設けることが可能である。
Ｓｉトランジスタは、不純物導入により閾値電圧（以下、Ｖｔと呼ぶ場合がある）の制
御が可能である。他方、ＯＳトランジスタの閾値電圧の制御については、高い信頼性の製
造技術は確立されていない。そこで、ＯＳトランジスタに、第１ゲート電極（ゲート、ま
たはフロントゲートともいう。）、および第２ゲート電極（バックゲートともいう。）を
設け、第２ゲート電極の電圧を制御することで、ＯＳトランジスタの閾値電圧を制御して
いる（例えば、特許文献４参照）。ＯＳトランジスタはｎチャネル型トランジスタである
ため、第２ゲート電極に負電圧を入力することで、閾値電圧はプラス側にシフトする。
特開平１１‐１９１６１１号公報 特開平７‐２３１６４７号公報 特開平１１‐１５０２３０号公報 特開２０１２‐６９９３２号公報
Ｔ．Ｏｎｕｋｉ ｅｔ ａｌ．，"Ｅｍｂｅｄｄｅｄ Ｍｅｍｏｒｙ ａｎｄ ＡＲＭ Ｃｏｒｔｅｘ‐Ｍ０ Ｃｏｒｅ Ｕｓｉｎｇ ６０‐ｎｍ Ｃ‐Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｉｎｄｉｕｍ‐Ｇａｌｌｉｕｍ‐Ｚｉｎｃ Ｏｘｉｄｅ ＦＥＴ Ｉｎｔｅｇｒａｔｅｄ ｗｉｔｈ ６５‐ｎｍ Ｓｉ ＣＭＯＳ，" Ｓｙｍｐ．ＶＬＳＩ Ｃｉｒｃｕｉｔｓ Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，Ｊｕｎ．２０１６，ｐｐ．１２４―１２５．
本発明の一形態の課題は、比較対象の負電圧を直接入力可能な比較回路を提供すること
、高精度な負電圧の生成を可能にすること、消費電力を低減すること等である。
なお、本発明の一形態はこれらの課題の全てを解決する必要はない。複数の課題の記載
は互いの課題の存在を妨げるものではない。列記した以外の課題は本明細書等の記載から
自ずと明らかになり、これらの課題も本発明の一形態の課題となり得る。
（１）本発明の一形態は、第１入力端子、第２入力端子、第１出力端子および差動入力回
路を有する比較回路である。比較回路は、負電圧を基準負電圧と比較し、第１出力端子か
ら、比較結果に応じた第１出力電圧を出力する。第１入力端子には負電圧が入力され、第
２入力端子には基準正電圧が入力され、比較が実行されるように基準正電圧が設定され、
差動入力回路は第１ｎチャネル型トランジスタおよび第２ｎチャネル型トランジスタでな
る差動対を有し、第１ｎチャネル型トランジスタおよび第２ｎチャネル型トランジスタは
それぞれゲートおよびバックゲートを有し、第１ｎチャネル型トランジスタのゲートには
第１バイアス電圧が入力され、第１ｎチャネル型トランジスタのバックゲートには第１入
力端子が電気的に接続され、第２ｎチャネル型トランジスタのゲートには第２入力端子が
電気的に接続され、第２ｎチャネル型トランジスタのバックゲートには第２バイアス電圧
が入力される。
（２） 上掲形態（１）において、第１ｎチャネル型トランジスタおよび第２ｎチャネル
型トランジスタのチャネル形成領域は、金属酸化物を有する。
（３） 上掲形態（１）または（２）に係る比較回路は、ダイナミック比較回路であって
、差動入力回路には、差動対に電気的に接続されているラッチ回路を有する。
（４） 本発明の一形態は、降圧型チャージポンプ回路と、駆動回路と、上掲形態（１）
乃至（３）の何れか１項に係る比較回路を有する半導体装置であって、降圧型チャージポ
ンプの出力端子は、比較回路の第１入力端子に電気的に接続され、駆動回路には、比較回
路から第１出力電圧が入力され、駆動回路は、第１出力電圧に応じて、降圧型チャージポ
ンプを駆動するクロック信号を生成する。
本発明の一形態によって、比較対象の負電圧を直接入力可能な比較回路を提供すること
、高精度な負電圧の生成を可能にすること、消費電力を低減すること等が可能になる。
本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。複数の効果の
記載は、他の効果の存在を妨げるものではない。また、本発明の一形態について、上記以
外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ずと明
らかになるものである。
Ａ、Ｂ：比較回路の構成例を示す回路図。Ｃ：ＯＳトランジスタのドレイン電流‐ゲート電圧特性を模式的に示す図。 比較回路の構成例を示す回路図。 Ａ、Ｂ：比較回路の構成例を示す回路図。 Ａ―Ｃ：比較回路の構成例を示す回路図。 比較回路の構成例を示す回路図。 負電圧供給装置の構成例を示すブロック図。 チャージポンプ回路の構成例を示す回路図。 ＡーＣ：チャージポンプ回路の構成例を示す回路図。 Ａ：負電圧保持回路の構成例を示す回路図。Ｂ：駆動回路の真理値表。 負電圧供給装置の動作例を示すタイミングチャート。 負電圧供給装置の構成例を示すブロック図。 負電圧保持回路の構成例を示す回路図。 Ａ、Ｂ：負電圧保持回路の構成例を示す回路図。 Ａ：記憶装置の構成例を示すブロック図。Ｂ：メモリセルの構成例を示す回路図。 Ａ―Ｆ：メモリセルの構成例を示す回路図。 Ａ：メモリセルの構成例を示す回路図。Ｂ：メモリセルの動作例を示すタイミングチャート。 Ａ：メモリセルの構成例を示す回路図。Ｂ：メモリセルの動作例を示すタイミングチャート。 マイクロコントローラユニットの構成例を示すブロック図。 フリップフロップの構成例を示す回路図。 ＦＰＧＡの構成例を示すブロック図。 Ａ：配線スイッチの構成例を示す回路図。Ｂ：コンフィギュレーションメモリの構成例を示す回路図。 Ａ：撮像装置の構成例を示すブロック図。Ｂ：画素の構成例を示す回路図。 Ａ、Ｂ：電子部品の構成例を示す斜視模式図。 Ａ―Ｄ：電子機器の構成例を示す図。 電子部品の回路部の積層構造例を示す断面図。 Ａ、Ｂ：ＯＳトランジスタの構成例を示す断面図。
以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限
定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は
、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下に示される複数の実施の形態は適宜組み合わせることが可能である。また１の実施
の形態の中に、複数の構成例（作製方法例、動作方法例、使用方法例等も含む。）が示さ
れる場合は、互いの構成例を適宜組み合わせること、および他の実施の形態あに記載され
た１または複数の構成例と適宜組み合わせることも可能である。
本明細書等において、“第１”、“第２”、“第３”という序数詞は構成要素の混同を
避けるために付す場合があり、その場合は数的に限定するものではなく、また順序を限定
するものでもない。
図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるい
は同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略
する場合がある。
また、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときに
は、“＿１”、“＿２”、“［ｎ］”、“［ｍ，ｎ］”等の識別用符号を、符号に付記し
て記載する場合がある。
本明細書において、例えば、電源電圧ＶＤＤを、電圧ＶＤＤ、ＶＤＤ等と省略して記載
する場合がある。これは、他の構成要素（例えば、信号、電圧、回路、素子、電極、配線
等）についても同様である。
図面において、大きさ、層の厚さ、および領域等は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的
に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる
信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若し
くは電流のばらつきなどを含むことが可能である。
本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係
を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位
置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説
明した語句に限定されず、状況に応じて適切に言い換えることができる。
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲ
ートは、トランジスタの導通状態を制御する制御端子として機能する端子である。ソース
またはドレインとして機能する２つの入出力端子は、トランジスタの型及び各端子に与え
られる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合が
ある。
ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、
不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換える
ことが可能である。
本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、ま
たは、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用
語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」とい
う用語を、「絶縁層」という用語に変更することが可能な場合がある。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子
（トランジスタ、ダイオード等）を含む回路、同回路を有する装置等をいう。また、半導
体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備え
たチップは、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置
及び電子機器等は、それ自体が半導体装置である場合があり、又は半導体装置を有してい
る場合がある。
〔実施の形態１〕
本実施の形態では、比較対象とする負電圧を直接入力できる比較回路、およびこれを備
える半導体装置について説明する。
＜＜比較回路＞＞
ここでは、差動増幅回路を用いた比較回路の構成例について説明する。
図１Ａに、比較回路の一例を示す。図１Ａに示す比較回路１０は、端子ＩＮＮ、ＩＮＰ
、ＯＣＭを有する。端子ＩＮＮは反転入力端子であり、端子ＩＮＰは非反転入力端子であ
り、端子ＯＣＭは出力端子である。
比較回路１０には、電圧Ｖｄｄａ、Ｖｓｓａが入力される。電圧Ｖｄｄａは高レベル側
電源電圧である。電圧Ｖｓｓａは低レベル側電源電圧であり、例えば、０Ｖ（ＧＮＤ：接
地電圧）とすればよい。
比較回路１０は、負電圧Ｖｎｉｎを基準負電圧Ｖｎｒｅｆと比較し、比較結果に応じた
電圧Ｖｃｍｐを端子ＯＣＭから出力する機能をもつ。負電圧Ｖｎｉｎは端子ＩＮＰに入力
される。端子ＩＮＮには、基準負電圧Ｖｎｒｅｆは入力されず、代わって、基準正電圧Ｖ
ｐｒｅｆが入力される。基準正電圧Ｖｐｒｅｆは、基準負電圧Ｖｎｒｅｆを正電圧に変換
したものに相当する。比較回路１０が上掲の比較を実行できるように、基準正電圧Ｖｐｒ
ｅｆの大きさが設定されている。
図１Ｂに比較回路１０の回路構成例を示す。比較回路１０は、差動回路で構成されてお
り、差動対１４、電流源１７、負荷回路１８を有する。
差動対１４は、トランジスタＭＯ１１、ＭＯ１２で構成される。トランジスタＭＯ１１
、ＭＯ１２は、バックゲートを有するＯＳトランジスタである。トランジスタＭＯ１１に
おいて、バックゲートは端子ＩＮＰに電気的に接続され、ゲートには電圧Ｖｄｄａが入力
される。トランジスタＭＯ１２において、ゲートは端子ＩＮＮに電気的に接続され、バッ
クゲートには電圧Ｖｓｓａが入力される。
ここでは、トランジスタＭＯ１１、ＭＯ１２の負荷回路１８との接続ノードをそれぞれ
ノードＸ１１、Ｘ１２と呼び、トランジスタＭＯ１１とトランジスタＭＯ１２との接続ノ
ードをノードＸ１３と呼ぶ。電流源１７は、ノードＸ１３に電流Ｉｓｓを供給する。負荷
回路１８は、ノードＸ１１、Ｘ１２にそれぞれ負荷Ｒｄ１、Ｒｄ２を与える。
なお、特段の断りがない場合、図面において、バックゲートを有するｎチャネル型トラ
ンジスタは、ＯＳトランジスタであるとする。ｐチャネル型トランジスタ、およびバック
ゲートの無いｎチャネル型トランジスタは、それぞれＳｉトランジスタであるとする。
ノードＸ１２、Ｘ１１の電圧は、それぞれ、トランジスタＭＯ１１のドレイン電流（Ｉ
ｍｏ１）とトランジスタＭＯ１２のドレイン電流（Ｉｍｏ２）との差分で決定される。図
１Ｂの例では、端子ＯＣＭをノードＸ１２に電気的に接続しているので、Ｉｍｏ１がＩｍ
ｏ２よりも大きい場合、電圧Ｖｃｍｐは高レベル（“Ｈ”）になり、Ｉｍｏ１がＩｍｏ２
よりも小さい場合、電圧Ｖｃｍｐが低レベル（“Ｌ”）になる。
（基準正電圧Ｖｐｒｅｆの設定例）
差動対１４を流れる電流Ｉｍｏ１と電流Ｉｍｏ２の差分は、端子ＩＮＰと端子ＩＮＮ間
の電圧差に換算できる。よって、電圧差に基づき基準正電圧Ｖｐｒｅｆを設定することが
できる。具体的には、端子ＩＮＰの電圧がＶｎｒｅｆであり、トランジスタＭＯ１１のゲ
ート電圧がＶｄｄａであり、かつトランジスタＭＯ１２のバックゲート電圧がＶｓｓａで
ある場合に、Ｉｍｏ１とＩｍｏ２との差分が０アンペアになるときの端子ＩＮＰと端子Ｉ
ＮＮの電圧差を見積もる。見積もられた電圧差から基準正電圧Ｖｐｒｅｆの値を設定する
ことができる。
このように基準正電圧Ｖｐｒｅｆを設定することで、ＶｎｉｎがＶｎｒｅｆよりも大き
い場合、端子ＯＣＭは“Ｈ”の電圧Ｖｃｍｐを出力し、ＶｎｉｎがＶｎｒｅｆよりも小さ
い場合、端子ＯＣＭは“Ｌ”の電圧Ｖｃｍｐを出力する。
図１Ｃを参照して、比較回路１０の動作原理を説明する。図１Ｃは、トランジスタＭＯ
１１のＩｄ‐Ｖｇ（ドレイン電流‐ゲート電圧）特性を模式的に示した図である。曲線９
Ａは、ＶｎｉｎがＶｎｒｅｆよりも大きいときのＩｄ‐Ｖｇ曲線であり、曲線９Ｂは、Ｖ
ｎｉｎがＶｎｒｅｆよりも小さいときのＩｄ‐Ｖｇ曲線である。
Ｖｎｉｎ＞Ｖｎｒｅｆの場合は、Ｉｍｏ１＞Ｉｍｏ２であるため、電圧Ｖｃｍｐは“Ｈ
”である。
バックゲート電圧が低下することで、トランジスタＭＯ１１のＶｔは正側にシフトする
。つまり、負電圧Ｖｎｉｎが低下することで、電流Ｉｍｏ１は小さくなる。Ｖｎｉｎ＜Ｖ
ｎｒｅｆの場合はＩｍｏ１＜Ｉｍｏ２となるため、電圧Ｖｃｍｐは“Ｌ”である。
次に、差動対の幾つかの変形例について説明する。図１Ａの例では、電圧Ｖｄｄａ、Ｖ
ｓｓａが差動対１４のバイアス電圧として用いられているが、バイアス電圧はこの例に限
定されない。差動対１４のバイアス電圧に電圧Ｖｄｄａ、Ｖｓｓａを用いることで、比較
回路１０で使用される電圧の種類を抑えることができる。
或いは、トランジスタＭＯ１２において、バックゲートに端子ＩＮＰを電気的に接続し
、ゲートに電圧Ｖｓｓａなどのバイアス電圧を入力してもよい。
図２に示す比較回路１１は、差動対１４に代えて差動対１５を有する。差動対１５はト
ランジスタＭＯ１３、ＭＯ１４で構成されている。端子ＩＮＮはトランジスタＭＯ１３の
ゲートに電気的に接続され、端子ＩＮＰはトランジスタＭＯ１４のゲートに電気的に接続
されている。トランジスタＭＯ１３のバックゲートには、バイアス電圧（ここでは、Ｖｄ
ｄａ）が入力される。トランジスタＭＯ１４のバックゲートには、バイアス電圧（ここで
は、Ｖｓｓａ）が入力される。
トランジスタＭＯ１４において、バックゲートに端子ＩＮＰを電気的に接続し、ゲート
にバイアス電圧（例えば、Ｖｓｓａなど）を入力してもよい。
比較回路１０は、複雑な回路構成をもたずに、比較対象の負電圧を直接的に入力するこ
とが可能である。負の基準電圧を正の基準電圧に置き換えることで、比較回路１０の入力
電圧は、比較対象の負電圧（Ｖｎｉｎ）以外は、０Ｖまたは正電圧であるため、比較回路
１０の動作を安定化できる。比較回路１１についても同様である。
＜比較回路２０―２５＞
次に、比較回路の幾つかの具体的な回路構成例を示す。
図３Ａに示す比較回路２０は、端子ＩＮＮ、ＩＮＰ、ＯＣＭ、差動入力回路３０、出力
回路４０を有する。
差動入力回路３０は、１段の差動増幅回路で構成されており、差動対３４、トランジス
タＭＮ１、ＭＰ１、ＭＰ２を有する。
差動対３４は、差動対１４と同じ回路構成であり、トランジスタＭＯ１、ＭＯ２で構成
されている。ここでは、トランジスタＭＯ１とトランジスタＭＰ１との接続ノードをノー
ドＸ１と呼び、トランジスタＭＯ２とトランジスタＭＰ２との接続ノードをノードＸ２と
呼ぶ。
端子ＩＮＰは、トランジスタＭＯ１のバックゲートに電気的に接続され、端子ＩＮＮは
、トランジスタＭＯ２のゲートに電気的に接続されている。トランジスタＭＯ１のゲート
には電圧Ｖｄｄａが入力され、トランジスタＭＯ２のバックゲートには電圧Ｖｓｓａが入
力される。
トランジスタＭＮ１は電流源を構成する。トランジスタＭＮ１のゲートには電圧Ｖｂ１
が入力される。電圧Ｖｂ１は正電圧である。
トランジスタＭＰ１、ＭＰ２によってカレントミラー回路が構成される。カレントミラ
ー回路が負荷回路を構成する。ダイオード接続されたトランジスタＭＰ１およびトランジ
スタＭＰ２で、負荷回路を構成してもよいし、トランジスタＭＰ１、ＭＰ２に代えて、２
個の抵抗素子を設けてもよい。
出力回路４０は、ノードＸ２に電気的に接続されている。出力回路４０には、２段のＣ
ＭＯＳインバータ回路が設けられている。ＣＭＯＳインバータ回路はＳｉトランジスタで
構成されている。
図３Ｂに示す比較回路２１は、比較回路２０の変形例である。出力回路４１が１段のＣ
ＭＯＳインバータ回路で構成されており、ＣＭＯＳインバータ回路の入力ノードがノード
Ｘ１に電気的に接続されている。
図４Ａに示す比較回路２２は、比較回路２０の変形例である。比較回路２２の出力回路
４２は、２段のソースフォロア回路で構成されている。図４Ｂに示す比較回路２３は、比
較回路２２の変形例である。比較回路２３の出力回路４３は１段のソースフォロア回路で
構成され、ソースフォロア回路の入力ノードは、ノードＸ１に電気的に接続されている。
図４Ｃに示す比較回路２４は、比較回路２１の変形例であり、差動入力回路３１を有す
る。差動入力回路３１は差動入力回路３０の変形例であり、トランジスタＭＮ１に代えて
、トランジスタＭＯ３が設けられている。トランジスタＭＯ３において、ゲートには電圧
Ｖｂ１が入力され、バックゲートはゲートに電気的に接続されている。なお、トランジス
タＭＯ３において、バックゲートにバイアス電圧（例えば、電圧Ｖｓｓａ）を入力しても
よいし、バックゲートとドレインとを電気的に接続してもよい。
上掲の比較回路２０―２４は、Ｖｎｉｎ＞Ｖｎｒｅｆのとき、“Ｈ”の電圧Ｖｃｍｐを
出力し、Ｖｎｉｎ＜Ｖｎｒｅｆのとき、“Ｌ”の電圧Ｖｃｍｐを出力する。出力回路の回
路構成等に応じて、ＶｎｉｎとＶｎｒｅｆの大小関係と、電圧Ｖｃｍｐの電圧レベルとの
関係は適宜変更される。
比較回路２０において、トランジスタＭＯ１のゲートに端子ＩＮＰを電気的に接続し、
トランジスタＭＯ１のバックゲートにバイアス電圧（例えば、Ｖｄｄａ）を入力してもよ
い。また、トランジスタＭＯ２のバックゲートに端子ＩＮＮを電気的に接続し、トランジ
スタＭＯ２のゲートにバイアス電圧（例えば、Ｖｓｓａ）を入力してもよい。比較回路２
１―２４についても同様である。
＜＜ダイナミック比較回路＞＞
図５を参照して、ダイナミック比較回路の構成例を説明する。図５に示す比較回路２５
は、差動入力回路３２、出力回路４５、端子ＩＮＮ、ＩＮＰ、ＯＣＭ、ＯＣＭＢを有する
。比較回路２５には、電圧Ｖｄｄａ、Ｖｓｓａ、クロック信号ＣＬＫ（以下、信号ＣＬＫ
と呼ぶ。）が入力される。
比較回路２５は、負電圧Ｖｎｉｎを基準負電圧Ｖｎｒｅｆと比較し、端子ＯＣＭ、ＯＣ
ＭＢから比較結果に応じた電圧Ｖｃｍｐ、ＶｃｍｐＢを出力する。端子ＩＮＮには負電圧
Ｖｎｉｎが入力され、端子ＩＮＰには基準正電圧Ｖｐｒｅｆが入力される。基準正電圧Ｖ
ｐｒｅｆの設定方法は上掲の比較回路１０と同様である。
図中の電流Ｉｍｏ５、Ｉｍｏ６は、それぞれ、トランジスタＭＯ５、ＭＯ６のドレイン
電流を表す。
比較回路２５は比較対象の負電圧（Ｖｎｉｎ）を端子ＩＮＮに入力することが可能であ
り、使用される電圧は０Ｖ以下にできる。
差動入力回路３２は、トランジスタＭＯ５、ＭＯ６、ＭＮ５、ＭＮ６、ＭＮ７、ＭＰ５
、ＭＰ６、ＭＰ７、ＭＰ８を有する。
差動入力回路３２の差動対は、差動対３４と同じ回路構成であり、トランジスタＭＯ５
、ＭＯ６で構成される。トランジスタＭＮ７は電流源を構成する。トランジスタＭＮ７の
ゲートには信号ＣＬＫが入力される。
ここでは、トランジスタＭＮ５とトランジスタＭＰ５との接続ノードをノードＸ５と呼
び、トランジスタＭＮ６とトランジスタＭＰ６との接続ノードをノードＸ６と呼ぶ。トラ
ンジスタＭＮ５、ＭＰ５、ＭＮ６、ＭＰ６によってラッチ回路が構成される。ラッチ回路
は、電流Ｉｍｏ５、Ｉｍｏ６の大小関係に基づき、ノードＸ５、Ｘ６の電圧レベルを設定
する。
トランジスタＭＰ７、ＭＰ８はリセットトランジスタである。トランジスタＭＰ７、Ｍ
Ｐ８のオンオフは信号ＣＬＫによって制御される。トランジスタＭＰ７、ＭＰ８がオンで
ある場合、ノードＸ５、Ｘ６の電圧はＶｄｄａ（“Ｈ”）に固定される。
出力回路４５はインバータ回路３８、３９を有する。インバータ回路３８、３９の入力
端子は、それぞれ、ノードＸ５、Ｘ６に電気的に接続され、インバータ回路３８、３９の
出力端子は、それぞれ、端子ＯＣＭ、ＯＣＭＢに電気的に接続されている。
信号ＣＬＫが“Ｌ”である間、比較回路２５はプリチャージ動作を行う。トランジスタ
ＭＰ７、ＭＰ８がオン状態であるので、ノードＸ５、Ｘ６は“Ｈ”に固定されるため、端
子ＯＣＭ、ＯＣＭＢは“Ｌ”に固定される。
信号ＣＬＫが“Ｈ”である間、比較回路２５は評価動作を行う。電流Ｉｍｏ５と電流Ｉ
ｍｏ６とに差分が生じることで、ラッチ回路を構成する２個のインバータ回路の駆動能力
に差が生じ、ノードＸ５、Ｘ６に電圧差が生じる。
ＶｎｉｎがＶｎｒｅｆよりも大きい場合は、電流Ｉｍｏ５は電流Ｉｍｏ６よりも大きい
。よって、ノードＸ５の電圧はノードＸ６の電圧よりも低くなり、端子ＯＣＭ／ＯＣＭＢ
は“Ｈ”／Ｌ”となる。他方、ＶｎｉｎがＶｎｒｅｆよりも小さい場合は、電流Ｉｍｏ５
は電流Ｉｍｏ６よりも小さい。よって、ノードＸ５の電圧はノードＸ６の電圧よりも高く
なり、端子ＯＣＭ／ＯＣＭＢは“Ｌ”／Ｈ”となる。
図３Ａに示す比較回路２０では、バックゲートを有する２個のＯＳトランジスタにより
差動対を構成することで、電圧Ｖｓｓａを接地電圧にすることが可能である。よって、ト
ランジスタＭＮ１のソースに負電圧を入力する必要が無い。
ｎチャネル型Ｓｉトランジスタのソースに負電圧を入力すると、ｐ型ウエルとソース領
域との間の寄生ダイオード（ｐｎ接合ダイオード）には順方向バイアス電圧が印加される
。そのため、基板からソース領域へ大電流が逆流することとなる。大電流の逆流を防止す
るために、通常、ｎチャネル型トランジスタを、ｎ型ウエルで取り囲むトリプルウエル構
造（例えば、特許文献３の図３（ｂ）、図６参照。）としている。しかしながら、ｎチャ
ネル型トランジスタをトリプルウエル構造とすることで、回路面積が大きくなってしまう
。
トリプルウエル構造のｎチャネル型Ｓｉトランジスタを用いずに、比較回路２０を構成
することができるため、比較回路２０の回路面積を縮小できる。比較回路２１―２５につ
いても同様である。
以上述べたように、本実施の形態の比較回路は、バックゲートを有する２個のｎチャネ
ル型トランジスタで差動対を構成することで、複雑な回路構成をもたずに、比較対象の負
電圧を直接的に入力すること、負の基準電圧を正電圧に変換した基準電圧を用いること、
低レベル側電源電圧を０Ｖ（接地電圧）にすることが可能である。よって、本実施の形態
の比較回路は、負電圧と基準負電圧との高精度な比較、および安定した動作が可能になる
。
〔実施の形態２〕
本実施の形態では、実施の形態１の比較回路を備える半導体装置について説明する。一
例として、半導体装置に負電圧を供給するための装置について説明する。
＜＜負電圧供給装置１００＞＞
図６は、負電圧供給装置の構成例を示すブロック図である。図６に示す負電圧供給装置
１００は、内部で負電圧を生成し、生成された負電圧を複数の電源端子から出力する。負
電圧供給装置１００は、制御回路１１１、チャージポンプ回路１１２、バイアス電圧生成
回路１１４、出力電圧調整部１２０、複数の端子ＯＢを有する。端子ＯＢは負電圧用出力
端子である。一例として端子ＯＢ数を４としたが、これに限定されない。
４個の端子ＯＢを区別するために、［１］乃至［４］の識別用符号を用いることとする
。複数の端子ＯＢの何れか１を指定する必要があるときは、端子ＯＢ［１］等と表記する
。端子ＯＢと記載した場合は、任意の端子ＯＢを指している。他の要素についても同様で
ある。
負電圧供給装置１００には、電圧Ｖｄｄａ、Ｖｄｄｄ、ＧＮＤ、基準正電圧Ｖｐｒｅｆ
、クロック信号ＣＫ１、信号ＷＡＫＥが入力される。なお、電圧ＧＮＤはＯＶ（接地電圧
）であり、負電圧供給装置１００の低レベル側電源電圧として用いられる。電圧Ｖｄｄｄ
は、高レベル側電源電圧であり、電圧Ｖｄｄａよりも小さい。電圧Ｖｄｄｄは、制御回路
１１１で用いられる。
＜制御回路１１１＞
信号ＷＡＫＥは、負電圧供給装置１００のイネーブル信号として機能する。信号ＷＡＫ
Ｅに従い、制御回路１１１は、チャージポンプ回路１１２および出力電圧調整部１２０を
制御する。ここでは、制御回路１１１は、ゲーティッドクロックバッファ―の機能を持つ
。制御回路１１１は、信号ＷＡＫＥに従いクロック信号ＣＫ１からゲーティッドクロック
信号ＧＣＫ１（以下、クロック信号ＧＣＫ１と呼ぶ）を生成する。クロック信号ＣＫ１の
低レベル電圧はＧＮＤであり、高レベル電圧はＶｄｄａである。
クロック信号ＧＣＫ１は、チャージポンプ回路１１２、出力電圧調整部１２０それぞれ
に入力される。
＜チャージポンプ回路１１２＞
チャージポンプ回路１１２は、負電圧生成回路として機能する。図７にチャージポンプ
回路１１２の回路構成例を示す。ここでは、４段降圧型チャージポンプ回路である。チャ
ージポンプ回路１１２は、端子ＩＮ＿ｃｐ、ＯＵＴ＿ｃｐ、２個のインバータ回路、４個
のＯＳトランジスタ、４個の容量素子を有する。クロック信号ＧＣＫ１がアクティブであ
るとき、チャージポンプ回路１１２は、端子ＩＮ＿ｃｐに入力された電圧ＧＮＤから、負
電圧Ｖｃｐを生成し、端子ＯＵＴ＿ｃｐから出力する。
図７の例では、端子ＩＮ＿ｃｐと端子ＯＵＴ＿ｃｐ間の電荷転送パスに４個のトランジ
スタが設けられているが、トランジスタの数はこれに限定されない。また、電荷転送パス
に設けられるトランジスタは、ＯＳトランジスタに限定されない。チャージポンプ回路１
１２に適用可能な降圧型チャージポンプ回路の他の例を、図８Ａー図８Ｃに示す。
図８Ａに示すチャージポンプ回路１１３Ａは、２個のインバータ回路、４個のｎチャネ
ル型Ｓｉトランジスタ、４個の容量素子を有する。図８Ｂに示すチャージポンプ回路１１
３Ｂは、３個のｎチャネル型Ｓｉトランジスタおよび１個のＯＳトランジスタを有する。
図８Ｃに示すチャージポンプ回路１１３Ｃは、２個のインバータ回路、４個のｐチャネル
型Ｓｉトランジスタ、４個の容量素子を有する。
＜バイアス電圧生成回路１１４＞
バイアス電圧生成回路１１４は、電圧Ｖｂ１を生成する。電圧Ｖｂ１は、出力電圧調整
部１２０に入力される。バイアス電圧生成回路１１４を設けずに、外部から電圧Ｖｂ１を
入力してもよい。
＜出力電圧調整部１２０＞
出力電圧調整部１２０は、各端子ＯＢから負電圧を安定的に出力するために設けられて
いる。出力電圧調整部１２０は、４個の負電圧保持回路１２２を有する。負電圧保持回路
１２２は、チャージポンプ回路１２３、駆動回路１２７、監視回路１２８を有する。負電
圧保持回路１２２［ｊ］（ｊは１乃至４の整数）は、端子ＯＢ［ｊ］の出力電圧を制御す
る。図９Ａに、負電圧保持回路１２２の回路構成例を示す。
＜負電圧保持回路１２２＞
チャージポンプ回路１２３は、トランジスタＭＯ２１、ＭＯ２２、容量素子Ｃ２１、Ｃ
２２を有する。チャージポンプ回路１２３は、電圧Ｖｃｐを降圧して、電圧Ｖｏｂを生成
する。電圧Ｖｏｂは容量素子Ｃ２２で保持される。電圧Ｖｏｂが端子ＯＢの出力電圧にな
る。
容量素子Ｃ２２の容量は、容量素子Ｃ２１の容量よりも大きいことが好ましい。例えば
、容量素子Ｃ２２の容量は、容量素子Ｃ２１の容量の２倍以上１０倍以下である。容量素
子Ｃ２１に要求される容量値によっては、トランジスタＭＯ２１の寄生容量、またはトラ
ンジスタＭＯ２１と配線間の寄生容量などで、容量素子Ｃ２１を構成することができる。
金属酸化物半導体のバンドギャップは２．５ｅＶ以上あるため、ＯＳトランジスタは極
小のオフ電流をもつ。一例として、ソースとドレイン間の電圧が３．５Ｖ、室温（２５℃
）下において、チャネル幅１μｍ当たりのオフ電流を１×１０－２０Ａ未満、１×１０－
２２Ａ未満、あるいは１×１０－２４Ａ未満とすることができる。すなわち、ドレイン電
流のオン／オフ電流比を２０桁以上１５０桁以下とすることができる。
金属酸化物半導体はエネルギーギャップが大きく、電子が励起されにくく、ホールの有
効質量が大きい半導体である。このため、ＯＳトランジスタは、Ｓｉトランジスタと比較
して、アバランシェ崩壊等が生じにくい。アバランシェ崩壊に起因するホットキャリア劣
化等が抑制されることでＯＳトランジスタはソースとドレイン間の絶縁耐圧をＳｉトラン
ジスタよりも高い。
チャネル形成領域に適用される金属酸化物は、Ｚｎ酸化物、Ｚｎ‐Ｓｎ酸化物、Ｇａ‐
Ｓｎ酸化物、Ｉｎ‐Ｇａ酸化物、Ｉｎ‐Ｚｎ酸化物、Ｉｎ‐Ｍ‐Ｚｎ酸化物（Ｍは、Ｔｉ
、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）などがある。また、インジウム
および亜鉛を含む酸化物に、アルミニウム、ガリウム、イットリウム、銅、バナジウム、
ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、
モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、ま
たはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
トランジスタＭＯ２２のゲートには、負電圧が印加されるため、バックゲートをゲート
に電気的に接続することは、トランジスタＭＯ２２のカットオフ電流の低減に効果的であ
る。トランジスタＭＯ２２のバックゲートをゲートに電気的に接続することで、トランジ
スタＭＯ２２のしきい値電圧を正側にシフトするからである。なお、カットオフ電流とは
、トランジスタのゲート‐ソース間電圧が０Ｖのときのドレイン電流のことをいう。
従って、トランジスタＭＯ２１、ＭＯ２２がバックゲートをもつＯＳトランジスタであ
ることは、長時間の負電圧の安定供給のために、非常に効果的である。
ＯＳトランジスタはＳｉトランジスタに積層して設けることが可能であるので、トラン
ジスタＭＯ２１、ＭＯ２２がＯＳトランジスタであることは、負電圧供給装置１００の小
型化に効果的である。
監視回路１２８は、端子ＯＢの電圧Ｖｏｂを監視する。監視回路１２８は、差動増幅回
路を用いた比較回路で構成されている。図９Ａに示す比較回路は、比較回路２０（図３Ａ
参照）の変形例であり、出力回路が１個のＣＭＯＳインバータ回路で構成されている。
端子ＩＮＰに端子ＯＢが電気的に接続され、端子ＩＮＮに基準正電圧Ｖｐｒｅｆが入力
される。端子ＯＣＭは駆動回路１２７の入力端子に電気的に接続されている。信号ＭＯＮ
は端子ＯＣＭの出力である。
ここでは、負電圧供給装置１００の出力電圧を負電圧ＶＢＧに設定する。監視回路１２
８は、負電圧ＶＢＧを基準にして電圧Ｖｏｂを比較する。この比較が監視回路１２８で実
行できるように、基準正電圧Ｖｐｒｅｆの値が設定されている。
ここでは、監視回路１２８は、電圧Ｖｏｂの降下を監視している。そのため、電圧Ｖｏ
ｂが負電圧ＶＢＧよりも大きい場合は、監視回路１２８は“Ｌ”の信号ＭＯＮを出力し、
電圧Ｖｏｂが負電圧ＶＢＧよりも小さい場合、監視回路１２８は“Ｈ”の信号ＭＯＮを出
力する。
複数の監視回路１２８間の特性（例えば、オフセット電圧等）のばらつきに応じて、基
準正電圧を複数用意してもよい。例えば、値の異なる２種類の基準正電圧Ｖｐｒｅｆ１、
Ｖｐｒｅｆ２を負電圧供給装置１００に入力できるようにする。監視回路１２８［１］、
１２８［２］に基準正電圧Ｖｐｒｅｆ１を入力し、監視回路１２８［３］、１２８［４］
に基準正電圧Ｖｐｒｅｆ２を入力する。
駆動回路１２７は、信号ＭＯＮとクロック信号ＧＣＫ１との論理演算を行い、チャージ
ポンプ回路１２３を駆動するためのクロック信号ＧＣＫ２を生成する。信号ＭＯＮが“Ｌ
”である場合にクロック信号ＧＣＫ２がアクティブになり、それ以外の場合はクロック信
号ＧＣＫ２が非アクティブになる回路構成を、駆動回路１２７が有していればよい。図９
Ｂに、駆動回路１２７の真理値表の一例を示す。
＜＜動作例＞＞
図１０を参照して、負電圧供給装置１００の動作例を説明する。図１０は負電圧供給装
置１００の動作例を示すタイミングチャートである。ｔ０等は時刻を表す。ここでは、時
刻ｔ０において、チャージポンプ回路１１２の出力電圧Ｖｃｐ、端子ＯＢ［１］―ＯＢ［
４］の電圧Ｖｏｂ［１］―Ｖｏｂ［４］は、０Ｖ（ＧＮＤ）であるとしている。
図１０中の期間Ｔｃ１は、負電圧供給装置１００の動作の１サイクル期間である。信号
ＷＡＫＥは負電圧供給装置１００のチップイネーブル信号の機能をもつ。信号ＷＡＫＥが
“Ｈ”である期間、負電圧供給装置１００はアクティブである。
信号ＷＡＫＥが“Ｈ”の期間、制御回路１１１から出力されるクロック信号ＧＣＫ１は
アクティブであるので、チャージポンプ回路１１２は降圧動作を行う。ここでは、時刻ｔ
０から時刻ｔ１の間に、チャージポンプ回路１１２の出力電圧Ｖｃｐが負電圧ＶＢＧに飽
和することとする。
時刻ｔ０では、電圧Ｖｏｂ［１］はＧＮＤであるので、監視回路１２８［１］からは“
Ｌ”の信号ＭＯＮ［１］が出力される。信号ＭＯＮ［２］―ＭＯＮ［４］も“Ｌ”である
。従って、駆動回路１２７［１］―１２７［４］は、それぞれアクティブなクロック信号
ＧＣＫ２［１］―ＧＣＫ２［４］を出力する。
チャージポンプ回路１２３［１］は降圧動作を行うため、電圧Ｖｏｂ［１］は低下する
。チャージポンプ回路１２３［２］―１２３［４］も降圧動作を行う。
チャージポンプ回路１２３［１］―１２３［４］を構成するトランジスタＭＯ２１、Ｍ
Ｏ２２の電気特性（例えば、しきい値電圧）にばらつきがあることで、チャージポンプ回
路１２３［１］―１２３［４］の電流駆動能力に差が生じる。そのため、端子ＯＢ［１］
―ＯＢ［４］が負電圧ＶＢＧに到達するタイミングが異なる。本実施の形態では、端子Ｏ
Ｂ［１］―ＯＢ［４］の電圧を、監視回路１２８［１］―１２８［４］によって独立して
監視しているので、端子ＯＢ［１］―ＯＢ［４］の到達電圧のばらつきを抑え、負電圧Ｖ
ＢＧとほぼ同じにすることができる。
例えば負電圧保持回路１２２［１］について説明する。監視回路１２８［１］は電圧Ｖ
ｏｂ［１］が負電圧ＶＢＧに到達したことを検知すると、“Ｈ”の信号ＭＯＮ［１］を駆
動回路１２７［１］に出力する。”Ｈ”の信号ＭＯＮ［１］に応じて、駆動回路１２７［
１］はクロック信号ＧＣＫ２を“Ｈ”に固定する。これにより、チャージポンプ回路１２
３［１］の降圧動作が停止し、電圧Ｖｏｂ［１］は凡そ負電圧ＶＢＧに設定される。
トランジスタＭＯ２２［１］が極小のオフ電流をもつＯＳトランジスタであるので、ク
ロック信号ＧＣＫ２が非アクティブでも、容量素子Ｃ２２［１］において負電圧ＶＢＧを
長期間保持することが可能である。
負電圧保持回路１２２［２］―１２２［４］も同様に動作し、電圧Ｖｏｂ［２］―Ｖｏ
ｂ［４］は凡そ負電圧ＶＢＧに設定される。
ｔ１―ｔ２の期間では、信号ＷＡＫＥが“Ｌ”であるため、負電圧供給装置１００は非
アクティブである。そこで、クロックゲーティングが行われ、クロック信号ＣＫ１を“Ｌ
”に固定することで、負電圧供給装置１００の待機電力を低減している。
負電圧保持回路１２２が優れた保持特性をもつことで、信号ＷＡＫＥが“Ｌ”である期
間を長くできる。従って、この期間に、負電圧供給装置１００への電源電圧（Ｖｄｄｄ、
Ｖｄｄａ）の供給を停止するパワーゲーティングが可能になる。パワーゲーティングによ
って、負電圧供給装置１００の消費電力をさらに低減することができる。
図１０には、信号ＷＡＫＥが“Ｌ”である期間にパワーゲーティングを行う例を示す。
時刻ｔ２で、電圧Ｖｄｄｄ、Ｖｄｄａの供給が開始し、信号ＷＡＫＥが“Ｈ”になり、ク
ロック信号ＣＫ１がアクティブになる。期間ｔ２―ｔ３での負電圧供給装置１００の動作
は、期間ｔ０―ｔ１での動作と同様である。図１０には、ｔ１―ｔ３の間に電圧Ｖｏｂ［
１］―Ｖｏｂ［４］は、負電圧ＶＢＧを超えない場合を示す。監視回路１２８［１］―１
２８［４］がアクティブになると、端子ＯＣＭ［１］―ＯＣＭ［４］は“Ｌ”から“Ｈ”
に遷移する。よって、チャージポンプ回路１２３［１］―１２３［４］は待機状態である
。
負電圧保持回路１２２が端子ＯＢの降圧の制御機能、および端子ＯＢの電圧保持機能を
備えていることで、設定した負電圧を長期間、安定的に端子ＯＢから出力することが可能
である。
＜＜負電圧供給装置１０１＞＞
図１１、図１２、図１３Ａおよび図１３Ｂを参照して、負電圧供給装置の他の構成例を
説明する。本構成例は、負電圧の監視回路に、ダイナミック比較回路を適用した例である
。
図１１に示す負電圧供給装置１０１は、制御回路１４１、チャージポンプ回路１４２、
分周回路１４３、出力電圧調整部１５０、４個の端子ＯＢを有する。出力電圧調整部１５
０は４個の負電圧保持回路１５２を有する。
負電圧供給装置１０１には、電圧Ｖｄｄａ、Ｖｄｄｄ、ＧＮＤ、基準正電圧Ｖｐｒｅｆ
、クロック信号ＣＫ１、信号ＷＡＫＥが入力される。
制御回路１４１は、制御回路１１１と同様の機能もつ。制御回路１４１は、信号ＷＡＫ
Ｅに基づき、クロック信号ＧＣＫ１を生成する。
チャージポンプ回路１４２は、チャージポンプ回路１１２と同じ回路構成である（図７
参照）。チャージポンプ回路１４２は、クロック信号ＧＣＫ１に従い降圧動作を行い、電
圧Ｖｃｐを出力する。
分周回路１４３は、クロック信号ＧＣＫ１を分周して、クロック信号ＧＣＫ３を生成す
る。クロック信号ＧＣＫ３は４個の負電圧保持回路１５２にそれぞれ入力される。
図１２に負電圧保持回路１５２の回路構成例を示す。負電圧保持回路１５２は、チャー
ジポンプ回路１５３、駆動回路１５４、監視回路１５５を有する。
チャージポンプ回路１５３は、チャージポンプ回路１２３と同じ回路構成であり、トラ
ンジスタＭＯ２５、ＭＯ２６、容量素子Ｃ２５、Ｃ２６を有する。
駆動回路１５４は、駆動回路１２７と同様の機能をもつ（図９Ｂ参照）。駆動回路１５
４は、信号ＭＯＮとクロック信号ＧＣＫ３との論理演算を行い、チャージポンプ回路１５
３を駆動するためのクロック信号ＧＣＫ４を生成する。信号ＭＯＮが“Ｌ”である場合、
クロック信号ＧＣＫ４はアクティブであり、それ以外の場合クロック信号ＧＣＫ４は非ア
クティブである。
監視回路１５５は、比較回路２５（図５参照）で構成されている。監視回路１５５には
クロック信号ＧＣＫ３が入力される。端子ＩＮＰに端子ＯＢが電気的に接続され、端子Ｉ
ＮＮに基準正電圧Ｖｐｒｅｆが入力される。端子ＯＣＭＢは駆動回路１５４の入力端子に
電気的に接続されている。
ここでは、監視回路１５５は、電圧Ｖｏｂの降下を監視している。そこで、電圧Ｖｏｂ
が負電圧ＶＢＧよりも大きい場合は、監視回路１５５は“Ｌ”の信号ＭＯＮを出力し、電
圧Ｖｏｂが負電圧ＶＢＧよりも小さい場合、監視回路１５５は“Ｈ”の信号ＭＯＮを出力
する。
負電圧供給装置１０１は、負電圧供給装置１００と同様に動作する（図１０参照）。負
電圧供給装置１０１は、信号ＷＡＫＥが“Ｈ”である期間の消費電力（いわゆる動的消費
電力）を負電圧供給装置１００よりも低減することができる。
信号ＷＡＫＥが“Ｈ”である期間、クロック信号ＧＣＫ２に関わらず、負電圧供給装置
１００の監視回路１２８には常時電流が流れる。これに対して、監視回路１５５は、クロ
ック信号ＧＣＫ３が“Ｌ”である期間、端子ＯＣＭＢが“Ｌ”に固定される。従って、監
視回路１５５の消費電流は監視回路１２８の消費電流よりも小さくできる。
端子ＯＢごとに、監視回路１５５を設けることで、各端子ＯＢから負電圧を安定的に出
力することが可能であるが、一方で、端子ＯＢの数が増えるほど、監視回路１５５の消費
電流の影響が大きくなる。よって、監視回路１５５の消費電流を低減することは、負電圧
供給装置１０１全体の動的消費電力の低減に効果的である。
動的消費電力を低減するため、クロック信号を低速にすることが行われている。クロッ
ク信号ＧＣＫ１を低速にすると、電圧Ｖｃｐが負電圧ＶＢＧに到達するのに時間を要する
。つまり、信号ＷＡＫＥが“Ｈ”である時間が長くなる。そこで、クロック信号ＧＣＫ３
のみを低速にすることで、負電圧供給装置１０１の動的消費電力を効果的に低減できる。
＜監視回路の他の構成例＞
監視回路１５５はダイナミック比較回路で構成されているため、差動対を構成する２個
のＯＳトランジスタを流れる電流が同じになると、端子ＯＣＭの信号ＭＯＮが不安定にな
る可能性がある。次に、図１３Ａ、図１３Ｂを参照して、信号ＭＯＮの安定化対策につい
て説明する。
図１３Ａは、信号ＭＯＮに応じて、ダイナミック比較回路の基準正電圧を切り替える例
を示す。図１３Ｂは、信号ＭＯＮに応じて、ダイナミック比較回路の差動入力回路の電源
供給を制御する例を示す。
（監視回路１６１）
図１３Ａに示す監視回路１６１は、比較回路１７１、ラッチ回路１７３、選択回路１７
５を有する。
比較回路１７１は比較回路２５で構成されている。比較回路１７１の差動対はトランジ
スタＭＯ７、ＭＯ８で構成されている。電流Ｉｍｏ７、Ｉｍｏ８は、トランジスタＭＯ７
、ＭＯ８のドレイン電流である。
クロック信号ＧＣＫ３の立ち上がりに同期して、ラッチ回路１７３のデータは比較回路
１７１の出力で更新される。ラッチ回路１７３の出力信号が信号ＭＯＮである。例えば、
ラッチ回路１７３は遅延フリップフロップ回路（ＤＦＦ）で構成すればよい。
選択回路１７５は、比較回路１７１の端子ＩＮＮに入力する電圧を基準正電圧Ｖｐｒｅ
ｆと電圧ＧＮＤとから選択する。選択回路１７５には、信号ＭＯＮ、信号ＷＡＫＥが入力
される。信号ＷＡＫＥは、選択回路１７５のリセット信号（ＲＥＳＥＴ）として機能する
。なお、リセット信号として、信号ＷＡＫＥとは別の信号を用いてもよい。
監視回路１６１の動作例を説明する。信号ＷＡＫＥが“Ｌ”から“Ｈ”に遷移すると、
選択回路１７５はリセットされ、端子ＩＮＮに基準正電圧Ｖｐｒｅｆを供給する。クロッ
ク信号ＧＣＫ３がアクティブである間、比較回路１７１は、端子ＯＢの電圧Ｖｏｂと負電
圧ＶＢＧとの比較を行う。電圧Ｖｏｂが負電圧ＶＢＧよりも高い場合、信号ＭＯＮは“Ｌ
”である。信号ＭＯＮが“Ｌ”である場合、選択回路１７５は、端子ＩＮＮに基準正電圧
Ｖｐｒｅｆを入力する。
電圧Ｖｏｂが低下し、負電圧ＶＢＧ以下になると、クロック信号ＧＣＫ３が“Ｈ”のと
き、端子ＯＣＭＢからは“Ｈ”の信号が出力される。この際に、電流Ｉｍｏ７が電流Ｉｍ
ｏ８と等しくなったことで、端子ＯＣＭＢの出力が発振する可能性がある。選択回路１７
５は、所定の回数（１回または複数回）信号ＭＯＮの立ち上がりを検知すると、端子ＩＮ
Ｎに電圧ＧＮＤを供給する。これにより、電流Ｉｍｏ８は低下し、電流Ｉｍｏ７と電流Ｉ
ｍｏ８とに差が生じ、端子ＯＣＭＢの出力は安定する。クロック信号ＧＣＫ３が“Ｈ”の
とき、端子ＯＣＭＢは“Ｈ”の信号を安定的に出力できる。
ここでは、端子ＩＮＮに電圧ＧＮＤを入力するようにしているが、これに限定されない
。信号ＭＯＮが“Ｈ”であるときに、電流Ｉｍｏ７と電流Ｉｍｏ８とに差が生じていれば
よいので、電圧Ｖｐｒｅｆよりも小さい正電圧を端子ＩＮＮに入力してもよい。電圧ＧＮ
Ｄを用いることで、使用する電圧の種類が増えない。
（監視回路１６２）
図１３Ｂに示す監視回路１６２は、比較回路１７２、選択回路１７７を有する。比較回
路１７２は比較回路２５で構成されている。監視回路１６１と同様、監視回路１６２にラ
ッチ回路１７３を設けてもよい。
選択回路１７７は、比較回路１７２の差動入力回路１７２Ａへの高レベル側電源電圧の
供給を制御する。選択回路１７７には、信号ＭＯＮ、ＷＡＫＥが入力される。信号ＷＡＫ
Ｅは、選択回路１７７のリセット信号として機能する。リセット信号として、信号ＷＡＫ
Ｅとは別の信号を用いてもよい。
信号ＷＡＫＥが“Ｌ”から“Ｈ”に遷移すると、選択回路１７７はリセットされ、差動
入力回路１７２Ａに電圧Ｖｄｄａを入力する。クロック信号ＧＣＫ３がアクティブである
間、比較回路１７２は、端子ＯＢの電圧Ｖｏｂと負電圧ＶＢＧとの比較を行う。選択回路
１７７は、所定の回数（１回、または複数回）信号ＭＯＮの立ち上がりを検知すると、差
動入力回路１７２Ａに電圧ＧＮＤを供給する。これにより、差動入力回路１７２Ａの２個
のインバータ回路は非アクティブとなるため、比較回路１７２の出力が発振することがな
い。
本実施の形態に係る負電圧供給装置は、各種半導体装置の負電圧電源回路に好適である
。本負電圧供給装置が電源回路に用いられる半導体装置には、例えば、基板バイアス電圧
を負電圧とする各種の半導体装置（例えば、ＤＲＡＭ、イメージセンサ）、負電圧によっ
て駆動する半導体装置（例えば、フラッシュメモリなどの記憶装置）、バックゲートを持
つＯＳトランジスタを備える半導体装置などがある。実施の形態３において、本負電圧供
給装置を備える半導体装置の構成例を示す。
〔実施の形態３〕
＜＜記憶装置＞＞
ここでは、ＯＳトランジスタを用いた半導体装置として、データ保持部がＯＳトランジ
スタで構成されている記憶装置について説明する。
図１４Ａに示す記憶装置２００は、負電圧供給装置２１０、制御回路２１５、メモリセ
ルアレイ２２０、周辺回路２２１を有する。周辺回路２２１として、行回路２２３、列回
路２２４、入出力回路２２５が設けられている。
メモリセルアレイ２２０は、メモリセル２３０、読み出しワード線ＲＷＬ、書き込みワ
ード線ＷＷＬ、読み出しビット線ＲＢＬ、書き込みビット線ＷＢＬ、ソース線ＳＬ、配線
ＢＧＬを有する。なお、読み出しワード線ＲＷＬ、書き込みワード線ＷＷＬをそれぞれ、
ワード線ＲＷＬ、ワード線ＷＷＬと呼ぶ場合がある。読み出しビット線ＲＢＬ、書き込み
ビット線ＷＢＬをそれぞれ、ビット線ＲＢＬ、ビット線ＷＢＬと呼ぶ場合がある。
制御回路２１５は記憶装置２００全体を統括的に制御し、データＷＤＡの書き込み、デ
ータＲＤＡの読み出しを行う。制御回路２１５は、外部からのコマンド信号（例えば、チ
ップイネーブル信号、書き込みイネーブル信号など）を処理して、周辺回路２２１の制御
信号を生成する。
負電圧供給装置２１０は、実施の形態２の負電圧供給装置で構成される。負電圧供給装
置２１０は、Ｎ個（Ｎは２以上の整数）の端子ＯＢ［１］―ＯＢ［Ｎ］を有する。端子Ｏ
Ｂ［１］―ＯＢ［Ｎ］からはそれぞれ、負電圧Ｖｂｇ１を出力する。メモリセルアレイ２
２０は、Ｎ個のブロックに分割されている。各ブロックの配線ＢＧＬは端子ＯＢに電気的
に接続されている。
行回路２２３は、アクセスする行を選択する機能を有する。例えば、行回路２２３は、
行デコーダ、およびワード線ドライバを有する。列回路２２４は、ビット線ＷＢＬ、ＲＢ
Ｌをプリチャージする機能、ビット線ＷＢＬにデータを書き込む機能、ビット線ＲＢＬの
データを増幅する機能、ビット線ＲＢＬからデータを読み出す機能等を有する。入出力回
路２２５は、書き込みデータを保持する機能、読み出されたデータを保持する機能等を有
する。
周辺回路２２１の構成は、メモリセルアレイ２２０の構成、読み出し方法、および書き
込み方法等によって、適宜変更される。
＜メモリセル２３０＞
図１４Ｂにメモリセル２３０の回路構成例を示す。ここでは、メモリセル２３０は２ト
ランジスタ型（２Ｔ）ゲインセルである。メモリセル２３０は、トランジスタＭＷ１、Ｍ
Ｒ１、容量素子ＣＳ１を有する。トランジスタＭＷ１は書き込みトランジスタであり、ト
ランジスタＭＲ１は読み出しトランジスタである。トランジスタＭＷ１、ＭＲ１のバック
ゲートは配線ＢＧＬに電気的に接続されている。
ＯＳトランジスタで読み出しトランジスタを構成しているので、メモリセル２３０は、
データ保持に電力を消費しない。従って、メモリセル２３０は長期間データを保持可能な
低消費電力なメモリセルであり、記憶装置２００を、不揮発性記憶装置として用いること
ができる。ＯＳトランジスタ、および容量素子はＳｉトランジスタに積層して設けること
が可能である。よって、メモリセルアレイ２２０を周辺回路２２１に積層して設けること
が可能であり、メモリセルアレイ２２０の集積度を向上することができる。
図１５Ａ―図１５Ｆを参照して、メモリセルの他の構成例を説明する。
＜メモリセル２３１―２３５＞
図１５Ａに示すメモリセル２３１は、３Ｔ型ゲインセルであり、トランジスタＭＷ２、
ＭＲ２、ＭＳ２、容量素子ＣＳ２を有する。トランジスタＭＷ２、ＭＲ２、ＭＳ２はそれ
ぞれ、書き込みトランジスタ、読み出しトランジスタ、選択トランジスタである。トラン
ジスタＭＷ２、ＭＲ２、ＭＳ２のバックゲートは配線ＢＧＬに電気的に接続されている。
メモリセル２３１は、ワード線ＲＷＬ、ＷＷＬ、ビット線ＲＢＬ、ＷＢＬ、容量線ＣＤＬ
、電源線ＰＬ２に電気的に接続されている。例えば、容量線ＣＤＬ、電源線ＰＬ２には、
電圧ＧＮＤ（低レベル側電源電圧）が入力される。
図１５Ｂ、図１５Ｃに２Ｔ型ゲインセルの他の構成例を示す。図１５Ｂに示すメモリセ
ル２３２では、読み出しトランジスタがｎチャネル型Ｓｉトランジスタで構成されている
。図１５Ｃに示すメモリセル２３３では、読み出しトランジスタがｐチャネル型Ｓｉトラ
ンジスタで構成されている。
図１５Ｄ、図１５Ｅに３Ｔ型ゲインセルの他の構成例を示す。図１５Ｄに示すメモリセ
ル２３４では、読み出しトランジスタ、選択トランジスタがｎチャネル型Ｓｉトランジス
タで構成されている。図１５Ｅに示すメモリセル２３５では、読み出しトランジスタ、選
択トランジスタがｐチャネル型Ｓｉトランジスタで構成されている。図１５Ｅの例では、
電源線ＰＬ２には、電圧Ｖｄｄｄ（高レベル側電源電圧）が入力されている。
上掲のゲインセルにおいて、読み出しビット線ＲＢＬ、書き込みビット線ＷＢＬを兼ね
るビット線を設けてもよい。
＜メモリセル２３６＞
図１５Ｆに１Ｔ１Ｃ（容量）型メモリセルの例を示す。図１５Ｆに示すメモリセル２３
６は、ワード線ＷＬ、ビット線ＢＬ、容量線ＣＤＬ、配線ＢＧＬに電気的に接続されてい
る。メモリセル２３６は、トランジスタＭＷ３、容量素子ＣＳ３を有する。トランジスタ
ＭＷ３のバックゲートは配線ＢＧＬに電気的に接続されている。
＜メモリセル２３７＞
図１６Ａに示すメモリセル２３７は、メモリセル２４０、バックアップ回路２４１を有
する。メモリセル２４０は、標準的な６Ｔ型ＳＲＡＭセルと同じ回路構成である。
バックアップ回路２４１は、メモリセル２４０のノードＱ、Ｑｂのデータをバックアッ
プするための回路であり、２個の１Ｔ１Ｃ型セルで構成される。ノードＳＮ１、ＳＮ２は
保持ノードである。トランジスタＭＷ５、容量素子ＣＳ５とでなるゲインセルは、ノード
Ｑのデータをバックアップする。トランジスタＭＷ６、容量素子ＣＳ６とでなるゲインセ
ルは、ノードＱｂのデータをバックアップする。
トランジスタＭＷ５、ＭＷ６がＯＳトランジスタであるので、メモリセル２４０にバッ
クアップ回路２４１を積層して設けることができる。これにより、バックアップ回路２４
１を設けたことによるメモリセル２３７の面積オーバーヘッドを抑えることができる。面
積オーバーヘッドをゼロにすることが可能である。
メモリセル２４０は、電源線Ｖ＿ＶＤＭ、Ｖ＿ＶＳＭ、ワード線ＷＬ、ビット線対（Ｂ
Ｌ、ＢＬＢ）に電気的に接続されている。電源線Ｖ＿ＶＤＭ、Ｖ＿ＶＳＭは、それぞれ、
Ｖｄｄｄ、ＧＮＤ用の電源線である。バックアップ回路２４１は、配線ＯＧＬ、ＢＧＬ、
電源線ＰＬ３に電気的に接続される。電源線ＰＬ３には電圧ＧＮＤが入力される。
メモリセル２３７は通常状態では、ＳＲＡＭセルとして動作する。図１６Ｂを参照して
、メモリセル２３７の動作例を説明する。メモリセル２３７に一定時間以上アクセスがな
い場合、電源線Ｖ＿ＶＤＭ、Ｖ＿ＶＳＭへの電圧Ｖｄｄｄ、ＧＮＤの供給が停止される。
電圧Ｖｄｄｄの供給を停止する前に、バックアップ回路２４１にノードＱ、Ｑｂのデータ
が書き込まれる。図１６Ｂにおいて、ｔ１、ｔ２等は時刻を表している。
（通常動作）
時刻ｔ１以前では、通常動作状態（書き込み状態または読み出し状態）である。メモリ
セル２３７は、シングルポートＳＲＡＭと同様に動作する。ここでは、時刻ｔ１でノード
Ｑ／Ｑｂは“Ｈ”／“Ｌ”であり、ノードＳＮ１／ＳＮ２は“Ｌ”／“Ｈ”であるとして
いる。
（バックアップ）
ｔ１で配線ＯＧＬが“Ｈ”入力される。これにより、バックアップ動作が開始し、トラ
ンジスタＭＷ５、ＭＷ６はオンとなる。ノードＳＮ１の電圧はＧＮＤからＶｄｄｄに上昇
し、ノードＳＮ２の電圧はＶｄｄｄからＧＮＤに低下する。ｔ２で、配線ＯＧＬが“Ｌ”
となることで、バックアップ動作が終了する。ノードＳＮ１／ＳＮ２には、ｔ１でのノー
ドＱ／Ｑｂのデータが書き込まれる。
（パワーゲーティング）
ｔ２で、パワーゲーティングが開始する。電源線Ｖ＿ＶＤＭ線の電圧がＶｄｄｄからＧ
ＮＤに低下する。電源線Ｖ＿ＶＤＭと電源線Ｖ＿ＶＳＭの電圧差が小さくなることで、メ
モリセル２４０は非アクティブになる。メモリセル２４０のデータは消失するが、バック
アップ回路２４１はデータを保持し続ける。ここではパワーゲーティングの期間、ビット
線ＢＬ、ＢＬＢをフローティング状態にしている。
（リカバリ）
リカバリ動作とは、バックアップ回路２４１が保持しているデータによって、メモリセ
ル２４０のデータをリカバリする動作である。リカバリ動作では、メモリセル２４０は、
ノードＱ／Ｑｂのデータを検知するためのセンスアンプとして機能する。
まず、ノードＱ、Ｑｂのリセット動作が行われる。ｔ３で、ビット線対（ＢＬ、ＢＬＢ
）の電圧は電圧Ｖｐｒ２にプリチャージされる。かつ、ワード線ＷＬが選択状態であるた
め、電源線Ｖ＿ＶＤＭ線、Ｖ＿ＶＳＭ線は電圧Ｖｐｒ２にプリチャージされ、ノードＱ、
Ｑｂの電圧はＶｐｒ２に固定される。
ｔ４で、配線ＯＧＬが“Ｈ”になると、トランジスタＭＷ５、ＭＷ６はオンになる。容
量素子ＣＳ５の電荷がノードＱ、ノードＳＮ１に分配され、容量素子ＣＳ６の電荷がノー
ドＱｂ、ノードＳＮ２に分配され、ノードＱとノードＱｂに電圧差が生じる。
ｔ５で、電圧ＶＤＭ、ＧＮＤの供給を再開する。メモリセル２４０が活性状態になると
、ノードＱとノードＱｂの電圧差を増幅する。最終的にノードＱ、ＳＮ１の電圧はＶｄｄ
ｄとなり、ノードＱｂ、ＳＮ２の電圧はＧＮＤとなる。つまり、ノードＱ／Ｑｂの状態は
、ｔ１での状態（“Ｈ”／“Ｌ”）に復帰する。
＜メモリセル２３８＞
図１７Ａに示すメモリセル２３８は、メモリセル２３７の変形例であり、バックアップ
回路２４１に代えてバックアップ回路２４２を有する。バックアップ回路２４２は、１個
の１Ｔ１Ｃ型メモリセルで構成されており、ノードＳＮ３、トランジスタＭＷ７、容量素
子ＣＳ７を有する。
図１７Ｂは、メモリセル２３８の動作例を示すタイミングチャートである。メモリセル
２３８は、メモリセル２３７と同様に動作する。図１７Ｂの説明は、図１６Ｂの説明を援
用する。
バックアップ回路２４２は、ノードＱのデータのみをバックアップする構成であるが、
ノードＳＮ３の保持データによって、ノードＱ、Ｑｂのデータを復元することができる。
それは、予めノードＱ、Ｑｂの電圧をＶｐｒ２にするプリチャージを行っているからであ
り、１個の容量素子ＣＳ７の電荷によって、ノードＱとノードＱｂに電位差を生じさせる
ことができる。
本明細書等では、メモリセル等のデータ保持部にＯＳトランジスタが設けられている記
憶装置を「ＯＳ‐記憶装置」と呼ぶ場合がある。ＯＳ‐記憶装置には、例えば、「ＤＯＳ
ＲＡＭ（登録商標）」、「ＮＯＳＲＡＭ（登録商標）」、「ＯＳ‐ＳＲＡＭ」などがある
。
「ＤＯＲＡＭ（ドスラム）」とは、「Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ ＲＡＭ」の略称であり、１Ｔ１Ｃ型のメモリセル（図１５Ｆ参照）を有するＲ
ＡＭを指す。「ＮＯＳＲＡＭ（ノスラム）」とは「Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ」の略称であり、ゲインセル（図１４Ａ、図１５
Ａ―図１５Ｄ参照）を有するＲＡＭを指す。「ＯＳ‐ＳＲＡＭ」とは、バックアップ回路
が組み込まれたＳＲＡＭセル（図１６Ａ、図１７Ａ参照）を有するＲＡＭを指す。
次に、半導体装置の一例として、処理装置を説明する。ここでは、ＭＣＵ（マイクロコ
ントローラユニット）と、ＦＰＧＡとを例示する。
＜＜ＭＣＵ＞＞
図１８に示すＭＣＵ２５０はクロックゲーティングおよびパワーゲーティングが可能な
半導体装置である。
ＭＣＵ２５０には、電圧Ｖｄｄｄ、Ｖｄｄａ、ＧＮＤが入力される。ＭＣＵ２５０は、
電源管理装置（ＰＭＵ）２６０、負電圧供給装置２６１、バス２６２、パワースイッチ２
６４、２６５、ＬＳ（レベルシフタ）およびバッファ回路２６７、プロセッサコア２７０
（以下、コア２７０と呼ぶ。）、記憶装置２８０を有する。ＰＭＵ２６０、コア２７０、
および記憶装置２８０と間のデータ等やり取りは、バス２６２を介して行われる。
半導体装置の消費電力削減のため、パワーゲーティング、またはクロックゲーティング
により、動作させる必要のない回路を停止させることが行われている。フリップフロップ
は、半導体装置に多く含まれる順序回路（状態を保持する記憶回路）の１つである。よっ
て、フリップフロップの消費電力の削減は、フリップフロップを組み込んだ半導体装置の
消費電力の低減に効果的である。一般的なフリップフロップは、電源を遮断すると保持し
ている状態（データ）が失われてしまうため、半導体装置をパワーゲーティングするため
には、フリップフロップの状態をバックアップすることが必要になる。
コア２７０は、複数のフリップフロップ２７１を有する。フリップフロップ２７１は、
コア２７０の各種のレジスタに設けられる。フリップフロップ２７１は、バックアップ回
路２７２およびスキャンフリップフロップ２７３を有する。つまり、フリップフロップ２
７１は、バックアップ回路を搭載したスキャンフリップフロップである。
クロックゲーティング、およびパワーゲーティング時にフリップフロップ２７１のデー
タを退避するために、バックアップ回路２７２がフリップフロップ２７１に設けられてい
る。バックアップ回路２７２には、バックゲートをもつ複数のＯＳトランジスが設けられ
ている。バックアップ回路２７２はＳｉトランジスタを有さない回路構成とすることで、
Ｓｉトランジスタでなる論理セル上に積層することができる。図１９にフリップフロップ
２７１の回路構成例を示す。
スキャンフリップフロップ２７３は、ノードＤ１、Ｑ１、ＳＤ、ＳＥ、ＲＴ、ＣＫ１０
、クロックバッファ回路２７３Ａを有する。
ノードＤ１はデータ入力ノードであり、ノードＱ１はデータ出力ノードであり、ノード
ＳＤはスキャンテスト用データの入力ノードである。ノードＳＥは信号ＳＣＥの入力ノー
ドである。ノードＣＫ１０はクロック信号ＧＣＬＫ１０の入力ノードである。クロック信
号ＧＣＬＫ１０はクロックバッファ回路２７２Ａに入力される。スキャンフリップフロッ
プ２７３のアナログスイッチは、それぞれ、クロックバッファ回路２７３ＡのノードＣＫ
１１、ＣＫＢ１１に電気的に接続される。ノードＲＴはリセット信号の入力ノードである
。
スキャンフリップフロップ２７３には、信号ＳＣＥが“Ｌ”の場合、ノードＤ１のデー
タが入力され、信号ＳＣＥが“Ｈ”の場合ノードＳＤのデータが入力される。
スキャンフリップフロップ２７３の回路構成は、図１９に限定されない。標準的な回路
ライブラリに用意されているスキャンフリップフロップを適用することができる。
バックアップ回路２７２は、ノードＳＤ＿ＩＮ、ＳＮ１１、トランジスタＭＯ１１―Ｍ
Ｏ１３、容量素子Ｃ１１、ノードＳＮ１１を有する。トランジスタＭＯ１１、ＭＯ１３の
オンオフは信号ＢＫＨで制御され、トランジスタＭＯ１２のオンオフは信号ＲＣＨで制御
される。トランジスタＭＯ１１―ＭＯ１３のバックゲートは、ＣＰＵコア３３０内の配線
ＢＧＬ２に電気的に接続されている。配線ＢＧＬ１には負電圧Ｖｂｇ２が入力されている
。
ノードＳＤ＿ＩＮは、スキャンテストデータの入力ノードであり、他のスキャンフリッ
プフロップ２７３のノードＱ１に電気的に接続される。ノードＳＮ１１は、バックアップ
回路３４０の保持ノードである。
オフ電流が極めて小さいというＯＳトランジスタの特長によって、ノードＳＮ１１の電
圧の低下を抑えることができること、データの保持に電力を殆んど消費しないことから、
バックアップ回路２７２はデータを長時間保持できるという不揮発性の特性をもつ。した
がって、ＣＰＵコア３３０がパワーゲーティング状態である間、バックアップ回路３４０
で保持することができる。
記憶装置２８０は、制御回路２８１、周辺回路２８２、およびメモリセルアレイ２８３
を有する。記憶装置２８０には、上掲のＯＳ‐記憶装置を適用することができる。
負電圧供給装置２６１には、実施の形態２の負電圧供給装置が適用されている。負電圧
供給装置２６１は、電圧ＧＮＤから負電圧Ｖｂｇ１、Ｖｂｇ２を生成する。負電圧供給装
置２６１は、Ｖｂｇ１出力用の複数の端子ＯＢ１と、Ｖｂ２出力用の複数の端子ＯＢ２を
有する。負電圧Ｖｂｇ１は記憶装置２８０に入力され、負電圧Ｖｂｇ２はコア２７０に入
力される。
ＭＣＵ２５０には、クロック信号、割り込み要求信号等が外部から入力される。外部ク
ロック信号はＰＭＵ２６０に入力され、割り込み要求信号はＰＭＵ２６０、コア２７０に
入力される。
ＰＭＵ２６０は、クロックゲーティング、およびパワーゲーティングを制御する機能を
有する。ＰＭＵ２６０は外部クロック信号からゲーティドクロック信号ＧＣＫ１０（以下
、クロック信号ＧＣＬＫ１０と呼ぶ。）を生成する。クロック信号ＧＣＬＫ１０は、コア
２７０、記憶装置２８０に入力される。また、ＰＭＵ２６０は各種の制御信号を生成する
。制御信号には、パワースイッチ２６４、２６５の制御信号、バックアップ回路２７２の
制御信号、スキャンフリップフロップ２７３の制御信号（例えば、リセット信号）などが
ある。
バックアップ回路２７２の制御信号はＬＳおよびバッファ回路２６７に入力される。Ｌ
Ｓおよびバッファ回路２６７は、制御信号をレベルシフトする機能、レベルシフトした制
御信号を保持する機能を有する。ＬＳおよびバッファ回路２６７が保持する制御信号は、
バックアップ回路２７２に入力される。
パワースイッチ２６４により、コア２７０への電圧Ｖｄｄｄの供給が制御される。パワ
ースイッチ２６５により、記憶装置２８０への電圧Ｖｄｄｄ、Ｖｄｄａの供給が制御され
る。コア２７０が複数の電源ドメインを有する場合、各電源ドメインに対応したパワース
イッチをパワースイッチ２６４に設ければよい。パワースイッチ２６５も同様である。電
圧Ｖｄｄｄ、Ｖｄｄａの他に、回路構成に応じた複数の正電圧が記憶装置２８０に入力さ
れる。記憶装置２８０に入力される正電圧には、ビット線のプリチャージ用の電圧、デー
タ読み出し用の参照電圧などがある。
コア２７０からＰＭＵ２６０に信号ＳＬＥＥＰが出力される。信号ＳＬＥＥＰは、コア
２７０をスリープモード（待機モード）に移行するためのトリガとなる信号である。ＰＭ
Ｕ２６０は、信号ＳＬＥＥＰが入力されると、アクティブモードからスリープモードに移
行するための制御信号を制御対象の機能回路に出力する。アクティブモードからスリープ
モードへの移行は割り込み要求信号の入力によっても実行できる。
アクティブモードからスリープモードに移行するため、まず、ＰＭＵ２６０は、コア２
７０へのクロック信号の供給を停止する。次に、スキャンフリップフロップ２７３のデー
タをバックアップ回路２７２に書き込む。具体的には、バックアップ回路２７２に“Ｈ”
の信号ＢＫＨを所定のクロックサイクル期間入力する。
コア２７０をスリープモードからアクティブモードへ復帰するための処理は、例えば、
割り込み要求信号の入力により実行される。ＰＭＵ２６０は、割り込み要求信号に従い、
スリープモードからアクティブモードに移行するための制御信号を制御対象の機能回路に
出力する。ＰＭＵ２６０はパワースイッチ２６４、２６５を制御して、コア２７０、記憶
装置２８０への電位の供給を再開する。次に、バックアップ回路２７２で保持しているデ
ータをスキャンフリップフロップ２７３に書き戻す。具体的には、所定のクロックサイク
ル期間、バックアップ回路２７２に“Ｈ”の信号ＢＣＨを入力し、かつ、スキャンフリッ
プフロップ２７３に“Ｈ”の信号ＳＥを入力する。最後に、コア２７０、記憶装置２８０
へのクロック信号ＧＣＬＫ１０の供給を再開する。
ＰＭＵ２６０は、コア２７０と同様に、記憶装置２８０のクロックゲーティング、およ
びパワーゲーティングを行う。
ＰＭＵ２６０に、時間を計測するためのタイマ回路を設け、タイマ回路の計測時間に応
じてコア２７０、および記憶装置２８０のパワーゲーティングを行ってもよい。
＜＜ＦＰＧＡ＞＞
図２０にＦＰＧＡの一例を示す。図２０に示すＦＰＧＡ４００は、負電圧供給装置４０
５、ロジックアレイ４１０、入出力部（Ｉ／Ｏ）４１１、および周辺回路を有する。ＦＰ
ＧＡ４００に上掲のＯＳ‐記憶装置を１または複数組み込んでもよい。
Ｉ／Ｏ４１１は、ロジックアレイ４１０の入出力インターフェースである。周辺回路は
、ロジックアレイ４１０およびＩ／Ｏ４１１を駆動するための機能回路を有する。例えば
、周辺回路は、クロック生成器４１２、コンフィギュレーション・コントローラ４１３、
コンテキスト・コントローラ４１４、行ドライバ４１５、および列ドライバ４１６を有す
る。ＦＰＧＡ４００には、電圧Ｖｄｄｄ、Ｖｄｄａ、ＧＮＤが入力される。
負電圧供給装置４０５に実施の形態２の負電圧供給装置が適用されている。負電圧供給
装置４０５は電圧ＧＮＤから負電圧Ｖｂｇ４を生成する。負電圧Ｖｂｇ４用の端子ＯＢを
複数有する。ＦＰＧＡ４００は、コンフィギュレーションデータの保持部にＯＳトランジ
スタが設けられている。ＯＳトランジスタのバックゲートに負電圧Ｖｂｇ４が入力される
。
ロジックアレイ４１０は、配線スイッチアレイ（ＲＳＡ）４２１、ロジックエレメント
（ＬＥ）４２５を有する。ここでは、ＬＥ４２５は４入力・１出力の論理回路である。Ｒ
ＳＡ４２１は複数の配線スイッチ（ＲＳ：Ｒｏｕｔｉｎｇ Ｓｗｉｔｃｈ）４２２を有す
る。各ＲＳ４２２は、２つのＬＥ４２５間の接続を制御する。また、同じ列に配置されて
いる複数のＬＥ４２５は、レジスタチェーンを構成するように接続されていてもよい。
ＬＥ４２５は、複数のコンフィギュレーションメモリ（ＣＦＭ）４２６を有する。ＣＦ
Ｍ４２６が記憶しているコンフィギュレーションデータによって、ＬＥ４２５の回路構成
が設定される。ＣＦＭ４２６は、コンフィギュレーションデータのセットを複数格納する
ことが可能なマルチコンテキストに対応したコンフィギュレーションメモリである。また
、ＲＳ４２２もマルチコンテキストに対応したメモリデバイスを備えており、ＲＳ４２２
で記憶しているコンフィギュレーションデータによって、ＬＥ４２５間の接続構造が決定
される。
ＦＰＧＡ４００は、ロードされるコンフィギュレーションデータのセットを切り替える
ことで、回路構成を高速に変更することができる。コンフィギュレーションデータのセッ
トの切り替えは、コンテキスト・コントローラ４１４によって行われる。行ドライバ４１
５および列ドライバ４１６はＲＳ４２２、ＣＦＭ４２６、を駆動するための回路である。
コンフィギュレーション・コントローラ４１３は、行ドライバ４１５および列ドライバ４
１６を制御する機能を有する。
ここでは、コンテキスト数が２であるロジックアレイ４１０の回路構成例について説明
する。また、２つのコンテキストを「ＣＮＴＸＴ０」、「ＣＮＴＸＴ１」と呼ぶ。ＣＮＴ
ＸＴ０を選択するためのコンテキスト信号を「ｃｔｘ［０］」と呼び、ＣＮＴＸＴ１を選
択するためのコンテキスト信号を「ｃｔｘ［１］」と呼ぶ。
＜配線スイッチ（ＲＳ）＞
ＲＳＡ４２１は、複数のＲＳ４２２を有する。図２１ＡにＲＳ４２２の構成例を示す。
ＲＳ４２２はプログラマブルな配線スイッチであり、端子ＩＮ２にはＬＥ４２５の出力端
子が電気的に接続され、端子ＯＵＴ２には、別のＬＥ４２５の入力端子が電気的に接続さ
れる。ＲＳ４２２は、端子ＩＮ２と端子ＯＵＴ２との間に２個のスイッチ回路４２３（以
下、「ＳＷ４２３」と呼ぶ。）が並列に電気的に接続されている。なお、コンテキスト数
を２よりも多くする場合は、コンテキスト数と同数のＳＷ４２３を端子ＩＮ２と端子ＯＵ
Ｔ間に並列に電気的に接続すればよい。
ＳＷ４２３は、３Ｔ型ゲインセルと同様の回路構成である。ＳＷ４２３のＯＳトランジ
スタのバックゲートは、配線ＢＧＬ２に電気的に接続されている。配線ＢＧＬ２には、負
電圧Ｖｂｇ４が入力されている。
ＳＷ４２３［０］、ＳＷ４２３［１］は、共通のビット線ＢＬに接続されている。ビッ
ト線ＢＬには、列ドライバ４１６によってコンフィギュレーションデータが書き込まれる
。ＳＷ４２３［ｉ］（ｉは０又は１）は、ワード線ＷＬ［ｉ］、配線ＣＸＬ［ｉ］に電気
的に接続されている。配線ＣＸＬ［ｉ］はコンテキスト信号用の配線である。ＣＮＴＸＴ
０が選択される場合は、ｃｔｘ［０］によって、ＳＷ４２３［０］の選択トランジスタは
オンとなり、ｃｔｘ［１］によってＳＷ４２３［１］の選択トランジスタはオフとなる。
ＣＮＴＸＴ１が選択される場合は、２個の選択トランジスタの導通状態は逆になる。
＜コンフィギュレーションメモリ（ＣＦＭ）＞
図２１ＢにＣＦＭ４２６の構成例を示す。ＣＦＭ４２６は２個のメモリセル４２８、２
個のトランジスタＭＥを有する。
メモリセル４２８［０］、４２８［１］は共通のビット線対（ＢＬ、ＢＬＢ）に電気的
に接続されている。ビット線ＢＬにはコンフィギュレーションデータが書き込まれ、ビッ
ト線ＢＬＢはその反転データが書き込まれる。メモリセル４２８［ｉ］は、ワード線ＷＬ
［ｉ］、配線ＣＸＬ［ｉ］に電気的に接続されている。トランジスタＭＥ［ｉ］は端子Ｏ
ＵＴ３と、メモリセル４２８［ｉ］の出力端子との間の導通状態を制御する。
メモリセル４２８［ｉ］は、２個のゲインセルで構成されている。２個のゲインセルの
一方は、ビット線ＢＬのデータを記憶し、他方はビット線ＢＬＢのデータを記憶する。メ
モリセル４２８［ｉ］のＯＳトランジスタのバックゲートは配線ＢＧＬ４に電気的に接続
されている。
ＣＮＴＸＴ０が選択される場合、ｃｔｘ［０］によってトランジスタＭＥ［０］がオン
とされ、メモリセル４２８［０］が記憶しているコンフィギュレーションデータが端子Ｏ
ＵＴ３から出力される。ＣＮＴＸＴ１が選択される場合、ｃｔｘ［１］によってトランジ
スタＭＥ［１］がオンとなり、メモリセル４２８［１］が記憶しているコンフィギュレー
ションデータが出力される。
＜＜撮像装置＞＞
ここでは、半導体装置の一例として、撮像装置について説明する。図２２Ａに示す撮像
装置４４０は、負電圧供給装置４４１、制御回路４４２、画素アレイ４４３、周辺回路４
４４を有する。周辺回路４４４は、行ドライバ４４５、列ドライバ４４６を有する。画素
アレイ４４３は、行列状に配置された複数の画素４４８を有する。画素４４８は撮像デバ
イスであり、光を電荷に変換する機能、電荷を蓄積する機能等を有する。
撮像装置４４０には、電圧Ｖｄｄｄ、Ｖｄｄａ、ＧＮＤが入力される。負電圧供給装置
４４１に実施の形態２の負電圧供給装置が適用されている。負電圧供給装置４４１は電圧
ＧＮＤから負電圧Ｖｂｇ５を生成する。負電圧Ｖｂｇ５用の端子ＯＢを１又は複数有する
。
図２２Ｂに画素４４８の一例を示す。画素４４８は、フォトダイオードＰＤ１、トラン
ジスタＭＩ１―ＭＩ４、容量素子Ｃ４０、ノードＦＮ４０を有する。ノードＦＮ４０がデ
ータ保持ノードである。容量素子Ｃ４０はノードＦＮ４０の電圧を保持するための保持容
量である。トランジスタＭＩ１はリセットトランジスタと呼ばれている。トランジスタＭ
Ｉ１は、ノードＦＮ４０の電圧をリセットする機能を有する。トランジスタＭＩ２は露光
動作を制御する露光トランジスタと呼ばれる。トランジスタＭＩ２はノードＦＮ４０とフ
ォトダイオードＰＤ１との導通状態を制御するパストランジスタである。トランジスタＭ
Ｉ２によって露光動作のタイミングが制御できるため、グローバルシャッタ方式での撮像
が可能である。トランジスタＭＩ３は増幅トランジスタと呼ばれる。トランジスタＭＩ３
はノードＦＮ４０の電圧に応じたオン電流を生成する機能を有する。トランジスタＭＩ４
は選択トランジスタと呼ばれる。トランジスタＭＩ４はトランジスタＭＩ３と画素４４８
の出力端子との間の導通状態を制御するパストランジスタである。
トランジスタＭＩ１、ＭＩ２のバックゲートは配線ＢＧＬ５に電気的に接続されている
。配線ＢＧＬ５には負電圧Ｖｂｇ５が入力されている。これにより、トランジスタＭＩ１
、ＭＩ２のカットオフ電流を低減できるため、ノードＦＮ４０の電圧の変動をより抑える
ことができ、高精度の撮像が可能になる。
フォトダイオードＰＤ１には、シリコン基板に形成されたｐｎ接合またはｐｉｎ接合ダ
イオード素子、並びに非単結晶シリコン膜（非晶質シリコン膜、微結晶シリコン膜）を用
いたｐｉｎ型ダイオード素子などを用いることができる。なお、画素４４８は光電変換素
子にフォトダイオードが用いられているが、他の光電変換素子であってもよい。例えば、
ダイオード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗等を
シリコン、ゲルマニウム、セレン等から形成してもよい。また、アバランシェ増倍という
現象を利用したセレンを用いた光電変換素子を用いてもよい。当該光電変換素子では、入
射される光量に対する電子の増幅が大きい高感度のセンサとすることができる。セレン系
材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、一
例として、非晶質セレンを成膜後、熱処理することで得ればよい。なお結晶セレンの結晶
粒径を画素ピッチよりも小さくすることで、画素４４８ごとの特性ばらつきを低減するこ
とができる。
＜＜電子部品＞＞
次に、図２３Ａ、図２３Ｂを参照して、上掲の半導体装置が組み込まれた電子部品につ
いて説明する。
図２３Ａに示す電子部品７０００は、パッケージングされたＩＣチップであり、リード
及び回路部を有する。図２３Ａでは、電子部品７０００のパッケージにＱＦＰ（Ｑｕａｄ
Ｆｌａｔ Ｐａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されな
い。
電子部品７０００は、例えばプリント基板７００２に実装される。このようなＩＣチッ
プが複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されること
で電子部品が実装された基板（実装基板７００４）が完成する。
電子部品７０００の回路部は、積層構造をもつ。回路部には、少なくとも３種類の層７
０３１―７０３３が設けられている。層７０３１は、Ｓｉウエハに形成されたＳｉトラン
ジスタを含む。層７０３２はＯＳトランジスタを含み、層７０３３は容量素子を含む。層
７０３１と層７０３２の間に層７０３３を設けてもよい。
図２３Ｂは、電子部品７４００の模式図である。電子部品７４００はカメラモジュール
であり、イメージセンサチップ７４５１を内蔵している。イメージセンサチップ７４５１
には、撮像装置４４０（図２２Ａ参照）が設けられている。イメージセンサチップ７４５
１には、少なくとも層７０３１―７０３４が設けられている。層７０３４は光電変換素子
を含む。
電子部品７４００は、イメージセンサチップ７４５１を固定するパッケージ基板７４１
１、レンズカバー７４２１、レンズ７４３５等を有する。電子部品７４００の内部構造を
示すために、図２３Ｂではレンズカバー７４２１およびレンズ７４３５の一部が省略され
ている。
パッケージ基板７４１１とイメージセンサチップ７４５１との間には信号処理回路等が
設けられており、電子部品７４００はＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）と
しての構成を有している。
ランド７４４１は電極パッド７４６１と電気的に接続されている。ワイヤ７４７１によ
って、電極パッド７４６１は、イメージセンサチップ７４５１またはＩＣチップ７４９０
と電気的に接続されている。ＩＣチップ７４９０に上掲のＯＳ‐記憶装置を設けてもよい
。
＜＜電子機器＞＞
次に、図２４Ａ―図２４Ｄを参照して、上掲の電子部品を備えた電子機器の幾つかの態
様を説明する。
図２４Ａにタブレット型情報端末の構成例を示す。図２４Ａに示す情報端末２０１０は
、筐体２０１１、表示部２０１２、照度センサ２０１３、カメラ２０１５、操作ボタン２
０１６を有する。筐体２０１１には、記憶装置、処理装置等が組み込まれており、これら
に電子部品７０００が適用される。表示部２０１２のコントローラ等に電子部品７０００
を適用してもよい。カメラ２０１５に電子部品７４４０が用いられる。
表示部２０１２はタッチセンサが組み込まれた表示システムで構成される。表示部２０
１２をスタイラスペン２０１７（または電子ペン）、指などでタッチ操作することで、情
報端末２０１０を操作することが可能である。情報端末２０１０の機能には、音声通話、
カメラ２０１５を利用したビデオ通話、電子メール、手帳、インターネット接続、音楽再
生などがある。
図２４ＢにＰＣ（パーソナルコンピュータ）の構成例を示す。図２４Ｂに示すＰＣ２０
３０は、筐体２０３１、表示部２０３２、照度センサ２０３４、カメラ２０３５、キーボ
ード２０３６を有する。キーボード２０３６は、筐体３０３１から着脱可能な構成であっ
てもよい。筐体２０３１にキーボード２０３６を装着した状態では、ＰＣ２０３０はノー
ト型ＰＣとして使用できる。筐体２０３１からキーボード２０３６を脱着した状態では、
ＰＣ３０３０はタブレット型ＰＣとして使用できる。
筐体３０１１には、記憶装置、処理装置、表示部２０３２のコントローラ等が組み込ま
れており、これらに電子部品７０００が適用される。カメラ２０３５に電子部品７４４０
が用いられる。
図２４Ｃに示すロボット２１００は、照度センサ２１０１、マイクロフォン２１０２、
上部カメラ２１０３、スピーカ２１０４、表示部２１０５、下部カメラ２１０６、障害物
センサ２１０７、移動機構２１０８、処理装置２１１０、記憶装置２１１１を備える。
処理装置２１１０、記憶装置２１１１、表示部２１０５のコントローラ等に上掲の電子
部品７０００を適用することができる。上部カメラ２１０３、下部カメラ２１０６に電子
部品７４４０が用いられる。
表示部２１０５では、種々の情報が表示される。ロボット２１００は、使用者の望みの
情報を表示部２１０５に表示することが可能である。表示部２１０５は、タッチパネルを
搭載していてもよい。
マイクロフォン２１０２、スピーカ２１０４を用いて、使用者はロボット２１００と音
声によるコミュニケーションが可能である。
上部カメラ２１０３および下部カメラ２１０６は、ロボット２１００の周囲を撮像する
。例えば、上部カメラ２１０３で撮影した使用者の情報をもとに、ロボット２１００がス
ピーカ２１０４から発する音声が選択される。
ロボット２１００は、移動機構２１０８によって移動することが可能である。障害物セ
ンサ２１０７によって、ロボット２１００の移動方向の障害物の有無を察知することがで
きる。ロボット２１００は、上部カメラ２１０３、下部カメラ２１０６および障害物セン
サ２１０７を用いて、周囲の環境を認識し、安全にかつ自立して移動することが可能であ
る。
図２４Ｄに示す飛行体２１２０は、処理装置２１２１、記憶装置２１２２、カメラ２１
２３、プロペラ２１２４を有する。処理装置２１２１、記憶装置２１２２等に電子部品７
０００が用いられる。カメラ２１２３に電子部品７４００が組み込まれている。
図２４Ｄに示す自動車２１４０は、赤外線レーダー、ミリ波レーダー、レーザーレーダ
ーなど各種センサなどを備える。自動車２１４０は、カメラ２１４１が撮影した画像を解
析し、ガードレール２１５０や歩行者の有無など、周囲の状況を判断し、自動運転を行う
ことができる。カメラ２１４１に電子部品７４００が組み込まれている。また、自動車２
１４０の電子回路（例えば、処理装置、記憶装置）に上掲の電子部品７０００が組み込ま
れている。
＜＜電子部品の回路部＞＞
ここでは、図２５を参照して、上掲の電子部品７０００の回路部の積層構造について説
明する。図２５には、一例として、メモリセル２３７（図１６Ａ参照）の断面構造を示す
。図２５には、代表的に、トランジスタＭＷ５、容量素子ＣＳ５、トランジスタＭＴ５を
示している。トランジスタＭＴ５は、ビット線ＢＬに電気的に接続されている転送トラン
ジスタであり、単結晶シリコンウエハ５５００に作製されている。なお、図２５はＩＣチ
ップの積層構造例を説明するための断面図であり、ＩＣチップを特定の切断線で切った断
面図ではない。
トランジスタＭＴ５は層７０３１に設けられ、トランジスタＭＷ５は層７０３２に設け
られ、容量素子ＣＳ５は層７０３３に設けられている。層７０３１と層７０３２との間に
は複数の配線層が設けられている。配線層にワード線ＷＬ等が設けられている。トランジ
スタＭＷ５の構造は後述するＯＳトランジスタ５００３（図２６Ｂ参照）と同様である。
＜＜ＯＳトランジスタの構成例＞＞
次に、図２６Ａ、図２６Ｂを参照して、ＯＳトランジスタの構成例を説明する。図２６
Ａ、図２６Ｂの左側には、ＯＳトランジスタのチャネル長方向の断面構造を示し、右側の
図は、ＯＳトランジスタのチャネル幅方向の断面構造を示す。
図２６Ａに示すＯＳトランジスタ５００１は絶縁表面に形成される。ここでは、絶縁層
５０２１上に形成されている。ＯＳトランジスタ５００１は、絶縁層５０２８、５０２９
で覆われている。ＯＳトランジスタ５００１は、絶縁層５０２２―５０２７、５０３０―
５０３２、金属酸化物層５０１１―５０１３、導電層５０５０―５０５４を有する。
図中の絶縁層、金属酸化物層、導電体等は、単層でも積層でもよい。これらの作製には
、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション
法（ＰＬＡ法）、化学気相堆積法（ＣＶＤ法）、原子層堆積法（ＡＬＤ法）などの各種の
成膜方法を用いることができる。ＣＶＤ法には、プラズマＣＶＤ法、熱ＣＶＤ法、有機金
属ＣＶＤ法などがある。
金属酸化物層５０１１―５０１３をまとめて酸化物層５０１０と呼ぶ。図２６Ａに示す
ように、酸化物層５０１０は金属酸化物層５０１１、金属酸化物層５０１２、金属酸化物
層５０１３の順に積層している部分を有する。ＯＳトランジスタ５００１がオン状態のと
き、チャネルは酸化物層５０１０の金属酸化物層５０１２に主に形成される。
ＯＳトランジスタ５００１のゲート電極は導電層５０５０で構成され、ソース電極また
はドレイン電極として機能する一対の電極は、導電層５０５１、５０５２で構成される。
導電層５０５０―５０５２はそれぞれバリア層として機能する絶縁層５０３０―５０３２
に覆われている。バックゲート電極は導電層５０５３と導電層５０５４との積層で構成さ
れる。
ゲート側のゲート絶縁層は絶縁層５０２７で構成され、バックゲート側のゲート絶縁層
は、絶縁層５０２４―５０２６の積層で構成される。絶縁層５０２８は層間絶縁層である
。絶縁層５０２９はバリア層である。
金属酸化物層５０１３は、金属酸化物層５０１１、５０１２、導電層５０５１、５０５
２でなる積層体を覆っている。絶縁層５０２７は金属酸化物層５０１３を覆っている。導
電層５０５１、５０５２はそれぞれ、金属酸化物層５０１３、絶縁層５０２７を介して、
導電層５０５０と重なる領域を有する。
導電層５０５０―５０５４に用いられる導電材料には、リン等の不純物元素をドーピン
グした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイド、モリブ
デン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカン
ジウム等の金属、または上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタ
ン、窒化モリブデン、窒化タングステン）等がある。また、インジウム錫酸化物、酸化タ
ングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸
化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜
鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることがで
きる。
例えば、導電層５０５０は窒化タンタル、またはタングステン単層である。あるいは、
導電層５０５０が２層構造、および３層構造の場合、次のような組み合わせがある。アル
ミニウム、チタン）、（窒化チタン、チタン）、（窒化チタン、タングステン、（窒化タ
ンタル、タングステン）、（窒化タングステン、タングステン）、（チタン、アルミニウ
ム、チタン）、（窒化チタン、アルミニウム、チタン）、（窒化チタン、アルミニウム、
窒化チタン）。先に記載した導電体が絶縁層５０２７側に設けられる。
導電層５０５１と導電層５０５２は同じ層構造をもつ。例えば、導電層５０５１が単層
である場合、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウ
ム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分と
する合金を用いればよい。導電層５０５１が２層構造、および３層構造の場合、次のよう
な組み合わせがある。（チタン、アルミニウム）、（タングステン、アルミニウム）、（
タングステン、銅）（銅‐マグネシウム‐アルミニウム合金、銅）、（チタン、銅）、（
チタン又は窒化チタン、アルミニウムまたは銅、チタンまたは窒化チタン）、（モリブデ
ンまたは窒化モリブデン、アルミニウムまたは銅、モリブデンまたは窒化モリブデン）な
どの組み合わせがある。先に記載した導電体が絶縁層５０２７側に設けられる。
例えば、導電層５０５３は、水素に対するバリア性を有する導電層（例えば、窒化タン
タル層）とし、導電層５０５４は、導電層５０５３よりも導電率の高い導電層（例えばタ
ングステン層）とすることが好ましい。このような構造であることで、導電層５０５３と
導電層５０５４の積層は配線としての機能と、酸化物層５０１０への水素の拡散を抑制す
る機能とをもつ。
絶縁層５０２１―５０３２に用いられる絶縁材料には、窒化アルミニウム、酸化アルミ
ニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコ
ン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニ
ウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニ
ウム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層５０２１―５０３２は
これらの絶縁材料でなる単層、または積層で構成される。絶縁層５０２１―５０３２を構
成する層は、複数の絶縁材料を含んでいてもよい。
本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、
窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことをいう。
ＯＳトランジスタ５００１において、酸素および水素に対してバリア性をもつ絶縁層（
以下、バリア層）によって酸化物層５０１０が包み込まれる構造であることが好ましい。
このような構造であることで、酸化物層５０１０から酸素が放出されること、酸化物層５
０１０への水素の侵入を抑えることができるので、ＯＳトランジスタ５００１の信頼性、
電気特性を向上できる。
例えば、絶縁層５０２９をバリア層として機能させ、かつ絶縁層５０２１、５０２２、
５０２４の少なくとも１つをバリア層と機能させればよい。バリア層は、酸化アルミニウ
ム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化
窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形
成することができる。酸化物層５０１０と導電層５０５０の間に、バリア層をさらに設け
てもよい。もしくは、金属酸化物層５０１３として、酸素および水素に対してバリア性を
もつ金属酸化物層を設けてもよい。
絶縁層５０３０は、導電層５０５０の酸化を防ぐバリア層であることが好ましい。絶縁
層５０３０が酸素に対してバリア性を有することで、絶縁層５０２８等から離脱した酸素
による導電層５０５０の酸化を抑制することができる。例えば、絶縁層５０３０には、酸
化アルミニウムなどの金属酸化物を用いることができる。
図２６Ａは、酸化物層５０１０が３層構造の例であるが、これに限定されない。酸化物
層５０１０は、例えば、金属酸化物層５０１１または金属酸化物層５０１３のない２層構
造とすることができるし、金属酸化物層５０１１―５０１２の何れか１層で構成してもよ
い。または、酸化物層５０１０を４層以上の金属酸化物層で構成してもよい。
図２６Ｂに示すＯＳトランジスタ５００３は、ＯＳトランジスタ５００１とはゲート電
極、酸化物層の構造が異なる。
ＯＳトランジスタ５００３のゲート電極（５０５０）は絶縁層５０３３、５０３４に覆
われている。ＯＳトランジスタ５００３は、金属酸化物層５０１１、５０１２とでなる酸
化物層５００９を有する。導電層５０５１、５０５２を設ける代わりに、金属酸化物層５
０１１に低抵抗領域５０１１ａ、５０１１ｂが、金属酸化物層５０１２に低抵抗領域５０
１２ａ、５０１２ｂが設けられている。酸化物層５００９に不純物元素（例えば、水素、
窒素）を選択的に添加することで、低抵抗領域５０１１ａ、５０１１ｂ、５０１２ａ、５
０１２ｂを形成することができる。
金属酸化物層に不純物元素を添加すると、添加した領域に酸素欠損が形成され、不純物
元素が酸素欠損に入り込むことで、キャリア密度が高くなるため、添加領域が低抵抗化さ
れる。
＜＜金属酸化物＞＞
ＯＳトランジスタのチャネル形成領域は、ＣＡＣ‐ＯＳ（ｃｌｏｕｄ‐ａｌｉｇｎｅｄ
ｃｏｍｐｏｓｉｔｅ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である
ことが好ましい。
ＣＡＣ‐ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを
有し、材料の全体では半導体としての機能を有する。ＣＡＣ‐ＯＳまたはＣＡＣ‐ｍｅｔ
ａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアと
なる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流
さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させるこ
とで、スイッチングさせる機能（オン／オフさせる機能）をＣＡＣ‐ＯＳに付与すること
ができる。ＣＡＣ‐ＯＳにおいて、それぞれの機能を分離させることで、双方の機能を最
大限に高めることができる。
ＣＡＣ‐ＯＳは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電
性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、
導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電
性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は
、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ‐ＯＳにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以
上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している
場合がある。
また、ＣＡＣ‐ＯＳは異なるバンドギャップを有する成分により構成される。例えば、
ＣＡＣ‐ＯＳは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起
因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを
流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナロー
ギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャッ
プを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため
、上記ＣＡＣ‐ＯＳをトランジスタのチャネル形成領域に用いることで、ＯＳトランジス
タに高い電流駆動力、および高い電界効果移動度を与えることができる。
また、結晶性によって金属酸化物半導体を分類すると、単結晶金属酸化物半導体と、そ
れ以外の非単結晶金属酸化物半導体とに分けられる。非単結晶金属酸化物半導体としては
、ＣＡＡＣ‐ＯＳ（ｃ‐ａｘｉｓ‐ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｍｅｔａ
ｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶金属酸化物半導体、ｎｃ‐ＯＳ
（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ）、擬似非晶質金属酸化物半導体（ａ‐ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ‐ｌｉ
ｋｅ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などがある。
また、ＯＳトランジスタのチャネル形成領域は、ＣＡＡＣ‐ＯＳ、ｎｃ‐ＯＳなどの結
晶部を有する金属酸化物で構成されることが好ましい。
ＣＡＡＣ‐ＯＳは、ｃ軸配向性を有し、かつａ‐ｂ面方向において複数のナノ結晶が連
結し、歪みを有した結晶構造となっている。歪みとは、複数のナノ結晶が連結する領域に
おいて、格子配列の揃った領域と、別の格子配列の揃った領域との間で格子配列の向きが
変化している箇所を指す。
微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領
域）において、ｎｃ‐ＯＳは原子配列に周期性を有する。ｎｃ‐ＯＳは、異なるナノ結晶
間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがっ
て、分析方法によっては、ｎｃ‐ＯＳはａ‐ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別
が付かない場合がある。
ａ‐ｌｉｋｅ ＯＳはｎｃ‐ＯＳと非晶質金属酸化物半導体との間の構造を有する金属
酸化物半導体である。ａ‐ｌｉｋｅ ＯＳは鬆または低密度領域を有する。ａ‐ｌｉｋｅ
ＯＳはｎｃ‐ＯＳおよびＣＡＡＣ‐ＯＳと比べて、結晶性が低い。
本明細書等において、ＣＡＣは金属酸化物半導体の機能または材料を表し、ＣＡＡＣは
金属酸化物半導体の結晶構造を表している。
９Ａ、９Ｂ：曲線、 １０、１１、２０、２１、２２、２３、２４、２５、１７１、
１７２：比較回路、 １４、１５、３４：差動対、 １７：電流源、 １８：負荷
回路、 ３０、３１、３２、３３、１７２Ａ：差動入力回路、 ３５、４０、４１、
４２、４３、４５：出力回路、 ３８、３９：インバータ回路、 １００、１０１：
負電圧供給装置、 １１１、１４１：制御回路、 １１２、１１７Ａ、１１７Ｂ、１
１７Ｃ、１２３、１４２、１５３：チャージポンプ回路、 １１４：バイアス電圧生成
回路、 １２０、１５０：出力電圧調整部、 １２２、１５２：負電圧保持回路、
１２７、１５４：駆動回路、 １２８、１５５、１６１、１６２：監視回路、 １
４３：分周回路、 １７１、１７２：比較回路、 １７３：ラッチ回路、 １７５
、１７７：選択回路、
２００、２１１、２８０：記憶装置、 ２１０、２６１：負電圧供給装置、 ２１５
、２８１：制御回路、 ２２０、２８３：メモリセルアレイ、 ２２１、２８２：周
辺回路、 ２２３：行回路、 ２２４：列回路、 ２２５：入出力回路、 ２３
０、２３１、２３２、２３３、２３４、２３５、２３６、２３７、２３８、２４０：メモ
リセル、 、２４１、２４２、２７２：バックアップ回路、 ２５０：マイクロコン
トローラユニット（ＭＣＵ）、 ２６０：電源管理装置（ＰＭＵ）、 ２６２：バス
、 ２６４、２６５：パワースイッチ、 ２６５：パワースイッチ、 ２６７：レ
ベルシフタ（ＬＳ）およびバッファ回路、 ２７０：プロセッサコア、 ２７１：フ
リップフロップ、 ２７２Ａ、２７３：クロックバッファ回路、 ２７３：スキャン
フリップフロップ、 ３３０：ＣＰＵコア、 ３４０：バックアップ回路、
４００：ＦＰＧＡ、 ４０５：負電圧供給装置、 ４１０：ロジックアレイ、 ４
１１：入出力部（Ｉ／Ｏ）、 ４１２：クロック生成器、 ４１３：コンフィギュレ
ーション・コントローラ、 ４１４：コンテキスト・コントローラ、 ４１５：行ド
ライバ、 ４１６：列ドライバ、 ４２１：配線スイッチアレイ（ＲＳＡ）、 ４
２２：配線スイッチ（ＲＳ）、 ４２３：スイッチ回路（ＳＷ）、 ４２５：ロジッ
クエレメント（ＬＥ）、 ４２６：コンフィギュレーションメモリ（ＣＦＭ）、 ４
２８：メモリセル、 ４４０：撮像装置、 ４４１：負電圧供給装置、 ４４２：
制御回路、 ４４３：画素アレイ、 ４４４：周辺回路、 ４４５：行ドライバ、
４４６：列ドライバ、 ４４８：画素、
２０１０：情報端末、 ２０１１、２０３１、３０１１、３０３１：筐体、 ２０１
２、２０３２、２１０５：表示部、 ２０１３、２０３４、２１０１：照度センサ、
２０１５、２０３５、２１２３、２１４１：カメラ、 ２０１６：操作ボタン、
２０１７：スタイラスペン、 ２０３０、３０３０：ＰＣ、 ２０３６：キーボード
、 ２１００：ロボット、 ２１０２：マイクロフォン、 ２１０３：上部カメラ
、 ２１０４：スピーカ、 ２１０６：下部カメラ、 ２１０７：障害物センサ、
２１０８：移動機構、 ２１１０、２１２１：処理装置、 ２１１１、２１２２
：記憶装置、 ２１２０：飛行体、 ２１２１：処理装置、 ２１２４：プロペラ
、 ２１４０、２９８０：自動車、 ２１５０：ガードレール、
５００１、５００３：ＯＳトランジスタ、 ５００９、５０１０：酸化物層、 ５０
１１、５０１２、５０１３：金属酸化物層、 ５０１１ａ、５０１１ｂ、５０１２ａ、
５０１２ｂ：低抵抗領域、 ５０２１、５０２２、５０２４、５０２７、５０２８、５
０２９、５０３０、５０３３、５０３４：絶縁層、 ５０５０、５０５１、５０５２、
５０５３、５０５４：導電層、 ５５００：単結晶シリコンウエハ、
７４００：電子部品、 ７４１１：パッケージ基板、 ７４２１：レンズカバー、
７４３５：レンズ、 ７４４０：電子部品、 ７４４１：ランド、 ７４５１：
イメージセンサチップ、 ７４６１：電極パッド、 ７４７１：ワイヤ、 ７４９
０：ＩＣチップ、
ＢＧＬ、ＢＧＬ１、ＢＧＬ２、ＢＧＬ４、ＢＧＬ５、ＣＸＬ、ＯＧＬ：配線、 ＢＬ、
ＢＬＢ：ビット線、 ＣＫ１０、ＣＫ１１、Ｄ１、ＦＮ４０、Ｑ、Ｑｂ、Ｑ１、ＲＴ、
ＳＤ、ＳＤ＿ＩＮ、ＳＥ、ＳＮ１、ＳＮ２、ＳＮ３、ＳＮ１１、Ｘ１、Ｘ２、Ｘ５、Ｘ６
、Ｘ１１、Ｘ１２、Ｘ１３：ノード、 ＣＤＬ：容量線、 Ｃ１１、Ｃ２１、Ｃ２２
、Ｃ２５、Ｃ４０、ＣＳ１、ＣＳ３、ＣＳ５、ＣＳ６、ＣＳ７：容量素子、 ＩＮ２、
ＩＮＮ、ＩＮＰ、ＩＮ＿ｃｐ、ＯＢ、ＯＢ１、ＯＢ２、ＯＣＭ、ＯＣＭＢ、ＯＵＴ２、Ｏ
ＵＴ＿ｃｐ、ＯＵＴ３：端子、 ＭＩ１、ＭＩ２、ＭＩ３、ＭＩ４、ＭＮ１、ＭＮ５、
ＭＮ６、ＭＮ７、ＭＯ１、ＭＯ２、ＭＯ３、ＭＯ５、ＭＯ７、ＭＯ１１、ＭＯ１２、ＭＯ
１３、ＭＯ１４、ＭＯ２１、ＭＯ２２、ＭＯ２５、ＭＰ１、ＭＰ２、ＭＰ５、ＭＰ６、Ｍ
Ｐ７、ＭＲ１、ＭＴ５、ＭＷ１、ＭＷ２、ＭＷ３、ＭＷ５、ＭＷ６、ＭＷ７：トランジス
タ、 ＰＬ２、ＰＬ３、Ｖ＿ＶＤＭ、Ｖ＿ＶＳＭ：電源線、 ＲＢＬ：読出しビット
線、 ＲＷＬ：読出しワード線、 Ｒｄ１、Ｒｄ２：負荷、 ＳＬ：ソース線、
ＷＢＬ：書込みビット線、 ＷＬ：ワード線、 ＷＷＬ：書込みワード線、

Claims (3)

  1. 差動入力回路を有する比較回路であって、
    前記差動入力回路は、第１ｎチャネル型トランジスタ及び第２ｎチャネル型トランジスタを有する差動対と、第１ｐチャネル型トランジスタ及び第２ｐチャネル型トランジスタを有する負荷回路と、を有し、
    前記第１ｎチャネル型トランジスタのバックゲートには高レベル側の第１電源電圧が入力され、
    前記第１ｎチャネル型トランジスタのフロントゲートには第１入力端子が電気的に接続され、
    前記第２ｎチャネル型トランジスタのバックゲートには第２入力端子が電気的に接続され、
    前記第２ｎチャネル型トランジスタのフロントゲートには低レベル側の第２電源電圧が入力され、
    前記第１ｐチャネル型トランジスタは、ソースには前記第１電源電圧が入力され、ドレインが前記第１ｎチャネル型トランジスタのドレイン及び前記第１ｐチャネル型トランジスタのゲートと電気的に接続され、
    前記第２ｐチャネル型トランジスタは、ソースには前記第１電源電圧が入力され、ドレインが前記第２ｎチャネル型トランジスタのドレインと電気的に接続され、
    前記比較回路は、前記第１入力端子に０Ｖ以下の入力電圧が入力され、かつ、前記第２入力端子に０Ｖより高い基準正電圧が入力されたときに、前記入力電圧を０Ｖ以下の基準負電圧と比較し、出力端子から比較結果に応じた出力電圧を出力する機能を有し、
    前記基準正電圧は、前記第１入力端子に前記基準負電圧が入力され、前記第１ｎチャネル型トランジスタのフロントゲートに前記第１電源電圧が入力され、かつ前記第２ｎチャネル型トランジスタのバックゲートに前記第２電源電圧が入力された場合に、前記第１ｎチャネル型トランジスタのドレイン電流と前記第２ｎチャネル型トランジスタのドレイン電流との差分が０になるときの、前記第２入力端子の電圧に相当する、比較回路。
  2. 請求項１において、
    前記第１ｎチャネル型トランジスタおよび前記第２ｎチャネル型トランジスタのチャネル形成領域は、金属酸化物を有する比較回路。
  3. 請求項１または請求項２に記載の比較回路は、ダイナミック比較回路であって、
    前記差動入力回路には、前記差動対に電気的に接続されているラッチ回路が設けられている比較回路。
JP2022092078A 2017-05-31 2022-06-07 比較回路 Active JP7383762B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017107964 2017-05-31
JP2017107964 2017-05-31
JP2018101771A JP7085899B2 (ja) 2017-05-31 2018-05-28 比較回路、半導体装置、電子部品、および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018101771A Division JP7085899B2 (ja) 2017-05-31 2018-05-28 比較回路、半導体装置、電子部品、および電子機器

Publications (2)

Publication Number Publication Date
JP2022130415A JP2022130415A (ja) 2022-09-06
JP7383762B2 true JP7383762B2 (ja) 2023-11-20

Family

ID=64455908

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018101771A Active JP7085899B2 (ja) 2017-05-31 2018-05-28 比較回路、半導体装置、電子部品、および電子機器
JP2022092078A Active JP7383762B2 (ja) 2017-05-31 2022-06-07 比較回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018101771A Active JP7085899B2 (ja) 2017-05-31 2018-05-28 比較回路、半導体装置、電子部品、および電子機器

Country Status (7)

Country Link
US (2) US11457167B2 (ja)
JP (2) JP7085899B2 (ja)
KR (1) KR102542173B1 (ja)
CN (1) CN110637415A (ja)
DE (1) DE112018002796T5 (ja)
TW (2) TWI737913B (ja)
WO (1) WO2018220470A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11457167B2 (en) * 2017-05-31 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Comparison circuit, semiconductor device, electronic component, and electronic device
US11025241B2 (en) * 2018-12-20 2021-06-01 Samsung Electronics Co., Ltd. Comparator circuit and mobile device
US10796729B2 (en) * 2019-02-05 2020-10-06 Micron Technology, Inc. Dynamic allocation of a capacitive component in a memory device
US10825526B1 (en) * 2019-06-24 2020-11-03 Sandisk Technologies Llc Non-volatile memory with reduced data cache buffer
KR20210034918A (ko) * 2019-09-23 2021-03-31 삼성전자주식회사 전하 펌프 회로 및 이를 포함하는 이미지 센서
TWI715224B (zh) * 2019-09-30 2021-01-01 瑞昱半導體股份有限公司 具有耐壓機制的輸出電路
WO2022023866A1 (ja) * 2020-07-31 2022-02-03 株式会社半導体エネルギー研究所 半導体装置
US11688437B2 (en) 2020-09-25 2023-06-27 Apple Inc. Amplifier offset cancelation
US11659297B2 (en) * 2020-10-27 2023-05-23 Shenzhen GOODIX Technology Co., Ltd. Image sensor with charge pump cell quantity control
JP2023040523A (ja) * 2021-09-10 2023-03-23 キオクシア株式会社 半導体集積回路、及び、半導体記憶装置、並びに、メモリシステム
TWI807494B (zh) * 2021-11-19 2023-07-01 鯨鏈科技股份有限公司 晶圓對晶圓技術之輸入及輸出電路與使用其晶片裝置
CN114649050A (zh) 2022-02-24 2022-06-21 长鑫存储技术有限公司 存储器检测方法、检测装置、计算机存储介质及电子设备
WO2023248633A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびチャージポンプ回路
US11722142B1 (en) * 2022-06-25 2023-08-08 Texas Instruments Incorporated Charge pump with output current adjustment
CN115424642B (zh) * 2022-11-03 2023-01-31 成都市硅海武林科技有限公司 一种具有二级起泵的fpga电荷泵电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229746A (ja) 2002-02-06 2003-08-15 Seiko Instruments Inc オフセット付きコンパレータ回路
JP2003273711A (ja) 2002-03-12 2003-09-26 Seiko Instruments Inc 電圧比較器
JP2014217056A (ja) 2013-04-22 2014-11-17 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． ミスマッチングされた差動回路

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012816A (ja) 1983-07-04 1985-01-23 Sumitomo Electric Ind Ltd Ｃｍｏｓコンパレ−タ
JPH04127467A (ja) 1990-06-04 1992-04-28 Mitsubishi Electric Corp 半導体集積回路装置
JPH05180876A (ja) * 1991-12-27 1993-07-23 Fujitsu Ltd コンパレータ
JP3292417B2 (ja) 1994-02-15 2002-06-17 三菱電機株式会社 半導体装置
WO1999007067A1 (en) 1997-08-01 1999-02-11 Lsi Logic Corporation Offset adjustment of cmos matched pairs with body voltage
JP3278765B2 (ja) 1997-11-17 2002-04-30 日本電気株式会社 負電圧生成回路
JP4109340B2 (ja) 1997-12-26 2008-07-02 株式会社ルネサステクノロジ 半導体集積回路装置
US6204721B1 (en) 1998-05-20 2001-03-20 Programmable Microelectronics Corp. Method and apparatus for switching a well potential in response to an output voltage
US6452448B1 (en) 2000-07-14 2002-09-17 International Business Machines Corporation Family of analog amplifier and comparator circuits with body voltage control
JP3816022B2 (ja) 2002-05-28 2006-08-30 松下電器産業株式会社 半導体記憶装置
JP4290466B2 (ja) * 2003-04-24 2009-07-08 パナソニック株式会社 オフセット補償装置
US7221190B2 (en) * 2005-03-14 2007-05-22 Texas Instruments Incorporated Differential comparator with extended common mode voltage range
JP2008306504A (ja) 2007-06-08 2008-12-18 Renesas Technology Corp 差動増幅回路及びａ／ｄ変換器
TWI382669B (zh) 2009-07-16 2013-01-11 Ralink Technology Corp 用於管線式類比數位轉換器之比較器及相關訊號取樣方法
TWI405415B (zh) 2009-11-09 2013-08-11 Ind Tech Res Inst 具有背景式誤差修正功能的動態比較器
WO2011068025A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
KR101928897B1 (ko) 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
JP2012227588A (ja) 2011-04-15 2012-11-15 Fujitsu Semiconductor Ltd 比較回路及びアナログデジタル変換回路
JP5890207B2 (ja) 2012-03-13 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置
CN104052484B (zh) 2013-03-11 2019-03-08 恩智浦美国有限公司 控制比较器输入偏移电压的装置
US9245650B2 (en) 2013-03-15 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016111677A (ja) 2014-09-26 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、無線センサ、及び電子機器
US9397622B2 (en) 2014-10-31 2016-07-19 Stmicroelectronics International N.V. Programmable hysteresis comparator
JP2016187123A (ja) 2015-03-27 2016-10-27 株式会社東芝 コンパレータ回路
US10250247B2 (en) * 2016-02-10 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US10236875B2 (en) 2016-04-15 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating the semiconductor device
US11457167B2 (en) * 2017-05-31 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Comparison circuit, semiconductor device, electronic component, and electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229746A (ja) 2002-02-06 2003-08-15 Seiko Instruments Inc オフセット付きコンパレータ回路
JP2003273711A (ja) 2002-03-12 2003-09-26 Seiko Instruments Inc 電圧比較器
JP2014217056A (ja) 2013-04-22 2014-11-17 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． ミスマッチングされた差動回路

Also Published As

Publication number Publication date
CN110637415A (zh) 2019-12-31
TW201909554A (zh) 2019-03-01
TW202137707A (zh) 2021-10-01
JP7085899B2 (ja) 2022-06-17
TWI737913B (zh) 2021-09-01
US20220264044A1 (en) 2022-08-18
US11689829B2 (en) 2023-06-27
TWI794834B (zh) 2023-03-01
US20200145599A1 (en) 2020-05-07
DE112018002796T5 (de) 2020-03-19
JP2022130415A (ja) 2022-09-06
WO2018220470A1 (en) 2018-12-06
JP2018207486A (ja) 2018-12-27
KR102542173B1 (ko) 2023-06-09
US11457167B2 (en) 2022-09-27
KR20200012880A (ko) 2020-02-05

Similar Documents

Publication Publication Date Title
JP7383762B2 (ja) 比較回路
US10693448B2 (en) Semiconductor device, electronic component, and electronic device
JP6885773B2 (ja) 半導体装置
US11062762B2 (en) Storage device applying a cancel circuit
JP6999578B2 (ja) 半導体装置、電子部品、及び電子機器
US11366507B2 (en) Storage device, semiconductor device, electronic component, and electronic device
US10068640B2 (en) Semiconductor device, electronic component, and electronic device
US11205461B2 (en) Memory device comprising first through fourth transistors
JP7083607B2 (ja) 記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231108

R150 Certificate of patent or registration of utility model

Ref document number: 7383762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150