JP2003273711A - 電圧比較器 - Google Patents
電圧比較器Info
- Publication number
- JP2003273711A JP2003273711A JP2002066949A JP2002066949A JP2003273711A JP 2003273711 A JP2003273711 A JP 2003273711A JP 2002066949 A JP2002066949 A JP 2002066949A JP 2002066949 A JP2002066949 A JP 2002066949A JP 2003273711 A JP2003273711 A JP 2003273711A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- mos transistor
- value
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 検出電圧値を、調整することが可能な電圧比
較器の提供。 【解決手段】 入力電圧の値と基準電圧の値を比較し
て、出力端子6から信号を出力する電圧比較器におい
て、第２の端子8と、第１のMOSトランジスタ3の基板端
子若しくは前記第２のMOSトランジスタ4の基板端子との
間に、電圧源１１が接続されている。
較器の提供。 【解決手段】 入力電圧の値と基準電圧の値を比較し
て、出力端子6から信号を出力する電圧比較器におい
て、第２の端子8と、第１のMOSトランジスタ3の基板端
子若しくは前記第２のMOSトランジスタ4の基板端子との
間に、電圧源１１が接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は電圧が所定値よりも
大きいか小さいかを検出する電圧検出装置および電子装
置に関する。
大きいか小さいかを検出する電圧検出装置および電子装
置に関する。
【０００２】
【従来の技術】電圧比較器は図５に示されるような回路
構成が知られていた。端子９は基準電圧を発生させる端
子と接続する。端子１０は検出すべき任意の端子と接続
する。すなわち端子９には基準電圧が、端子１０には入
力電圧が与えられる。端子６は出力端子である。端子７
と端子８との間には電圧比較器が動作をするために適当
な電圧が印加される。電流源５には電圧比較器が動作を
するために適当な電流が流れる。N-chMOSトランジスタ
３はそのゲートに端子９が、N-chMOSトランジスタ４は
そのゲートに端子１０が接続されており、N-chMOSトラ
ンジスタ３とN-chMOSトランジスタ４とは(W/L)サイズを
等しく有する。端子７とN-chMOSトランジスタ３との間
にはP-chMOSトランジスタ1が、端子７とN-chMOSトラン
ジスタ４との間にはP-chMOSトランジスタ２が接続され
ており、P-chMOSトランジスタ１とP-chMOSトランジスタ
２とは(W/L)サイズを等しく有する。
構成が知られていた。端子９は基準電圧を発生させる端
子と接続する。端子１０は検出すべき任意の端子と接続
する。すなわち端子９には基準電圧が、端子１０には入
力電圧が与えられる。端子６は出力端子である。端子７
と端子８との間には電圧比較器が動作をするために適当
な電圧が印加される。電流源５には電圧比較器が動作を
するために適当な電流が流れる。N-chMOSトランジスタ
３はそのゲートに端子９が、N-chMOSトランジスタ４は
そのゲートに端子１０が接続されており、N-chMOSトラ
ンジスタ３とN-chMOSトランジスタ４とは(W/L)サイズを
等しく有する。端子７とN-chMOSトランジスタ３との間
にはP-chMOSトランジスタ1が、端子７とN-chMOSトラン
ジスタ４との間にはP-chMOSトランジスタ２が接続され
ており、P-chMOSトランジスタ１とP-chMOSトランジスタ
２とは(W/L)サイズを等しく有する。
【０００３】P-chMOSトランジスタ1とP-chMOSトランジ
スタ２とは、ゲートとソースの電位を等しく有しかつ、
(W/L)サイズを等しく有するため、入力電圧値が基準電
圧値よりも大きいか小さいかを出力電圧値が小さい(以
下“L”と記載する)か大きい(以下“H”と記載する)か
を判別することで知ることができる。仮に入力電圧値が
基準電圧値よりも大きな値であるとした場合、出力電圧
値は“L”に、また仮に入力電圧値が基準電圧値よりも
小さな値であるとした場合、出力電圧値は“H”にな
る。すなわち、この電圧比較器の検出電圧値は基準電圧
値と等しくなる。
スタ２とは、ゲートとソースの電位を等しく有しかつ、
(W/L)サイズを等しく有するため、入力電圧値が基準電
圧値よりも大きいか小さいかを出力電圧値が小さい(以
下“L”と記載する)か大きい(以下“H”と記載する)か
を判別することで知ることができる。仮に入力電圧値が
基準電圧値よりも大きな値であるとした場合、出力電圧
値は“L”に、また仮に入力電圧値が基準電圧値よりも
小さな値であるとした場合、出力電圧値は“H”にな
る。すなわち、この電圧比較器の検出電圧値は基準電圧
値と等しくなる。
【０００４】
【発明が解決しようとする課題】一般に、電圧比較器は
２つの入力を有し、一方の入力に与えられた基準電圧値
ともう一方の入力に与えられた入力電圧値とを比較する
電圧検出装置である。このため検出電圧値を、基準電圧
値に所望のオフセット電圧値を加算または減算した値と
する要求には応じることができないといった問題があっ
た。
２つの入力を有し、一方の入力に与えられた基準電圧値
ともう一方の入力に与えられた入力電圧値とを比較する
電圧検出装置である。このため検出電圧値を、基準電圧
値に所望のオフセット電圧値を加算または減算した値と
する要求には応じることができないといった問題があっ
た。
【０００５】
【課題を解決するための手段】この発明の電圧比較器
は、基準電圧を発生させる端子がゲートに接続されたN-
chMOSトランジスタと、検出すべき任意の端子がゲート
に接続されたN-chMOSトランジスタとを構成要素として
含み、基準電圧を発生させる端子がゲートに接続された
N-chMOSトランジスタか、または検出すべき任意の端子
がゲートに接続されたN-chMOSトランジスタの基板の電
位を少なくとも１つ以上の電圧源により制御し、前記少
なくとも１つ以上の電圧源が与える電圧値を適当な値と
する手段を備えた。
は、基準電圧を発生させる端子がゲートに接続されたN-
chMOSトランジスタと、検出すべき任意の端子がゲート
に接続されたN-chMOSトランジスタとを構成要素として
含み、基準電圧を発生させる端子がゲートに接続された
N-chMOSトランジスタか、または検出すべき任意の端子
がゲートに接続されたN-chMOSトランジスタの基板の電
位を少なくとも１つ以上の電圧源により制御し、前記少
なくとも１つ以上の電圧源が与える電圧値を適当な値と
する手段を備えた。
【０００６】このような手段を備えることにより、検出
電圧値を基準電圧値に所望のオフセット電圧値が加算ま
たは減算された値とすることができる。
電圧値を基準電圧値に所望のオフセット電圧値が加算ま
たは減算された値とすることができる。
【０００７】即ち、本発明の電圧比較器は、第１の電圧
が印加される第１の端子と、第２の電圧が印加される第
２の端子と、前記第１の端子に接続された回路と、前記
第2の端子に接続された電流源と、基準電圧を発生させ
る端子がゲートに接続された第１のMOSトランジスタ
と、入力電圧が印加される端子がゲートに接続された前
記第１のM OSトランジスタと同一導電型の第２のMOSト
ランジスタと、前記回路と前記第2のMOSトランジスタの
間に接続された出力端子と、を有し、前記第１の端子と
前記電流源との間に、前記回路と前記第１のMOSトラン
ジスタ及び前記第２のMOSトランジスタとがカレントミ
ラー回路を構成するように接続されており、入力電圧の
値と基準電圧の値を比較して、前記出力端子から信号を
出力する電圧比較器において、前記第２の端子と、前記
第１のMOSトランジスタの基板端子若しくは前記第２のM
OSトランジスタの基板端子との間に、電圧源が接続され
ていることを特徴とする。
が印加される第１の端子と、第２の電圧が印加される第
２の端子と、前記第１の端子に接続された回路と、前記
第2の端子に接続された電流源と、基準電圧を発生させ
る端子がゲートに接続された第１のMOSトランジスタ
と、入力電圧が印加される端子がゲートに接続された前
記第１のM OSトランジスタと同一導電型の第２のMOSト
ランジスタと、前記回路と前記第2のMOSトランジスタの
間に接続された出力端子と、を有し、前記第１の端子と
前記電流源との間に、前記回路と前記第１のMOSトラン
ジスタ及び前記第２のMOSトランジスタとがカレントミ
ラー回路を構成するように接続されており、入力電圧の
値と基準電圧の値を比較して、前記出力端子から信号を
出力する電圧比較器において、前記第２の端子と、前記
第１のMOSトランジスタの基板端子若しくは前記第２のM
OSトランジスタの基板端子との間に、電圧源が接続され
ていることを特徴とする。
【０００８】又、前記電圧源は、出力電圧が制御可能で
あることを特徴とする。
あることを特徴とする。
【０００９】
【発明の実施の形態】
【００１０】
【実施例】以下、本発明の実施例を図面、参照して説明
する。図１（A）は本発明の第1の実施例を示す電圧比較
器の回路構成図である。図１（A）と図５との相違はN-c
hMOSトランジスタ３の基板の電位が電圧源１1により制
御されるところにある。基本的な電圧検出動作は従来と
同様である。電圧源１１がN-chMOSトランジスタ３の基
板の電位を、N-chMOSトランジスタ３の基板とソースま
たはドレイン間の寄生PN接合がONしない条件にて制御す
ることで、N-chMOSトランジスタ３のしきい値電圧を制
御することができ、N-chMOSトランジスタ３とN-chMOSト
ランジスタ４が異なるしきい値電圧となる状態をつくる
ことができる。このため、仮に電圧源１1がN-chMOSトラ
ンジスタ３の基板の電位を端子８の電位よりも低く与え
る場合、検出電圧値は基準電圧値より低くなる。すなわ
ち、検出電圧値は基準電圧値よりもオフセット電圧値だ
け低くなるといえる。このオフセット電圧値は、N-chMO
Sトランジスタ３のしきい値電圧により変化するので、
電圧源１1の与える電圧値を変化させることで制御でき
る。
する。図１（A）は本発明の第1の実施例を示す電圧比較
器の回路構成図である。図１（A）と図５との相違はN-c
hMOSトランジスタ３の基板の電位が電圧源１1により制
御されるところにある。基本的な電圧検出動作は従来と
同様である。電圧源１１がN-chMOSトランジスタ３の基
板の電位を、N-chMOSトランジスタ３の基板とソースま
たはドレイン間の寄生PN接合がONしない条件にて制御す
ることで、N-chMOSトランジスタ３のしきい値電圧を制
御することができ、N-chMOSトランジスタ３とN-chMOSト
ランジスタ４が異なるしきい値電圧となる状態をつくる
ことができる。このため、仮に電圧源１1がN-chMOSトラ
ンジスタ３の基板の電位を端子８の電位よりも低く与え
る場合、検出電圧値は基準電圧値より低くなる。すなわ
ち、検出電圧値は基準電圧値よりもオフセット電圧値だ
け低くなるといえる。このオフセット電圧値は、N-chMO
Sトランジスタ３のしきい値電圧により変化するので、
電圧源１1の与える電圧値を変化させることで制御でき
る。
【００１１】尚、実施例１において、トランジスタ導電
型等を全く逆にしても同様な効果を得ることができる。
この場合の構成例を図１（B）に示す。
型等を全く逆にしても同様な効果を得ることができる。
この場合の構成例を図１（B）に示す。
【００１２】図２（A）は本発明の第２の実施例を示す
電圧比較器の回路構成図である。図１（A）では、電圧
源１１がN-chMOSトランジスタ３の基板に接続されてい
るが、図２（A）に示すように、電圧源１２をN-chMOSト
ランジスタ４の基板に接続する構成をとることでオフセ
ット電圧を発生させることも可能である。この場合、仮
に電圧源１２がN -chMOSトランジスタ４の基板の電位を
端子８の電位よりも低く与える場合、検出電圧値は基準
電圧値より高くなる。すなわち、検出電圧値は基準電圧
値よりもオフセット電圧値だけ高くなるといえる。この
オフセット電圧値は、N-chMOSトランジスタ４のしきい
値電圧により変化するので、電圧源１２の与える電圧値
を変化させることで制御できる。
電圧比較器の回路構成図である。図１（A）では、電圧
源１１がN-chMOSトランジスタ３の基板に接続されてい
るが、図２（A）に示すように、電圧源１２をN-chMOSト
ランジスタ４の基板に接続する構成をとることでオフセ
ット電圧を発生させることも可能である。この場合、仮
に電圧源１２がN -chMOSトランジスタ４の基板の電位を
端子８の電位よりも低く与える場合、検出電圧値は基準
電圧値より高くなる。すなわち、検出電圧値は基準電圧
値よりもオフセット電圧値だけ高くなるといえる。この
オフセット電圧値は、N-chMOSトランジスタ４のしきい
値電圧により変化するので、電圧源１２の与える電圧値
を変化させることで制御できる。
【００１３】尚、本実施例において、トランジスタ導電
型等を全く逆にしても同様な効果を得ることができる。
この場合の構成例を図２（B）に示す。
型等を全く逆にしても同様な効果を得ることができる。
この場合の構成例を図２（B）に示す。
【００１４】図３（A）は本発明の第３の実施例を示す
電圧比較器の回路構成図である。図１（A）では、電圧
源１１がN-chMOSトランジスタ３の基板に接続されてお
り、図２（A）では電圧源１２がN-chMOSトランジスタ４
の基板に接続されているが、図３（A）に示すように、
電圧源１１をN-chMOSトランジスタ３の基板に接続しか
つ、電圧源１２をN-chMOSトランジスタ４の基板に接続
する構成をとることでオフセット電圧値を制御すること
ができる。
電圧比較器の回路構成図である。図１（A）では、電圧
源１１がN-chMOSトランジスタ３の基板に接続されてお
り、図２（A）では電圧源１２がN-chMOSトランジスタ４
の基板に接続されているが、図３（A）に示すように、
電圧源１１をN-chMOSトランジスタ３の基板に接続しか
つ、電圧源１２をN-chMOSトランジスタ４の基板に接続
する構成をとることでオフセット電圧値を制御すること
ができる。
【００１５】尚、本実施例において、トランジスタ導電
型等を全く逆にしても同様な効果を得ることができる。
この場合の構成例を図３（B）に示す。
型等を全く逆にしても同様な効果を得ることができる。
この場合の構成例を図３（B）に示す。
【００１６】図４（A）は本発明の第４の実施例を示す
電圧比較器の回路構成図である。図１（A）ではN-chMOS
トランジスタ３、N-chMOSトランジスタ４がそれぞれ１
つのトランジスタとして説明しているが、図４（A）に
示すように、Lの長さがそれぞれ半分のN-chMOSトランジ
スタを２つ直列に接続しても同様の効果が得られる。
電圧比較器の回路構成図である。図１（A）ではN-chMOS
トランジスタ３、N-chMOSトランジスタ４がそれぞれ１
つのトランジスタとして説明しているが、図４（A）に
示すように、Lの長さがそれぞれ半分のN-chMOSトランジ
スタを２つ直列に接続しても同様の効果が得られる。
【００１７】又、図１（A）における電圧源１1の与える
電圧値を、端子６における出力電圧値が“L”であると
きには検出電圧値を基準電圧値と同値に、“H”である
ときには検出電圧値を基準電圧値より低くなるように制
御することで電圧比較器にヒステリシスの機能を付加さ
せることができる。
電圧値を、端子６における出力電圧値が“L”であると
きには検出電圧値を基準電圧値と同値に、“H”である
ときには検出電圧値を基準電圧値より低くなるように制
御することで電圧比較器にヒステリシスの機能を付加さ
せることができる。
【００１８】尚、本実施例において、トランジスタ導電
型等を全く逆にしても同様な効果を得ることができる。
この場合の構成例を図４（B）に示す。
型等を全く逆にしても同様な効果を得ることができる。
この場合の構成例を図４（B）に示す。
【００１９】
【発明の効果】以上、説明したように本発明の電圧比較
器によれば、基準電圧を発生させる端子がゲートに接続
されたN-chMOSトランジスタか、または検出すべき任意
の端子がゲートに接続されたN-chMOSトランジスタの基
板の電位を少なくとも１つ以上の電圧源により制御し、
前記少なくとも１つ以上の電圧源が与える電圧値を適当
な値とする手段を備えることにより、検出電圧値を基準
電圧値に所望のオフセット電圧値が加算または減算され
た値とする要求に応じることが可能である。
器によれば、基準電圧を発生させる端子がゲートに接続
されたN-chMOSトランジスタか、または検出すべき任意
の端子がゲートに接続されたN-chMOSトランジスタの基
板の電位を少なくとも１つ以上の電圧源により制御し、
前記少なくとも１つ以上の電圧源が与える電圧値を適当
な値とする手段を備えることにより、検出電圧値を基準
電圧値に所望のオフセット電圧値が加算または減算され
た値とする要求に応じることが可能である。
【図１】本発明の第1の実施例を示す電圧比較器の回路
構成図
構成図
【図２】本発明の第２の実施例を示す電圧比較器の回路
構成図
構成図
【図３】本発明の第３の実施例を示す電圧比較器の回路
構成図
構成図
【図４】本発明の第４の実施例を示す電圧比較器の回路
構成図
構成図
【図５】従来の電圧比較器の回路構成図
１、２、３A、４A、１３A、１４A、１５A、１６A P-ch
MOSトランジスタ １A、２A、３、４、１３、１４、１５、１６ N-chMOS
トランジスタ ５ 電流源 ６、７、８、９、１０ 端子 １１、１２ 電圧源
MOSトランジスタ １A、２A、３、４、１３、１４、１５、１６ N-chMOS
トランジスタ ５ 電流源 ６、７、８、９、１０ 端子 １１、１２ 電圧源
Claims (2)
- 【請求項１】 第１の電圧が印加される第１の端子と、 第２の電圧が印加される第２の端子と、 前記第１の端子に接続された回路と、 前記第2の端子に接続された電流源と、 基準電圧を発生させる端子がゲートに接続された第１の
MOSトランジスタと、 入力電圧が印加される端子がゲートに接続された前記第
１のMOSトランジスタと同一導電型の第２のMOSトランジ
スタと、 前記回路と前記第2のMOSトランジスタの間に接続された
出力端子と、を有し、 前記第１の端子と前記電流源との間に、前記回路と前記
第１のMOSトランジスタ及び前記第２のMOSトランジスタ
とがカレントミラー回路を構成するように接続されてお
り、 前記入力電圧の値と前記基準電圧の値を比較して、前記
出力端子から信号を出力する電圧比較器において、 前記第２の端子と、前記第１のMOSトランジスタの基板
端子若しくは前記第２のMOSトランジスタの基板端子と
の間に、電圧源が接続されていることを特徴とする電圧
比較器。 - 【請求項２】 前記電圧源は、出力電圧が制御可能であ
ることを特徴とする請求項１記載の電圧比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002066949A JP2003273711A (ja) | 2002-03-12 | 2002-03-12 | 電圧比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002066949A JP2003273711A (ja) | 2002-03-12 | 2002-03-12 | 電圧比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003273711A true JP2003273711A (ja) | 2003-09-26 |
Family
ID=29198509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002066949A Pending JP2003273711A (ja) | 2002-03-12 | 2002-03-12 | 電圧比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003273711A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151452A (ja) * | 2010-01-19 | 2011-08-04 | Fujitsu Ltd | 半導体装置及びオフセット補正方法 |
| KR20140126268A (ko) * | 2013-04-22 | 2014-10-30 | 삼성디스플레이 주식회사 | 미스매칭된 차동 회로 |
| JP2018207486A (ja) * | 2017-05-31 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 比較回路、半導体装置、電子部品、および電子機器 |
-
2002
- 2002-03-12 JP JP2002066949A patent/JP2003273711A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151452A (ja) * | 2010-01-19 | 2011-08-04 | Fujitsu Ltd | 半導体装置及びオフセット補正方法 |
| KR20140126268A (ko) * | 2013-04-22 | 2014-10-30 | 삼성디스플레이 주식회사 | 미스매칭된 차동 회로 |
| JP2014217056A (ja) * | 2013-04-22 | 2014-11-17 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | ミスマッチングされた差動回路 |
| KR102240295B1 (ko) * | 2013-04-22 | 2021-04-14 | 삼성디스플레이 주식회사 | 미스매칭된 차동 회로 |
| JP2018207486A (ja) * | 2017-05-31 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 比較回路、半導体装置、電子部品、および電子機器 |
| JP7085899B2 (ja) | 2017-05-31 | 2022-06-17 | 株式会社半導体エネルギー研究所 | 比較回路、半導体装置、電子部品、および電子機器 |
| US11457167B2 (en) | 2017-05-31 | 2022-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Comparison circuit, semiconductor device, electronic component, and electronic device |
| US11689829B2 (en) | 2017-05-31 | 2023-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Comparison circuit, semiconductor device, electronic component, and electronic device |
| JP7383762B2 (ja) | 2017-05-31 | 2023-11-20 | 株式会社半導体エネルギー研究所 | 比較回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446396A (en) | Voltage comparator with hysteresis | |
| JP2006506038A5 (ja) | ||
| JP2008537405A (ja) | 適応トリップ点検出のための装置および方法 | |
| US8766679B1 (en) | Power on reset (POR) circuit | |
| JP2010191619A (ja) | ボルテージレギュレータ | |
| JP2019139427A (ja) | 基準電圧回路及び半導体装置 | |
| JP5491609B2 (ja) | パワーオンリセット装置及びパワーオンリセット方法 | |
| JP2009044297A (ja) | 検出回路及びその検出回路を使用した電子機器 | |
| US20020109542A1 (en) | Reference voltage circuit | |
| JP2017123091A (ja) | レギュレータ | |
| US6815940B2 (en) | Diode circuit | |
| JP2007019861A (ja) | アナログスイッチ回路および定電流生成回路 | |
| US20070268046A1 (en) | System and method for power-on control of input/output drivers | |
| JP2003273711A (ja) | 電圧比較器 | |
| JP5003105B2 (ja) | 電流制限回路 | |
| US20050127921A1 (en) | Voltage detecting circuit | |
| US10637236B2 (en) | Stacked switch circuit having shoot through current protection | |
| JP2003124811A (ja) | クランプ回路 | |
| JP2003229746A (ja) | オフセット付きコンパレータ回路 | |
| JP2008072197A (ja) | 半導体集積回路装置 | |
| JP3052433B2 (ja) | レベルシフト回路 | |
| US4954728A (en) | Stabilized generator for supplying a threshold voltage to a MOS transistor | |
| US20090213666A1 (en) | Low voltage operation bias current generation circuit | |
| JP2010166359A (ja) | 電流制限回路 | |
| JPH11326398A (ja) | 電圧検知回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |