JP2008537405A - 適応トリップ点検出のための装置および方法 - Google Patents
適応トリップ点検出のための装置および方法 Download PDFInfo
- Publication number
- JP2008537405A JP2008537405A JP2008506505A JP2008506505A JP2008537405A JP 2008537405 A JP2008537405 A JP 2008537405A JP 2008506505 A JP2008506505 A JP 2008506505A JP 2008506505 A JP2008506505 A JP 2008506505A JP 2008537405 A JP2008537405 A JP 2008537405A
- Authority
- JP
- Japan
- Prior art keywords
- trip point
- detector circuit
- transistor
- point detector
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
- Feedback Control In General (AREA)
Abstract
入力信号を入力信号ノードにおいて受け取り、出力信号を出力信号ノードにおいて生成し、入力信号がトリップ点基準値を超えるときに出力信号が第1の値から第2の値に変わる適応トリップ点検出器回路を提供するための装置および方法が記載される。特に、トリップ点基準値は、外部供給基準信号を必要とすることなく、プロセスまたは温度の変化を補償するように調節される。
Description
集積回路のようなほとんどの電子回路は、外部供給電源から電力を受け取る。例えば、電子システムは、そのシステム中に含まれる1つ以上の集積回路に電力を供給する電源(例えば、V33)を含むことがある。システム起動時、V33は、初期値(例えば、0ボルト)で始まり、次にそのフルスケール値(例えば、3.3ボルト)まで徐々に増大することがある。しかし、多くの集積回路は、正常動作のための最小電源電圧(例えば、1.5ボルト)を必要とするチップ構成回路または他の回路を含む。最小値未満の電源信号がそのような構成回路に適用されれば、チップは正常に動作しないことがある。結果として、多くの集積回路は、電源信号の電圧レベルを感知し、V33が最小電源電圧を超えるときを示す制御信号を生成するパワーオン・リセット(「POR」)回路を用いる。
この課題を達成するために、POR回路は一般に、電源信号を、最小電源電圧と等しい電圧レベルを有する基準信号と比較し、V33が基準電圧より大きくなるときを示す制御信号を生成する。基準信号が、常に利用可能な外部信号(すなわち、オフチップ)であれば、この課題は全く単純明快である。しかし、ほとんどの場合、外部基準信号は利用可能ではなく、代わりに、内部で生成されなければならない。既知のPOR回路は一般に、トランジスタおよびダイオードのしきい値電圧のような半導体デバイスの特性を用いてそのような基準信号を生成する。
例えば、ここで図1を参照して、既知のPOR回路を説明する。POR回路10は、トリップ検出器回路12およびフィルタリング回路14を含んでいる。トリップ検出器回路12は、V33に結合された入力を有し、V33が内部生成トリップ基準信号VREFよりも大きくなるときを示すために用い得る出力信号XHIを生成する。フィルタリング回路14は、信号XHIを平滑化しさらに処理し、電源信号V33が正常な回路動作にとり十分大きくなったときを示すために用い得る出力制御信号POROUT を生成する。
ここで図2を参照して、代表的な既知のトリップ検出器回路12を説明する。トリップ検出器回路12は、電源V33にそのソース端子が結合されノードVx においてそのドレインおよびゲート端子が結合されたダイオード接続pチャネルトランジスタ16を含んでいる。ノードVx も、抵抗器20を介して接地に、そしてnチャネルトランジスタ18のゲートに結合されている。nチャネルトランジスタ18は、出力ノードXHIにそのドレインが結合され、この出力ノードXHIも、抵抗器22を介して電源V33に結合されている。pチャネルトランジスタ16は、公称値が約0.8Vのしきい値電圧VTPを有し、nチャネルトランジスタ18は、公称値が約0.8Vのしきい値電圧VTNを有する。話を単純にするため、記号VTPは、pチャネルトランジスタの大きさを指すために用いられる。
ここで図2および図3を参照して、代表的なトリップ検出器回路12の動作を説明する。特に、図3は、V33、Vx およびXHIを時間の関数として例示している。t=0において、V33=0Vであり、トランジスタ16はオフであり、抵抗器20を通って流れる電流は皆無である。結果として、VX =0Vであり、トランジスタ18はオフであり、抵抗器22を通って流れる電流は皆無であり、XHI=V33=0Vである。0≦t<T1 について、V33は増大するが、VTPより低いままである。結果として、トランジスタ16はオフのままであり、VX =0である。t=T1 において、V33はVX をしきい値電圧VTPだけ超え、トランジスタ16は導通し始める。抵抗器20が非常に大きければ、トランジスタ16のドレイン電流は非常に小さく、VX は、1VTPだけV33より低いままである。T1 ≦t<T2 について、ノード上の電圧VX は、増大するV33とともに増大するが、トランジスタ18のしきい値電圧VTNより低いままである。それゆえ、トランジスタ18はオフのままであり、抵抗器22を通って流れる電流は皆無であり、従ってXHI=V33である。t=T2 において、VX はVTNより大きく、トランジスタ18は導通し始める。抵抗器22が大きければ、トランジスタ18のドレイン電流は小さく、トランジスタ18はXHIを接地に引きつける。従って、V33がトリップ点基準信号VREF =VTP+VTNを超えると、XHIは、正の0ではない電圧から0Vに変わる。
しかし、しきい値電圧VTPおよびVTNは、処理および温度の変化に伴い大きく変わり得る。例えば、公称プロセスおよび温度変化を超えると、しきい値電圧VTPおよびVTNは、0.6V〜1.2Vの値を取り得る。結果として、トリップ点基準信号VREF は、VREFL=1.2V〜VREFH=2.4Vの間で変わり得る。回路用途によっては、VREF におけるそのような広い変化は許容できないことがある。例えば、前述したように、チップ構成回路が、V33が少なくとも1.5Vであることを要求するのであれば、そのような回路は、しきい値電圧VTPおよびVTNが低ければ(例えば、VTN=VTP=0.6V、従ってVREF =1.2V)、機能しないことがある。同様に、しきい値電圧VTPおよびVTNが両方とも高ければ(例えば、VTN=VTP=1.7V、従ってVREF =3.4V)、XHIは状態を決して変えることがなく、従ってPOR回路は機能しえない。
前述したことを考慮して、プロセス変化および温度変化に対するトリップ点検出器回路の感度を低減する方法および装置を提供することが望ましい。
プロセスまたは温度条件の結果としてトランジスタしきい値電圧が低下される場合にトリップ点検出器回路のトリップ点基準VREF を増大させる方法および装置を提供することも望ましい。
加えて、プロセスまたは温度条件の結果としてトランジスタしきい値電圧が上昇させられる場合にトリップ点検出器回路のトリップ点基準VREF を低下させる方法および装置を提供することが望ましい。
前述したことを考慮して、プロセスおよび温度変化に対するトリップ点検出器回路の感度を低減する方法および装置を提供することが本発明の目的である。
プロセスまたは温度条件の結果としてトランジスタしきい値電圧が低下される場合にトリップ点検出器回路のトリップ点基準VREF を増大させる方法および装置を提供することも本発明の目的である。
加えて、プロセスまたは温度条件の結果としてトランジスタしきい値電圧が上昇させられる場合にトリップ点検出器回路のトリップ点基準VREF を低下させる方法および装置を提供することが本発明の目的である。
本発明のこれらの目的およびその他の目的は、外部供給基準信号を必要とすることなく、プロセスまたは温度の変化を補償するためにトリップ点基準信号値を調節する適応トリップ点検出器回路を提供することによって達成される。第1の代表的な実施形態において、制御電流源が、トリップ点検出器回路の内部ノードに結合され、制御電流源は、プロセスおよび温度条件に基づいて変わる電流を導通する。公称または遅いプロセスあるいは公称または低い温度条件について、トリップ点基準信号値は、2つのしきい値電圧の合計に等しい。速いプロセスまたは高い温度条件について、対照的に、トリップ点基準信号値は増大される。
第2の代表的な実施形態において、制御電流源が、トリップ点検出器回路の出力ノードに結合され、制御電流源は、プロセスおよび温度条件に基づいて変わる電流を導通する。公称または遅いプロセスあるいは公称または低い温度条件について、トリップ点基準信号値は、2つのしきい値電圧の合計に等しい。速いプロセスまたは高い温度条件について、対照的に、トリップ点基準信号値は増大される。
第3の代表的な実施形態において、第1の制御電流源が、トリップ点検出器回路の内部ノードに結合され、第2の制御電流源が、トリップ点検出器回路の出力ノードに結合され、第1および第2の制御電流源は、プロセスおよび温度条件に基づいて変わる電流を導通する。公称または遅いプロセスあるいは公称または低い温度条件について、トリップ点基準信号値は2つのしきい値電圧の合計に等しい。速いプロセスまたは高い温度条件について、対照的に、トリップ点基準信号値は増大される。
第4の代表的な実施形態において、公称しきい値電圧を有する第1のトランジスタおよび高いしきい値電圧を有する第2のトランジスタが、トリップ点検出器回路の出力ノードに結合され、第1および第2のトランジスタは、プロセスおよび温度条件に基づいてトリップ点検出器回路に切り替えられる。公称または遅いプロセスあるいは公称または低い温度条件について、第1のトランジスタがトリップ点検出器回路に切り替えられる。速いプロセスまたは高い温度条件について、対照的に、第2のトランジスタがトリップ点検出器回路に切り替えられる。
本発明の前述した目的および特徴は、以下の図面とともに検討される以下の詳細な説明からより明確に理解され、以下の図面では、全体を通して同じ参照符号が同じ要素を示す。
プロセス変化および温度変化に対するトリップ点検出器回路の感度を低減する方法および装置が本発明により提供される。いくつかの実施形態において、本発明による方法および装置は、プロセスまたは温度条件の結果としてトランジスタしきい値電圧が低下される場合にトリップ点基準VREF を増大させる。他の実施形態において、本発明による方法および装置は、プロセスまたは温度条件の結果としてトランジスタしきい値電圧が上昇される場合にトリップ点基準VREF を低下させる。本願明細書中で用いられるように、半導体プロセスは、プロセスによって生成されるトランジスタしきい値電圧の値に基づいて、「公称 (nominal)」、「遅い (slow) 」または「速い (fast) 」として特徴付けられる。特に、プロセスによって生成されたトランジスタが公称、高いまたは低いしきい値電圧をそれぞれ有するのであれば、プロセスは、公称、遅いまたは速いとして特徴付けられる。
pチャネルトランジスタおよびnチャネルトランジスタが異なるプロセスステップにより製造されるので、pチャネルトランジスタおよびnチャネルトランジスタのしきい値電圧が必ずしも互いに追跡できるわけではないことを当業者は理解できよう。従って、単一プロセスによって製造されたウェハは、「遅い」pチャネルトランジスタおよび「速い」nチャネルトランジスタを有し得る。結果として、本発明による方法および装置は、pチャネルトランジスタのみ、nチャネルトランジスタのみ、またはpおよびnチャネルトランジスタ双方のしきい値電圧におけるプロセスにより引き起こされたシフトの検出に基づいてトリップ点基準VREF を調節し得る。
ここで図4を参照して、本発明による代表的なトリップ点検出器回路を説明する。トリップ点検出器回路12aは、図2のトリップ点検出器回路12と同じ回路要素を含んでいるが、ノードVX と接地との間に結合された制御電流源24も含んでいる。以下でより詳細に説明されるように、制御電流源24は、プロセスおよび温度条件に基づいて変わる電流I1 を導通する。以下の表は、制御電流源24の代表的な出力応答をプロセスおよび温度条件の関数として例示する
すなわち、遅いまたは公称プロセス、あるいは低いまたは公称温度について、制御電流源24は、電流を全く導通しない。結果として、制御電流源24は、ノードVXから効果的に切り離され、トリップ点検出器回路12aは、図2の既知のトリップ点検出器回路12のようにふるまう。対照的に、速いプロセスまたは高い温度について、制御電流源24は、電流I1 >0を導通し、トリップ点基準信号VREF を効果的に増大させる。
ここで図4および図5を参照して、低いしきい値電圧(例えば、VTN=0.6VまたはVTP=0.6V)という結果になる速いプロセスまたは高い温度条件についてトリップ検出器回路12aの動作を説明する。しきい値電圧VTNおよびVTPが必ずしも等しい値を持つわけではないこと、および本発明による方法および装置は、2つのしきい値電圧が等しいことを必要とするわけではないことを当業者は理解できよう。t=0では、V33=0Vであり、トランジスタ16はオフであり、抵抗器20を通って流れる電流は皆無である。結果として(VX は接地を下回ることはできないと想定して)、VX =0Vであり、トランジスタ18はオフであり、抵抗器22を通って流れる電流は皆無であり、XHI=V33=0Vである。0≦t<T1 ’について、V33は増大するが、VTPを下回ったままである。結果として、トランジスタ16はオフのままであり、VX =0である。t=T1 ’では、V33は、しきい値電圧VTPだけVX を超え、トランジスタ16は導通し始める。抵抗器20が大きいので、トランジスタ16は、制御電流源24により要求される電流I1 のほとんどすべてを供給しようとする。結果として、VX は接地にとどまる。
T1 ’≦t<T2 ’について、V33は増大するが、トランジスタ16が電流I1 を供給しようとし続けるので、VX は接地にとどまる。t=T2 ’では、トランジスタ16は完全に飽和され、これは以下のV33値で生じる。
式中、ΔVa は、以下のように与えられる。
式中、(W/L)16はトランジスタ16の幅と長さの比であり、μは常数であり、COXはプロセスパラメータである。
式中、ΔVa は、以下のように与えられる。
式中、(W/L)16はトランジスタ16の幅と長さの比であり、μは常数であり、COXはプロセスパラメータである。
T2 ’≦t<T3 ’について、VX はV33を追跡し続けるが、トランジスタ18のしきい値電圧VTNを下回ったままである。従って、トランジスタ18はオフのままであり、XHI=V33である。t=T3 ’では、VX がVTNと等しくなると、トランジスタ18はオンに転換され、XHIを接地に引きつける。この例では、V33がトリップ点基準信号VREFa=VTP+VTN+ΔVa を超えると、XHIは正の0ではない電圧から0Vに変わる。従って、トリップ点検出器回路12aは、以下の表に示されるように、プロセスおよび温度条件に適応するトリップ点基準信号VREFaを有する。
公称または遅いプロセスあるいは公称または低い温度条件(すなわち、しきい値電圧VTNおよびVTPが公称または高い場合)について、トリップ点基準信号VREFaは、しきい値電圧VTNおよびVTPの合計に等しい。しかし、速いプロセスまたは高い温度条件(すなわち、しきい値電圧VTNおよびVTPが低い場合)について、トリップ点基準信号VREFaは、合計VTN+VTP+ΔVa に等しい。
制御電流源24は、表1に示されようにプロセスおよび温度に伴って変わる出力電流を有する任意の回路を用いて実施できる。ここで図6を参照して、そのような回路の代表的な実施形態を説明する。特に、トリップ点検出器回路12a1 は、ノードVX にそのドレイン端子が結合され、かつ接地にそのゲート端子およびソース端子が結合されたネイティブのnチャネルトランジスタ24aを含んでいる。時として空乏層式トランジスタと呼ばれるネイティブのnチャネルトランジスタ24aは、ほぼ0Vの公称値を有するしきい値電圧VTZを有する。ネイティブのnチャネルトランジスタ24aがnチャネルトランジスタ18と同じダイ上で製造されれば、両方のトランジスタのしきい値電圧はしばしば、以下の表で例示されるように、温度条件およびnチャネルプロセス条件と一致する。
従って、VTZが、公称または低い温度、あるいは遅いまたは公称nプロセスについて0Vの公称値を有すれば、ネイティブのnチャネルトランジスタ24aは、決してオンに転換されない。なぜならば、トランジスタのゲート−ソース電圧VGS=0だからである。そのような条件のもとでは、トリップ点検出器回路12a1 は、図2のトリップ点検出器回路12のようにふるまう。しかし、速いnプロセスまたは高い温度について、VTZは0V未満であり、VX が0Vを超えるときに、ネイティブのnチャネルトランジスタ24aはオンに転換される。従って、ネイティブのnチャネルトランジスタ24aは、前述した表1におけるように、nプロセスおよび温度条件とともにその電流が変わる制御電流源のように作動する。結果として、トリップ点検出器回路12a1 は、前述した表2におけるように、プロセスおよび温度条件に適応するトリップ点基準信号VREFaを有する。トリップ点検出器回路12a1 はもう一つの選択肢として、pプロセスおよび温度条件に適応するトリップ点基準信号VREFaを有するように構成され得ることを当業者は理解できよう。
ここで図7を参照して、本発明による別の代表的なトリップ点検出器回路を説明する。ポイント検出器回路12bは、図2のトリップ点検出器回路12と同じ回路要素を含んでいるが、V33とノードXHIとの間に結合された制御電流源26も含んでいる。以下でより詳細に説明されるように、制御電流源26は、プロセスおよび温度条件に基づいて変わる電流I2 を導通する。以下の表は、プロセスおよび温度条件の関数としての制御電流源26の代表的な出力応答を例示する。
すなわち、遅いまたは公称プロセス、あるいは低いまたは公称温度について、制御電流源26は、電流を全く導通しない。結果として、制御電流源26がノードXHIから効果的に切り離され、トリップ点検出器回路12bが、図2の既知のトリップ点検出器回路12のように動作する。対照的に、速いプロセスまたは高い温度について、制御電流源26は、電流I2 >0を導通し、トリップ点基準信号VREF を効果的に増大させる。
ここで図7および図8を参照して、低いしきい値電圧(例えば、VTN=0.6VまたはVTP=0.6V)という結果になる速いプロセスまたは高い温度条件についてのトリップ検出器回路12bの動作を説明する。t=0では、V33=0Vであり、トランジスタ16はオフであり、VX =0Vであり、トランジスタ18はオフであり、XHIはV33=0Vに等しい。0≦t<T1 ’について、V33は増大するが、VTPを下回ったままである。結果として、トランジスタ16はオフのままであり、VX =0であり、XHI=V33である。t=T1 ’では、V33はしきい値電圧VTPだけVX を超え、従ってトランジスタ16は導通し始める。
T1 ’≦t<T2 ’について、VX はV33より1VTP低いままである。VX がVTNより小さいので、トランジスタ18はオフのままであり、XHI=V33である。t=T2 ’では、V33=VTP+VTN、VX =VTNであり、トランジスタ18は導通し始める。しかし、トランジスタ18をオンに転換し、制御電流源26から電流I2 を下げるためには、より高いゲート−ソース電圧が必要とされる。結果として、XHI=V33である。t=T3 ”では、トランジスタ18は完全に飽和され、XHIを接地に引きつける。これは、V33が以下の値を有するときに生じる。
V33=VTP+VGS18=VTP(VTN+ΔVb ) (4)
式中、ΔVb は、以下の式により与えられる。
式中、(W/L)18はトランジスタ18の幅と長さの比であり、μは常数であり、COXはプロセスパラメータである。この例では、V33がトリップ点基準信号VREFb=VTP+VTN+ΔVb を超えると、XHIは正の0ではない電圧から0Vに変わる。
V33=VTP+VGS18=VTP(VTN+ΔVb ) (4)
式中、ΔVb は、以下の式により与えられる。
式中、(W/L)18はトランジスタ18の幅と長さの比であり、μは常数であり、COXはプロセスパラメータである。この例では、V33がトリップ点基準信号VREFb=VTP+VTN+ΔVb を超えると、XHIは正の0ではない電圧から0Vに変わる。
従って、トリップ点検出器回路12bは、以下の表において示されるように、プロセスおよび温度条件に適応するトリップ点基準信号VREFbを有する。
公称または遅いプロセスあるいは公称または低い温度条件(すなわち、しきい値電圧VTNおよびVTPが公称または高い場合)について、トリップ点基準信号VREFbは、しきい値電圧VTNおよびVTPの合計に等しい。しかし、速いプロセスまたは高い温度条件(すなわち、しきい値電圧VTNおよびVTPが低い場合)について、トリップ点基準信号VREFbは、合計VTN+VTP+ΔVb に等しい。
制御電流源26は、表4に示されるような出力応答を有する任意の回路を用いて実施できる。ここで図9を参照して、そのような回路の代表的な実施形態を説明する。トリップ点検出器回路12b1 は、ノードXHIにそのドレイン端子が結合され、信号XFASTにそのゲート端子が結合され、ノードV33にそのソース端子が結合されたpチャネルトランジスタ26bを含んでいる。以下でより詳細に説明されるように、VBE検出器回路28は、プロセスおよび温度条件にその値が依存する信号XFASTを提供する。特に、公称または遅いプロセス、あるいは公称または低い温度について、XFASTはHIGHであり、トランジスタ26bはオフである。そのような条件のもとでは、トリップ点検出器回路12b1 は、図2のトリップ点検出器回路12のようにふるまう。対照的に、速いプロセスまたは高い温度について、XFASTはLOWであり、トランジスタ26bはノードXHIに電流を注入する。従って、トランジスタ26bは、前述した表1に示されように、プロセスおよび温度条件に伴ってその電流が変わる制御電流源のように作動する。結果として、トリップ点検出器回路12b1 は、前述した表4におけるように、プロセスおよび温度条件に適応するトリップ点基準信号VREFbを有する。
ここで図10を参照して、XFASTを生成するための代表的なVBE検出器回路を説明する。特に、VBE検出器回路28は、そのベース端子およびコレクタ端子が接地に結合され、電流源32を介してそのエミッタ端子がV33に結合されたPNPトランジスタ30を含んでいる。PNPトランジスタ30のエミッタ端子も、nチャネルトランジスタ34のゲートに結合され、このnチャネルトランジスタは、そのソースが接地に結合され、そのドレイン端子(ノードXFAST)が電流源36を介してV33に結合されている。従って、PNPトランジスタ30のベース−エミッタ電圧は、nチャネルトランジスタ34のゲート−ソース電圧に等しい。
PNPトランジスタ30のベース−エミッタ電圧VBEおよびnチャネルトランジスタ34のしきい値電圧VTNは、nプロセスおよび温度の変化に伴って同じ方向にシフトする傾向がある。しかし、VBEの変化は一般に、VTNの変化よりずっと小さく、VBEは一般に、0.7Vに非常に近いままである。従って、VTNが0.8Vの公称値を有すれば、公称または遅いnプロセスおよび公称または低い温度について、VBEはVTNより小さい。対照的に、速いnプロセスまたは高い温度について、VBEはVTNより大きい。従って、公称または遅いnプロセスおよび公称または低い温度について、PNPトランジスタ30のVBEはVTNより小さく、トランジスタ34はオフであり、XFASTはHIGHである。対照的に、速いnプロセスまたは高い温度について、PNPトランジスタ30のVBEはVTNより大きく、トランジスタ34はオンであり、XFASTはLOWである。VTNが0.8V以外の公称値を有すれば、VBEは、XFASTを生成するためにVTNの変倍されたバージョンと比較され得ることを当業者は理解できよう。もう一つの選択肢としてpプロセスおよび温度条件に基づいて変わる信号XFASTを提供するようにVBE検出器回路28を構成できることを当業者は理解できよう。
ここで図11を参照して、本発明による別の代表的なトリップ点検出器回路を説明する。この例では、代表的なトリップ検出器回路12a1 および12b1 において例示された手法が組み合わされている。特に、トリップ検出器回路12cは、ノードVX と接地との間に結合されたネイティブのnチャネルトランジスタ24、およびV33とノードXHIとの間に結合されたpチャネルトランジスタ26bを含んでいる。図12は、低いしきい値電圧(例えば、VTN=0.6VまたはVTP=0.6V)という結果になる速いプロセスまたは高い温度条件についてのトリップ検出器回路12cの応答を例示している。前述した分析と同様な分析を用いて、トリップ点検出器回路12cが、以下の表において示されるように、プロセスおよび温度条件に適応するトリップ点基準信号VREFcを有することを当業者は理解できよう。
式中、ΔVa +ΔVb は、式(2)および(3)、ならびに(5)および(6)においてそれぞれ規定される値を有する。
ここで図13を参照して、本発明による別の代表的なトリップ点検出器回路を説明する。特に、トリップ点検出器回路12dは、ドレイン端子がノードXHIに結合され、ソース端子がトランジスタ18および18Fのドレイン端子にそれぞれ結合されたnチャネルトランジスタ38および40を含んでいる。加えて、トランジスタ38は、信号XFASTに結合されたゲート端子を有し、トランジスタ40は、信号FAST(すなわち、XFASTの論理的逆数)に結合されたゲート端子を有している。トランジスタ18Fは、トランジスタ18と同様であるが、トランジスタ18のしきい値電圧VTNより高い公称しきい値電圧VTNH を有する。例えば、VTNが0.8Vの公称しきい値電圧を有すれば、VTNH は、1.0Vの公称値を有し得る。しきい値の差は、例えば、トランジスタ18の寸法に関するトランジスタ18Fの寸法を調節することにより、または2つのトランジスタのしきい値電圧に影響する処理ステップを調節することにより達成できる。
トランジスタ38および40は、プロセスおよび温度条件に基づいてトランジスタ18または18Fを回路に交互に切り替えるスイッチとして動作するような大きさにされる。特に、公称または遅いプロセス、あるいは公称または低い温度について、XFASTはHIGHであり、FASTはLOWであり、トランジスタ18のドレインはノードXHIに結合され、トランジスタ18Fは回路の残りから効果的に切り離される。そのような条件のもとで、トリップ点検出器回路12dは、図2のトリップ点検出器回路12のようにふるまう。対照的に、速いプロセスまたは高い温度について、XFASTはLOWであり、FASTはHIGHであり、トランジスタ18FのドレインはノードXHIに結合され、トランジスタ18は回路の残りから効果的に切り離される。従って、速いプロセスまたは高い温度について、トリップ点検出器回路12dは、公称しきい値トランジスタ18を高しきい値トランジスタ18Fと交換する。
ここで図13および図14を参照して、低いしきい値電圧という結果になる速いプロセスまたは高い温度条件についてトリップ点検出器回路12dの動作を説明する。この例では、VTN=VTP=0.6V、VTNH =0.8Vであり、XFASTはLOWであり、FASTはHIGHである。結果として、トランジスタ18は、回路から効果的に切り離され、トランジスタ18Fは回路に効果的に切り替えられる。t=0では、V33=0Vであり、トランジスタ16はオフであり、VX =0Vであり、トランジスタ18Fはオフであり、XHIはV33=0Vに等しい。0≦t<T1'について、V33は増大するが、VTPより低いままである。結果として、トランジスタ16はオフのままであり、VX =0であり、XHI=V33である。t=T1 ’では、V33はVX をしきい値電圧VTPだけ超え、従っトランジスタ16は導通し始める。T1 ’<t<T5 について、VX はV33より1VTPだけ下のままである。VX がVTNH より小さいので、トランジスタ18Fはオフのままであり、XHI=V33である。t=T5 では、V33=VTP+VTNH 、VX =VTNH であり、トランジスタ18Fがオンに転換され、XHIを接地に引きつける。この例では、V33がトリップ点基準信号VREFd=VTP+VTNH を超えると、XHIは正の0ではない電圧から0Vに変わる。
前述した代表的な回路は、プロセスまたは温度条件の結果としてトランジスタしきい値電圧が下げられた場合にトリップ点基準VREF を増大させるために用いられる手法を例示している。プロセスまたは温度条件の結果としてトランジスタしきい値電圧が上げられた場合にトリップ点基準VREF を低下させるためにも、本発明による方法および装置が用い得ることを当業者は理解できよう。例えば、図9に例示されたトリップ点検出器回路12b1において、pチャネルトランジスタ26b のゲートは、公称または速いプロセス、あるいは公称または高い温度についてLOWであり、遅いプロセスまたは低い温度条件についてHIGHである制御信号SLOWに結合され得る。その点に関し、プロセスまたは温度条件がしきい値電圧VTPおよびVTNを増大させる傾向があれば、電流I2 はトランジスタ18のドレインに注入されうる。そのような状況のもとで、I2 はオフに転換され、それによってトリップ点基準VREF を低下させられ得る。
代わりに、図13で例示されたトリップ点検出器回路12dにおいて、トランジスタ38および40のゲート端子は、XSLOW(すなわち、SLOWの論理的逆数)およびSLOWにそれぞれに結合することができ、トランジスタ18Fは、トランジスタ18のしきい値電圧VTNより低い公称しきい値電圧VTNL を有するように製造され得る。従って、公称または速いプロセス、あるいは公称または高い温度について、XSLOWはHIGHであり、SLOWはLOWであり、トランジスタ18のドレインは、ノードXHIに結合され、トランジスタ18Fは、回路の残りから効果的に切り離される。対照的に、遅いプロセスまたは低い温度について、XSLOWはLOWであり、SLOWはHIGHであり、トランジスタ18Fのドレインは、ノードXHIに結合され、トランジスタ18は、回路の残りから効果的に切り離される。従って、遅いプロセスまたは低い温度について、トリップ点検出器回路12dは、公称しきい値トランジスタ18を高しきい値トランジスタ18Fと交換し、これによりトリップ点基準信号VREF が低下させられ得る。
前述したことは、本発明の原理を単に例示するものであり、本発明の範囲および趣旨から逸脱することなく、様々な変更が当業者によりなされ得る。
Claims (20)
- 入力信号を入力信号ノードにおいて受け取り、出力信号を出力信号ノードにおいて生成し、入力信号がトリップ点基準値を超えるときに出力信号が第1の値から第2の値に変わるトリップ点検出器回路であって、
外部供給基準信号を必要とすることなく、プロセスまたは温度の変化を補償するようにトリップ点基準値を調節する回路要素を備えるトリップ点検出器回路。 - 請求項1記載のトリップ点検出器回路において、
トリップ点基準値を増大させるように前記回路要素が動作するトリップ点検出器回路。 - 請求項1記載のトリップ点検出器回路において、
トリップ点基準値を低下させるように前記回路要素が動作するトリップ点検出器回路。 - 請求項1記載のトリップ点検出器回路において、
前記回路要素が、トランジスタしきい値電圧の値に基づいてトリップ点基準値を調節するトリップ点検出器回路。 - 請求項1記載のトリップ点検出器回路において、
前記回路要素が、制御電流源を含むトリップ点検出器回路。 - 請求項5記載のトリップ点検出器回路において、
前記制御電流源が、プロセスおよび温度条件に基づいて変わる電流を導通するトリップ点検出器回路。 - 請求項5記載のトリップ点検出器回路において、
前記制御電流源が、トランジスタを含むトリップ点検出器回路。 - 請求項5記載のトリップ点検出器回路において、
前記制御電流源が、空乏層式トランジスタを含むトリップ点検出器回路。 - 入力信号を入力信号ノードにおいて受け取り、出力信号を出力信号ノードにおいて生成し、入力信号がトリップ点基準値を超えるときに出力信号が第1の値から第2の値に変わるトリップ点検出器回路のトリップ点基準値に適応するための方法であって、
外部供給基準信号を必要とすることなく、プロセスまたは温度の変化を補償するようにトリップ点基準値を調節するステップを含む方法。 - 請求項9記載の方法において、
前記調節するステップが、トリップ点基準値を増大させるステップを含む方法。 - 請求項9記載の方法において、
前記調節するステップが、トリップ点基準値を低下させるステップを含む方法。 - 請求項9記載の方法において、
前記調節するステップが、トランジスタしきい値電圧の値に基づいてトリップ点基準値を調節するステップを含む方法。 - 請求項9記載の方法において、
前記調節するステップが、プロセスおよび温度条件に基づいてトリップ点検出器回路における電流を調節するステップを含む方法。 - 請求項9記載の方法において、
前記トリップ点検出器回路が、第1のしきい値電圧を有する第1のトランジスタ、および第2のしきい値電圧を有する第2のトランジスタを含み、前記調節するステップが、第1および第2のトランジスタ間で切り替えるステップを含む方法。 - 請求項14記載の方法において、
第1のしきい値電圧が、第2のしきい値電圧より高い方法。 - 入力信号を入力信号ノードにおいて受け取り、出力信号を出力信号ノードにおいて生成し、入力信号がトリップ点基準値を超えるときに出力信号が第1の値から第2の値に変わるトリップ点検出器回路であって、
入力信号ノードと内部ノードとの間に結合された第1のトランジスタと、
内部ノードと出力信号ノードとの間に結合された第2のトランジスタと、
内部信号ノードに結合された制御電流源であって、前記制御電流源は、外部供給基準信号を必要とすることなく、プロセスまたは温度の変化を補償するようにトリップ点基準値を調節する制御電流源と、
を備えるトリップ点検出器回路。 - 請求項16記載のトリップ点検出器回路において、
前記制御電流源が、トランジスタを含むトリップ点検出器回路。 - 請求項16記載のトリップ点検出器回路において、
前記制御電流源が、空乏層式トランジスタを含むトリップ点検出器回路。 - 入力信号を入力信号ノードにおいて受け取り、出力信号を出力信号ノードにおいて生成し、入力信号がトリップ点基準値を超えるときに出力信号が第1の値から第2の値に変わるトリップ点検出器回路であって、
入力信号ノードと内部ノードとの間に結合された第1のトランジスタと、
内部ノードと出力信号ノードとの間に結合された第2のトランジスタと、
出力信号ノードに結合された制御電流源であって、前記制御電流源は、外部供給基準信号を必要とすることなく、プロセスまたは温度の変化を補償するようにトリップ点基準値を調節する制御電流源と、
を備えるトリップ点検出器回路。 - 請求項19記載のトリップ点検出器回路において、
前記制御電流源が、トランジスタを含むトリップ点検出器回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/106,288 US7236023B2 (en) | 2005-04-14 | 2005-04-14 | Apparatus and methods for adaptive trip point detection |
PCT/US2006/012248 WO2006113115A1 (en) | 2005-04-14 | 2006-03-31 | Apparatus and methods for adaptive trip point detection |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008537405A true JP2008537405A (ja) | 2008-09-11 |
Family
ID=36691868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008506505A Pending JP2008537405A (ja) | 2005-04-14 | 2006-03-31 | 適応トリップ点検出のための装置および方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US7236023B2 (ja) |
EP (1) | EP1869768A1 (ja) |
JP (1) | JP2008537405A (ja) |
KR (1) | KR20070120145A (ja) |
CN (2) | CN101924541B (ja) |
TW (1) | TWI329989B (ja) |
WO (1) | WO2006113115A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4148421B2 (ja) * | 2005-02-23 | 2008-09-10 | シャープ株式会社 | 半導体集積回路およびそのテスト方法、電子情報機器 |
US7236023B2 (en) * | 2005-04-14 | 2007-06-26 | Sandisk 3D Llc | Apparatus and methods for adaptive trip point detection |
JP5183336B2 (ja) * | 2008-07-15 | 2013-04-17 | 富士フイルム株式会社 | 表示装置 |
US8197683B2 (en) * | 2008-10-16 | 2012-06-12 | William Steven Lopes | System for conditioning fluids utilizing a magnetic fluid processor |
US8004917B2 (en) | 2008-09-22 | 2011-08-23 | Sandisk Technologies Inc. | Bandgap voltage and temperature coefficient trimming algorithm |
US7889575B2 (en) * | 2008-09-22 | 2011-02-15 | Sandisk Corporation | On-chip bias voltage temperature coefficient self-calibration mechanism |
US8756434B2 (en) * | 2011-04-08 | 2014-06-17 | Apple Inc. | System and method for executing an encrypted binary from a memory pool |
JP5978084B2 (ja) * | 2012-01-30 | 2016-08-24 | エスアイアイ・セミコンダクタ株式会社 | パワーオンリセット回路 |
US8542000B1 (en) | 2012-03-19 | 2013-09-24 | Sandisk Technologies Inc. | Curvature compensated band-gap design |
US8941369B2 (en) | 2012-03-19 | 2015-01-27 | Sandisk Technologies Inc. | Curvature compensated band-gap design trimmable at a single temperature |
US9541456B2 (en) | 2014-02-07 | 2017-01-10 | Sandisk Technologies Llc | Reference voltage generator for temperature sensor with trimming capability at two temperatures |
US9715913B1 (en) | 2015-07-30 | 2017-07-25 | Sandisk Technologies Llc | Temperature code circuit with single ramp for calibration and determination |
TWI603584B (zh) * | 2016-07-27 | 2017-10-21 | 國立中山大學 | 具製程及電壓補償之輸出緩衝器 |
CN106357249B (zh) * | 2016-11-04 | 2020-04-07 | 上海晟矽微电子股份有限公司 | 上电复位电路及集成电路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4958898A (en) * | 1989-03-15 | 1990-09-25 | The United States Of America As Represented By The Secretary Of The Air Force | Silicon double-injection electro-optic modulator with insulated-gate and method of using same |
US5523709A (en) * | 1994-11-30 | 1996-06-04 | Sgs-Thomson Microelectronics, Inc. | Power-on reset circuit and method |
FR2744303B1 (fr) * | 1996-01-31 | 1998-03-27 | Sgs Thomson Microelectronics | Dispositif pour neutraliser un circuit electronique lors de sa mise sous tension ou sa mise hors tension |
US6137324A (en) * | 1998-06-02 | 2000-10-24 | Advanced Micro Devices, Inc. | Precision power-on reset circuit with improved accuracy |
US6079121A (en) * | 1998-08-03 | 2000-06-27 | Ther-O-Disc, Incorporated | Humidity-modulated dual-setpoint temperature controller |
JP3740291B2 (ja) * | 1998-08-24 | 2006-02-01 | 日本オプネクスト株式会社 | 光送信器 |
US6384664B1 (en) | 2000-10-05 | 2002-05-07 | Texas Instruments Incorporated | Differential voltage sense circuit to detect the state of a CMOS process compatible fuses at low power supply voltages |
US6946901B2 (en) * | 2001-05-22 | 2005-09-20 | The Regents Of The University Of California | Low-power high-performance integrated circuit and related methods |
JP2003163588A (ja) * | 2001-11-28 | 2003-06-06 | Fujitsu Ltd | 起動回路 |
KR100452333B1 (ko) | 2002-10-18 | 2004-10-12 | 삼성전자주식회사 | 파워 업 신호 발생기 |
US7135898B2 (en) * | 2003-06-27 | 2006-11-14 | Macronix International Co., Ltd. | Power-on reset circuit with supply voltage and temperature immunity, ultra-low DC leakage current, and fast power crash reaction |
US7078944B1 (en) * | 2003-07-16 | 2006-07-18 | Cypress Semiconductor Corporation | Power on reset circuit |
FR2863420B1 (fr) * | 2003-12-05 | 2006-04-07 | St Microelectronics Sa | Dispositif de neutralisation a la mise sous tension |
US7236023B2 (en) * | 2005-04-14 | 2007-06-26 | Sandisk 3D Llc | Apparatus and methods for adaptive trip point detection |
-
2005
- 2005-04-14 US US11/106,288 patent/US7236023B2/en active Active
-
2006
- 2006-03-31 CN CN2010102213606A patent/CN101924541B/zh active Active
- 2006-03-31 JP JP2008506505A patent/JP2008537405A/ja active Pending
- 2006-03-31 EP EP06740364A patent/EP1869768A1/en not_active Withdrawn
- 2006-03-31 KR KR1020077023417A patent/KR20070120145A/ko not_active Application Discontinuation
- 2006-03-31 WO PCT/US2006/012248 patent/WO2006113115A1/en active Application Filing
- 2006-03-31 CN CN2006800116961A patent/CN101160721B/zh active Active
- 2006-04-14 TW TW095113525A patent/TWI329989B/zh not_active IP Right Cessation
-
2007
- 2007-05-23 US US11/752,819 patent/US7863951B2/en not_active Expired - Fee Related
- 2007-05-23 US US11/752,807 patent/US7863950B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060232304A1 (en) | 2006-10-19 |
US20070216448A1 (en) | 2007-09-20 |
CN101160721B (zh) | 2010-12-08 |
TWI329989B (en) | 2010-09-01 |
CN101924541B (zh) | 2013-01-02 |
WO2006113115A1 (en) | 2006-10-26 |
US20070222482A1 (en) | 2007-09-27 |
US7863950B2 (en) | 2011-01-04 |
TW200644420A (en) | 2006-12-16 |
KR20070120145A (ko) | 2007-12-21 |
CN101924541A (zh) | 2010-12-22 |
US7236023B2 (en) | 2007-06-26 |
US7863951B2 (en) | 2011-01-04 |
CN101160721A (zh) | 2008-04-09 |
EP1869768A1 (en) | 2007-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008537405A (ja) | 適応トリップ点検出のための装置および方法 | |
US6998902B2 (en) | Bandgap reference voltage circuit | |
US7535285B2 (en) | Band-gap voltage reference circuit | |
CN210129850U (zh) | 输出缓冲电路 | |
KR930009245A (ko) | 리셋기능을 가지는 고속 임계치(문턱값) 교차 검출기 | |
KR100605594B1 (ko) | 파워업신호 발생 장치 | |
JP2005250664A (ja) | 電圧レギュレータ | |
US7495506B1 (en) | Headroom compensated low input voltage high output current LDO | |
CN112730958B (zh) | 一种电压过冲检测电路 | |
US7888993B2 (en) | Bias current generator for multiple supply voltage circuit | |
US8143878B2 (en) | Starter circuit, bandgap circuit and monitoring circuit | |
US7071770B2 (en) | Low supply voltage bias circuit, semiconductor device, wafer and system including same, and method of generating a bias reference | |
US9877104B2 (en) | Audio switch circuit with slow turn-on | |
US20180188764A1 (en) | Start-up circuits | |
US11437984B2 (en) | Delay circuit | |
US6518799B2 (en) | Comparator and a control circuit for a power MOSFET | |
EP0651311A2 (en) | Self-exciting constant current circuit | |
WO2020210145A1 (en) | Peak detector | |
JPH08288830A (ja) | 集積バッファ回路 | |
JP2017041139A (ja) | Ldo回路 | |
JP2006134126A (ja) | 基準電圧発生回路及びこれを用いた電源電圧監視回路 | |
US11923840B1 (en) | Power down signal generator | |
KR930008658B1 (ko) | 전압레벨 검출회로 | |
US7868622B2 (en) | Circuit for detecting power supply voltage drop | |
JPH11326398A (ja) | 電圧検知回路 |