KR20070120145A - 적응성 트립 포인트 검출을 위한 장치 및 방법들 - Google Patents

적응성 트립 포인트 검출을 위한 장치 및 방법들 Download PDF

Info

Publication number
KR20070120145A
KR20070120145A KR1020077023417A KR20077023417A KR20070120145A KR 20070120145 A KR20070120145 A KR 20070120145A KR 1020077023417 A KR1020077023417 A KR 1020077023417A KR 20077023417 A KR20077023417 A KR 20077023417A KR 20070120145 A KR20070120145 A KR 20070120145A
Authority
KR
South Korea
Prior art keywords
trip point
transistor
detector circuit
processing
node
Prior art date
Application number
KR1020077023417A
Other languages
English (en)
Inventor
타일러 토르프
마크 존슨
브렌트 하우크네스
Original Assignee
쌘디스크 3디 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쌘디스크 3디 엘엘씨 filed Critical 쌘디스크 3디 엘엘씨
Publication of KR20070120145A publication Critical patent/KR20070120145A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Feedback Control In General (AREA)

Abstract

입력 신호 노드에서 입력 신호를 수신하고 출력 신호 노드에서 출력 신호를 생성하는 적응성 트립 포인트 검출기 회로를 제공하기 위한 장치 및 방법들이 제공되고, 상기 출력 신호는 입력 신호가 트립 포인트 기준 값을 초과할 때 제 1 값으로부터 제 2 값으로 변화한다. 특히, 트립 포인트 기준 값은 외부적으로 공급되는 기준 신호를 요구하지 않고 처리 또는 온도 변화를 보상하기 위하여 조절된다.

Description

적응성 트립 포인트 검출을 위한 장치 및 방법들{APPARATUS AND METHODS FOR ADAPTIVE TRIP POINT DETECTION}
본 발명은 적응성 트립 포인트 검출을 위한 장치 및 방법들에 관한 것이다.
집적 회로들 같은 대부분의 전자 회로들은 외부적으로 공급되는 전력 공급으로부터 전력을 수신한다. 예를 들어, 전자 시스템은 시스템 내에 포함된 하나 또는 그 이상의 집적 회로들에 전력을 공급하는 전력 공급기(예를 들어, V33)를 포함한다. 시스템 시작시, V33은 초기 값(예를 들어, 0 볼트)에서 시작할 수 있고, 그 다음 풀 스케일 값(예를 들어, 3.3 볼트)으로 점차로 증가한다. 그러나 많은 집적 회로들은 정상 동작 동안 최소 전력 공급 전압(예를 들어, 1.5 볼트)을 요구하는 칩 구성 회로들 또는 다른 회로들을 포함한다. 만약 최소값 미만의 전력 공급 신호가 상기 구성 회로들에 공급되면, 칩은 적당하게 동작할 수 없다. 결과적으로, 많은 집적 회로들은 전력 공급 신호의 전압 레벨을 감지하기 위하여 전력-온 리셋("POR") 회로를 사용하고, V33가 최소 전력 공급 전압을 초과할 때를 가리키는 제어 신호를 생성한다.
이런 임무를 달성하기 위하여, POR 회로들은 통상적으로 최소 전력 공급 전 압과 동일한 전압 레벨을 가진 기준 신호와 전력 공급 신호를 비교하고, V33이 기준 전압보다 클 때를 가리키는 제어 신호를 생성한다. 만약 기준 신호가 항상 이용할 수 있는 외부 신호(즉, 오프 칩)이면, 이 임무는 매우 간단하다. 그러나, 대부분의 예들에서, 외부 기준 신호를 이용할 수 없고 대신 내부적으로 생성되어야 한다. 이전에 공지된 POR 회로들은 통상적으로 트랜지스터들 및 다이오드들의 임계 전압들 같은 반도체 장치들의 특성들을 사용함으로써 기준 신호들을 생성한다.
예를 들어, 도 1을 지금 참조하여, 이전에 공지된 POR 회로는 기술된다. POR 회로(10)는 트립 검출기 회로(12) 및 필터링 회로(14)를 포함한다. 트립 검출기 회로(12)는 V33에 결합된 입력을 가지는 V33이 내부적으로 생성된 트립 포인트 기준 신호(VREF) 보다 클 때를 가리키기 위하여 사용될 수 있는 출력 신호(XHI)를 생성한다. 필터링 회로(14)는 추가 처리 신호(XHI)를 평활화하고 전력 공급 신호(V33)가 정상 회로 동작 동안 충분히 높을 때를 가리키기 위하여 사용될 수 있는 출력 제어 신호(POROUT)를 생성한다.
도 2를 지금 참조하여, 예시적인 이전에 공지된 트립 검출기 회로(12)는 기술된다. 트립 검출기 회로(12)는 전력 공급기(V33)에 결합된 소스 단자 및 노드(VX)에서 함께 결합된 드레인 및 게이트 단자들을 가진 다이오드 접속 p 채널 트랜지스터(16)를 포함한다. 노드(VX)는 레지스터(20)를 통하여 접지에 결합되고, n 채널 트랜지스터(18)의 게이트에 결합된다. N 채널 트랜지스터(18)는 출력 노드(XHI)에 결합되고, 또한 레지스터(22)를 통하여 전력 공급기(V33)에 결합된 드레인을 가진다. P 채널 트랜지스터(16)는 약 0.8V의 공칭 크기를 가진 임계 전압(VTP)을 가지며, n 채널 트랜지스터(18)는 약 0.8V의 공칭 값을 가진 임계 전압(VTN)을 가진다. 간략화를 위하여, 심볼(VTP)은 P 채널 트랜지스터의 크기를 참조하기 위하여 사용될 것이다.
도 2 및 3을 지금 참조하여, 예시적인 트립 검출기 회로(12)의 동작은 기술된다. 특히, 도 3은 시간의 함수로서 V33, VX 및 XHI를 도시한다. t=0, V33 = 0V에서, 트랜지스터(16)는 오프이고, 전류는 레지스터(20)를 통하여 흐르지 않는다. 결과적으로, VX = 0V, 트랜지스터(18)는 오프, 전류는 레지스터(22)를 통하여 흐르지 않고, XHI= V33 = 0V이다. 0≤t<T1 동안, V33이 증가하지만, VTP 미만으로 유지된다. 결과적으로, 트랜지스터(16)는 오프로 남고, VX=0이다. t=T1에서, V33는 임계 전압(VTP)에 의해 VX 초과하고, 트랜지스터(16)는 도통하기 시작한다. 만약 레지스터(20)가 매우 크면, 트랜지스터(16)의 드레인 전류는 매우 작고, VX는 V33 미만 중 하나(VTP)로 유지된다. T1≤t<T2 동안, 노드(VX)에서 전압은 V33 증가와 함께 증가하지만 트랜지스터(18)의 임계 전압(VTN) 미만으로 유지된다. 따라서, 트랜지스터(18)는 오프로 남고, 전류는 레지스터(22)를 통하여 흐르지 않고, 따라서 XHI = V33이다. t=T2에서, VX는 VTN 보다 크고 트랜지스터(18)는 도통하기 시작한다. 만약 레지스터(22)가 크면, 트랜지스터(18)의 드레인 전류는 작고, 트랜지스터(18)는 XHI를 접지로 유도한다. 따라서, XHI는 V33이 트립 포인트 기준 신호 VREF=VTP + VTN을 초과할 때 양의 영이 아닌 전압으로부터 0V로 변화한다.
그러나, 임계 전압들(VTP 및 VTN)은 처리 및 온도 변화로 인해 상당히 가변할 수 있다. 예를 들어, 정상 처리 및 온도 변화들을 통하여, 임계 전압들(VTP 및 VTN)은 0.6V 내지 1.2V 사이의 값들을 가질 수 있다. 결과적으로, 트립 포인트 기준 신호(VREF)는 VREFL=1.2V 내지 VREFH=2.4V 사이에서 가변할 수 있다. 몇몇 회로 애플리케이션들에서, VREF의 넓은 변화는 허용될 수 없다. 예를 들어, 상기된 바와 같이, 만약 V33이 적어도 1.5V인 것을 칩 구성 회로가 요구하면, 상기 회로는 만약 임계 전압들(VTP 및 VTN)이 낮으면(예를 들어, VTN = VTP = 0.6V, 및 따라서 VREF = 1.2V) 실패할 수 있다. 이와 같이, 만약 임계 전압들(VTP 및 VTN)이 모두 높으면(예를 들어, VTN = VTP = 1.7V, 및 따라서 VREF = 3.4V), XHI는 결코 상태를 변화시키지 않고, 따라서 POR 회로는 실패한다.
상기 측면에서, 처리 및 온도 변화들에 대한 트립 포인트 검출 회로들의 감도를 감소시키는 방법들 및 장치를 제공하는 것이 바람직하다.
또한 트랜지스터 임계 전압들이 처리 또는 온도 조건들의 결과로서 낮아질 때 트립 포인트 검출 회로들의 트립 포인트 기준(VREF)을 증가시키는 방법들 및 장치를 제공하는 것은 바람직하다.
부가적으로 트랜지스터 임계 전압들이 처리 또는 온도 조건들의 결과로서 증가될 때 트립 포인트 검출 회로들의 트립 포인트 기준(VREF)을 감소시키는 방법들 및 장치를 제공하는 것은 바람직하다.
상기 측면에서, 본 발명의 목적은 처리 및 온도 변화들에 대한 트립 포인트 검출 회로들의 감도를 감소시키는 방법들 및 장치들을 제공하는 것이다.
또한 본 발명의 목적은 트랜지스터 임계 전압들이 처리 또는 온도 조건들의 결과로서 낮추어질 때 트립 포인트 검출 회로들의 트립 포인트 기준(VREF)을 증가시키는 방법들 및 장치들을 제공하는 것이다.
부가적으로 본 발명의 목적은 트랜지스터 임계 전압들이 처리 또는 온도 조건들의 결과로서 상승할 때 포인트 검출 회로들의 트립 포인트 기준(VREF)을 감소시키는 방법들 및 장치들을 제공하는 것이다.
본 발명의 이들 및 다른 목적들은 외부적으로 공급되는 기준 신호를 요구하지 않고 처리 또는 온도의 변화들을 보상하기 위하여 트립 포인트 기준 신호 값을 조절하는 적응성 트립 포인트 검출 회로들을 제공함으로써 달성된다. 제 1 예시적인 실시예에서, 제어된 전류 소스는 트립 포인트 검출 회로의 내부 노드에 결합되고, 제어된 전류 소스는 처리 및 온도 조건들을 바탕으로 변화하는 전류를 도통시킨다. 공칭 또는 느린 처리 또는 공칭 또는 낮은 온도 조건들 동안, 트립 포인트 기준 신호 값은 두 개의 임계 전압들의 합과 같다. 대조하여 빠른 처리들 또는 높은 온도 조건들에 대해, 트립 포인트 기준 신호 값은 증가된다.
제 2 예시적인 실시예에서, 제어된 전류 소스는 트립 포인트 검출 회로의 출력 노드에 결합되고, 제어된 전류 소스는 처리 및 온도 조건들을 바탕으로 변화하는 전류를 도통시킨다. 공칭 또는 느린 처리 또는 공칭 또는 낮은 온도 조건들 동안, 트립 포인트 기준 신호 값은 두 개의 임계 전압들의 합과 같다. 대조하여 빠른 처리 또는 높은 온도 조건들 동안, 트립 포인트 기준 신호 값은 증가된다.
제 3 예시적인 실시예에서, 제 1 제어 전류 소스는 트립 포인트 검출 회로의 내부 노드에 결합되고, 제 2 제어 전류 소스는 트립 포인트 검출 회로의 출력 노드에 결합되고, 제 1 및 제 2 제어 전류 소스들은 처리 및 온도 조건들을 바탕으로 가변하는 전류들을 도통시킨다. 공칭 또는 느린 처리들 또는 공칭 또는 낮은 온도 조건들 동안, 트립 포인트 기준 신호 값은 두 개의 임계 전압들의 합과 같다. 대조하여 빠른 처리 또는 높은 온도 동안, 트립 포인트 기준 신호 값은 증가된다.
제 4 예시적인 실시예에서, 공칭 임계 전압을 가진 제 1 트랜지스터 및 높은 임계 전압을 가진 제 2 트랜지스터는 트립 포인트 검출 회로의 출력 노드에 결합되고, 제 1 및 제 2 트랜지스터들은 처리 및 온도 조건들을 바탕으로 트립 포인트 검출기 회로의 안팎으로 스위칭된다. 공칭 또는 느린 처리 또는 공칭 또는 낮은 온도 조건들 동안, 제 1 트랜지스터는 트립 포인트 검출기 회로로 스위칭된다. 대조하여, 빠른 처리 또는 높은 온도 조건들 동안, 제 2 트랜지스터는 트립 포인트 검출기 회로로 스위칭된다.
본 발명의 상기된 목적들 및 특징들은 다음 도면들과 관련하여 고려된 다음 상세한 설명으로부터 보다 명확하게 이해될 수 있고, 동일한 참조 번호들은 동일한 엘리먼트들을 나타낸다.
도 1은 이전에 공지된 전력 온 리셋 회로도이다.
도 2는 이전에 공지된 트립 검출기 회로도이다.
도 3은 도 2의 회로의 신호 응답 값들의 도면이다.
도 4는 본 발명에 따른 예시적인 트립 포인트 검출기 회로도이다.
도 5는 도 4의 회로의 신호 응답 값들의 도면이다.
도 6은 도 4의 회로의 예시적인 실행의 도면이다.
도 7은 본 발명에 따른 다른 예시적인 트립 포인트 검출기의 도면이다.
도 8은 도 7의 회로의 신호 응답 값들의 도면이다.
도 9는 도 7의 회로의 예시적인 실행도이다.
도 10은 도 9의 예시적인 VBE 검출기의 도면이다.
도 11은 본 발명에 따른 다른 예시적인 트립 포인트 검출기 회로도이다.
도 12는 도 11의 회로의 신호 응답 값들의 도면이다.
도 13은 본 발명에 따른 다른 예시적인 트립 포인트 검출기의 도면이다.
도 14는 도 13의 신호 응답 값들의 도면이다.
본 발명은 처리 및 온도 변화들에 대한 트립 포인트 검출 회로들의 감도를 감소시키는 방법들 및 장치들을 제공한다. 몇몇 실시예들에서, 본 발명에 따른 방법들 및 장치들은 트랜지스터 임계 전압들이 처리 또는 온도 조건들의 결과로서 낮아질 때 트립 포인트 기준(VREF)을 증가시킨다. 다른 실시예들에서, 본 발명에 따른 방법들 및 장치들은 트랜지스터 임계 전압들이 처리 또는 온도 조건들의 결과로서 상승될 때 트립 포인트 기준(VREF)을 감소시킨다. 여기에 사용된 바와 같이, 반도체 처리는 처리에 의해 형성된 트랜지스터 임계 전압 값을 바탕으로 "공칭", "느린" 또는 "빠른"을 특징으로 한다. 특히, 처리는 만약 처리에 의해 형성된 트랜지스터들이 각각 공칭, 높은 또는 낮은 임계 전압들을 가지면 공칭, 느린 또는 빠른을 특징으로 한다.
당업자는 p 채널 및 n 채널 트랜지스터들이 다른 처리 단계들에 의해 형성되기 때문에, p 채널 및 n 채널 트랜지스터들의 임계 전압들이 서로 필수적으로 추종할 수 없다는 것을 이해할 것이다. 따라서, 단일 처리에 의해 형성된 웨이퍼들은 "느린" p 채널 트랜지스터들 및 "빠른" n 채널 트랜지스터들을 가질 수 있다. 결과적으로, 본 발명에 따른 방법들 및 장치들은 p 채널 트랜지스터들 단독, n 채널 트랜지스터들 단독, 또는 p 및 n 채널 트랜지스터들의 임계 전압들의 처리 유도 시프트들을 검출하는 것을 바탕으로 트립 포인트 기준(VREF)을 조절할 수 있다.
도 4를 참조하여, 본 발명에 따른 예시적인 트립 포인트 검출기 회로는 기술 된다. 트립 포인트 검출기 회로(12a)는 도 2의 트립 포인트 검출기 회로(12)와 동일한 회로 엘리먼트들을 포함하지만, 노드(Vx) 및 접지 사이에 결합된 제어된 전류 소스(24)를 포함한다. 하기에 보다 상세히 기술된 바와 같이, 제어 전류 소스(24)는 처리 및 온도 조건들을 바탕으로 변화하는 전류(I1)를 도통시킨다. 다음 테이블은 처리 및 온도 조건들의 함수로서 제어 전류 소스(24)의 예시적인 출력 응답을 도시한다.
처리/온도 I1
느린 처리 또는 낮은 온도 0
공칭 처리 또는 공칭 온도 0
빠른 처리 또는 높은 온도 >0
테이블 1
즉, 느리거나 공칭 처리들 동안, 또는 낮거나 공칭 온도 동안, 제어 전류 소스(24)는 전류를 도통하지 않는다. 결과적으로, 제어 전류 소스(24)는 노드(Vx)로부터 효과적으로 분리되고, 트립 포인트 검출기 회로(12a)는 도 2의 이전에 공지된 트립 포인트 검출기 회로(12)와 같이 작동한다. 대조하여, 빠른 처리들 또는 높은 온도 동안, 제어 전류 소스(24)는 전류 I1>0이고, 트립 포인트 기준 신호(VREF)를 효과적으로 증가시킨다.
도 4 및 5를 참조하여, 트립 검출기 회로(12a)의 동작은 낮은 임계 전압들(예를 들어, VTN=0.6V 또는 VTP=0.6V)을 유발하는 빠른 처리 또는 높은 온도 조건들에 대해 기술된다. 당업자는 임계 전압들(VTN 및 VTP)이 필수적으로 동일한 값들을 가지지 않고 본 발명에 따른 방법들 및 장치들이 두 개의 임계 전압들이 동일한 것을 요구하지 않는 것을 이해할 것이다. t=0에서, V33=0V에서, 트랜지스터(16)는 오프이고, 전류는 레지스터(20)를 통하여 흐르지 않는다. 결과적으로(VX가 접지 이하로 진행할 수 없다고 가정), VX = 0V, 트랜지스터(18)는 오프이고, 레지스터(22)를 통하여 전류가 흐르지 않고, XHI = V33 = 0V. 0≤t<T1' 동안, V33은 증가하지만, VTP 미만으로 남는다. 결과적으로, 트랜지스터(16)는 오프로 남고, VX=0. t=T1'에서, V33은 임계 전압(VTP)에 의해 VX 초과하고, 트랜지스터(16)는 도통하기 시작한다. 레지스터(20)가 크기 때문에, 트랜지스터(16)는 제어 전류 소스(24)에 의해 요구된 모든 전류(I1)를 대부분 공급하고자 한다. 결과적으로, VX는 접지로 남는다.
T1'≤t<T2' 동안, V33은 증가하지만, VX는 트랜지스터(16)가 전류(I1)를 공급하기 위하여 노력할 때 접지에 유지된다. t=T2'에서, 트랜지스터(16)는 완전히 포화되고, 이것은 하기의 V33에서 발생한다:
V33 = ｜VGS｜ = VTP + ΔVa (1)
여기서 ΔVa는 다음에 의해 제공된다:
Figure 112007073213513-PCT00001
(2)
Figure 112007073213513-PCT00002
(3)
여기서
Figure 112007073213513-PCT00003
는 트랜지스터(16)의 폭 대 길이 비율이고, μ는 상수이고 COX는 처리 파라미터이다.
T2'≤t<T3' 동안, VX는 V33을 계속 추종하지만, 트랜지스터(18)의 임계 전압(VTN) 이하로 유지된다. 따라서, 트랜지스터(18)는 오프로 유지되고, VHI=V33. t=T3'에서, VX가 VTN과 동일할 때, 트랜지스터(18)는 온되고, XHI를 접지로 유도한다. 이 실시예에서, XHI는 V33가 트립 포인트 기준 신호 VREFa = VTP+VTN+ΔVa를 초과할 때 양의 영이 아닌 전압으로부터 0V로 변화한다. 따라서, 트립 포인트 검출기 회로(12a)는 다음 테이블에 표시된 바와 같이 처리 및 온도 조건들에 적응하는 트립 포인트 기준 신호(VREFa)를 가진다.
처리/온도 VREFa
느린 처리 또는 낮은 온도 VTP + VTN
공칭 처리 또는 공칭 온도 VTP+VTN
빠른 처리 또는 높은 온도 VTP+VTN+ΔVa
테이블 2
공칭 또는 느린 처리들 또는 공칭 또는 낮은 온도 조건들 동안(즉, 임계 전압들 VTN 및 VTP가 공칭이거나 높을 때), 트립 포인트 기준 신호(VREFa)는 임계 전압 들(VTN 및 VTP)의 합과 같다. 그러나, 빠른 처리 또는 높은 온도 조건들 동안(즉, 임계 전압들 VTN 및 VTP가 낮을 때), 트립 포인트 기준 신호(VREFa)는 VTN+VTP+ΔVa와 같다.
제어 전류 소스(24)는 테이블 1에 도시된 바와 같은 처리 및 온도와 함께 가변하는 출력 전류를 가진 임의의 회로를 사용하여 실행될 수 있다. 도 6을 지금 참조하여, 상기 회로의 예시적인 실시예는 기술된다. 특히, 트립 포인트 검출기 회로(12a1)는 노드(Vx)에 결합된 드레인 단자 및 접지에 결합된 게이트 및 소스 단자들을 가진 네이티브(native) n 채널 트랜지스터(24a)를 포함한다. 때때로 공핍 모드 트랜지스터라 불리는 네이티브 n 채널 트랜지스터(24a)는 대략 0V의 공칭 값을 가진 임계 전압(VTZ)을 가진다. 만약 네이티브 n 채널 트랜지스터(24a)가 n 채널 트랜지스터(18)와 같은 다이상에 제조되면, 양쪽 트랜지스터들의 임계 전압은 다음 테이블에 도시된 바와 같이 온도 조건들 및 n 채널 처리 조건들을 추종할 것이다.
N 처리/온도 VTN VTZ
느린 처리 또는 낮은 온도 높은 높은
공칭 처리 또는 공칭 온도 공칭 공칭
빠른 처리 또는 높은 온도 낮은 낮은
테이블 3
따라서, 만약 공칭 또는 낮은 온도들, 또는 느린 또는 공칭 n 처리 동안 VTZ가 0V의 공칭 값을 가지면, 네이티브 n 채널 트랜지스터(24a)는 트랜지스터의 게이 트 대 소스 전압 VGS = 0이기 때문에 결코 턴온하지 않는다. 상기 조건들 하에서, 트립 포인트 검출기 회로(12a1)는 도 2의 트립 포인트 검출기 회로(12)와 같이 작동한다. 그러나, 빠른 n 처리 또는 높은 온도들 동안, VTZ는 0V 미만이고, 네이티브 n 채널 트랜지스터(24a)는 Vx가 0V일 때 턴온한다. 따라서, 네이티브 n 채널 트랜지스터(24a)는 상기 테이블 1에서처럼 전류가 n 처리 및 온도 조건들에 따라 가변하는 제어 전류 소스와 같이 작동한다. 결과적으로, 트립 포인트 검출기 회로(12a1)는 상기 테이블 2에서처럼 처리 및 온도 조건들에 적응하는 트립 포인트 기준 신호(VREFa)를 가진다. 당업자는 트립 포인트 검출기 회로(12a1)가 p 처리 및 온도 조건들에 적응하는 트립 포인트 기준 신호(VREFa)를 가지도록 선택적으로 구성될 수 있다는 것을 이해할 것이다.
도 7을 참조하여, 본 발명에 따른 다른 예시적인 트립 포인트 검출기는 기술된다. 트립 포인트 검출기 회로(12b)는 도 2의 트립 포인트 검출기 회로(12)처럼 동일한 회로 요소들을 포함하고, 또한 V33 및 노드 XHI 사이에 결합된 제어 전류 소스(26)를 포함한다. 하기에 보다 상세히 기술된 바와 같이, 제어 전류 소스(26)는 처리 및 온도 조건들을 바탕으로 가변하는 전류(I2)를 도통시킨다. 다음 테이블은 처리 및 온도 조건들의 함수로서 제어 전류 소스(26)의 예시적인 출력 응답을 도시한다.
처리/온도 I2
느린 처리 또는 낮은 온도 0
공칭 처리 또는 공칭 온도 0
빠른 처리 또는 높은 온도 >0
테이블 4
즉, 느리거나 공칭 처리들, 또는 낮거나 공칭 온도 동안, 제어 전류 소스(26)는 전류를 도통시키지 않는다. 결과적으로, 제어 전류 소스(26)는 노드(XHI)로부터 효과적으로 분리되고 트립 포인트 검출기 회로(12b)는 도 2의 이전에 공지된 트립 포인트 검출기 회로(12)와 같이 동작한다. 대조하여, 빠른 처리 또는 높은 온도 동안, 제어 전류 소스(26)는 전류 I2>0를 도통시키고, 트립 포인트 기준 신호(VREF)를 효과적으로 증가시킨다.
도 7 및 8을 참조하여, 트립 검출기 회로(12b)의 동작은 낮은 임계 전압들(예를 들어, VTN=0.6V 또는 VTP=0.6V)을 유발하는 빠른 처리들 또는 높은 온도 조건들에 대해 기술된다. t=0, V33=0V에서, 트랜지스터(16)는 오프되고, Vx=0V에서, 트랜지스터(18)는 오프되고, XHI는 V33=0V와 동일하다. 0≤t<T1' 동안, V33은 증가하지만 VTP 미만으로 유지된다. 결과적으로, 트랜지스터(16)는 오프되고, VX=0 및 VHI=V33 이다. t=T1'에서, V33는 임계 전압(VTP)에 의해 Vx 초과하고, 그러므로 트랜지스터(16)는 도통하기 시작한다.
T1'≤t<T2' 동안, VX는 V33 아래에 하나의 VTP를 유지한다. VX가 VTN 미만이기 때문에, 트랜지스터(18)는 오프를 유지하고, XHI=V33이다. t=T2'에서, V33=VTP+VTN, Vx=VTN 및 트랜지스터(18)는 도통하기 시작한다. 그러나, 보다 높은 게이트 대 소스 전압은 트랜지스터(18)를 턴온하기 위하여 요구되고 제어 전류 소스(26)로부터 전류(I2)를 싱크한다. 결과적으로, XHI=V33이다. t=T3"에서, 트랜지스터(18)는 완전히 포화되고, XHI를 접지로 유도한다. 이것은 V33이 하기 값을 가질 때 발생한다:
V33 = VTP +VGS18 = VTP + (VTN + ΔVb) (4)
여기서 ΔVb는 하기에 의해 제공된다.
Figure 112007073213513-PCT00004
(5)
Figure 112007073213513-PCT00005
(6)
여기서
Figure 112007073213513-PCT00006
은 트랜지스터(18)의 폭 대 길이 비율이고, μ는 상수이고 Cox는 처리 파라미터이다. 이 실시예에서, XHI는 V33이 트립 포인트 기준 신호 VREFb = VTP + VTN + ΔVb를 초과할 때 양의 영이 아닌 전압으로부터 0V로 변화한다.
따라서, 트립 포인트 검출기 회로(12b)는 다음 테이블에 표시된 바와 같이 처리 및 온도 조건들에 적응하는 트립 포인트 기준 신호(VREFb)를 가진다.
처리/온도 VREFb
느린 처리 또는 낮은 온도 VTP + VTN
공칭 처리 또는 공칭 온도 VTP + VTN
빠른 처리 또는 높은 온도 VTP + VTN +ΔVb
테이블 5
공칭 또는 느린 처리 또는 공칭 또는 낮은 온도 조건들 동안(즉, 임계 전압들 VTN 및 VTP가 공칭 또는 높을 때), 트립 포인트 기준 신호(VREFb)는 임계 전압들(VTN 및 VTP)의 합과 같다. 그러나, 빠른 처리들 또는 높은 온도 조건들 동안(즉, 임계 전압들 VTN 및 VTP가 낮을 때), 트립 포인트 기준 신호(VREFn)는 합 VTN + VTP +ΔVb와 같다.
제어 전류 소스(26)는 테이블 4에 도시된 바와 같이 출력 응답을 가진 임의의 회로를 사용하여 실행될 수 있다. 도 9를 지금 참조하여, 상기 회로의 예시적인 실시예는 기술된다. 트립 포인트 검출기 회로(12b1)는 노드(XHI)에 결합된 드레인 단자, 신호(XFAST)에 결합된 게이트 단자, 및 노드(V33)에 결합된 소스 단자를 가진 p 채널 트랜지스터(26b)를 포함한다. 하기에 보다 상세히 기술된 바와 같이, VBE 검출기 회로(28)는 그 값이 처리 및 온도 조건들에 의존하는 신호(XFAST)를 제공한다. 특히, 공칭 또는 느린 처리들, 또는 공칭 또는 낮은 온도들 동안, XFAST는 높고, 트랜지스터(26b)는 오프이다. 상기 조건들 하에서, 트립 포인트 검출기 회로(12b1)는 도 2의 트립 포인트 검출기 회로(12)와 같이 행동한다. 대조하여, 빠른 처리들 또는 높은 온도들 동안, XFAST는 낮고, 트랜지스터(26b)는 노드(XHI)에 전류를 주입한다. 따라서, 트랜지스터(26b)는 상기 테이블 1에서처럼 전류가 처리 및 온도 조건들에 따라 가변하는 제어 전류 소스와 같이 작동한다. 결과적으로, 트립 포인트 검출기 회로(12b1)는 상기 테이블 4에서처럼 처리 및 온도 조건들에 적응하는 트립 포인트 기준 신호(VREFb)를 가진다.
도 10을 참조하여, 예시적인 VBE 검출기 회로는 XFAST를 생성하기 위하여 기술된다. 특히, VBE 검출기 회로(28)는 베이스 및 접지에 결합된 컬렉터 단자들, 및 전류 소스(32)를 통하여 V33에 결합된 이미터(emitter) 단자를 가진 PNP 트랜지스터(30)를 포함한다. PNP 트랜지스터(30)의 이미터 단자는 n 채널 트랜지스터(34)의 게이트에 결합되고, 상기 n 채널 트랜지스터(34)는 접지에 결합된 소스 및 전류 소스(36)를 통하여 V33에 결합된 드레인 단자(노드 XFAST)를 가진다. 따라서, PNP 트랜지스터(30)의 베이스-이미터 전압은 n 채널 트랜지스터(34)의 게이트-소스 전압과 같다.
PNP 트랜지스터(30)의 베이스-이미터 전압(VBE) 및 n 채널 트랜지스터(34)의 임계 전압(VTN)은 n 처리 및 온도의 변화들로 인해 동일한 방향으로 시프트하고자 한다. 그러나, VBE의 변화들은 통상적으로 VTN의 변화 정도이고 VBE는 통상적으로 0.7V에 매우 가깝게 유지된다. 따라서, 만약 VTN이 0.8V의 공칭 값을 가지면, 공칭 또는 느린 n 처리 및 공칭 또는 낮은 온도들 동안, VBE는 VTN 미만이다. 대조하여, 빠른 n 처리 또는 높은 온도들 동안, VBE는 VTN 보다 크다. 따라서, 공칭 또는 느린 n 처리 및 공칭 또는 낮은 온도들 동안, PNP 트랜지스터(30)의 VBE는 VTN 미만이고, 트랜지스터(34)는 오프이고, XFAST는 높다. 대조하여, 빠른 n 처리 또는 높은 온도들 동안, PNP 트랜지스터(30)의 VBE는 VTN 보다 크고, 트랜지스터(34)는 온이고, XFAST는 낮다. 당업자는 만약 VTN이 0.8V와 다른 공칭 값을 가지면, VBE가 XFAST를 생성하기 위하여 VTN의 스케일 버젼과 비교될 수 있다는 것을 이해한다. 당업자는 VBE 검출기 회로(28)가 p 처리 및 온도 조건들을 바탕으로 변화하는 신호(XFAST)를 제공하도록 선택적으로 구성될 수 있다는 것을 이해할 것이다.
도 11을 참조하여, 본 발명에 따른 다른 예시적인 트립 포인트 검출기 회로는 기술된다. 이 실시예에서, 예시적인 트립 검출기 회로들(12a1 및 12b1)에 도시된 기술들은 결합된다. 특히, 트립 검출기 회로(12c)는 노드(Vx) 및 접지 사이에 결합된 네이티브 n 채널 트랜지스터(24), 및 V33 및 노드(XHI) 사이에 결합된 p 채널 트랜지스터(26b)를 포함한다. 도 12는 낮은 임계 전압들(예를 들어, VTN = 0.6V 또는 VTP = 0.6V)을 유발하는 빠른 처리들 또는 높은 온도 조건들 동안 트립 검출기 회로(12c) 응답을 도시한다. 상기된 것과 유사한 분석을 사용하여, 당업자는 트립 포인트 검출기 회로(12C)가 다음 테이블에 표시된 바와 같이 처리 및 온도 조건들에 적응하는 트립 포인트 기준 신호(VREFc)를 가진다는 것을 이해할 것이다:
처리/온도 VREFc
느린 처리 또는 낮은 온도 VTP + VTN
공칭 처리 또는 공칭 온도 VTP + VTN
빠른 처리 또는 높은 온도 VTP + VTN + ΔVa + ΔVb
테이블 6
여기서 ΔVa + ΔVb는 방정식들(2) 및 (3) 및 (5) 및 (6) 각각에 지정된 바와 같은 값들을 가진다.
도 13을 지금 참조하여, 본 발명에 따른 다른 예시적인 트립 포인트 검출기 회로는 기술된다. 특히, 트립 포인트 검출기 회로(12d)는 노드(XHI)에 결합된 드레인 단자들 및 트랜지스터들(18 및 18F)의 드레인 단자들에 각각 결합된 소스 단자들을 가진 n 채널 트랜지스터들(38 및 40)을 포함한다. 게다가, 트랜지스터(38)는 신호(XFAST)에 결합된 게이트 단자를 가지며, 트랜지스터(40)는 신호 FAST(즉, XFAST의 논리 인버스)에 결합된 게이트 단자를 가진다. 트랜지스터(18F)는 트랜지스터(18)와 유사하지만, 트랜지스터(18)의 임계 전압(VTN) 보다 높은 공칭 임계 전압(VTNH)을 가진다. 예를 들어, 만약 VTN이 0.8V의 공칭 임계 전압을 가지면, VTHN은 1.0V의 공칭 값을 가질 수 있다. 임계 값들의 차는 예를 들어 트랜지스터(18)의 크기들에 관련하여 트랜지스터(18F)의 크기를 조절하거나, 두 개의 트랜지스터들의 임계 전압들에 영향을 미치는 처리 단계들을 조절함으로써 달성될 수 있다.
트랜지스터들(38 및 40)은 처리 및 온도 조건들을 바탕으로 회로 안팎으로 트랜지스터들(18 또는 18F)을 선택적으로 스위칭하는 스위치들로서 동작하는 크기이다. 특히, 공칭 또는 느린 처리, 또는 공칭 또는 낮은 온도들 동안, XFAST는 높고, FAST는 낮고, 트랜지스터(18)의 드레인은 노드(XHI)에 결합되고, 트랜지스터(18F)는 회로의 나머지로부터 효과적으로 분리된다. 상기 조건들 하에서, 트립 포인트 검출기 회로(12d)는 도 2의 트립 포인트 검출기 회로(12)와 같이 작동한다. 대조하여, 빠른 처리 또는 높은 온도들 동안, XFAST는 낮고, FAST는 높고, 트랜지스터(18F)의 드레인은 노드(XHI)에 결합되고, 트랜지스터(18)는 회로의 나머지로부터 효과적으로 분리된다. 따라서, 빠른 처리 또는 높은 온도들 동안, 트립 포인트 검출기 회로(12d)는 높은 임계 트랜지스터(18F)로 공칭 임계 트랜지스터(18)를 교환한다.
만약 트랜지스터들(18 및 18F)이 동일한 다이상에서 제조되면, 양쪽 트랜지스터들의 임계 전압은 처리 및 온도 조건들을 추종할 것이고, 그 예는 다음 테이블에 도시된다:
N 처리/온도 VTN VTNH
느린 처리 또는 낮은 온도 1.0 1.2
공칭 처리 또는 공칭 온도 0.8 1.0
빠른 처리 또는 높은 온도 0.6 0.8
테이블 7
도 13 및 14를 지금 참조하여, 트립 포인트 검출기 회로(12d)의 동작은 낮은 임계 전압들을 유발하는 빠른 처리 또는 높은 온도 조건들에 대해 기술된다. 이 실시예에서, VTN = VTP = 0.6V, VTNH = 0.8V, XFAST는 낮고, FAST는 높다. 결과적으로, 트랜지스터(18)는 회로 밖으로 효과적으로 스위칭되고, 트랜지스터(18F)는 회로 안으로 효과적으로 스위칭된다. t=0, V33 = 0V에서, 트랜지스터(16)는 오프이고, Vx = 0V에서, 트랜지스터(18F)는 오프이고, XHI는 V33 = 0V이다. 0≤t<T1' 동안, V33은 증가하지만, VTP 아래로 유지된다. 결과적으로, 트랜지스터(16)는 오프이고, Vx = 0, 및 VHI = V33. t=T1'에서, V33은 임계 전압(VTP)에 의해 Vx를 초과하고 트랜지스터(16)는 도통하기 시작한다. T1'≤t<T5 동안, Vx는 V33 아래로 VTP를 유지한다. VX가 VTNH 미만이기 때문에, 트랜지스터(18F)는 오프이고, XHI = V33. t=T5, V33 = VTP + VTNH, Vx = VTNH, 및 트랜지스터(18F)는 온이고 XHI를 접지로 유도한다. 이 실시예에서, XHI는 V33이 트립 포인트 기준 신호 VREFd = VTP + VTNH를 초과할 때 양의 영이 아닌 전압을 OV로 변화시킨다.
상기된 예시적인 회로들은 트랜지스터 임계 전압들이 처리 또는 온도 조건들의 결과로서 낮아질 때 트립 포인트 기준 VREF을 증가시키기 위하여 사용된다. 당업자는 트랜지스터 임계 전압들이 처리 또는 온도 조건들의 결과로서 상승될 때 본 발명에 따른 방법들 및 장치들이 트립 포인트 기준(VREF)을 감소시키기 위하여 사용될 수 있는 것을 이해할 것이다. 예를 들어, 도 9에 도시된 트립 포인트 검출기 회로(12b1)에서, p 채널 트랜지스터(26b)의 게이트는 공칭 또는 빠른 처리들 동안 낮은 제어 신호 SLOW에 결합되고, 느린 처리 또는 낮은 온도 조건들 동안 높은 제어 신호 SLOW에 결합된다. 이것과 관련하여, 전류(I2)는 처리 또는 온도 조건들이 임계 전압들(VTP 및 VTN)을 증가시키기 위하여 의도되는 것을 제외하고 트랜지스터(18)의 드레인에 주입된다. 상기 상황에서, I2는 턴 오프되고, 트립 포인트 기준(VREF)을 감소시킨다.
선택적으로, 도 13에 도시된 트립 포인트 검출기 회로(12d)에서, 트랜지스터들(38 및 40)의 게이트 단자들은 각각 XSLOW(즉, SLOW의 논리 인버스) 및 SLOW에 각각 결합되고, 트랜지스터(18F)는 트랜지스터(18)의 임계 전압(VTN) 보다 낮은 공칭 임계 전압(VTNL)을 가지도록 제조될 수 있다. 따라서, 공칭 또는 빠른 처리, 또는 공칭 또는 높은 온도들 동안, XSLOW는 높고, SLOW는 낮고, 트랜지스터(18)의 드레인은 노드(XHI)에 결합되고 트랜지스터(18F)는 회로의 나머지로부터 효과적으로 분리된다. 대조하여, 느린 처리 또는 낮은 온도들 동안, XSLOW는 낮고, SLOW는 높고, 트랜지스터(18F)의 드레인은 노드(XHI)에 결합되고, 트랜지스터(18)는 회로의 나머지로부터 효과적으로 분리된다. 따라서, 느린 처리 또는 낮은 온도들 동안, 트립 포인트 검출기 회로(12d)는 트립 포인트 기준(VREF)을 감소시키는 높은 임계 트랜지스 터(18F)로 공칭 임계 트랜지스터(18)를 교환한다.
상기는 단순히 본 발명의 원리들을 도시하고, 다양한 변형들은 본 발명의 범위 및 사상으로부터 벗어나지 않고 당업자에 의해 이루어질 수 있다.

Claims (20)

  1. 입력 신호 노드에서 입력 신호를 수신하고 출력 신호 노드에서 출력 신호를 생성하고, 상기 입력 신호가 트립 포인트 기준 값을 초과할 때 상기 출력 신호가 제 1 값에서 제 2 값으로 변화하는, 트립 포인트 검출기 회로로서,
    외부적으로 공급되는 기준 신호를 요구하지 않고 처리 또는 온도의 변화를 보상하기 위하여 트립 포인트 기준 값을 조절하는 회로 엘리먼트를 포함하는, 트립 포인트 검출기 회로.
  2. 제 1 항에 있어서, 상기 회로 엘리먼트는 트립 포인트 기준 값을 증가시키기 위하여 동작하는, 트립 포인트 검출기 회로.
  3. 제 1 항에 있어서, 상기 회로 엘리먼트는 트립 포인트 기준 값을 감소시키기 위하여 동작하는, 트립 포인트 검출기 회로.
  4. 제 1 항에 있어서, 상기 회로 엘리먼트는 트랜지스터 임계 전압의 값을 바탕으로 트립 포인트 기준 값을 조절하는, 트립 포인트 검출기 회로.
  5. 제 1 항에 있어서, 상기 회로 엘리먼트는 제어 전류 소스를 포함하는, 트립 포인트 검출기 회로.
  6. 제 5 항에 있어서, 상기 제어 전류 소스는 처리 및 온도 조건들을 바탕으로 가변하는 전류를 도통시키는, 트립 포인트 검출기 회로.
  7. 제 5 항에 있어서, 상기 제어 전류 소스는 트랜지스터를 포함하는, 트립 포인트 검출기 회로.
  8. 제 5 항에 있어서, 상기 제어 전류 소스는 공핍 모드 트랜지스터를 포함하는, 트립 포인트 검출기 회로.
  9. 입력 신호 노드에서 입력 신호를 수신하고 출력 신호 노드에서 출력 신호를 생성하고, 상기 입력 신호가 트립 포인트 기준 값을 초과할 때 상기 출력 신호가 제 1 값을 제 2 값으로 변화시키는, 트립 포인트 검출기 회로의 트립 포인트 기준 값을 적응시키기 위한 방법으로서,
    외부적으로 공급되는 기준 신호를 요구하지 않고, 처리 또는 온도의 변화들을 보상하기 위하여 트립 포인트 기준 값을 조절하는 단계를 포함하는, 트립 포인트 기준 값 적응 방법.
  10. 제 9 항에 있어서, 상기 조절은 트립 포인트 기준 값을 증가시키는 단계를 포함하는, 트립 포인트 기준 값 적응 방법.
  11. 제 9 항에 있어서, 상기 조절 단계는 트립 포인트 기준 값을 감소시키는 단계를 포함하는, 트립 포인트 기준 값 적응 방법.
  12. 제 9 항에 있어서, 상기 조절 단계는 트랜지스터 임계 전압의 값을 바탕으로 트립 포인트 기준 값을 조절하는 단계를 포함하는, 트립 포인트 기준 값 적응 방법.
  13. 제 9 항에 있어서, 상기 조절 단계는 처리 및 온도 조건들을 바탕으로 트립 검출기 회로 전류를 조절하는 단계를 포함하는, 트립 포인트 기준 값 적응 방법.
  14. 제 9 항에 있어서, 상기 트립 포인트 검출기 회로는 제 1 임계 전압을 가진 제 1 트랜지스터, 및 제 2 임계 전압을 가진 제 2 트랜지스터를 포함하고, 상기 조절 단계는 제 1 및 제 2 트랜지스터들 사이에서 스위칭하는 단계를 포함하는, 트립 포인트 기준 값 적응 방법.
  15. 제 14 항에 있어서, 상기 제 1 임계 전압은 제 2 임계 전압 보다 높은, 트립 포인트 기준 값 적응 방법.
  16. 입력 신호 노드에서 입력 신호를 수신하고 출력 신호 노드에서 출력 신호를 생성하고, 상기 입력 신호가 트립 포인트 기준 값을 초과할 때 상기 출력 신호가 제 1 값으로부터 제 2 값으로 변화하는, 트립 포인트 검출기 회로로서,
    입력 신호 노드 및 내부 노드 사이에 결합된 제 1 트랜지스터;
    내부 노드 및 출력 신호 노드 사이에 결합된 제 2 트랜지스터; 및
    내부 신호 노드에 결합된 제어 전류 소스를 포함하고, 상기 제어 전류 소스는 외부적으로 공급된 기준 신호를 요구하지 않고 처리 또는 온도 변화를 보상하기 위하여 트립 포인트 기준 값을 조절하는, 트립 포인트 검출기 회로.
  17. 제 16 항에 있어서, 상기 제어 전류 소스는 트랜지스터를 포함하는, 트립 포인트 검출기 회로.
  18. 제 16 항에 있어서, 상기 제어 전류 소스는 공핍 모드 트랜지스터를 포함하는, 트립 포인트 검출기 회로.
  19. 입력 신호 노드에서 입력 신호를 수신하고 출력 신호 노드에서 출력 신호를 생성하고, 상기 입력 신호가 트립 포인트 기준 값을 초과할 때 출력 신호가 제 1 값에서 제 2 값으로 변화하는, 트립 포인트 검출기 회로로서,
    입력 신호 노드 및 내부 노드 사이에 결합된 제 1 트랜지스터;
    내부 노드 및 출력 신호 노드 사이에 결합된 제 2 트랜지스터; 및
    출력 신호 노드에 결합된 제어 전류 소스를 포함하고, 상기 제어 전류 소스 는 외부적으로 공급되는 기준 신호를 요구하지 않고 처리 또는 온도의 변화를 보상하기 위하여 트립 포인트 기준 값을 조절하는, 트립 포인트 검출기 회로.
  20. 제 16 항에 있어서, 상기 제어 전류 소스는 트랜지스터를 포함하는, 트립 포인트 검출기 회로.
KR1020077023417A 2005-04-14 2006-03-31 적응성 트립 포인트 검출을 위한 장치 및 방법들 KR20070120145A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/106,288 2005-04-14
US11/106,288 US7236023B2 (en) 2005-04-14 2005-04-14 Apparatus and methods for adaptive trip point detection

Publications (1)

Publication Number Publication Date
KR20070120145A true KR20070120145A (ko) 2007-12-21

Family

ID=36691868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023417A KR20070120145A (ko) 2005-04-14 2006-03-31 적응성 트립 포인트 검출을 위한 장치 및 방법들

Country Status (7)

Country Link
US (3) US7236023B2 (ko)
EP (1) EP1869768A1 (ko)
JP (1) JP2008537405A (ko)
KR (1) KR20070120145A (ko)
CN (2) CN101924541B (ko)
TW (1) TWI329989B (ko)
WO (1) WO2006113115A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148421B2 (ja) * 2005-02-23 2008-09-10 シャープ株式会社 半導体集積回路およびそのテスト方法、電子情報機器
US7236023B2 (en) * 2005-04-14 2007-06-26 Sandisk 3D Llc Apparatus and methods for adaptive trip point detection
JP5183336B2 (ja) * 2008-07-15 2013-04-17 富士フイルム株式会社 表示装置
US8197683B2 (en) * 2008-10-16 2012-06-12 William Steven Lopes System for conditioning fluids utilizing a magnetic fluid processor
US8004917B2 (en) 2008-09-22 2011-08-23 Sandisk Technologies Inc. Bandgap voltage and temperature coefficient trimming algorithm
US7889575B2 (en) * 2008-09-22 2011-02-15 Sandisk Corporation On-chip bias voltage temperature coefficient self-calibration mechanism
US8756434B2 (en) * 2011-04-08 2014-06-17 Apple Inc. System and method for executing an encrypted binary from a memory pool
JP5978084B2 (ja) * 2012-01-30 2016-08-24 エスアイアイ・セミコンダクタ株式会社 パワーオンリセット回路
US8542000B1 (en) 2012-03-19 2013-09-24 Sandisk Technologies Inc. Curvature compensated band-gap design
US8941369B2 (en) 2012-03-19 2015-01-27 Sandisk Technologies Inc. Curvature compensated band-gap design trimmable at a single temperature
US9541456B2 (en) 2014-02-07 2017-01-10 Sandisk Technologies Llc Reference voltage generator for temperature sensor with trimming capability at two temperatures
US9715913B1 (en) 2015-07-30 2017-07-25 Sandisk Technologies Llc Temperature code circuit with single ramp for calibration and determination
TWI603584B (zh) * 2016-07-27 2017-10-21 國立中山大學 具製程及電壓補償之輸出緩衝器
CN106357249B (zh) * 2016-11-04 2020-04-07 上海晟矽微电子股份有限公司 上电复位电路及集成电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958898A (en) * 1989-03-15 1990-09-25 The United States Of America As Represented By The Secretary Of The Air Force Silicon double-injection electro-optic modulator with insulated-gate and method of using same
US5523709A (en) * 1994-11-30 1996-06-04 Sgs-Thomson Microelectronics, Inc. Power-on reset circuit and method
FR2744303B1 (fr) * 1996-01-31 1998-03-27 Sgs Thomson Microelectronics Dispositif pour neutraliser un circuit electronique lors de sa mise sous tension ou sa mise hors tension
US6137324A (en) * 1998-06-02 2000-10-24 Advanced Micro Devices, Inc. Precision power-on reset circuit with improved accuracy
US6079121A (en) * 1998-08-03 2000-06-27 Ther-O-Disc, Incorporated Humidity-modulated dual-setpoint temperature controller
JP3740291B2 (ja) * 1998-08-24 2006-02-01 日本オプネクスト株式会社 光送信器
US6384664B1 (en) 2000-10-05 2002-05-07 Texas Instruments Incorporated Differential voltage sense circuit to detect the state of a CMOS process compatible fuses at low power supply voltages
US6946901B2 (en) * 2001-05-22 2005-09-20 The Regents Of The University Of California Low-power high-performance integrated circuit and related methods
JP2003163588A (ja) * 2001-11-28 2003-06-06 Fujitsu Ltd 起動回路
KR100452333B1 (ko) 2002-10-18 2004-10-12 삼성전자주식회사 파워 업 신호 발생기
US7135898B2 (en) * 2003-06-27 2006-11-14 Macronix International Co., Ltd. Power-on reset circuit with supply voltage and temperature immunity, ultra-low DC leakage current, and fast power crash reaction
US7078944B1 (en) * 2003-07-16 2006-07-18 Cypress Semiconductor Corporation Power on reset circuit
FR2863420B1 (fr) * 2003-12-05 2006-04-07 St Microelectronics Sa Dispositif de neutralisation a la mise sous tension
US7236023B2 (en) * 2005-04-14 2007-06-26 Sandisk 3D Llc Apparatus and methods for adaptive trip point detection

Also Published As

Publication number Publication date
US20060232304A1 (en) 2006-10-19
US20070216448A1 (en) 2007-09-20
CN101160721B (zh) 2010-12-08
TWI329989B (en) 2010-09-01
CN101924541B (zh) 2013-01-02
WO2006113115A1 (en) 2006-10-26
US20070222482A1 (en) 2007-09-27
US7863950B2 (en) 2011-01-04
TW200644420A (en) 2006-12-16
JP2008537405A (ja) 2008-09-11
CN101924541A (zh) 2010-12-22
US7236023B2 (en) 2007-06-26
US7863951B2 (en) 2011-01-04
CN101160721A (zh) 2008-04-09
EP1869768A1 (en) 2007-12-26

Similar Documents

Publication Publication Date Title
KR20070120145A (ko) 적응성 트립 포인트 검출을 위한 장치 및 방법들
US7176740B2 (en) Level conversion circuit
US6998902B2 (en) Bandgap reference voltage circuit
US4859873A (en) CMOS Schmitt trigger with independently biased high/low threshold circuits
CN210129850U (zh) 输出缓冲电路
CN106712754B (zh) 用于mos的自适应本体偏置的动态阈值发生器
US6281731B1 (en) Control of hysteresis characteristic within a CMOS differential receiver
KR100248169B1 (ko) 기판 바이어스전압 발생기용 조정회로
CN112673572A (zh) 上电复位电路
CN112730958B (zh) 一种电压过冲检测电路
JP2002244749A (ja) 基準電圧回路
US11437984B2 (en) Delay circuit
US6518799B2 (en) Comparator and a control circuit for a power MOSFET
US20050104641A1 (en) Schmitt trigger circuit realized with low-voltage devices for high-voltage signal application
EP3956984A1 (en) Peak detector
JPH08288830A (ja) 集積バッファ回路
US20190079550A1 (en) Devices and methods for dynamic overvoltage protection in regulators
KR19980034554A (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
KR930008658B1 (ko) 전압레벨 검출회로
US8901968B2 (en) Active pull-up/pull-down circuit
US7463074B2 (en) Integrated circuit and method for generating a ready signal
US5296754A (en) Push-pull circuit resistant to power supply and temperature induced distortion
US7737734B1 (en) Adaptive output driver
KR100238500B1 (ko) 집적형 버퍼 회로
US7750735B1 (en) Voltage-level translator

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid