JP4148421B2 - 半導体集積回路およびそのテスト方法、電子情報機器 - Google Patents
半導体集積回路およびそのテスト方法、電子情報機器 Download PDFInfo
- Publication number
- JP4148421B2 JP4148421B2 JP2005047925A JP2005047925A JP4148421B2 JP 4148421 B2 JP4148421 B2 JP 4148421B2 JP 2005047925 A JP2005047925 A JP 2005047925A JP 2005047925 A JP2005047925 A JP 2005047925A JP 4148421 B2 JP4148421 B2 JP 4148421B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- starting current
- starting
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
該起動電流発生手段の出力端から前記起動電流値で定まる所定の電圧を該第4のトランジスタ手段のゲートに出力し、該第3のトランジスタ手段の他方駆動側と該第4のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する。
前記起動電流検出手段は、一方駆動側が電源電圧の出力端に接続され、ゲートがグラウンド側に接続された第3のトランジスタ手段と、一方駆動側が該第3のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートが該第2のトランジスタのゲートに接続された第4のトランジスタ手段とを有し、
該第2のトランジスタ手段と該第4のトランジスタ手段によりカレントミラー回路を構成し、該第3のトランジスタ手段の他方駆動側と該第4のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する。
前記起動電流値で定まる所定の電圧が該起動電流発生手段の出力端から該第6のトランジスタ手段のゲートに出力され、該第6のトランジスタ手段の他方駆動側と該第7のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する。
前記起動電流検出手段は、ゲートに該第5のトランジスタのゲートが接続され、一方駆動側が電源電圧の出力端に接続された第6のトランジスタ手段と、一方駆動側が該第6のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートに所定の電圧が印加される第7のトランジスタ手段とを有し、
該第5のトランジスタ手段と該第6のトランジスタ手段によりカレントミラー回路を構成し、該第6のトランジスタ手段の他方駆動側と該第7のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する。
前記信号選択手段によって前記起動電流検出手段からの出力を選択した前記同一の端子からの出力信号を用いて前記起動電流発生手段が正常であるか否かの判定確認を行う処理と、
該信号選択手段によって前記ロジック部からの出力を選択した該同一の端子からの出力信号を用いて該ロジック部のテストを行う処理とを有しており、そのことにより上記目的が達成される。
さらに、従来の起動回路の検査用パッドは、パッケージの端子に接続すると、端子から外来ノイズなどが入力された場合に起動回路の誤動作を引き起こす可能性があるため、起動回路の良否判定をウェハテストでプロービングにより行うことしかできなかった。これに対して、本発明では、外来ノイズなどが入っても起動回路(起動電流発生手段)が誤動作しない構造であるため、アセンブリ後の出荷前テストで起動回路の良否判定を行うことができ、ウェハテストを省略してコストダウンを図ることができる。
(実施形態1)
図2は、図1の半導体集積回路1の実施形態1における具体的構成例を示すブロック図である。
(実施形態2)
図3は、図1の半導体集積回路1の本実施形態2の具体的構成例を示すブロック図である。
(実施形態3)
図4は、図1の半導体集積回路1の本実施形態3の具体的構成例を示すブロック図である。なお、本実施形態3では、上記実施形態2に対して、起動電流発生手段と起動電流検出手段とが逆極性で構成されている。
2、2A、2B、2C 起動回路
21、21A、21B、21C 起動電流発生手段
211、213、216 起動抵抗
212 ダイオード
214、32、34、36 N型MOSFET
215、33、35 P型MOSFET
3、3A、3B、3C 起動電流検出手段
31 定電流源
4 信号選択手段
41、42 2入力OR回路
43 インバータ
44 2入力AND回路
5 ロジック部
6〜8 端子
Claims (20)
- ロジック部と、
起動時および異常動作時に、回路を起動または再起動するための起動電流を発生する起動電流発生手段と、
該起動電流発生手段の起動電流を検出して該起動電流発生手段が正常であるか否かを示す検出信号を出力する起動電流検出手段と、
外部から制御可能な該ロジック部の内部信号に基づいて、該検出信号と該ロジック部からの出力のいずれかを選択して同一の端子に出力可能とする信号選択手段とを有する半導体集積回路。 - 前記起動電流発生手段は、前記起動電流または起動電流値で定まる所定の電圧を出力する請求項1に記載の半導体集積回路。
- 前記起動電流検出手段は、前記起動電流または前記起動電流値で定まる所定の電圧を入力として、前記検出信号として2値信号を前記信号選択手段に出力する請求項1に記載の半導体集積回路。
- 前記信号選択手段は、前記検出信号と、前記ロジック部からの出力と、該ロジック部から供給される2値の内部信号である選択信号とを入力として、該選択信号に応じて、該検出信号と、該ロジック部からの出力とのいずれかを選択出力する請求項1に記載の半導体集積回路。
- 前記起動電流発生手段は、一方端が電源電圧の出力端に接続された起動抵抗手段と、アノードが該起動抵抗手段の他方端に接続され、カソードがグラウンド側に接続されたダイオード手段とを有し、
該ダイオード手段のアノード側から前記起動電流で定まる所定の電圧を出力する請求項1または2に記載の半導体集積回路。 - 前記起動電流検出手段は、一方端が電源電圧の出力端に接続された定電流源と、該定電流源の他方端が一方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートが前記起動電流発生手段の出力端に接続された第1のトランジスタ手段とを有し、
該定電流源と該第1のトランジスタ手段との接続点から前記検出信号を前記信号選択手段に出力する請求項1または3に記載の半導体集積回路。 - 前記第1のトランジスタ手段はN型MOSFETまたはP型MOSFETである請求項6に記載の半導体集積回路。
- 前記起動電流発生手段は、一方端が電源電圧の出力端に接続された起動抵抗手段と、一方駆動側とゲートが該起動抵抗手段の他方端に接続され、他方駆動側がグラウンド側に接続された第2のトランジスタ手段とを有し、
該ゲートから前記起動電流値で定まる所定の電圧を出力する請求項1または2に記載の半導体集積回路。 - 前記起動電流検出手段は、一方駆動側が電源電圧の出力端に接続され、ゲートがグラウンド側に接続された第3のトランジスタ手段と、一方駆動側が該第3のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートが前記起動電流発生手段の出力端に接続された第4のトランジスタ手段とを有し、
該起動電流発生手段の出力端から前記起動電流値で定まる所定の電圧を該第4のトランジスタ手段のゲートに出力し、該第3のトランジスタ手段の他方駆動側と該第4のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する請求項1または3に記載の半導体集積回路。 - 前記起動電流発生手段は、一方端が電源電圧の出力端に接続された起動抵抗手段と、一方駆動側とゲートが該起動抵抗手段の他方端に接続され、他方駆動側がグラウンド側に接続された第2のトランジスタ手段とを有し、
前記起動電流検出手段は、一方駆動側が電源電圧の出力端に接続され、ゲートがグラウンド側に接続された第3のトランジスタ手段と、一方駆動側が該第3のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートが該第2のトランジスタのゲートに接続された第4のトランジスタ手段とを有し、
該第2のトランジスタ手段と該第4のトランジスタ手段によりカレントミラー回路を構成し、該第3のトランジスタ手段の他方駆動側と該第4のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する請求項1に記載の半導体集積回路。 - 前記第2のトランジスタ手段および該第4のトランジスタ手段はN型MOSFETであり、前記第3のトランジスタ手段はP型MOSFETである請求項10に記載の半導体集積回路。
- 前記起動電流発生手段は、一方駆動側が電源電圧の出力端に接続され、ゲートおよび他方駆動側が接続された第5のトランジスタ手段と、一方端が該他方駆動側に接続され、他方端がグラウンド側に接続された起動抵抗手段とを有し、
前記ゲートから前記起動電流値で定まる所定の電圧を出力する請求項1または2に記載の半導体集積回路。 - 前記起動電流検出手段は、ゲートに前記起動電流発生手段の出力端が接続され、一方駆動側が電源電圧の出力端に接続された第6のトランジスタ手段と、一方駆動側が該第6のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートに所定の電圧が印加される第7のトランジスタ手段とを有し、
前記起動電流値で定まる所定の電圧が該起動電流発生手段の出力端から該第6のトランジスタ手段のゲートに出力され、該第6のトランジスタ手段の他方駆動側と該第7のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する請求項1または3に記載の半導体集積回路。 - 前記起動電流発生手段は、一方駆動側が電源電圧の出力端に接続され、ゲートおよび他方駆動側が接続された第5のトランジスタ手段と、一方端が該他方駆動側に接続され、他方端がグラウンド側に接続された起動抵抗手段とを有し、
前記起動電流検出手段は、ゲートに該第5のトランジスタのゲートが接続され、一方駆動側が電源電圧の出力端に接続された第6のトランジスタ手段と、一方駆動側が該第6のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートに所定の電圧が印加される第7のトランジスタ手段とを有し、
該第5のトランジスタ手段と該第6のトランジスタ手段によりカレントミラー回路を構成し、該第6のトランジスタ手段の他方駆動側と該第7のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する請求項1に記載の半導体集積回路。 - 前記第5のトランジスタ手段および前記第6のトランジスタ手段はP型MOSFETであり、前記第7のトランジスタ手段はN型MOSFETである請求項14に記載の半導体集積回路。
- 前記信号選択手段は、前記2値の選択信号として一方レベルが入力されると、前記起動電流検出手段からの出力を前記同一の端子に出力し、該2値の選択信号として他方レベルが入力されると、該ロジック部からの出力を該同一の端子に出力する請求項4、6、9、10、13および14のいずれかに記載の半導体集積回路。
- 前記信号選択手段は、前記起動電流検出手段の出力端に一方入力端が接続され、前記2値の選択信号の出力端が他方入力端に接続された第1の2入力オア回路と、該2値の選択信号の出力端が入力端に接続されたインバータ手段と、該ロジック部からの出力が一方入力端に接続され、該インバータ手段の出力端が他方入力端に接続された第2の2入力オア回路と、該第1の2入力オア回路および該第2の2入力オア回路の各出力端がそれぞれ両入力端にそれぞれ接続され、その出力端が前記同一の端子に接続された2入力アンド回路とを有する請求項4、6、9、10、13、14および16のいずれかに記載の半導体集積回路。
- 前記ロジック部には入力端子が設けられ、該入力端子に所定信号を入力することにより、該所定信号に応じてハイレベルおよびローレベルのいずれかの所定の2値信号が該ロジック部から得られる場合に、前記選択信号として、該所定信号に応じて該所定の2値信号を切り替え可能とする請求項1、4、16および17のいずれかに記載の半導体集積回路。
- 請求項1〜18のいずれかに記載の半導体集積回路が搭載されている電子情報機器。
- 請求項1〜18のいずれかに記載の半導体集積回路をテストする半導体集積回路のテスト方法であって、
前記信号選択手段によって前記起動電流検出手段からの出力を選択した前記同一の端子からの出力信号を用いて前記起動電流発生手段が正常であるか否かの判定確認を行う処理と、
該信号選択手段によって前記ロジック部からの出力を選択した該同一の端子からの出力信号を用いて該ロジック部のテストを行う処理とを有する半導体集積回路のテスト方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005047925A JP4148421B2 (ja) | 2005-02-23 | 2005-02-23 | 半導体集積回路およびそのテスト方法、電子情報機器 |
US11/359,556 US7977982B2 (en) | 2005-02-23 | 2006-02-23 | Semiconductor integrated circuit, test method and electronic information device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005047925A JP4148421B2 (ja) | 2005-02-23 | 2005-02-23 | 半導体集積回路およびそのテスト方法、電子情報機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006234509A JP2006234509A (ja) | 2006-09-07 |
JP4148421B2 true JP4148421B2 (ja) | 2008-09-10 |
Family
ID=37042336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005047925A Expired - Fee Related JP4148421B2 (ja) | 2005-02-23 | 2005-02-23 | 半導体集積回路およびそのテスト方法、電子情報機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7977982B2 (ja) |
JP (1) | JP4148421B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6902977B2 (ja) * | 2017-09-22 | 2021-07-14 | 新日本無線株式会社 | 起動回路の故障検出方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4140930A (en) * | 1976-07-30 | 1979-02-20 | Sharp Kabushiki Kaisha | Voltage detection circuit composed of at least two MOS transistors |
US5109163A (en) * | 1991-02-15 | 1992-04-28 | Zilog, Inc. | Integrated power-on reset circuit |
JPH0750531A (ja) | 1993-08-04 | 1995-02-21 | Sharp Corp | 定電圧回路 |
JP3371845B2 (ja) * | 1999-03-26 | 2003-01-27 | 日本電気株式会社 | モード設定確定信号生成回路及び半導体記憶装置 |
JP3530414B2 (ja) | 1999-03-26 | 2004-05-24 | 三洋電機株式会社 | 半導体装置 |
US6472912B1 (en) * | 2001-01-04 | 2002-10-29 | National Semiconductor Corporation | Device for power supply detection and power on reset |
US7236023B2 (en) * | 2005-04-14 | 2007-06-26 | Sandisk 3D Llc | Apparatus and methods for adaptive trip point detection |
-
2005
- 2005-02-23 JP JP2005047925A patent/JP4148421B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-23 US US11/359,556 patent/US7977982B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006234509A (ja) | 2006-09-07 |
US20060271324A1 (en) | 2006-11-30 |
US7977982B2 (en) | 2011-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5156187B2 (ja) | レベルシフタesdプロテクション回路 | |
JP3587300B2 (ja) | 集積回路装置 | |
US7622953B2 (en) | Test circuit, selector, and semiconductor integrated circuit | |
US20100045328A1 (en) | Circuit for detecting bonding defect in multi-bonding wire | |
US7057396B2 (en) | Disconnection detecting circuit for sensor apparatus | |
JPH06500397A (ja) | センサ用検査回路 | |
US8217660B2 (en) | Open terminal detection device and semiconductor device | |
JP4148421B2 (ja) | 半導体集積回路およびそのテスト方法、電子情報機器 | |
JP4800688B2 (ja) | ミューティング回路を設けた半導体集積回路 | |
CN112840289B (zh) | 电子控制装置 | |
US7782585B2 (en) | Semiconductor integrated circuit device | |
US7701789B2 (en) | Semiconductor device | |
US20090040804A1 (en) | Fuse circuit | |
JP2900207B2 (ja) | 定電流回路 | |
JP2008251716A (ja) | 半導体装置およびその検査方法 | |
JP2007141882A (ja) | 半導体装置、半導体装置の試験装置および試験方法 | |
JP4788582B2 (ja) | プルアップ抵抗遮断用mosトランジスタの駆動回路 | |
JP2014119273A (ja) | 異常兆候判定回路 | |
US11549998B1 (en) | Driver device having an NMOS power transistor and a blocking circuit for stress test mode, and method of stress testing the driver device | |
JP2003229490A (ja) | 半導体装置とその電源断検査方法 | |
US11063588B1 (en) | Reset device, circuit device, and resetting method | |
JP5196222B2 (ja) | ゲート耐圧試験装置及び方法 | |
JP2006215454A (ja) | ドライバic | |
KR100649827B1 (ko) | 입력 보호회로 | |
JP2007164830A (ja) | スタンバイ電源回路およびそれを用いた半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080619 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |