CN112673572A - 上电复位电路 - Google Patents

上电复位电路 Download PDF

Info

Publication number
CN112673572A
CN112673572A CN201980059312.0A CN201980059312A CN112673572A CN 112673572 A CN112673572 A CN 112673572A CN 201980059312 A CN201980059312 A CN 201980059312A CN 112673572 A CN112673572 A CN 112673572A
Authority
CN
China
Prior art keywords
transistor device
circuit
transistor
voltage
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980059312.0A
Other languages
English (en)
Inventor
D·考尔
R·乔汉
V·K·辛格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN112673572A publication Critical patent/CN112673572A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

在电路(100)中，输入级(110)包括第一晶体管器件(114)，该第一晶体管器件(114)被配置为响应于第一偏置电流(118)通过超过第一晶体管器件(114)的第一阈值电压而激活第一晶体管器件(114)来生成第一输出信号(116)。补偿级(130)包括与第三晶体管器件(138)耦合的第二晶体管器件(134)。响应于第一输出信号(116)超过第二晶体管器件(134)的第二阈值电压而激活第二晶体管器件(134)。响应于第二晶体管器件(134)的激活和第二偏置电流(140)，激活第三晶体管器件(138)。补偿级(130)被配置为响应于第三晶体管器件(138)的激活而生成第二输出信号(150)。输出级(160)被配置为响应于第二输出信号(150)超过第三阈值电压而生成复位信号(164)。

Description

上电复位电路
技术领域
这总体上涉及电路，并且更具体地涉及上电复位电路。
背景技术
在集成电路中，上电复位(POR)电路响应于检测到功率被施加到集成电路而生成复位信号。这有助于器件在释放复位信号之前以已知的期望电压状态开始操作。在一些示例中，可以应用简单的电阻器和电容器(RC)滤波器来控制复位信号的时序。与RC滤波器可提供的相比，许多上电情况要求在整个温度范围内具有更高的精度和确定性的操作。在一些电路中，可能需要低操作电流来操作POR电路。因此，缩放电阻值以解决小电流可能需要太多的集成电路面积，并且会在电路激活复位信号之前造成较长的延迟。可以将有源开关组件添加到POR电路，以增加开关时间，然而，有源组件之间的过程和温度变化可导致电路时序不准确以及其它不良特性。
发明内容
在一个示例中，一种电路包括输入级，该输入级包括第一晶体管器件，该第一晶体管器件被配置为响应于第一偏置电流通过超过第一晶体管器件的第一阈值电压来激活第一晶体管器件而生成第一输出信号。补偿级包括与第三晶体管器件耦合的第二晶体管器件。响应于第一输出信号超过第二晶体管器件的第二阈值电压而激活第二晶体管器件。第二晶体管器件被配置为设定第二阈值电压以补偿第一晶体管器件的过程和温度变化。响应于第二晶体管器件的激活和第二偏置电流来激活第三晶体管器件。补偿级被配置为响应于第三晶体管器件的激活而生成第二输出信号。输出级被配置为响应于第二输出信号超过第三阈值电压而生成复位信号电压。
在另一示例中，一种电路包括第一晶体管器件，该第一晶体管器件具有耦合至其漏极的栅极，以及耦合至第一电压轨的源极。第一电流源耦合在第二电压轨和第一晶体管器件的漏极之间。第二晶体管器件包括耦合到第一晶体管器件的漏极的栅极。第二晶体管器件具有耦合到第二电压轨的漏极。第三晶体管器件具有耦合到其漏极的栅极，以及耦合到第二晶体管器件的源极的源极。第二电流源耦合在第三晶体管器件的漏极和第一电压轨之间。具有栅极端子的第四晶体管器件耦合到第三晶体管器件的栅极端子。第四晶体管器件具有耦合到第二电压轨的源极端子和耦合到第三电流源的漏极端子。
在另一示例中，一种方法包括通过第一偏置电流对第一晶体管器件进行偏置以提供第一输出电压。该方法包括响应于第一晶体管器件的第一输出电压来激活第二晶体管器件。该方法包括响应于第二晶体管器件的激活和第二偏置电流来激活耦合至第二晶体管器件的第三晶体管器件以提供第三输出信号。该方法包括响应于第二晶体管器件的第三输出信号和第三偏置电流而激活第四晶体管器件以提供复位信号电压。调节偏置电流中的至少一个偏置电流以在温度范围内补偿复位信号电压。
附图说明
图1示出提供上电复位信号的电路的示例框图。
图2示出提供上电复位信号的电路的示例电路图。
图3示出图2的偏置电路的示例。
图4示出采用升高的跳变阈值电平以提供上电复位信号的电路的示例电路图。
图5示出生成上电复位信号的方法的示例。
图6示出随着过程晶体管参数变化而相对于温度的上电跳变电压阈值。
图7示出从电源轨达到电压阈值的时间到断言上电复位信号的时间之间的电路延迟时间。
具体实施方式
在本说明书中，上电复位电路在监视模式中监视下游电路(例如，微处理器电路)的操作电压，并且当操作电压在期望的操作范围内时，释放复位信号。提供了各种电路级，以利用纳安级范围内的低操作电流实现复位电路的快速和可靠的上电开关速度，同时还提供了在过程和/或温度变化范围内的一致开关性能。该电路包括输入级，该输入级包括第一晶体管器件，该第一晶体管器件被配置为响应于偏置电流通过超过第一晶体管器件的阈值电压来激活第一晶体管器件而生成输出信号。将偏置电流提供给第一晶体管器件的电流源可以耦合至高压轨。例如，第一晶体管器件可以是诸如具有正阈值电压的n沟道器件。补偿级包括与第三晶体管器件耦合的第二晶体管器件。
第二晶体管器件响应于来自输入级的输出信号减去第二晶体管器件的阈值电压而被激活。第二晶体管器件被配置为使得其补偿第一晶体管器件的过程变化。在示例中，如果第一晶体管器件具有正阈值Vth1，并且使用具有用于第二晶体管的阈值电压Vth2的相关器件，则它将补偿第一晶体管器件的过程变化。可以在硅衬底上(例如，在IC中)彼此结合地制造此类晶体管，并且因此，如果一个晶体管的阈值在一个方向中增加，则另一补偿晶体管的阈值也将在相同方向中增加，从而为第一晶体管器件提供过程补偿。
出于本文描述的电路的目的，为了促进不存在误跳变，补偿级中的第二晶体管器件提供负阈值电压(或接近零的阈值电压)。可以响应于第二晶体管器件的激活和第二偏置电流来激活处于补偿级的第三晶体管器件。补偿级可以被配置为生成第二输出信号。输出级可以被配置为响应于电源电压超过第二输出信号第三阈值电压而生成复位信号。可以提供诸如偏置电流调节的过程参数和/或包括宽度和长度参数的晶体管参数，以允许在操作温度范围内调节复位电路的开关性能。
如本文中所使用的，术语“电路”可以包括执行电路功能的有源和/或无源元件的集合，诸如模拟电路。另外或可替代地，例如，术语“电路”可以包括集成电路(IC)，其中所有或一些电路元件被制造在公共衬底(例如，诸如管芯或芯片的半导体衬底)上。
图1示出提供上电复位信号电压的电路100的示例。电路100包括输入级110，该输入级110包括第一晶体管器件114，该第一晶体管器件114被配置为响应于来自第一电流源120的第一偏置电流118通过超过第一晶体管器件的第一阈值电压来激活第一晶体管器件而生成第一输出信号116。补偿级130包括与第三晶体管器件138耦合的第二晶体管器件134。响应于第一输出信号116超过第二晶体管器件的第二阈值电压来激活第二晶体管器件134。第二晶体管器件134被配置为补偿第一晶体管器件的过程和温度变化。例如，如果第一晶体管器件114的阈值电压在给定的过程制造中增加，则第二晶体管器件134被配置为在给定的过程制造期间相应地增加，反之亦然。响应于第二晶体管器件134的激活以及由第二电流源144设定的第二偏置电流140，第三晶体管器件138被激活。
补偿级130被配置为响应于第三晶体管器件138的激活而生成第二输出信号150。输出级160被配置为响应于第二输出信号150超过第三阈值电压(例如，未示出的另一晶体管器件的电压)而生成复位信号电压164。如图所示，电压轨170(也称为第二电压轨)(例如，VDD)可以向相应的级110、130和160提供电力，并且电压轨180(也称为第一电压轨)(例如，VSS)可为相应级中的每个级提供返回路径(例如，电接地)。
举例来说，复位信号电压164根据电路100中每个晶体管器件的阈值电压而变化。复位信号电压164也根据电路100中的温度而变化。下面相对于图2提供各种等式，其示出了复位信号电压164的电压阈值和温度关系。一个或多个晶体管器件的w和l参数中的至少一者可以被配置为调节电路的跳变点。在另一示例中，可以根据温度系数校正项来调节本文所述的偏置电流中的至少一个，以实现电路100的对应温度校正。可以提供施密特触发器(例如，参见图2)以缓冲复位信号电压164。
本文所述的偏置电流中的每个偏置电流可以由配置为生成每个偏置电流的单独的电流源生成。作为示例，每个此类电流源可以包括：连接到对应晶体管器件的漏极的输入；连接在对应晶体管器件的源极的一端的电阻器；以及连接到对应晶体管器件的基极的电阻器的另一端(例如参见图3)。在另一示例中，输入级110可以包括与第一晶体管器件114串联耦合的至少一个其它晶体管器件，以增加输入级的阈值电压电平(例如，参见图4)。因此，补偿级130可包括级联到第二晶体管器件的至少一个其它补偿晶体管器件，以为输入级110中的至少一个其它晶体管器件提供过程补偿(例如，参见图4)。
因为使用晶体管器件(例如，参见图4)生成偏置电流源，所以电路100仅从第二电压轨170自供电，并且因此不需要启动电路。在此，基于输出级160中的最终输出晶体管器件的源极电压和栅极电压之间的电压比较(例如，参见图2的M4)来生成复位信号电压164。从第二电压轨的启动电压得出的表示电路100泄漏电流的低静态电流(Iq)对延迟几乎没有影响，并且因此，由于晶体管器件在级之间的耦合特性并且没有介入电阻路径，因此电路100非常快。电流受到相应电流源中晶体管器件的负阈值限制，并且因为该阈值很小，所以相应电流源中采用的电阻器的值较小，从而节省了硅电路面积。
图2示出提供上电复位信号电压(VPOR)的电路200的示例。与以上相对于图1示出和描述的电路100相似，电路200包括输入级204、补偿级206和输出级208。在该示例中，电路200包括第一晶体管器件M1，该第一晶体管器件M1具有耦合至其漏极的栅极(例如，二极管接法(diode-connected)的晶体管)，并M1的源极耦合到另一个电压轨，在该示例中示为VSS。第一电流源IBIAS1耦合在电压轨(在该示例中示为VDD)与第一晶体管器件M1的漏极之间。
在补偿级206中，第二晶体管器件M2包括耦合至第一晶体管器件M1的漏极的栅极。第二晶体管器件M2具有耦合到电压轨VDD的漏极。第三晶体管器件M3具有耦合至其漏极(例如，二极管接法的晶体管)的栅极和耦合至第二晶体管器件M2的源极的M3的源极。第二电流源IBIAS2耦合在第三晶体管器件M3的漏极与电压轨VSS之间。
输出级208包括第四晶体管器件M4，该第四晶体管器件M4具有耦合至第三晶体管器件M3的栅极端子的栅极端子。第四晶体管器件M4还具有耦合至高压轨VSS的其源极端子，以及耦合至第三电流源IBIAS3的其漏极端子。M4的漏极提供复位信号电压210，该复位信号电压210用于提供上电复位信号(VPOR)，诸如本文所述。在图2的示例中，复位信号电压可以由施密特触发器220缓冲，并进一步由缓冲器230调整，以生成用于下游电路(未示出)的VPOR。
如前所述，第四晶体管器件M4的漏极端子提供电路200的复位信号电压210，该复位信号电压210根据每个器件的阈值电压而变化。复位信号电压210基于M4的源极电压和栅极电压之间的比较。对于图2的示例，复位信号电压210可以表达为如等式1中所示。作为示例，复位信号(VPOR)可以表达如下：
Figure BDA0002970633060000051
其中
Vth1st是第一晶体管器件M1的阈值电压，
Vth2nd是第二晶体管器件M2的阈值电压，
Vth3rd是第三晶体管器件M3的阈值电压，
Vth4th是第四晶体管器件M4的阈值电压，
η是亚阈值斜率因子(例如，在约1和约1.5之间)，
Vt是常数，其包括玻尔兹曼常数、绝对温度和电荷(q)，以及
ln表示自然对数，
Ibias1是第一偏置电流，
Ibias2是第二偏置电流，
Ibias3是第三偏置电流，
Beff1st是受第一晶体管器件的宽度(w)和长度(l)参数影响的晶体管增益项，
Beff2nd是受第二晶体管器件的w和l参数影响的晶体管增益项，
Beff3rd是受第三晶体管器件的w和l参数影响的晶体管增益项，以及
Beff4th是受第四晶体管器件的w和l参数影响的晶体管增益项。术语
Figure BDA0002970633060000061
也被称为本文描述的温度系数校正项(Tempco)。
因为等式1中的阈值项以差分状态出现(针对本文所述的相关PMOS和NMOS器件)，当设定VPOR信号时，晶体管器件中的过程和温度变化得以减轻，因为相关器件(例如，通过使用相似制造过程进行相关)在整个温度范围内彼此跟踪，诸如等式1中所示。在一个示例中，第二晶体管器件134可以是负阈值晶体管器件或耗尽型晶体管器件。另外，通过调节温度系数校正项(TempCo)(例如，等式1中与阈值电压无关的项)，可以使复位信号电压164成为温度的期望函数。
第一晶体管器件M1可以是具有正阈值电压的n沟道器件，第二晶体管器件M2可以是具有负阈值电压并被配置为补偿第一晶体管器件的阈值的过程变化的n沟道器件。例如，第三晶体管器件和第四晶体管器件可以是p沟道器件。M2还通过其负阈值配置，以减轻电路200的误跳变。在一些示例中，晶体管器件MP1、MP2、MP3和MP4中至少一个晶体管器件的w和l参数中的至少一者可以配置为调节相应的Beff项(例如，在实现该器件的IC芯片的设计和布局中设定)和/或相应器件的电压阈值。
另外或可替代地，可以设定偏置电流IBIAS1、IBIAS2和IBIAS3中的一个或多个(例如，通过配置相应的电流源)以相对于温度来调节操作行为。例如，通过调节等式1的一个或多个Beff参数和/或IBIAS参数，可以减轻温度变化(例如，净TempCo可以近似为零)。因此，基于对每个晶体管器件的Beff和/或供应相应器件的电流源的调节可以配置正的TempCo，可以配置负的TempCo，或者可以配置平坦的TempCo。当VDD达到阈值时，IBIAS1提供电流以导通M1。当M1的漏极端子达到阈值时，M2导通，然后导通用作二极管的M3。这进而与M4接合，该M4导通时将其输出在210处拉至VDD。当210被拉高时，其由施密特触发器220反转，并再次由缓冲器230反转以生成VPOR。
图3示出图2的偏置电路的示例。在该示例中，示出了示例偏置源IBIAS实现为晶体管器件300和电阻器310的组合，然而，其它电流源实现方式也是可能的。例如，包括晶体管器件300和电阻器310的IBIAS源可用于驱动晶体管M1，诸如图2中所示。晶体管器件300用作电流源，该电流源包括连接到对应晶体管器件的漏极的输入。电阻器310连接在对应的晶体管器件300的源极的一端，并且电阻器的另一端连接到对应的晶体管器件的基极。通过以该方式实现偏置电路，晶体管器件300由于其相应的阈值电压而提供了期望的偏置电流，因此可以在310处采用相对较小的电阻器值来减小电路面积。
图4示出示例电路400，其采用升高的跳变阈值电平来提供对应的上电复位信号电压。类似于本文先前描述的示例，电路400包括输入级404、补偿级406和输出级408。输入级404包括串联连接到提供对应偏置电流IBIAS1的电流源的晶体管器件M1和M2。晶体管器件M1和M2提供组合的阈值电压，该阈值电压升高了电路400的整体复位跳变阈值电平。补偿级406包括分别为M1和M2的阈值电压提供误跳变和过程补偿(例如，以相似的硅工艺制造并且具有跟踪但与M1和M2相反的阈值)的晶体管器件M3和M4。晶体管器件M3连接到被配置为提供对应的偏置电流IBIAS2的电流源，而晶体管器件M4被连接到M5，该M5进而连接到被配置为提供对应的偏置电流IBIAS3的电流源。M5的栅极和漏极在输出级408中连接到M6的栅极，其中M6连接到被配置为提供对应的偏置电流IBIAS4的电流源。M6的漏极驱动复位信号电压410，该复位信号电压410可以由施密特触发器420缓冲并且可以由反相器430进一步缓冲，以生成上电复位信号VPOR。
因此，在该示例中，输入级404包括与第一晶体管器件(例如M1)串联耦合的一个或多个其它晶体管器件(例如M2)，以增加输入级的阈值电压电平。补偿级406包括级联到第二晶体管器件(例如，M4)的一个或多个其它补偿晶体管器件(例如，M3)，为输入级404中的至少一个其它晶体管器件(例如M2)提供误跳变和过程补偿。因此，通过将M1和M2实现为二极管连接的晶体管器件，并在补偿级中包括后续的源极跟随器M3和M4，可以为电路400提供跳变点调节，同时还消除了过程变化。例如，可以通过在第一级中使用多个二极管连接的NMOS晶体管器件(诸如M1或正常和负电压阈值NMOS器件的组合)并在补偿级406之前和/或之内添加后续的基于负电压阈值的源极跟随器以消除温度内的变化来进行跳变点调节，因为一个阈值将在给定温度范围内增加，而另一个阈值将在给定温度范围内降低。代替使用诸如M5的负阈值PMOS，还可以合并具有PMOS器件的源极跟随器级(标称电压为零或正电压阈值)。类似于上面图2的电路，当VDD达到阈值时，IBIAS1提供电流以导通M1和M2。当M2的漏极端子达到阈值时，M3导通，而当M3的漏极超过M4的阈值时，M4导通。M4导通，然后导通用作二极管的M5。这进而与M6接合，该M6导通时将其输出在410处拉至VDD。当410被拉高时，其由施密特触发器420反转，并再次由缓冲器430反转以生成VPOR。
鉴于上述的前述结构和功能特征，参考图5将更好地了解示例方法。虽然为了说明的简单起见，该方法被示出并描述为串行执行，但是应当理解并了解，该方法不受所示出的顺序限制，因为该方法的部分可以以不同的顺序发生，和/或同时从此处显示和描述的内容中获取。例如此类方法可以由各种硬件电路执行，诸如包括本文公开的那些硬件电路。
图5示出用于生成上电复位信号电压的方法500的示例。在510处，方法500包括通过第一偏置电流来偏置第一晶体管器件以提供第一输出电压。在520处，方法500包括响应于第一晶体管器件的第一输出电压来激活第二晶体管器件。在530处，方法500包括响应于第二晶体管器件的激活和第二偏置电流而激活耦合至第二晶体管器件的第三晶体管器件以提供第三输出信号。在540处，方法500包括响应于第二晶体管器件的第三输出信号和第三偏置电流而激活第四晶体管器件以提供复位信号电压。调节偏置电流中的至少一个偏置电流以在温度范围内补偿复位信号电压。
复位信号电压可以根据每个器件的阈值电压而变化，使得复位信号电压根据以上相对于图2所述的等式1进行调节。图2描述了晶体管器件之间的阈值电压如何组合以生成复位信号电压。此外，可以根据以上相对于图2描述的等式1，针对相应晶体管器件和/或针对驱动器件的相关电流源，关于Beff项进行温度调节。
图6是图600，其示出了随着过程晶体管参数变化而相对于温度的上电跳变电压阈值。图600的Y轴表示以伏特为单位的POR跳变电压，而X轴表示温度。线610、620、630、640和650中的每条线表示相应的过程拐角。如本文所使用的，术语“过程拐角”是实验设计(DoE)的示例，该实验设计是指在将集成电路设计应用于半导体晶圆上所使用的制造参数的变化。过程拐角表示这些参数变化的极限，在这些参数变化范围内，已经蚀刻到晶圆上的电路应该正确运行。在630处，过程拐角指示通过本文描述的电路的模型阈值路径，其中针对标称情况设定用于相应晶体管器件的过程参数。在650处，在强拐角示例中，NMOS器件的阈值电压将低，迁移率将高，等等，这意味着更高的驱动强度。在610处，示出了弱拐角示例，其中NMOS器件的阈值电压将高，迁移率将低，等等，这意味着较低的驱动强度。在620和640处，倾斜的拐角示出PMOS或NMOS中的一个较强，而另一个较弱。
有利地，图2和图4中所示的电路可以在晶体管参数变化上以期望的上电跳变电压阈值进行操作，诸如图6中所示。这是由于本文所述的补偿级具有与输入级相反的阈值，该阈值减轻了温度范围内的误跳变。另外，通过在相同的面积上制造输入级晶体管器件和补偿级晶体管器件，并在管芯的制造条件下进行加工，也可以在期望的温度范围内提供如图6中所示的此类电压阈值性能。
图7是示出在功率轨达到电压阈值的时间到断言上电复位信号的时间之间的电路延迟时间的图700。图700的Y轴表示以微秒为单位的POR跳变电压延迟，而X轴表示温度。线710、720、730、740和750中的每条线指示相应的过程拐角。Y轴上指示的时间表示VDD越过PoR跳变点到POR电压达到阈值的时间的延迟。在730处，过程拐角指示通过本文描述的电路的模型阈值时序路径，其中针对标称情况设定相应晶体管器件的过程参数。在750处，在强拐角示例中，NMOS器件的阈值电压将低，迁移率将高，等等，这意味着较高的驱动强度，这会影响所示的电路时序。在710处，示出了弱拐角示例，其中NMOS器件的阈值电压将高，迁移率将低，等等，这意味着较低的驱动强度，这影响了所示的电路时序。在720和740处，偏斜的角示出PMOS或NMOS中的一个较强，而另一个较弱。
类似于以上关于图6所描述的优点，图2和图4中所示的电路可以在图6中所示的晶体管参数变化上以期望的延迟时间操作。这是由于此处设计的补偿晶体管配置所致，其中在相应电路中可以采用低电阻值。由于本文所述的输入级和补偿级之间的过程补偿，并且由于在输入级和补偿级中利用交替的正阈值和负阈值来减轻本文所述的误跳变，因此可以采用低电阻值。
在权利要求的范围内，在所描述的实施例中可以进行修改，而其它实施例也是可能的。

Claims (20)

1.一种电路，包括：
输入级，其包括第一晶体管器件，所述第一晶体管器件被配置为响应于第一偏置电流通过超过所述第一晶体管器件的第一阈值电压来激活所述第一晶体管器件而生成第一输出信号；
补偿级，其包括与第三晶体管器件耦合的第二晶体管器件，所述第二晶体管器件响应于所述第一输出信号超过所述第二晶体管器件的第二阈值电压而被激活，所述第二晶体管器件被配置为设定所述第二阈值电压以补偿所述第一晶体管器件的过程和温度变化，所述第三晶体管器件响应于所述第二晶体管器件的激活和第二偏置电流而被激活，所述补偿级被配置为响应于所述第三晶体管器件的所述激活而生成第二输出信号；以及
输出级，其被配置为响应于所述第二输出信号超过第三阈值电压而生成复位信号电压。
2.根据权利要求1所述的电路，其中，所述输出级进一步包括第四晶体管器件，所述第四晶体管器件被配置为响应于所述第二输出信号和第三偏置电流而生成所述复位信号电压。
3.根据权利要求2所述的电路，其中，所述复位信号电压基于所述第一晶体管器件、所述第二晶体管器件、所述第三晶体管器件和所述第四晶体管器件中的每一个晶体管器件的阈值电压之和。
4.根据权利要求3所述的电路，其中，所述第二晶体管器件是负阈值晶体管器件或耗尽型晶体管器件。
5.根据权利要求3所述的电路，其中，所述复位信号电压进一步根据温度系数校正项而变化，所述温度系数校正项根据所述偏置电流中的每个偏置电流和所述晶体管器件中的每个晶体管器件的增益而变化。
6.根据权利要求5所述的电路，其中，所述第一晶体管器件是具有正阈值电压的n沟道器件，并且所述第二晶体管器件是与所述第一晶体管器件相关的n沟道器件，以补偿所述第一晶体管器件的所述阈值电压的过程变化。
7.根据权利要求5所述的电路，其中，所述第三晶体管器件和所述第四晶体管器件是p沟道器件。
8.根据权利要求5所述的电路，其中，所述晶体管器件中的至少一个晶体管器件的w和l参数中的至少一者被配置为调节所述电路的跳变点。
9.根据权利要求5所述的电路，其中，所述偏置电流中的至少一个偏置电流被调节以根据所述温度系数校正项来实现所述电路的对应温度校正。
10.根据权利要求1所述的电路，进一步包括施密特触发器，以缓冲所述复位信号电压。
11.根据权利要求1所述的电路，其中，所述偏置电流中的每个偏置电流由单独的电流源生成以生成每个偏置电流，每个单独的电流源包括连接到对应的晶体管器件的漏极的输入，电阻器连接在所述对应的晶体管器件的源极的一端，并且电阻器的另一端连接到所述对应的晶体管器件的栅极。
12.根据权利要求1所述的电路，其中，所述输入级进一步包括与所述第一晶体管器件串联耦合的至少一个其它晶体管器件，以增加所述输入级的阈值电压电平，所述补偿级包括级联到所述第二晶体管器件的至少一个其它补偿晶体管器件，以在所述输入级中为所述至少另一个晶体管器件提供过程补偿。
13.一种电路，包括：
第一晶体管器件，其具有耦合到其漏极的栅极，以及耦合到第一电压轨的源极；
第一电流源，其耦合在第二电压轨和所述第一晶体管器件的所述漏极之间；
第二晶体管器件，其包括耦合至所述第一晶体管器件的所述漏极的栅极，所述第二晶体管器件具有耦合至所述第二电压轨的漏极；
第三晶体管器件，其具有耦合到其漏极的栅极，以及耦合到所述第二晶体管器件的所述源极的源极；
第二电流源，其耦合在所述第三晶体管器件的所述漏极和所述第一电压轨之间；以及
第四晶体管器件，其具有耦合到所述第三晶体管器件的所述栅极端子的栅极端子，所述第四晶体管器件具有耦合到所述第二电压轨的源极端子，以及耦合到第三电流源的漏极端子。
14.根据权利要求13所述的电路，其中，所述第四晶体管器件的所述漏极端子提供所述电路的复位信号电压，所述复位信号电压基于所述第一晶体管器件、所述第二晶体管器件、所述第三晶体管器件和所述第四晶体管器件中的每一个晶体管器件的阈值电压之和。
15.根据权利要求14所述的电路，其中，所述复位信号电压进一步根据温度系数校正项而变化，所述温度系数校正项根据所述偏置电流中每个偏置电流和所述晶体管器件中每个晶体管器件的增益而变化。
16.根据权利要求15所述的电路，其中，所述晶体管器件中的至少一个晶体管器件的w和l参数中的至少一者被调节以调节所述温度系数校正项，或者所述偏置电流中的至少一个偏置电流被调节以调节所述温度系数校正项。
17.根据权利要求15所述的电路，其中，所述电流源中的每个电流源包括连接到对应的晶体管器件的漏极的输入，电阻器连接在所述对应的晶体管器件的源极的一端，并且电阻器的另一端连接到所述对应的晶体管器件的栅极。
18.一种方法，包括：
通过第一偏置电流对第一晶体管器件进行偏置以提供第一输出电压；
响应于所述第一晶体管器件的所述第一输出电压来激活第二晶体管器件；响应于所述第二晶体管器件的所述激活和第二偏置电流，激活耦合到所述第二晶体管器件的第三晶体管器件以提供第三输出信号；以及响应于所述第二晶体管器件的所述第三输出信号和第三偏置电流，激活第四晶体管器件以提供复位信号电压，其中，调节所述偏置电流中的至少一个偏置电流以在温度范围内补偿所述复位信号电压。
19.根据权利要求18所述的方法，其中，所述复位信号电压基于所述第一晶体管器件、所述第二晶体管器件、所述第三晶体管器件和所述第四晶体管器件中的每个晶体管器件的阈值电压以及根据所述偏置电流中的每个偏置电流和所述晶体管器件中的每个晶体管器件的增益而变化的温度系数校正项的总和。
20.根据权利要求19所述的电路，其进一步包括调节所述晶体管器件中的至少一个晶体管器件的w和l参数中的至少一者以调节所述温度系数校正项，或调节所述偏置电流中的至少一个偏置电流来调节所述温度系数校正项。
CN201980059312.0A 2018-07-17 2019-07-17 上电复位电路 Pending CN112673572A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862699482P 2018-07-17 2018-07-17
US62/699,482 2018-07-17
US16/110,892 US10432192B1 (en) 2018-07-17 2018-08-23 Power-on reset circuit
US16/110,892 2018-08-23
PCT/US2019/042227 WO2020018681A1 (en) 2018-07-17 2019-07-17 Power-on reset circuit

Publications (1)

Publication Number Publication Date
CN112673572A true CN112673572A (zh) 2021-04-16

Family

ID=68063742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980059312.0A Pending CN112673572A (zh) 2018-07-17 2019-07-17 上电复位电路

Country Status (3)

Country Link
US (1) US10432192B1 (zh)
CN (1) CN112673572A (zh)
WO (1) WO2020018681A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957402B2 (en) 2019-01-28 2021-03-23 Micron Technology, Inc. High-voltage shifter with degradation compensation
US11353901B2 (en) 2019-11-15 2022-06-07 Texas Instruments Incorporated Voltage threshold gap circuits with temperature trim
CN111934657B (zh) * 2020-08-13 2023-10-24 南京物间科技有限公司 一种低功耗上电复位和掉电复位电路
CN116346103B (zh) * 2023-05-23 2023-07-25 成都市易冲半导体有限公司 检测电源信号的复位电路及电路复位系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396115A (en) * 1993-10-26 1995-03-07 Texas Instruments Incorporated Current-sensing power-on reset circuit for integrated circuits
DE102007048455B4 (de) * 2007-10-10 2011-06-22 Texas Instruments Deutschland GmbH, 85356 Rücksetzen beim Einschalten
US8536907B2 (en) * 2011-09-24 2013-09-17 Issc Technologies Corp. Power on reset signal generating apparatus and method
US9473114B1 (en) * 2015-04-15 2016-10-18 Arm Limited Power-on-reset detector
US10312902B2 (en) * 2016-10-28 2019-06-04 Analog Devices Global Low-area, low-power, power-on reset circuit

Also Published As

Publication number Publication date
US10432192B1 (en) 2019-10-01
WO2020018681A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
CN112673572A (zh) 上电复位电路
US7471111B2 (en) Slew-rate controlled pad driver in digital CMOS process using parasitic device cap
US10454466B1 (en) Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages
US9479141B2 (en) Low-pass filter
JPH04304708A (ja) リング発振器，リング発振器の補償回路及びリング発振器の補償方法
KR20070120145A (ko) 적응성 트립 포인트 검출을 위한 장치 및 방법들
US6429705B1 (en) Resetting circuit independent of a transistor's threshold
JP4703406B2 (ja) 基準電圧発生回路および半導体集積装置
US8704591B1 (en) High-voltage tolerant biasing arrangement using low-voltage devices
US7994846B2 (en) Method and mechanism to reduce current variation in a current reference branch circuit
US8004807B2 (en) Overvoltage protection circuit with reduced sensitivity to process variations
EP3308240B1 (en) Start-up circuit
US11860183B2 (en) Temperature dependent acceleration current source circuitry
CN115023619A (zh) 电压监控器
US20040124909A1 (en) Arrangements providing safe component biasing
CN111446949B (zh) 上电复位电路和集成电路
CN114868338A (zh) 阈值跟踪上电复位电路
JP2011188361A (ja) パワーオンリセット回路
CN108628379B (zh) 偏压电路
Kim et al. OPAMP Design Using Optimized Self-Cascode Structures
US20100073037A1 (en) Output impedance control circuit
JP5397600B2 (ja) 定電圧供給装置
Badwal et al. FGMOS based current mirror
JP5888954B2 (ja) 電圧検出回路
US10571946B2 (en) Constant voltage output circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination