CN101924541B - 用于自适应跳闸点检测的设备和方法 - Google Patents
用于自适应跳闸点检测的设备和方法 Download PDFInfo
- Publication number
- CN101924541B CN101924541B CN2010102213606A CN201010221360A CN101924541B CN 101924541 B CN101924541 B CN 101924541B CN 2010102213606 A CN2010102213606 A CN 2010102213606A CN 201010221360 A CN201010221360 A CN 201010221360A CN 101924541 B CN101924541 B CN 101924541B
- Authority
- CN
- China
- Prior art keywords
- transistor
- trip point
- detector circuit
- point detector
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Abstract
本发明阐述用于提供自适应跳闸点检测器电路的设备和方法,所述自适应跳闸点检测器电路在输入信号节点处接收输入信号且在输出信号节点处产生输出信号,当所述输入信号超出跳闸点参考值时,所述输出信号从第一值改变至第二值。特定而言,调节所述跳闸点参考值以补偿工艺或温度的变化,而不需要外部供应的参考信号。
Description
分案申请的相关信息
本申请为发明名称为“用于自适应跳闸点检测的设备和方法”的原中国发明专利申请的分案申请。原申请的申请号为200680011696.1;原申请的申请日为2006年3月31日;原发明专利申请案的优先权日为2005年4月14日。
技术领域
背景技术
大部分电子电路(例如,集成电路)都从外部供电电源接收电力。例如,电子系统可包含将电力供应至包含于所述系统中的一个或一个以上集成电路的电源(例如,V33)。在系统启动时,V33可以初始值(例如,0伏)开始,且随后增加至其满刻度值(例如,3.3伏)。然而,许多集成电路包含在正常操作时需要最小电源电压(例如,1.5伏)的芯片配置电路或其它电路。如果将小于所述最小值的电源信号施加至此类配置电路,则芯片可能无法适当地操作。因此,许多集成电路使用通电复位(“POR”)电路来感测电源信号的电压电平,并产生指示V33何时超出最小电源电压的控制信号。
为完成这项任务,POR电路通常将电源信号与具有等于最小电源电压的电压电平的参考信号相比较,并产生指示V33何时大于参考电压的控制信号。如果参考信号是一直可用的外部信号(亦即,芯片外),则完成这项任务极简单。然而,在多数情况下,并不存在可用的外部参考信号,而是必须在内部产生。先前已知的POR电路通常通过使用半导体装置的特性(例如,晶体管和二极管的阈电压)来产生此类参考信号。
例如,现在参照图1来阐述先前已知的POR电路。POR电路10包含跳闸检测器电路12和滤波电路14。跳闸检测器电路12具有耦合至V33的输入且产生输出信号XHI,所述输出信号XHI可用于指示V33何时大于内部产生的跳闸点参考信号VREF。滤波电路14平滑且进一步处理信号XHI,并产生可用于指示针对正常电路操作电源信号V33何时充分高的输出控制信号POROUT。
现在参照图2阐述实例性先前已知跳闸检测器电路12。跳闸检测器电路12包含用二极管连接的p沟道晶体管16,其源极端子耦合至电源V33而其漏极和栅极端子在节点Vx处耦合在一起。节点Vx也经由电阻器20耦合至接地,且耦合至n沟道晶体管18的栅极。N沟道晶体管18使其漏极耦合至输出节点XHI,从而也经由电阻器22耦合至电源V33。P沟道晶体管16具有阈电压VTP,所述阈电压具有约0.8伏的标称量值,而n沟道晶体管18具有阈电压VTN,所述阈电压具有约0.8伏的标称值。出于简单目的,将使用符号VTP来表示p沟道晶体管的量值。
现在参照图2和3阐述实例性跳闸检测器电路12的操作。特定而言,图3将V33、Vx和XHI图解说明为时间的函数。在t=0时,V33=0伏,晶体管16处于关闭状态且没有电流流过电阻器20。因此,Vx=0伏,晶体管18处于关闭状,没有电流流过电阻器22,且XHI =V33=0伏。当0<t<T1时,V33增加,但仍保持在VTP以下。因此,晶体管16保持关闭状态且Vx=0。在t=T1时,V33以阈电压VTP超出Vx,晶体管16开始导电。如果电阻器20非常大,则晶体管16的漏极电流非常小,且Vx保持低于V33一个VTP。当T1<t<T2时,节点Vx上的电压随着V33的增加而增加,但保持在晶体管18的阈电压VTN以下。因此,晶体管18保持关闭,没有电流流过电阻器22,且因此XHI=V33。在t=T2时,Vx大于VTN,而晶体管18开始导电。如果电阻器22为大,则晶体管18的漏极电流为小,且晶体管18将XHI拉至接地。因此,当V33超出跳闸点参考信号VREF~VTP+VTN时,XHI从正的非零电压改变至0伏。
然而,阈电压VTP和VTN可随着工艺和温度的变化而明显变化。例如,在正常工艺和温度变化范围内,阈电压VTP和VTN可具有0.6伏至1.2伏之间的值。因此,跳闸点参考信号VREF可在VREFL =1.2伏至VREFH=2.4伏之间变化。对于某些电路应用,VREF的宽变化是不可接受的。例如,如上所述,如果芯片配置电路要求V33至少为1.5伏,则如果阈电压VTP和VTN为低(例如,VTN =VTP=0.6伏,且因此VREF =1.2伏),此种电路可出现故障。同样地,如果阈电压VTP和VTN两者均高(例如,VTN =VTP=1.7伏,且因此VREF =3.4伏),则XHI可能从不改变状态,且因此POR电路将出现故障。
鉴于前述观点,期望提供可减小跳闸点检测电路对工艺和温度变化的敏感度的方法和设备。
也期望提供可在因工艺或温度条件而降低晶体管阈电压时增加跳闸点检测电路的跳闸点参考VREF的方法和设备。
另外,期望提供可在因工艺或温度条件而提高晶体管阈电压时降低跳闸点检测电路的跳闸点参考VREF的方法和设备。
发明内容
鉴于前述观点,本发明的目标是提供可减小跳闸点检测电路对工艺和温度变化的敏感度的方法和设备。
本发明的目标还是提供可在因工艺或温度条件而降低晶体管阈电压时增加跳闸点检测电路的跳闸点参考VREF的方法和设备。
本发明的另外目标是提供可在因工艺或温度条件而提高晶体管阈电压时降低跳闸点检测电路的跳闸点参考VREF的方法和设备。
本发明的这些和其它目标是通过提供自适应跳闸点检测电路以调节跳闸点参考信号值来补偿工艺或温度的变化而不需外部供应的参考信号实现的。在第一实例性实施例,将受控电流源耦合至跳闸点检测电路的内部节点,且所述受控电流源传导基于工艺和温度条件变化的电流。对于标称或慢工艺或者标称或低温度条件,所述跳闸点参考信号值等于两个阈电压的和。相反地,对于快工艺或高温度条件,所述跳闸点参考信号值增加。
在第二实例性实施例,将受控电流源耦合至跳闸点检测电路的输出节点,且所述受控电流源传导基于工艺和温度条件变化的电流。对于标称或慢工艺或者标称或低温度条件,所述跳闸点参考信号值等于两个阈电压的和。相反地,对于快工艺或高温度条件,所述跳闸点参考信号值增加。
在第三实例性实施例,将第一受控电流源耦合至跳闸点检测电路的内部节点,将第二受控电流源耦合至所述跳闸点检测电路的输出节点,且所述第一和第二受控电流源传导基于工艺和温度条件变化的电流。对于标称或慢工艺或者标称或低温度条件,所述跳闸点参考信号值等于两个阈电压的和。相反地,对于快工艺或高温度条件,所述跳闸点参考信号值增加。
在第四实例性实施例,将具有标称阈电压的第一晶体管和具有高阈电压的第二晶体管耦合至跳闸点检测电路的输出节点,且基于工艺和温度条件将所述第一和第二晶体管切入或切出所述跳闸点检测器电路。对于标称或慢工艺或者标称或低温度条件,将所述第一晶体管切入所述跳闸点检测器电路中。相反地,对于快工艺或高温度条件,将所述第二晶体管切入所述跳闸点检测器电路中。
附图说明
依据结合以下图式考虑的以下详细说明,可更清楚地了解本发明的上述目标和特点,所有图式中相同的参考编号表示相同的元件,且图式中:
图1是先前已知的通电复位电路的图式;
图2是先前已知的跳闸检测器电路的图式;
图3是图2电路的信号响应值的图式;
图4是根据本发明的实例性跳闸点检测器电路的图式;
图5是图4电路的信号响应值的图式;
图6是图4电路的实例性实施方案的图式;
图7是根据本发明的替代实例性跳闸点检测器电路的图式;
图8是图7电路的信号响应值的图式;
图9是图7电路的实例性实施方案的图式;
图10是图9的实例性VBE检测器电路的图式;
图11是根据本发明的另一替代实例性跳闸点检测器电路的图式;
图12是图11电路的信号响应值的图式;
图13是根据本发明的再一替代实例性跳闸点检测器电路的图式;及
图14是图13电路的信号响应值的图式。
具体实施方式
本发明提供可减小跳闸点检测电路对工艺和温度变化的敏感度的方法和设备。在某些实施例中,根据本发明的方法和设备在因工艺或温度条件而降低晶体管阈电压时增加跳闸点参考VREF。在其它实施例中,根据本发明的方法和设备在因工艺或温度条件而降低晶体管阈电压提高时跳闸点参考VREF。如本文中所使用,可根据所述工艺产生的晶体管阈电压的值,将半导体工艺称为“标称”、“慢”或“快”。特定而言,如果工艺所产生的晶体管分别具有标称、高或低的阈值电压,则可将所述工艺称为标称、慢或快工艺。
所属领域的技术人员将了解,由于p沟道和n沟道晶体管是由不同的工艺步骤制作的,因此p沟道和n沟道晶体管的阈电压未必相互追踪。因此,由单一工艺制作的圆片可具有“慢”p沟道晶体管和“快”n沟道晶体管。因此,根据本发明的方法和设备可基于检测仅p沟道晶体管、仅n沟道晶体管或者p和n沟道晶体管两者的阈电压的工艺诱发漂移来调节跳闸点参考VREF。
现在参照图4阐述根据本发明的实例性跳闸点检测器电路。跳闸点检测器电路12a包含与图2的跳闸点检测器电路12相同的电路元件,但也包含耦合于节点Vx与接地之间的受控电流源24。如以下更详细阐述,受控电流源24传导基于工艺和温度条件变化的电流I1。下表将受控电流源24的实例性输出响应图解说明为工艺和温度条件函数。
工艺/温度 | I1 |
慢工艺或低温度 | 0 |
标称工艺或标称温度 | 0 |
快工艺或高温度 | >0 |
表1
也就是说,对于慢或标称工艺或者低或标称温度,受控电流源24不传导电流。因此,受控电流源24有效地与节点Vx断开,且跳闸点检测器电路12a的行为就像图2中先前已知跳闸点检测器电路12一样。相反,对于快工艺或高温度,受控电流源24传导电流I1>0,且有效地增加跳闸点参考信号VREF。
现在参照图4和图5,针对可导致低阈值电压(例如,VTN=0.6伏或VTP=0.6伏)的快工艺或高温度条件来阐述跳闸检测器电路12a的操作。所属领域的技术人员将了解,阈电压VTN和VTP未必具有相等的值,且根据本发明的方法和设备不要求两个阈电压是相等的。在t=0时,V33=0伏,晶体管16处于关闭状态,且没有电流流过电阻器20。因此(假定Vx无法变成低于接地),Vx=0伏,晶体管18处于关闭状态,没有电流流过电阻器22,且XHI=V33=0伏。当0≤t<T1′时,V33增加,但保持在VTP以下。因此,晶体管16保持关闭状态,且Vx=0。在t=T1′时,V33以阈电压VTP超出Vx,且晶体管16开始导电。由于电阻器20较大,因此晶体管16尝试供应受控电流源24所需的几乎所有电流I1。因此,Vx保持在接地处。
当T1′≤t<T2′时,V33增加,但在晶体管16继续尝试供应电流I1时,Vx保持在接地处。在t=T2′时,晶体管16完全饱和,这种情况出现在以下V33值时:
V33=|VGS|=VLP+ΔVa (1)
其中ΔVa是通过下式求出:
当T2′≤t<T3′时,Vx继续追踪V33,但保持在晶体管18的阈电压VTN以下。因此,晶体管18保持关闭状态,且XHI=V33。在t=T3′时,当Vx等于VTN时,晶体管18导通,并将XHI拉至接地。在这个实例中,当V33超出跳闸点参考信号时,XHI从正的非零电压改变至0伏。因此,跳闸点检测器电路12a具有适于如下表中所指示的工艺和温度条件的跳闸点参考信号
表2.
对于标称或慢工艺或者标称或低温条件(亦即,当阈电压VTN和VTP为标称或高时),跳闸点参考信号等于阈电压VTN和VTP的和。然而,对于快工艺或高温度条件(亦即,当阈电压VTN和VTP为低时),跳闸点参考信号等于VTN+VTP+ΔVa的和。
受控电流源24可使用具有如表1中所示随工艺和温度变化的输出电流的任一电路来构建。现在参照图6阐述此种电路的实例性实施例。特定而言,跳闸点检测器电路12a1包含天然n沟道晶体管24a,其漏极端子耦合至节点Vx而其栅极和源极端子耦合至接地。天然n沟道晶体管24a(有时称为耗尽型晶体管)具有阈电压VTZ,所述阈电压具有约0伏的标称值。如果将天然n沟道晶体管24a制作在与n沟道晶体管1 8相同的电路小片上,则如下表中所图解说明,两个晶体管的阈电压通常将追踪温度条件和n沟道工艺条件:
N工艺/温度 | VTN | VTZ |
慢工艺或低温度 | 高 | 高 |
标称工艺或标称温度 | 标称 | 标称 |
快工艺或高温度 | 低 | 低 |
表3
因此,如果针对标称或低温度或者慢或标称n工艺,VTZ具有0伏的标称值,则天然n沟道晶体管24a从不导通,这是因为晶体管的栅极至源极电压VGS =0。在此类条件下,跳闸点检测器电路12a1的性能就像图2的跳闸点检测器电路12一样。然而,对于快n工艺或高温度,VTZ小于0伏,且天然n沟道晶体管24a在Vx高于0伏时导通。因此,天然n沟道晶体管24a的作用就像其电流随上表1中的n工艺和温度条件变化的受控电流源一样。因此,跳闸点检测器电路12a1具有适于上表2中工艺和温度条件的跳闸点参考信号。所属领域的技术人员将了解,跳闸点检测器电路12a1或者可经配置以具有适于p工艺和温度条件的跳闸点参考信号。
现在参照图7阐述根据本发明的替代实例性跳闸点检测器电路。跳闸点检测器电路12b包含与图2的跳闸点检测器电路12相同的电路元件,但也包含耦合于V33与节点XHI之间的受控电流源26。如以下更详细的阐述,受控电流源26传导基于工艺和温度条件变化的电流I2。下表将受控电流源26的实例性输出响应图解说明为工艺和温度条件的函数:
工艺/温度 | I2 |
慢工艺或低温度 | 0 |
标称工艺或标称温度 | 0 |
快工艺或高温度 | >0 |
表4
也就是说,对于慢或标称工艺或者低或标称温度,受控电流源26不传导电流。因此,受控电流源26与节点XHI有效地断开,且跳闸点检测器电路12b就像图2的先前已知跳闸点检测器电路12一样操作。相反地,对于快工艺或高温度,受控电流源26传导电流I2>0且有效地增加跳闸点参考信号VREF。
现在参照图7和8,针对可导致低阈值电压(例如,VTN=0.6伏或VTP=0.6伏)的快工艺或高温度条件阐述跳闸检测器电路12b的操作。在t=0时,V33=0伏,晶体管16处于关闭状态,Vx=0伏,晶体管18处于关闭状态,且XHI等于V33=0伏。当0<t<T1′时,V33增加,但保持在VTP以下。因此,晶体管16保持关闭状态,Vx=0,且XHI=V33。在t=T1′时,V33以阈电压VTP超出Vx,且晶体管16因此开始导电。
当T1′<t<T2′时,Vx保持低于V33一个VTP。由于Vx小于VTN,因此晶体管18保持关闭状态,且XHI=V33。在t=T2′时,V33=VTP+VTN,Vx=VTN,且晶体管18开始导电。然而,需要较高的栅极至源极电压来导通晶体管18并从受控电流源26吸收电流I2。因此,XHI=V33。在t=T3″时,晶体管18完全饱和,并将XHI拉至接地。这种情况发生在V33具有以下值时:
V33=VTP+VGS18=VTP+(VTN+ΔVb) (4)
其中ΔVb由下式求出:
表5
对于标称或慢工艺或者标称或低温度条件(即,当阈电压VTN和VTP为标称或高时),跳闸点参考信号等于阈电压VTN和VTP的和。然而,对于快工艺或高温度条件(即,当阈电压VTN和VTP为低时),跳闸点参考信号等于VTN+VTP+ΔVb的和。
受控电流源26可使用具有表4中所示的输出响应的任一电路来构建。现在参照图9阐述此种电路的实例性实施例。跳闸点检测器电路12b1包含p沟道晶体管26b,其漏极端子耦合至节点XHI、其栅极端子耦合至信号XFAST且其源极端子耦合至节点V33。如以下更详细的阐述,VBE检测器电路28提供其值取决于工艺和温度条件的信号XFAST。特定而言,对于标称或慢工艺或者标称或低温度,XFAST为高,且晶体管26b处于关闭状态。在此类条件下,跳闸点检测器电路12b1的行为就像图2的跳闸点检测器电路12一样。相反地,对于快工艺或高温度,XFAST为低,且晶体管26b将电路注入节点XHI中。因此,晶体管26b的作用就像其电流随上表1中所示工艺和温度条件变化的受控电流源一样。因此,跳闸点检测器电路12b1具有适于上表4中的工艺和温度条件的跳闸点参考信号
现在参照图10阐述用于产生XFAST的实例性VBE检测器电路。特定而言,VBE检测器电路28包含PNP晶体管30,其基极和集电极端子耦合至接地而其发射极端子经由电流源32耦合至V33。PNP晶体管30的发射极端子也耦合至n沟道晶体管34的栅极,而所述n沟道晶体管34使其源极耦合至接地并使其漏极端子(节点XFAST)经由电流源36耦合至V33。因此,PNP晶体管30的基极发射极电压等于n沟道晶体管34的栅极源极电压。
PNP晶体管30的基极发射极电压VBE和沟道晶体管34的阈电压VTN往往会随着n工艺和温度的变化沿同一方向漂移。然而,VBE的变化通常比VTN的变化小得多,且VBE通常保持在非常接近0.7伏处。因此,如果针对标称或慢n工艺及标称或低温度VTN具有0.8伏的标称值,则VBE小于VTN。相反地,对于快n工艺或高温度,VBE大于VTN。因此,对于标称或慢n工艺及标称或低温度,PNP晶体管30的VBE小于VTN,晶体管34处于关闭状态,且XFAST为高。相反地,对于快n工艺或高温度,PNP晶体管30的VBE大于VTN,晶体管34处于导通状态,且XFAST为低。所属领域的技术人员将了解,如果VTN具有除0.8伏以外的标称值,则可将VBE与VTN的按比例缩放的版本进行比较以产生XFAST。所属领域的技术人员将了解,VBE检测器电路28或者可经配置以提供基于p工艺和温度条件变化的信号XFAST。
现在参照图11阐述根据本发明的另一实例性跳闸点检测器电路。在这个实例中,将结合实例性跳闸检测器电路12a1和12b1中图解说明的技术。特定而言,跳闸检测器电路12c包含:天然n沟道晶体管24,其耦合于节点Vx与接地之间;及p沟道晶体管26b,其耦合于V33与节点XHI之间。图12图解说明跳闸检测器电路12c对可导致低阈值电压(例如,VTN =0.6伏或VTP=0.6伏)的快工艺或高温度条件的响应。使用类似于以上所述的分析结果,所属领域的技术人员将了解,跳闸点检测器电路12c具有适于下表中所指示的工艺和温度条件的跳闸点参考信号
表6
其中ΔVa+ΔVb具有分别在方程式(2)和(3),及(5)和(6)中规定的值。现在参照图13阐述根据本发明的另一实例性跳闸点检测器电路。特定而言,跳闸点检测器电路12d包含n沟道晶体管38和40,其漏极端子分别耦合至节点XHI而其源极端子分别耦合至晶体管18和18F的漏极端子。另外,晶体管38具有耦合至信号XFAST的栅极端子而晶体管40具有耦合至信号FAST(亦即,XFAST的逻辑反转)的栅极端子。晶体管18F类似于晶体管18,但具有比晶体管18的阈电压VTN高的标称阈电压VTNH。例如,如果VTN具有0.8伏的标称阈电压,则VTNH可具有1.0伏的标称值。例如,可通过相对于晶体管18的尺寸调节晶体管18F的尺寸或通过调节可影响两个晶体管的阈电压的工艺步骤来获得阈值的差。
晶体管38和40的尺寸设计成操作为基于工艺和温度条件将晶体管18或18F交替地切入或切出所述电路的开关。特定而言,对于标称或慢工艺或者标称或低温度,XFAST为高,FAST为低,晶体管18的漏极被耦合至节点XHI,而晶体管18F与所述电路的剩余部分有效地断开。在此类条件下,跳闸点检测器电路12d的性能就像图2的跳闸点检测器电路12一样。相反地,对于快工艺或高温度,XFAST为低,FAST为高,晶体管18F的漏极被耦合至节点XHI,而晶体管18与所述电路的剩余部分有效地断开。因此,对于快工艺或高温度,跳闸点检测器电路12d交换标称阈值晶体管18与高阈值晶体管18F。
如果晶体管18和18F是制作在同一电路小片上,则两个晶体管的阈电压通常将追踪工艺和温度条件,下表中图解说明这种情况的实例:
N工艺/温度 | VTN | VTNH |
慢工艺或低温度 | 1.0 | 1.2 |
标称工艺或标称温度 | 0.8 | 1.0 |
快工艺或高温度 | 0.6 | 0.8 |
表7
现在参照图13和14,针对可导致低阈值电压的快工艺或高温度条件阐述跳闸点检测器电路12d的操作。在这个实例中,VTN=VTP=0.6伏,VTNH =0.8伏,XFAST为低,而FAST为高。因此,晶体管18被有效地切出所述电路,而晶体管18F被有效地切入所述电路中。在t=0时,V33=0伏,晶体管16处于关闭状态,Vx=0伏,晶体管18F处于关闭状态,而XHI等于V33=0伏。当0<t<T1′时,V33增加,但保持在VTP以下。因此,晶体管16保持关闭状态,Vx=0,且XHI =V33。在t=T1′时,V33以阈电压VTP超出Vx,且晶体管16因此开始导电。当T1′<t<T5时,Vx保持低于V33一个VTP。由于Vx小于VTNH,因此晶体管18F保持关闭状态,且XHI =V33。在t=T5时,V33=VTP+VTNH,Vx=VTNH,且晶体管18F导通并将XHI拉至接地。在这个实例中,当V33超出跳闸点参考信号时,XHI从正的非零电压改变至0伏。
上述实例性电路阐述用于在因工艺或温度条件而降低晶体管阈电压时增加跳闸点参考VREF的技术。所属领域的技术人员将了解,根据本发明的方法和设备也可用于在因工艺或温度条件而提高晶体管阈电压时降低跳闸点参考VREF。例如,在图9中所图解说明的跳闸点检测器电路12b1中,可将p沟道晶体管26b的栅极耦合至以下控制信号:针对标称或快工艺或者标称或高温度为低的控制信号SLOW,及针对慢工艺或者低温度条件为高的控制信号HIGH。关于这一点,除非工艺或温度条件趋向于增加阈电压VTP和VTN,否则电流I2将被注入晶体管18的漏极中。在这种情况下,I2将关闭,从而降低跳闸点参考VREF。
另一选择是,在图13中所图解说明的跳闸点检测器电路12d中,可将晶体管38和40的栅极端子分别耦合至XSLOW(亦即,SLOW的逻辑反转)和SLOW,并将晶体管18F制作成具有比晶体管18的阈电压VTN低的标称阈电压VTNL。因此,对于标称或快工艺或者标称或高温度,XSLOW为高,SLOW为低,晶体管18的漏极被耦合至节点XHI,而晶体管18F与所述电路的剩余部分有效地断开。相反地,对于慢工艺或低温度,XSLOW为低,SLOW为高,晶体管18F的漏极被耦合至节点XHI,且晶体管18与所述电路的剩余部分有效地断开。因此,对于慢工艺或低温度,跳闸点检测器电路12d交换标称阈值晶体管18与高阈值晶体管18F,从而将降低跳闸点参考VREF。
前述内容仅图解说明本发明的原理,而所属领域的技术人员可在不违背本发明的范围和精神的前提下做各种修改。
Claims (16)
1.一种跳闸点检测器电路,其在输入信号节点处接收输入信号且在输出信号节点处产生输出信号,当所述输入信号超出跳闸点参考值时,所述输出信号从第一值改变至第二值,所述跳闸点检测器电路包括:
第一晶体管,所述第一晶体管具有第一阀值电压;
第二晶体管,所述第二晶体管具有第二阀值电压;以及
第三晶体管和第四晶体管,所述第三晶体管和所述第四晶体管用于在所述第一和第二晶体管之间切换以调整所述跳闸点参考值来补偿工艺或温度的变化;
其中,所述第一晶体管和所述第二晶体管的栅极分别耦合至第一信号,所述第一晶体管和所述第二晶体管的源极分别接地,所述第一晶体管的漏极耦合至所述第三晶体管的源极,所述第二晶体管的漏极耦合至所述第四晶体管的源极;
其中,所述第三晶体管的栅极耦合至第二信号,所述第四晶体管的栅极耦合至与所述第二信号逻辑反转的第三信号,所述第三晶体管和所述第四晶体管的漏极分别耦合至输出信号节点。
2.根据权利要求1所述的跳闸点检测器电路,其中所述第一阀值电压低于所述第二阀值电压。
3.根据权利要求1所述的跳闸点检测器电路,其中所述第三晶体管和所述第四晶体管基于工艺或温度条件有效地将所述第一晶体管或所述第二晶体管从所述跳闸点检测器电路断开。
4.根据权利要求1所述的跳闸点检测器电路,其中相对所述第一晶体管的尺寸设定所述第二晶体管的尺寸以便所述第二阀值电压高于所述第一阀值电压。
5.根据权利要求1所述的跳闸点检测器电路,其中基于所述第二和第三信号,所述第一晶体管或所述第二晶体管从所述跳闸点检测器电路有效地断开。
6.根据权利要求5所述的跳闸点检测器电路,其中所述第二和第三信号依赖于工艺或温度条件。
7.根据权利要求1所述的跳闸点检测器电路,其中在标称或慢工艺下,或在标称或低温度下,所述第一晶体管从所述跳闸点检测器电路有效地断开且所述第二晶体管传导电流。
8.根据权利要求1所述的跳闸点检测器电路,其中在快工艺或高温度下,所述第二晶体管从所述跳闸点检测器电路有效地断开且所述第一晶体管传导电流。
9.一种用于调适跳闸点检测器电路的跳闸点参考值的方法,所述跳闸点检测器电路在输入信号节点处接收输入信号且在输出信号节点处产生输出信号,当所述输入信号超出所述跳闸点参考值时,所述输出信号从第一值改变至第二值,所述方法包括:
提供第一晶体管,所述第一晶体管具有第一阀值电压;
提供第二晶体管,所述第二晶体管具有第二阀值电压;以及
提供第三晶体管和第四晶体管,所述第三晶体管和所述第四晶体管用于调整所述跳闸点参考值来补偿工艺或温度的变化;
其中,所述第一晶体管和所述第二晶体管的栅极分别耦合至第一信号,所述第一晶体管和所述第二晶体管的源极分别接地,所述第一晶体管的漏极耦合至所述第三晶体管的源极,所述第二晶体管的漏极耦合至所述第四晶体管的源极;
其中,所述第三晶体管的栅极耦合至第二信号,所述第四晶体管的栅极耦合至与所述第二信号逻辑反转的第三信号,所述第三晶体管和所述第四晶体管的漏极分别耦合至输出信号节点。
10.根据权利要求9所述的方法,其中所述第一阀值电压低于所述第二阀值电压。
11.根据权利要求9所述的方法,其中所述第三晶体管和所述第四晶体管基于工艺或温度条件有效地将所述第一晶体管或所述第二晶体管从所述跳闸点检测器电路断开。
12.根据权利要求9所述的方法,其中相对所述第一晶体管的尺寸来设定所述第二晶体管的尺寸以便所述第二阀值电压高于所述第一阀值电压。
13.根据权利要求9所述的方法,其中基于所述第二和第三信号,所述第一晶体管或所述第二晶体管从所述跳闸点检测器电路有效地断开。
14.根据权利要求13所述的方法,其中所述第二和第三信号依赖于工艺或温度条件。
15.根据权利要求9所述的方法,其中在标称或慢工艺,或标称或低温度下,所述第一晶体管从所述跳闸点检测器电路有效地断开且所述第二晶体管传导电流。
16.根据权利要求9所述的方法,其中在快工艺或高温度下,所述第二晶体管从所述跳闸点检测器电路有效地断开且所述第一晶体管传导电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/106,288 | 2005-04-14 | ||
US11/106,288 US7236023B2 (en) | 2005-04-14 | 2005-04-14 | Apparatus and methods for adaptive trip point detection |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800116961A Division CN101160721B (zh) | 2005-04-14 | 2006-03-31 | 用于自适应跳闸点检测的设备和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101924541A CN101924541A (zh) | 2010-12-22 |
CN101924541B true CN101924541B (zh) | 2013-01-02 |
Family
ID=36691868
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800116961A Active CN101160721B (zh) | 2005-04-14 | 2006-03-31 | 用于自适应跳闸点检测的设备和方法 |
CN2010102213606A Active CN101924541B (zh) | 2005-04-14 | 2006-03-31 | 用于自适应跳闸点检测的设备和方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800116961A Active CN101160721B (zh) | 2005-04-14 | 2006-03-31 | 用于自适应跳闸点检测的设备和方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US7236023B2 (zh) |
EP (1) | EP1869768A1 (zh) |
JP (1) | JP2008537405A (zh) |
KR (1) | KR20070120145A (zh) |
CN (2) | CN101160721B (zh) |
TW (1) | TWI329989B (zh) |
WO (1) | WO2006113115A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4148421B2 (ja) * | 2005-02-23 | 2008-09-10 | シャープ株式会社 | 半導体集積回路およびそのテスト方法、電子情報機器 |
US7236023B2 (en) * | 2005-04-14 | 2007-06-26 | Sandisk 3D Llc | Apparatus and methods for adaptive trip point detection |
JP5183336B2 (ja) * | 2008-07-15 | 2013-04-17 | 富士フイルム株式会社 | 表示装置 |
US7889575B2 (en) * | 2008-09-22 | 2011-02-15 | Sandisk Corporation | On-chip bias voltage temperature coefficient self-calibration mechanism |
US8004917B2 (en) | 2008-09-22 | 2011-08-23 | Sandisk Technologies Inc. | Bandgap voltage and temperature coefficient trimming algorithm |
US8197683B2 (en) * | 2008-10-16 | 2012-06-12 | William Steven Lopes | System for conditioning fluids utilizing a magnetic fluid processor |
US8756434B2 (en) * | 2011-04-08 | 2014-06-17 | Apple Inc. | System and method for executing an encrypted binary from a memory pool |
JP5978084B2 (ja) * | 2012-01-30 | 2016-08-24 | エスアイアイ・セミコンダクタ株式会社 | パワーオンリセット回路 |
US8542000B1 (en) | 2012-03-19 | 2013-09-24 | Sandisk Technologies Inc. | Curvature compensated band-gap design |
US8941369B2 (en) | 2012-03-19 | 2015-01-27 | Sandisk Technologies Inc. | Curvature compensated band-gap design trimmable at a single temperature |
US9541456B2 (en) | 2014-02-07 | 2017-01-10 | Sandisk Technologies Llc | Reference voltage generator for temperature sensor with trimming capability at two temperatures |
US9715913B1 (en) | 2015-07-30 | 2017-07-25 | Sandisk Technologies Llc | Temperature code circuit with single ramp for calibration and determination |
TWI603584B (zh) * | 2016-07-27 | 2017-10-21 | 國立中山大學 | 具製程及電壓補償之輸出緩衝器 |
CN106357249B (zh) * | 2016-11-04 | 2020-04-07 | 上海晟矽微电子股份有限公司 | 上电复位电路及集成电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6125022A (en) * | 1996-01-31 | 2000-09-26 | Sgs-Thomas Microelectronics S.A. | Device to neutralize an electronic circuit when it is being powered or disconnected |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4958898A (en) * | 1989-03-15 | 1990-09-25 | The United States Of America As Represented By The Secretary Of The Air Force | Silicon double-injection electro-optic modulator with insulated-gate and method of using same |
US5523709A (en) * | 1994-11-30 | 1996-06-04 | Sgs-Thomson Microelectronics, Inc. | Power-on reset circuit and method |
US6137324A (en) | 1998-06-02 | 2000-10-24 | Advanced Micro Devices, Inc. | Precision power-on reset circuit with improved accuracy |
US6079121A (en) * | 1998-08-03 | 2000-06-27 | Ther-O-Disc, Incorporated | Humidity-modulated dual-setpoint temperature controller |
JP3740291B2 (ja) * | 1998-08-24 | 2006-02-01 | 日本オプネクスト株式会社 | 光送信器 |
US6384664B1 (en) | 2000-10-05 | 2002-05-07 | Texas Instruments Incorporated | Differential voltage sense circuit to detect the state of a CMOS process compatible fuses at low power supply voltages |
US6946901B2 (en) * | 2001-05-22 | 2005-09-20 | The Regents Of The University Of California | Low-power high-performance integrated circuit and related methods |
JP2003163588A (ja) * | 2001-11-28 | 2003-06-06 | Fujitsu Ltd | 起動回路 |
KR100452333B1 (ko) * | 2002-10-18 | 2004-10-12 | 삼성전자주식회사 | 파워 업 신호 발생기 |
US7135898B2 (en) * | 2003-06-27 | 2006-11-14 | Macronix International Co., Ltd. | Power-on reset circuit with supply voltage and temperature immunity, ultra-low DC leakage current, and fast power crash reaction |
US7078944B1 (en) * | 2003-07-16 | 2006-07-18 | Cypress Semiconductor Corporation | Power on reset circuit |
FR2863420B1 (fr) * | 2003-12-05 | 2006-04-07 | St Microelectronics Sa | Dispositif de neutralisation a la mise sous tension |
US7236023B2 (en) * | 2005-04-14 | 2007-06-26 | Sandisk 3D Llc | Apparatus and methods for adaptive trip point detection |
-
2005
- 2005-04-14 US US11/106,288 patent/US7236023B2/en active Active
-
2006
- 2006-03-31 JP JP2008506505A patent/JP2008537405A/ja active Pending
- 2006-03-31 CN CN2006800116961A patent/CN101160721B/zh active Active
- 2006-03-31 EP EP06740364A patent/EP1869768A1/en not_active Withdrawn
- 2006-03-31 WO PCT/US2006/012248 patent/WO2006113115A1/en active Application Filing
- 2006-03-31 KR KR1020077023417A patent/KR20070120145A/ko not_active Application Discontinuation
- 2006-03-31 CN CN2010102213606A patent/CN101924541B/zh active Active
- 2006-04-14 TW TW095113525A patent/TWI329989B/zh not_active IP Right Cessation
-
2007
- 2007-05-23 US US11/752,807 patent/US7863950B2/en not_active Expired - Fee Related
- 2007-05-23 US US11/752,819 patent/US7863951B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6125022A (en) * | 1996-01-31 | 2000-09-26 | Sgs-Thomas Microelectronics S.A. | Device to neutralize an electronic circuit when it is being powered or disconnected |
Non-Patent Citations (1)
Title |
---|
JP特开2001-127609A 2001.05.11 |
Also Published As
Publication number | Publication date |
---|---|
US20060232304A1 (en) | 2006-10-19 |
WO2006113115A1 (en) | 2006-10-26 |
TWI329989B (en) | 2010-09-01 |
US7863950B2 (en) | 2011-01-04 |
CN101924541A (zh) | 2010-12-22 |
US20070222482A1 (en) | 2007-09-27 |
CN101160721A (zh) | 2008-04-09 |
US7863951B2 (en) | 2011-01-04 |
TW200644420A (en) | 2006-12-16 |
EP1869768A1 (en) | 2007-12-26 |
US20070216448A1 (en) | 2007-09-20 |
CN101160721B (zh) | 2010-12-08 |
JP2008537405A (ja) | 2008-09-11 |
US7236023B2 (en) | 2007-06-26 |
KR20070120145A (ko) | 2007-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101924541B (zh) | 用于自适应跳闸点检测的设备和方法 | |
US8519782B2 (en) | Constant voltage circuit | |
US7199623B2 (en) | Method and apparatus for providing a power-on reset signal | |
KR930008661B1 (ko) | 반도체메모리장치의 데이타입력버퍼 | |
US5668483A (en) | CMOS buffer having stable threshold voltage | |
KR20080066703A (ko) | 전류 누설 감소 스킴을 갖는 반도체 집적 회로 | |
GB2248357A (en) | Source voltage control circuit | |
US5136182A (en) | Controlled voltage or current source, and logic gate with same | |
EP0656690A2 (en) | Transistor circuit | |
US20020047733A1 (en) | Transistor circuit | |
US6437607B1 (en) | Non linear circuit for open load control in low-side driver type circuits | |
US20080174336A1 (en) | Circuit and method for detecting skew of transistor in semiconductor device | |
KR19990007180A (ko) | 데이터 판정 회로 및 데이터 판정 방법 | |
KR0140124B1 (ko) | 반도체 메모리 장치의 전원 전압 검출회로 | |
KR100192582B1 (ko) | 반도체 메모리장치의 입력보호회로 및 입력보호방법 | |
USRE37876E1 (en) | Power supply switch reference circuitry | |
US6965247B2 (en) | Semiconductor device for detecting and adjusting a threshold value variation | |
US10826466B1 (en) | Digital output buffer circuits with reduced input/output delay | |
US6885232B2 (en) | Semiconductor integrated circuit having a function determination circuit | |
US5854563A (en) | Process control monitoring system and method therefor | |
US10558233B1 (en) | Dynamic bias current generator and associated electronic device | |
KR930008658B1 (ko) | 전압레벨 검출회로 | |
EP3739754B1 (en) | Back-to-back power switch controller | |
US5296754A (en) | Push-pull circuit resistant to power supply and temperature induced distortion | |
JPH0634676A (ja) | 電源電圧検知回路および該回路を有する半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: Texas, USA Patentee after: SANDISK TECHNOLOGIES LLC Address before: Texas, USA Patentee before: Sandy Technology Corp. |
|
TR01 | Transfer of patent right |
Effective date of registration: 20160714 Address after: Texas, USA Patentee after: Sandy Technology Corp. Address before: California, USA Patentee before: Sandisk 3D LLC |