JP7345613B2 - 基板のボンディング装置及び方法 - Google Patents

基板のボンディング装置及び方法 Download PDF

Info

Publication number
JP7345613B2
JP7345613B2 JP2022148832A JP2022148832A JP7345613B2 JP 7345613 B2 JP7345613 B2 JP 7345613B2 JP 2022148832 A JP2022148832 A JP 2022148832A JP 2022148832 A JP2022148832 A JP 2022148832A JP 7345613 B2 JP7345613 B2 JP 7345613B2
Authority
JP
Japan
Prior art keywords
substrate
mounting
bonding
mounting surface
individually controllable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022148832A
Other languages
English (en)
Other versions
JP2022174267A (ja
Inventor
ヴァーゲンライトナー トーマス
Original Assignee
エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーファウ・グループ・エー・タルナー・ゲーエムベーハー filed Critical エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Publication of JP2022174267A publication Critical patent/JP2022174267A/ja
Application granted granted Critical
Publication of JP7345613B2 publication Critical patent/JP7345613B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor

Description

本発明は、請求項1記載の、第1の基板を第2の基板に特に一時的にボンディング(接合)するため、特にプレボンディングするための装置、並びに請求項12記載の対応する方法に関する。
半導体工業分野において、取付け装置若しくはサンプルホルダ(いわゆるチャック)は、面状の半導体基板、特にウェハの支持及び位置固定用のハンドリング装置として用いられる。この場合、ウェハは平らに載置されて支持及び位置固定されるので、種々様々な処理段階及び加工ステーションに搬送可能である。
この場合、ウェハを一方の取付け装置から他方の取付け装置に引き渡すことが部分的に必要になるので、確実で安定した支持/位置固定だけでなく、ウェハを可能な限り傷つけることのない簡単な取外しも重要である。
位置固定は、例えばウェハと取付け装置との間に真空を印加することにより行われるか、帯電により行われるか、又は別の制御可能な化学物理的な付着特性に基づき行われ、この場合、ウェハの取外しは、薄くなり続けるウェハ、それどころか時には両面研磨されるウェハや、場合によってはあり得る、サンプルホルダにおけるウェハ自体の付着に基づき、技術的にますます困難になっている。位置固定が行われる面には、可能な限り少ない取付け面を得るために接触面を大幅に減少させる、溝又は別の任意のトポグラフィのパターンが設けられていてよい。
汚染の回避も、重要な観点である。
汚染の回避は、2つの基板(ウェハ)をボンディングするための方法及び装置において、特に2つの対向位置する基板の整合(アライメント)された接触面を接触させる重要な段階において、大切な役割を果たす。それというのも、2μm未満、特に250nm未満、有利には150nm未満、最も有利には50nm未満の、ますます正確なアライメント精度若しくはオフセットが要求されるからである。このようなアライメント精度においては、多くの影響因子を考慮せねばならない。しかしながら特に重要なのは、基板の取外し/接触である。それというのも、この場合に誤差が生じる恐れがあるからであり、しかも、この誤差が累積すると、再現可能なアライメント精度を維持することができなくなる恐れがある。このことは、かなりの廃棄物につながる。
したがって本発明の課題は、ウェハの全ての箇所において可能な限り良好なアライメント精度が得られ、しかも、可能なら基板の汚染も回避される、2つの基板をボンディング、とりわけプレボンディング又は一時的にボンディングするための装置及び方法を提供することにある。
以下において、ボンディング、一時的なボンディング及びプレボンディングという言葉は、同義語として用いられる。本発明が、2つのウェハをプレボンディングによって、できるだけ全面的に、歪み及び延伸無しで互いに接合するために、特に限定的に開発されたものではないということは、当業者にとって自明である。
基板間の一時的又は可逆的な接合を生ぜしめるためのプレボンディングについては、当業者に公知となっている複数の方法が既に存在している。この場合、プレボンディング強度は、永久ボンディング強度を、少なくとも2分の1~3分の1だけ、特に5分の1だけ、有利には15分の1だけ、更に有利には25分の1だけ、下回っている。基準としては、約100mJ/mでの、非活性の親水化された純粋なケイ素のプレボンディング強度、及び約200~300mJ/mでの、プラズマ活性化されて親水化された純粋なケイ素のプレボンディング強度が挙げられる。分子により濡らされた基板間のプレボンディングは、主として異なるウェハ面の分子間のファンデルワールス相互作用により実現される。
接合に関して、本発明ではボンディング及び/又はプレボンディング及び/又は一時的なボンディング用の接合手段が設けられている。
前記課題は、請求項1及び11記載の特徴によって解決される。本発明の有利な改良は、従属請求項に記載されている。本発明の枠内には、明細書、請求項及び/又は図面に記載された少なくとも2つの特徴から成る全ての組み合わせも含まれる。記載された値の範囲では、述べられた限界値内に位置する値も、明らかに限界値として有効であり、任意の組み合わせにおいて用いることができる。
本発明の根底を成す思想は、2つの基板の少なくとも一方に、接触前に、特に基板の接触面の中心Mに対して同心的に、半径方向外側に向かって進む予荷重を加え、この場合、接触開始だけに影響を及ぼす一方で、所定の部分、特に基板の中心Mの接触後は、前記基板を外し、基板の予荷重に基づき自動的に制御して、対向位置する基板に接合させることにより、2つの基板を可能な限り整合させると同時に、ほぼ自動で接触させる点にある。予荷重は、変形手段による第1の基板の変形により得られ、この場合、変形手段は、特にその形状に基づいて接合面とは反対の側に作用するようになっており、変形は、種々異なる(特に交換可能な)変形手段を使用することにより、適宜制御可能である。この制御は、変形手段を基板に作用させる圧力又は力によっても行われる。この場合、半導体基板を備える、取付け装置の有効取付け面を減少させることが有利であり、これにより、半導体基板は部分的にしか、取付け装置によって支持されなくなる。このようにして、より小さな接触面に基づき、ウェハとサンプルホルダ若しくは取付け装置との間で、より少ない付着が得られる。本発明では、位置固定部は特に専ら、半導体基板(第1の基板)の周面の領域にしか設けられないので、効果的な位置固定が生ぜしめられると同時に、取付け装置の取付け輪郭と、半導体基板との間に最小限の有効取付け面が得られるようになっている。つまり、半導体基板を傷つけない、確実な取外しが同時に可能である。それというのも、ウェハの取外しに必要な解離力が最小限であるからである。
取付け輪郭は、半導体基板が載置される取付け装置の領域なので、外周は、円形の半導体基板の場合、相応して類似の寸法を有する円形である。一般的な外寸は、200mm、300mm又は450mmの直径である。
同時に、有効取付け面以外の取付け輪郭の領域には、ウェハの隆起したパターンが収容可能になっているので、当該取付け装置は、同時にCMOS互換に形成されている。
取外しは、特に取付け面に印加する負圧を減少させることにより、とりわけ制御可能になっている。制御可能とは、ウェハが第2のウェハに接触した後でも、ウェハはサンプルホルダに未だ位置固定されたままであり、負圧の適切な(制御された)減少によって初めて、基板(ウェハ)が特に内側から外側に向かってサンプルホルダ(取付け装置)から取り外されることを意味している。本発明による構成は特に、取外しを極めて小さな力によって実行することができる、ということにつながる。
基板(ウェハ)は、接合過程の前に互いに整合させられ、これにより、これらの基板の表面上の対応するパターンの一致(特に2μm未満、有利には250nm未満、更に有利には150nm未満、最も有利には100nm未満の精度を有する正確なアライメント)が保証されている。本発明による接合方法では、ウェハを平らに重ね合わせるのではなく、2つのウェハの内の一方を、第2のウェハに対して軽く押圧するか、若しくは対向位置するウェハに向かって相応に変形させることにより、まず最初に中心Mにおいて互いに接触させる。(対向位置するウェハに向かって)変形されて曲げられたウェハを取り外した後で、接合波を前進させることにより、最小の力延いては主に水平方向の最小の歪みに結び付く、連続的でより一様な、特に少なくとも概ね自動的な溶接が、接合フロントに沿って行われる。
本発明の有利な構成では、取付け輪郭及び/又は取付け面及び/又は取付け装置が、取付け装置の中心Zに対して回転対称的に、特に同心的に形成されている。これにより、取付け装置の一様な保持及び簡単な製造が達成される。取付け装置が少なくとも取付け面において剛性に形成されている限り、ウェハの確実な、正確に整合された位置固定が可能である。
取付け面を中断する少なくとも1つの負圧通路が、取付け輪郭の外側の環状部分に設けられており、且つ取付け輪郭は、内側の環状部分において、取付け面に対して少なくとも概ね引っ込められていることにより、本発明を実施するために有利な、幾何学形状的な配置が生ぜしめられており、この配置によって一方では変形が完璧に実現され、且つ他方では接触が上述した方法で制御されて、小さな手間で実施可能になっている。
有利には、負圧通路は取付け装置の中心Zに対して同心的に、特に円環状に、特に全周にわたって延在している。これにより、一様な位置固定が保証される。
本発明の別の有利な構成では、外側の、特に円環状の環状部分の半径方向の幅bは、内側の環状部分の半径方向の幅bよりも小さくなっている。半径方向の幅b:bの比は、特に1:3未満、有利には1:5未満、更に有利には1:7未満である。半径方向の幅bが半径方向の幅bに比べて小さければ小さいほど、より簡単に半導体基板を取付け装置から取り外すことができる。
この場合、取付け輪郭の投影面の大きさが、有効取付け面の少なくとも2倍、特に3倍であると、特に有利である。
本発明の更に別の有利な構成では、内側の環状部分における取付け輪郭が、特に円環状の、有利には中心Zに対して同心的に配置された少なくとも1つの支持面を、特に能動的に位置固定することなく半導体基板を支持するために有しており、この場合、この支持面は取付け面と見なされ、且つ取付け面と整合している。この構成により、ハンドリング時の取付け装置の更なる平坦化が達成されるので、半導体基板が取付け装置に対して曲げられたり、全体的に湾曲したりすることはなくなる。
本発明による別の構成では、変形手段が、特に取付け面以外で、有利には専ら取付け面以外でのみ、半導体基板の取付け面側を押圧するように形成されている。驚くべきことに、半導体基板の取付け面側(大抵は半導体基板の裏面)を押圧することにより、特に傷つけることのない取外しが可能である、ということが判った。更に、半導体基板の他方の(大抵は加工されるためにより重要な)面の汚染が回避される。
変形手段として、取付け輪郭を貫通する少なくとも1つの押圧部材が設けられていると、圧力は、特に中心Zから均一にもたらされる。この場合、特にピンによる機械的な構成が可能であるが、しかしまた、流体、特にガスによる押圧も可能である。このために、特に取付け体を貫通している開口、特に孔が設けられている。
変形が第1の基板に対して同心的に行われるように、変形手段が形成されていると、接合は特に効果的に、且つ最小限の歪みに基づく高度なアライメント精度で行われる。
更に別の有利な構成では、内側の環状部分に、特に個別に制御可能な複数の位置固定部材が、対応する位置固定部分を位置固定するために、第1の基板に沿って設けられている。これにより付加的に、第1及び/又は第2の基板のx方向、y方向及び/又はz方向での歪み及び/又は延伸に対して影響を及ぼすことができるようになっている。(概ね基板の接触面に沿って、つまり接触面内で進行する)歪み及び/又は延伸は、特に前の方法ステップにおいて、有利には基板の応力及び/又は延伸マップの形態で記録され、位置固定部材を切り換えることにより、基板の接触時に、特に局所的な歪み/延伸を相殺するように形成された、付加的な変形が、部分的に生ぜしめられる。それというのも、このような歪み/延伸によって、アライメント精度は、特に250nm未満のアライメント精度の場合、常に強い影響を及ぼされるからである。要するに、基本的に水平方向の歪みと垂直方向の歪みとは区別され得る。垂直方向の歪みは、垂直方向、つまりz方向での真空引きプロセスによって生じる。但し、これらの歪みは必然的に、達成すべきアライメント精度に関して本来の問題となる、水平方向、つまりx方向及びy方向の歪みも伴う。
方法的にこのことは、特に前置された測定法により検出された、第1及び/又は第2の基板の歪み及び/又は延伸を、特に対応する位置固定部分を位置固定するための位置固定部材を用いて、特に第1及び/又は第2の基板の部分を制御して歪ませ且つ/又は延伸させることによって第1及び/又は第2の基板に影響を及ぼすことにより減少させることによって解決される。歪み及び/又は延伸の検出は、外部の測定装置によって行うことができる。この場合、外部の測定装置は、本発明による構成にデータ接続部を介して適宜接続されている。有利には、歪み及び/又は延伸マップを検出する測定装置は、本発明による構成と同じモジュール内に位置している。更に、歪み及び/又は延伸マップの検出用装置並びに本発明による構成を制御するために、同一のインターフェースを用いる可能性も開かれている。
インターフェースとは、あらゆる種類の制御コントロール装置であると解される。この場合、有利には、相応の制御ソフトウェア及び相応のグラフィカルユーザインタフェースを備えたコンピュータである。
装置に関して開示された特徴は、方法に関しても開示されたものとして有効であり、逆に方法に関して開示された特徴は、装置に関しても開示されたものとして有効である。
本発明の別の利点、特徴及び詳細は、以下の好適な実施形態の説明並びに図面に基づき明らかである。
本発明による装置の第1実施形態の取付け輪郭を上から見て、断面線A-Aと共に示した図である。 図1aに示した断面線A-Aに沿って断面した図である。 本発明による装置の第2実施形態の取付け輪郭を上から見て、断面線B-Bと共に示した図である。 図2aに示した断面線B-Bに沿って断面した図である。 本発明による装置の第3実施形態の取付け輪郭を上から見て、断面線C-Cと共に示した図である。 図3aに示した断面線C-Cに沿って断面した図である。 本発明による装置の第4実施形態の取付け輪郭を上から見て、断面線D-Dと共に示した図である。 図4aに示した断面線D-Dに沿って断面した図である。 図1aに示した第1実施形態の、取外し直前を示す横断面図である。 図5aに示した第1実施形態の、半導体基板の取外し時を示す横断面図である。 半導体基板の取外し用のピンの種々様々な形状を概略的に示した図である。 本発明による装置の第5実施形態を上から見た図である。 図7aに示した第5実施形態の横断面図である。 互いに溶接すべき2つのウェハにピンが接触する前の状態を示す横断面図である。 互いに溶接すべき2つのウェハの上側のウェハにピンが接触中の状態を示す横断面図である。 互いに溶接すべき2つのウェハの上側のウェハがピンにより弾性的に撓められている最中の状態を示す横断面図である。 互いに溶接すべき2つのウェハの上下のウェハ間の最初の接触中の状態を示す横断面図である。 互いに溶接すべき2つのウェハの上下のウェハ間の接合波の継続中の状態を示す横断面図である。 互いに溶接すべき2つのウェハの上側のウェハが既にサンプルホルダから取り外された状態を示す横断面図である。 互いに溶接すべき2つのウェハが接合された状態を示す横断面図である。
図面において、同じ構成部材及び同じ機能を有する構成部材には同じ符号が付されている。
図1aには、第1の半導体基板15(ウェハ)の取付け設備の取付け装置1(半導体工業分野ではチャックとも呼ばれる)が示されており、この取付け装置1の取付け輪郭8に、第1の半導体基板15が取り付けられる。取付け輪郭8は、取付け平面E内に取付け面7を有する構造を有している。取付け装置1に対する半導体基板15の取付けに際して、取付け面7だけが、半導体基板15に接触する(有効取付け面)。
取付け装置1は、特に一体的な且つ/又は金属の且つ/又は剛性の取付け体1kから形成されていて、このことは図1bに示した横断面図において特に良好に認識され得る。掻き傷又は金属イオン濃縮を回避するために、取付け体のコーティングが可能である。寸法から見て、取付け装置1の少なくとも取付け輪郭8は、取り付けるべき半導体基板15の寸法に適合されているので、取付け輪郭8の外側の半径Rは、取り付けるべき半導体基板15の半径に、ほぼ相当している。半導体基板の直径は、有利には工業分野において慣用の、2″,4″,6″,8″,12″若しくは18″等の、規格化された直径に相当しているが、必要な場合は、これらの直径と異なっていてもよい。取付け輪郭8及び取付け装置1の形状は、上から見ると円形であり、半導体基板15の慣用の形状に等しくなっている。取付け体1kの半径Rは、より簡単なハンドリングのために、取付け輪郭8の外側の半径Rよりも大きくなっていてよい。取付け体1kの周面には、取付け輪郭8の周面に到るまで、取付け平面Eに対して引っ込められた段部9が設けられていてよく、これにより、(特に半導体基板15の積載に際して)取付け装置1のハンドリングが容易になる。取付け体1kの周面と、取付け輪郭8の周面とは、取付け装置1若しくは取付け輪郭8の中心Zに対して同心的である。
取付け輪郭8の周面から(つまり外側の半径Rから)、取付け輪郭8の外側の環状部分10が、内側の半径Rまで延在している。外側の環状部分10は、面状の半導体基板15を負圧によって位置固定するために設けられている。負圧は、真空装置(図示せず)によって、互いに同心的に延在している2つの負圧通路3に印加される。これらの負圧通路3は、外側の半径Rと内側の半径Rとの間、つまり完全に前記環状部分10内に延在している。負圧通路3は、有効取付け面7を中断しており、負圧通路3に印加される負圧によって、半導体基板15は、取付け面7の外側の環状部分10の領域に位置固定される(第1の基板15の位置固定)。負圧、延いては有効的に作用する位置固定力は、(設備を制御するための相応の制御装置を介して)有利には制御されて調節され得る。更に、サンプルホルダ(取付け装置1)は有利には、閉鎖可能なシール部材が、サンプルホルダを封止し且つ外部から連続的に吸い込むこと無しに負圧を維持するように製造されていてよい。これにより、サンプルホルダはあらゆる機械から取り外せるようになっており、その際、第1の基板15の位置固定は、少なくとも所定の時間にわたって維持され続ける。
図1a及び図1bに示した実施形態では、取付け面7は、取付け平面E内の外側の環状部分10の表面に相当する。外側の環状部分10の内側(つまり内側の環状部分11)において、取付け輪郭8は取付け面7に対して引っ込められていて、円環状の凹部2を形成しており、この凹部2の半径は、内側の半径Rに等しくなっている。つまり、凹部2は、取付け輪郭8の周面に対して同心的、若しくは外側の環状部分10に対して同心的である。凹部2の底部2bは、取付け平面Eに対して平行に、凹部2の高さhに相当する間隔を開けて延在している。凹部2の高さhは、有利な構成では負圧通路3の深さに相当する(比較的簡単な製造)。
半導体基板15の取付けに際して、凹部2内に負圧が形成されないようにするために、取付け体1kを貫通する開口4が設けられている。この開口4は孔として、特に取付け輪郭8の中心Z若しくは周面に対して同心的に設けられていてよい。
図2a及び図2bに示した第2実施形態では、取付け面7′は外側の環状部分10のみから成っているのではない。取付け輪郭8(若しくは取付け体1k)はむしろ、中心Zに対して同心的に配置された円環状の支持面12を有しており、この支持面12は、開口4に隣接して設けられた突出部5により形成される。
図3a及び図3bに示した第3実施形態では、開口4′は最早円形にも、中心Zに対して同心的にも形成されておらず、スリット状になっており、この場合、開口4′は中心Zから内側の半径Rまで延在している。開口4′は一般に、上述した機能性を可能にする、あらゆる任意の形状を取ることができる。開口4′は、その他の構成部材とは異なり、中心Zに対して回転対称的ではない。これにより、図2a及び図2bに示した実施形態に比べてより大きな支持面12′も生じている。
図4a及び図4bに示した第4実施形態では、突出部5に加えて付加的に、別の2つの突出部13,14が設けられており、これらの別の突出部13,14は、内側の環状部分11内で第1の突出部5に対して同心的に、特に互いに等間隔で配分されて配置されている。これにより、第4実施形態における支持面12″は、第2及び第3実施例における支持面よりも更に大きくなっており、その結果、所定面内で、より均一に配分された支持面12″が得られる。
全ての実施形態において、開口4,4′を通じて、特に開口4,4′の内側輪郭に対応するピン6(図5a及び図5b参照)を案内することができ、これにより、半導体基板15の内面15iにピン6を押し付けて、半導体基板15を、取付け面7,7′,7″,7′″から取り外せるようになっている。ピン6は、有利には開口4,4′(の内側輪郭)に対して無接触式に案内される。真空通路3は、有利には設備の制御ユニットによって連続的に真空引き及び注入可能である。
本発明では、ピン6の代わりに、流体、特にガスによる凹部2の押圧が考えられ、このことは、凹部2内の押圧面における一様な/均一な圧力分布をもたらす。
第1の基板15の変形(撓み)は、有利には管理されて制御され、且つ有利にはウェハ15がサンプルホルダから完全に取り外される範囲では復元可能となっている(図8a~図8g)。外側の環状部分10に第1の基板15を位置固定することにより、変形の振幅が制限されて、本発明では特に高さhよりも小さな振幅で僅かな変形しか行われない。
図5bに示した第1の基板15の変形は、本発明では対向位置するように配置され且つ第1の基板15に対して基板接触前に整合された第2の基板に接触させるために役立つ。この接触は、その都度基板の中心Mで第1の基板15を同心的に変形させることによって行われる。
内面15iの押圧中及び基板の接触後に、負圧通路3に印加される負圧は、特に制御されて減少される。第1の基板15の変形によりもたらされる予荷重及び/又は作用する重力によって、第1の基板15は湾曲して、第1の基板15の中心Mを起点として半径方向外側に向かって第1の基板15の周面に到るまで、第2の基板と接触させられて、少なくとも一時的に接合され、その際に接合波は、第1の基板15の中心Mからほぼ同心的に、第1の基板15の周面まで進行する。
本発明によるピン6,6′,6″,6′″の形状は、図6に例示されている。ピン6,6′,6″,6′″は、本発明では開口4,4′の形状若しくは輪郭に適合されているだけでなく、例えば横断面をT字形(ピン6′)に形成してもよく、これにより、比較的大きな面積を有する半導体基板15を押圧することができ、延いては比較的傷つけることなくハンドリングすることができるようになっている。よって、ピン6′のヘッドとして、凹部2において開口4の内側輪郭を越えて延在する押圧板が設けられていてよい。更に、ピン6,6′,6″,6′″は、有利な構成ではばねによって押圧されている。
外側の環状部分10の半径方向の幅bは、本発明では内側の半径Rよりも小さくなっており、特に内側の環状部分11の半径方向の幅bよりも小さくなっている(図1a及び図1b参照)。
先の複数の実施形態と組み合わせ可能な別の実施形態が図7a及び図7bに示されている。凹部2の領域には、特にハニカム状の複数の位置固定部材16が設けられており、これらの位置固定部材16に対応する第1の基板15の位置固定部分が、第1の基板15の変形時の内面15iの押圧作用方向とは逆方向で、取付け装置に局所的に位置固定可能となっている。位置固定部材16の制御は、制御装置によって行われる。これにより、第2の基板の方向での第1の基板の変形に対して、適切に影響を及ぼすことができる。つまり、接合すべき第1の基板15の延伸/応力マップに基づいて、本発明では第1の基板15の応力/延伸の適切な減少が可能なので、与えられた基板相互の(若しくは場合によっては基板と基板上の部材との)アライメント精度が、両基板又は少なくとも第1の基板15の既存の応力/延伸によって低下されることはない。個々の位置固定部材16の適切な制御によって、第1の基板15の対応する位置固定部分の変形(剪断、圧縮、延伸、回転)が可能になる。このことは、達成すべきアライメント精度が250nm未満、特に150nm未満、有利には100nm未満である場合に、ますます大きな役割を果たす。それというのも、基板の歪み/延伸は、最大100nmの局所的なアライメント誤差を惹起する恐れがあるからである。
位置固定部材16は、特に帯電可能であるか、又は圧電素子として形成されている。
この実施形態では、より大きな有効取付け面7IV並びに先に述べた実施形態に比べてより大きな取付け輪郭8IVが得られるので、第1の基板15のより良好な支持が生ぜしめられている。
1 取付け装置
1k 取付け体
2 凹部
2b 底部
3 負圧通路
4,4′ 開口
5,5′ 突出部
6 ピン
7,7′,7″,7′″,7IV 取付け面
8,8′,8″,8′″,8IV 取付け輪郭
9 段部
10 外側の環状部分
11 内側の環状部分
12,12′,12″ 支持面
13 突出部
14 突出部
15 第1の基板(半導体基板)
15i 内面
16 位置固定部材
半径方向の幅
半径方向の幅
半径
外側の半径
内側の半径
Z 中心
E 取付け平面
M 中心

Claims (25)

  1. 第1の基板(15)を第2の基板にボンディングするための装置であって、
    -取付け輪郭(8,8′,8″,8′″,8IV)に前記第1の基板(15)を取り付けるための取付け装置を備えており、前記取付け輪郭(8,8′,8″,8′″,8IV)は、前記第1の基板(15)を制御可能に位置固定するための外側の環状部分(10)と内側の環状部分(11)とを有する前記取付け装置の有効取付け面(7,7′,7″,7′″,7IV)を有しており、前記内側の環状部分(11)は、前記有効取付け面(7,7′,7″,7′″,7 IV )に対して引っ込められた凹部(2)を有しており、前記取付け装置は、前記第1の基板(15)の対応する位置固定部分を位置固定するための個別に制御可能な前記凹部(2)内に配置された複数の位置固定部材(16)を有しており、
    -前記第1の基板(15)を制御可能に変形する変形手段を備えており、該変形手段は、前記第1の基板(15)の前記外側の環状部分(10)の内側で作用するように構成されており、
    前記第1の基板(15)の変形後に前記第1の基板(15)を第2の基板(15′)にボンディングする接合手段を備えており、
    前記第1の基板(15)と前記第2の基板(15′)との接触時に、前記第1の基板(15)の対応する前記位置固定部分の付加的な部分的変形は、個別に制御可能な前記位置固定部材(16)の切り換えによりもたらされるようになっていることを特徴とする、第1の基板(15)を第2の基板にボンディングするための装置。
  2. 個別に制御可能な前記位置固定部材(16)は、前記内側の環状部分(11)内にある、請求項1記載の装置。
  3. 前記取付け輪郭(8,8′,8″,8′″,8IV)及び/又は前記取付け面(7,7′,7″,7′″,7IV)及び/又は前記取付け装置は、該取付け装置の中心Zに対して回転対称的かつ同心的に形成されている、請求項1又は2記載の装置。
  4. 前記取付け面(7,7′,7″,7′″,7IV)を中断する少なくとも1つの負圧通路(3)が前記取付け輪郭(8,8′,8″,8′″,8 IV )の前記外側の環状部分(10)に設けられており、前記取付け輪郭(8,8′,8″,8′″,8 IV は、前記内側の環状部分(11)において少なくとも主に前記取付け面(7,7′,7″,7′″,7IV)に対して引っ込められている、請求項1又は2記載の装置。
  5. 前記負圧通路(3)は、前記取付け装置の中心Zに対して円環状において同心的に、全周にわたって延在している、請求項記載の装置。
  6. 円環状の前記外側の環状部分(10)の半径方向の幅b は、円環状の前記内側の環状部分(11)の半径方向の幅b よりも小さくなっている、請求項4記載の装置。
  7. 前記取付け輪郭(8,8′,8″,8′″)の投影面の大きさは、前記有効取付け面(7,7′,7″,7′″,7IV)の少なくとも2倍である、請求項1又は2記載の装置。
  8. 前記取付け輪郭(8,8′,8″,8′″)の投影面の大きさは、前記有効取付け面(7,7′,7″,7′″,7IV)の少なくとも3倍である、請求項1又は2記載の装置。
  9. 前記取付け輪郭(8,8′,8″,8′″,8IV)は、前記内側の環状部分(11)において前記取付け装置の中心Zに対して同心的に配置された、少なくとも1つの円環状の支持面(12,12″)を、前記第1の基板(15)を能動的に位置固定することなく支持するために有しており、前記支持面(12,12″)は、前記有効取付け面(7,7′,7″,7′″,7IVに含まれており、該有効取付け面(7,7′,7″,7′″,7IV)と、取付け平面E内で整合している、請求項1又は2記載の装置。
  10. 前記変形手段は、前記第1の基板(15)前記有効取付け面(7,7′,7″,7′″,7IV)の側、前記有効取付け面(7,7′,7″,7′″,7IV)以外の領域のみを押圧するように形成されている、請求項1又は2記載の装置。
  11. 前記変形手段として、前記取付け輪郭(8,8′,8″,8′″,8IV)を貫通する少なくとも1つの押圧部材(6,6′,6″,6′″)が設けられている、請求項1又は2記載の装置。
  12. 前記変形手段は、変形が前記第1の基板(15)に対して同心的に行われるように形成されている、請求項1又は2記載の装置。
  13. 前記第1の基板と前記第2の基板が互いに接触する前の前記第1の基板及び/又は前記第2の基板の局所的な歪み及び/又は延伸が、外部の測定装置によって検出することができる、請求項1又は2記載の装置。
  14. 前記第1の基板及び/又は前記第2の基板の局所的な歪み及び/又は延伸が、前記第1の基板(15)を付加的に部分的に変形させる個別に制御可能な前記位置固定部材(16)の切り換えにより相殺される、請求項1又は2記載の装置。
  15. 個別に制御可能な前記位置固定部材(16)の切り換えにより生ぜしめられる前記第1の基板(15)の対応する前記位置固定部分の付加的な部分的変形は、剪断、圧縮、延伸または回転である、請求項1又は2記載の装置。
  16. 個別に制御可能な前記位置固定部材(16)は、帯電可能であるか、又は圧電素子として形成されている、請求項1又は2記載の装置。
  17. 個別に制御可能な前記位置固定部材(16)は、ハニカム状に形成されている、請求項1又は2記載の装置。
  18. 第1の基板(15)を第2の基板(15′)に、以下のステップでかつ以下の順序で、ボンディングするための方法であって、
    -取付け装置(1)の有効取付け面(7,7′,7″,7′″,7IV)を有する取付け輪郭(8,8′,8″,8′″,8IV)に、前記第1の基板(15)を制御可能に位置固定するための外側の環状部分(10)と、前記有効取付け面(7,7′,7″,7′″,7 IV )に対して引っ込められた凹部(2)を有する内側の環状部分(11)を用いて該第1の基板(15)を取付け、前記取付け装置は、前記第1の基板(15)の対応する位置固定部分を位置固定するための個別に制御可能な前記凹部(2)内に配置された複数の位置固定部材(16)を有しており、
    -前記第1の基板(15)を、前記第1の基板(15)を制御可能に変形するための変形手段により前記外側の環状部分(10)の内側で変形し、
    前記第1の基板(15)の変形後に前記第1の基板(15)を第2の基板に、接合手段によりボンディングし、
    前記第1の基板(15)と前記第2の基板(15′)の接触時に、前記第1の基板(15)の対応する前記位置固定部分の付加的な部分的変形を、個別に制御可能な前記位置固定部材(16)の切り換えによりもたらすことを特徴とする、第1の基板(15)を第2の基板にボンディングするための方法。
  19. 個別に制御可能な前記位置固定部材(16)は前記内側の環状部分(11)内にある、請求項18記載の方法。
  20. 前記ボンディングは、前記第1の基板(15)の変形により、該第1の基板(15)と第2の基板(15′)との接触面の中心Mを起点として、同心的に行われる、請求項18又は19記載の方法。
  21. 前記第1の基板(15)と前記第2の基板(15′)が互いに接触する前の前記第1の基板(15)及び/又は前記第2の基板(15′)の局所的な歪み及び/又は延伸が、外部の測定装置によって検出可能である、請求項18又は19記載の方法。
  22. 前記第1の基板(15)及び/又は前記第2の基板(15′)の前記局所的な歪み及び/又は前記延伸が、前記第1の基板(15)を付加的に部分的に変形させる個別に制御可能な前記位置固定部材(16)の切り換えにより相殺される、請求項21記載の方法。
  23. 個別に制御可能な前記位置固定部材(16)の切り換えにより生ぜしめられる前記第1の基板(15)の対応する前記位置固定部分の付加的な部分的変形は、剪断、圧縮、延伸または回転である、請求項18又は19記載の方法。
  24. 個別に制御可能な前記位置固定部材(16)は、帯電可能であるか、又は圧電素子として形成されている、請求項18又は19記載の方法。
  25. 個別に制御可能な前記位置固定部材(16)は、ハニカム状に形成されている、請求項18又は19記載の方法。
JP2022148832A 2011-08-12 2022-09-20 基板のボンディング装置及び方法 Active JP7345613B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EPPCT/EP2011/063968 2011-08-12
EP2011063968 2011-08-12
JP2021033637A JP7146002B2 (ja) 2011-08-12 2021-03-03 基板のボンディング装置及び方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021033637A Division JP7146002B2 (ja) 2011-08-12 2021-03-03 基板のボンディング装置及び方法

Publications (2)

Publication Number Publication Date
JP2022174267A JP2022174267A (ja) 2022-11-22
JP7345613B2 true JP7345613B2 (ja) 2023-09-15

Family

ID=44719857

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2014525328A Active JP5977826B2 (ja) 2011-08-12 2011-08-22 基板のボンディング装置及び方法
JP2016144567A Active JP6231625B2 (ja) 2011-08-12 2016-07-22 基板のボンディング装置及び方法
JP2017202648A Active JP6543316B2 (ja) 2011-08-12 2017-10-19 基板のボンディング装置及び方法
JP2019111074A Active JP6848012B2 (ja) 2011-08-12 2019-06-14 基板のボンディング装置及び方法
JP2021033637A Active JP7146002B2 (ja) 2011-08-12 2021-03-03 基板のボンディング装置及び方法
JP2022148832A Active JP7345613B2 (ja) 2011-08-12 2022-09-20 基板のボンディング装置及び方法

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2014525328A Active JP5977826B2 (ja) 2011-08-12 2011-08-22 基板のボンディング装置及び方法
JP2016144567A Active JP6231625B2 (ja) 2011-08-12 2016-07-22 基板のボンディング装置及び方法
JP2017202648A Active JP6543316B2 (ja) 2011-08-12 2017-10-19 基板のボンディング装置及び方法
JP2019111074A Active JP6848012B2 (ja) 2011-08-12 2019-06-14 基板のボンディング装置及び方法
JP2021033637A Active JP7146002B2 (ja) 2011-08-12 2021-03-03 基板のボンディング装置及び方法

Country Status (7)

Country Link
US (1) US9613840B2 (ja)
JP (6) JP5977826B2 (ja)
KR (5) KR102151902B1 (ja)
CN (1) CN106941084B (ja)
SG (1) SG2014009369A (ja)
TW (6) TWI602252B (ja)
WO (1) WO2013023708A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6333031B2 (ja) * 2014-04-09 2018-05-30 キヤノン株式会社 インプリント装置および物品の製造方法
KR102249004B1 (ko) * 2014-04-22 2021-05-07 에베 그룹 에. 탈너 게엠베하 나노구조를 엠보싱하기 위한 방법 및 장치
SG11201603148VA (en) * 2014-12-18 2016-07-28 Ev Group E Thallner Gmbh Method for bonding substrates
KR102311942B1 (ko) * 2014-12-23 2021-10-13 에베 그룹 에. 탈너 게엠베하 기판들을 예비고정하기 위한 방법 및 장치
KR20170137050A (ko) 2015-04-10 2017-12-12 에베 그룹 에. 탈너 게엠베하 2개의 기판을 결합하기 위한 기판 홀더 및 방법.
CN108028180B (zh) 2016-02-16 2022-01-28 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的方法
SG11201806511XA (en) 2016-03-22 2018-08-30 Ev Group E Thallner Gmbh Device and method for bonding substrates
CN110383446A (zh) 2017-03-16 2019-10-25 Ev 集团 E·索尔纳有限责任公司 用于接合至少三个衬底的方法
JP6935112B2 (ja) * 2018-07-19 2021-09-15 ボンドテック株式会社 基板接合装置
KR102478503B1 (ko) 2018-07-25 2022-12-19 가부시키가이샤 니콘 접합 방법 및 접합 장치
WO2020022372A1 (ja) * 2018-07-26 2020-01-30 日本碍子株式会社 仮固定基板、仮固定方法および電子部品の製造方法
TWI828760B (zh) * 2018-10-25 2024-01-11 日商尼康股份有限公司 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法
JP6818076B2 (ja) * 2019-04-17 2021-01-20 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を接合する装置および方法
JP6801061B2 (ja) * 2019-08-05 2020-12-16 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を仮固定するための方法と装置
JP6797267B2 (ja) * 2019-11-07 2020-12-09 東京エレクトロン株式会社 接合システムおよび接合方法
JP2023533653A (ja) 2020-06-29 2023-08-04 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板同士を接合するための方法および装置
EP4173027A1 (de) 2020-06-29 2023-05-03 EV Group E. Thallner GmbH Substrathalter und verfahren zum fixieren und bonden eines substrats
CN112038220B (zh) * 2020-08-31 2023-02-03 上海华力集成电路制造有限公司 晶圆键合工艺中改善晶圆边缘形变的方法
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
CN116982140A (zh) 2021-02-26 2023-10-31 邦德科技股份有限公司 接合方法、基板接合装置以及基板接合系统
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
WO2023078567A1 (de) 2021-11-08 2023-05-11 Ev Group E. Thallner Gmbh Vorrichtung und verfahren zum bonden von substraten

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302858A (ja) 2004-04-08 2005-10-27 Nikon Corp ウェハの接合装置
WO2010057068A2 (en) 2008-11-16 2010-05-20 Suss Microtec, Inc. Method and apparatus for wafer bonding with enhanced wafer mating

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US747941A (en) * 1902-04-19 1903-12-29 Cora Clegg Combined toy cradle and savings-bank.
JPH0831515B2 (ja) * 1988-06-21 1996-03-27 株式会社ニコン 基板の吸着装置
JPH0744135B2 (ja) * 1989-08-28 1995-05-15 株式会社東芝 半導体基板の接着方法及び接着装置
US5094536A (en) 1990-11-05 1992-03-10 Litel Instruments Deformable wafer chuck
JP3175232B2 (ja) * 1991-09-30 2001-06-11 ソニー株式会社 半導体ウェーハの接着方法
JP3321827B2 (ja) * 1992-05-15 2002-09-09 ソニー株式会社 はり合わせ基板形成用支持装置及びはり合わせ基板の形成方法
JP3321882B2 (ja) * 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
JPH0758191A (ja) * 1993-08-13 1995-03-03 Toshiba Corp ウェハステージ装置
JP3327698B2 (ja) * 1994-09-26 2002-09-24 キヤノン株式会社 接着装置
US5609720A (en) * 1995-09-29 1997-03-11 Lam Research Corporation Thermal control of semiconductor wafer during reactive ion etching
JPH09283392A (ja) * 1996-04-10 1997-10-31 Seiko Epson Corp 基板の重ね合わせ方法及び装置
JPH1015815A (ja) * 1996-07-01 1998-01-20 Canon Inc 基板矯正装置および方法
US6245152B1 (en) * 1996-07-05 2001-06-12 Super Silicon Crystal Research Institute Corp. Method and apparatus for producing epitaxial wafer
JPH1174164A (ja) * 1997-08-27 1999-03-16 Canon Inc 基板処理装置、基板支持装置及び基板処理方法並びに基板の製造方法
JPH11195567A (ja) * 1997-12-26 1999-07-21 Canon Inc 基板処理装置、基板支持装置及び基板処理方法並びに基板の製造方法
US6383890B2 (en) 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
JPH11195696A (ja) * 1997-12-26 1999-07-21 Canon Inc 基板支持台及び基板処理装置
TW484184B (en) * 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
US6320736B1 (en) * 1999-05-17 2001-11-20 Applied Materials, Inc. Chuck having pressurized zones of heat transfer gas
US6809802B1 (en) * 1999-08-19 2004-10-26 Canon Kabushiki Kaisha Substrate attracting and holding system for use in exposure apparatus
WO2004011953A1 (en) * 2000-03-15 2004-02-05 Tsk America, Inc. Spiral chuck
US6556281B1 (en) 2000-05-23 2003-04-29 Asml Us, Inc. Flexible piezoelectric chuck and method of using the same
US6470946B2 (en) * 2001-02-06 2002-10-29 Anadigics, Inc. Wafer demount gas distribution tool
TW200301538A (en) 2001-12-17 2003-07-01 Nikon Corp Substrate holding unit, exposure apparatus, and device manufacturing method
KR100469360B1 (ko) * 2002-02-22 2005-02-02 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 장비용 진공 합착 장치 및 구동 방법
KR100493384B1 (ko) * 2002-11-07 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시소자 제조 공정용 기판 합착 장치의 기판을로딩하기 위한 구조
US7641840B2 (en) * 2002-11-13 2010-01-05 Molecular Imprints, Inc. Method for expelling gas positioned between a substrate and a mold
EP1815500A2 (en) * 2004-10-09 2007-08-08 Applied Microengineering Limited Equipment for wafer bonding
US7798801B2 (en) * 2005-01-31 2010-09-21 Molecular Imprints, Inc. Chucking system for nano-manufacturing
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5281739B2 (ja) * 2006-07-18 2013-09-04 新光電気工業株式会社 陽極接合装置
US20080246367A1 (en) * 2006-12-29 2008-10-09 Adaptivenergy, Llc Tuned laminated piezoelectric elements and methods of tuning same
JP4899879B2 (ja) * 2007-01-17 2012-03-21 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US7682933B1 (en) * 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
US7846813B2 (en) * 2008-02-04 2010-12-07 Fairchild Semiconductor Corporation Method and apparatus for bonded substrates
JP5090393B2 (ja) 2009-03-19 2012-12-05 株式会社栃木屋 蝶番
US8851133B2 (en) 2009-03-31 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of holding a device
US8408262B2 (en) * 2009-10-08 2013-04-02 International Business Machines Corporation Adaptive chuck for planar bonding between substrates
EP2325121B1 (de) 2009-11-18 2013-06-05 EV Group E. Thallner GmbH Transportsystem zur Aufnahme und zum Transport von flexiblen Substraten
JP2012175043A (ja) * 2011-02-24 2012-09-10 Tokyo Electron Ltd 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
EP2704182B1 (en) * 2011-04-26 2018-01-03 Nikon Corporation Substrate bonding apparatus and substrate bonding method
US20130147129A1 (en) * 2011-12-08 2013-06-13 Nan Ya Technology Corporation Wafer supporting structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302858A (ja) 2004-04-08 2005-10-27 Nikon Corp ウェハの接合装置
WO2010057068A2 (en) 2008-11-16 2010-05-20 Suss Microtec, Inc. Method and apparatus for wafer bonding with enhanced wafer mating

Also Published As

Publication number Publication date
JP2016213491A (ja) 2016-12-15
JP2014529885A (ja) 2014-11-13
TW201937635A (zh) 2019-09-16
TW201308495A (zh) 2013-02-16
KR20140050644A (ko) 2014-04-29
JP2019186560A (ja) 2019-10-24
JP6848012B2 (ja) 2021-03-24
KR20200104431A (ko) 2020-09-03
JP5977826B2 (ja) 2016-08-24
TWI732215B (zh) 2021-07-01
WO2013023708A1 (de) 2013-02-21
US9613840B2 (en) 2017-04-04
JP2018041971A (ja) 2018-03-15
CN106941084A (zh) 2017-07-11
CN103718282A (zh) 2014-04-09
JP7146002B2 (ja) 2022-10-03
CN106941084B (zh) 2020-05-19
JP6543316B2 (ja) 2019-07-10
TW202218015A (zh) 2022-05-01
TWI820860B (zh) 2023-11-01
KR20190094255A (ko) 2019-08-12
TWI809495B (zh) 2023-07-21
SG2014009369A (en) 2014-09-26
KR102151902B1 (ko) 2020-09-03
JP6231625B2 (ja) 2017-11-15
KR20230106735A (ko) 2023-07-13
KR20220008392A (ko) 2022-01-20
TWI708307B (zh) 2020-10-21
KR102350216B1 (ko) 2022-01-11
TWI777200B (zh) 2022-09-11
US20140209230A1 (en) 2014-07-31
JP2021093547A (ja) 2021-06-17
KR102009053B1 (ko) 2019-10-21
TW202247328A (zh) 2022-12-01
TWI602252B (zh) 2017-10-11
TW201714240A (en) 2017-04-16
JP2022174267A (ja) 2022-11-22
TW202042332A (zh) 2020-11-16

Similar Documents

Publication Publication Date Title
JP7345613B2 (ja) 基板のボンディング装置及び方法
US11164842B2 (en) Bonding apparatus and bonding system
US9390956B2 (en) Method for the temporary connection of a product substrate to a carrier substrate
WO2019142708A1 (ja) 基板処理装置、および基板処理方法
JP4848697B2 (ja) 露光機のワークステージを用いた露光方法
KR20200104802A (ko) 기판 처리 장치, 기판 처리 방법 및 접합 방법
JP4826466B2 (ja) 露光機のワークステージを用いた露光方法
KR101403850B1 (ko) 대면적 기판 홀딩 장치
WO2024014307A1 (ja) スクライブテーブルおよびスクライブ装置
JP7001527B2 (ja) 接合装置および接合方法
KR20210034192A (ko) 기판 홀딩 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230905

R150 Certificate of patent or registration of utility model

Ref document number: 7345613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150