CN106941084A - 用于接合衬底的装置和方法 - Google Patents

用于接合衬底的装置和方法 Download PDF

Info

Publication number
CN106941084A
CN106941084A CN201610944779.1A CN201610944779A CN106941084A CN 106941084 A CN106941084 A CN 106941084A CN 201610944779 A CN201610944779 A CN 201610944779A CN 106941084 A CN106941084 A CN 106941084A
Authority
CN
China
Prior art keywords
substrate
assembling
section
deformation
fitting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610944779.1A
Other languages
English (en)
Other versions
CN106941084B (zh
Inventor
T.瓦根莱特纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EV Group E Thallner GmbH
Original Assignee
EV Group E Thallner GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EV Group E Thallner GmbH filed Critical EV Group E Thallner GmbH
Priority claimed from CN201180072828.2A external-priority patent/CN103718282B/zh
Publication of CN106941084A publication Critical patent/CN106941084A/zh
Application granted granted Critical
Publication of CN106941084B publication Critical patent/CN106941084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Abstract

本发明涉及一种装置，所述装置用于接合、尤其是临时接合第一衬底(15)与第二衬底，所述装置具有以下特征：‑ 装配装置，所述装配装置用于利用所述装配装置的有效装配面(7，7'，7"，7'"，7IV)来在装配轮廓(8，8'，8"，8"'，8IV)上装配所述第一衬底(15)，其具有用于可控制地固定所述第一衬底(15)的外环区段(10)，‑ 变形装置，所述变形装置用于可控制地使所述第一衬底(15)变形，其中，所述变形装置可操作地构造在所述外环区段内，以及‑ 用于接合所述第一衬底(15)与所述第二衬底()的接合装置。此外，本发明涉及一种用于接合、尤其是临时接合第一衬底(15)与第二衬底的方法，所述方法具有以下步骤、尤其是以下流程：‑ 利用所述装配装置(1)的有效装配面(7，7'，7"，7'"，7IV)来在装配轮廓(8，8'，8"，8"')上装配第一衬底(15)，其具有用于可控制地固定所述第一衬底(15)的外环区段(10)，‑ 通过用于可控制地使所述第一衬底(15)变形的变形装置使所述第一衬底(15)在所述外环区段内变形，‑ 通过接合装置来接合所述第一衬底(15)与所述第二衬底。

Description

用于接合衬底的装置和方法
技术领域
本发明涉及一种根据权利要求1所述的用于接合、尤其是临时接合、尤其是预接合第一衬底与第二衬底的装置，以及一种根据权利要求12所述的对应方法。
背景技术
在半导体工业中，装配装置和/或样本保持器(所谓的卡盘)被用作手工操作装置，以便支撑和固定扁平的半导体衬底、尤其是晶片。晶片在此平坦放置，由此被支撑、固定，因此可以输送到各种处理步骤和加工站。
在此，有时需要将晶片从一个装配装置传送到另一个装配装置，使得不仅可靠且均匀的支撑/固定起着重大的作用，而且晶片的尽可能小心且简单的剥离也起着重大的作用。
例如通过在晶片和装配装置之间施加真空、通过静电充电或通过另外的可控制的化学物理粘附特性来实现所述固定，其中，由于越来越薄、有时甚至双面抛光的晶片和必要时晶片在样本保持器上已有的自身粘附，晶片的剥离在技术上变得越来越困难。在其上实现所述固定的面也可以设有图案、褶痕或其他任意的表面形状，其进一步减小了接触面，以便获得尽可能小的装配面。
避免污染也是一个重要的方面。
这在用于接合两个衬底(晶片)的方法和装置中、尤其是在两个相对置的衬底的对准的接触面进行接触的关键步骤中起着重要作用，这是因为需求是向着越来越精确的校准精度或者小于2μm、尤其小于250nm、优选小于150nm、最优选小于50nm的偏移。在此类对准精度的情况下，必须考虑许多影响因素。但特别关键的是衬底的沉积/接触，因为在此可能会出现误差，其中，误差可能相加，因此不能遵守可重现的校准精度。这导致大量的废品。
发明内容
因此，本发明的任务是，提供用于接合两个衬底、主要用于预接合或临时接合的装置和方法，借助所述方法，能够在晶片的所有位置上实现尽可能好的校准精度，其中，也尽可能避免衬底的污染。
在进一步的过程中，“接合”、“临时接合”和“预接合”这些词应同义地使用。本领域技术人员清楚，本发明是优选而不是限制性地开发用于通过预接合、将两个晶片尽可能全面积地无扭曲且无应变地彼此连接。
对于用于在衬底之间产生暂时或可逆的接合的预接合，已经存在多种对于本领域技术人员来说已知的方法。在此，预接合强度低于永久接合强度，至多是其3分之一至2分之一、尤其是其5分之一、优选其15分之一、更优选其25分之一。提及以约100mJ/m2的未活化的纯的亲水性硅和以200-300mJ/m2的等离子活化的纯的亲水性的硅的预接合强度作为基准。在以分子浸润的衬底之间的预接合主要通过不同的晶片侧的分子之间的范德华(van-der-Waals)相互作用来实现。
根据本发明，为了接合，设置接合装置用于接合和/或预接合和/或临时接合。
所述任务利用权利要求1和12所述的特征来解决。本发明的有利的改进方案在从属权利要求中说明。至少两个在说明书、在权利要求书和/或附图中说明的特征的所有组合也落在本发明的范围内。在所说明的值域中，位于所提到边界内的值也应被认为作为边界值公开并且可以以任意的组合要求保护。
本发明所基于的思想是，使两个衬底尽可能协调以及同时准自动地接触，其方式是，在接触之前给衬底中的至少一个加载预拉伸、尤其是相对于所述衬底的接触面的中心M同心地径向向外部延伸的预拉伸并且然后仅仅影响所述接触的开始，而在接触所述衬底的区段、尤其是中心M之后释放衬底，并且自动地基于其预拉伸受控地与相对置的衬底接合。通过借助变形装置使所述第一衬底变形来实现所述预拉伸，其中，变形装置尤其基于其形状而作用于背离接合侧的侧，并且所述变形能够通过使用不同的(尤其是可更换的)变形装置而得到相应控制。所述控制也通过压力或变形装置用来作用于衬底的力来实现。在此有利的是，减小装配装置与半导体衬底的有效装配面，使得半导体衬底是仅部分地由装配装置支撑。通过这种方式，通过更小的接触面来产生晶片与样本保持器或者装配装置之间更小的粘附性。根据本发明，在半导体衬底(第一衬底)的圆周区域中、尤其是仅仅在半导体衬底(第一衬底)的圆周区域中施加固定，使得在同时在装配装置的装配轮廓与半导体衬底之间的有效装配面尽可能小的情况下提供有效固定。因此，同时能够实现半导体衬底的小心且安全的剥离，这是因为剥离晶片所需的分离力尽可能的小。
装配轮廓是装配装置的如下区域：半导体衬底置于所述区域上，从而在半导体衬底为圆形的情况下，外圆周相应地是圆形的、具有相似的尺寸。普遍的外部尺寸是直径为200mm、300mm或450nm。
同时，在装配轮廓的区域中能够装配晶片的在有效装配面之外突出的结构，从而使装配装置同时构造为CMOS兼容的。
所述剥离主要是可控的，尤其是通过减小装配面上的负压来可控的。“可控”意味着，在所述晶片与第二晶片接触之后所述晶片还保持固定在样本保持器上，并且仅仅通过有针对性地(受控制地)减小负压来引起所述衬底(晶片)从样品保持器(装配装置)、尤其是从内部到外部的分开。根据本发明的实施方式主要导致：能够通过很小的力来完成所述剥离。
衬底(晶片)在接合过程之前彼此对准，以便确保其表面上对应结构的叠合(精确对准，尤其是具有小于2μm、优选小于250nm、更优选小于150nm、最优选小于l00nm的精度的精确对准)。在根据本发明的接合方法中，晶片不是平坦地彼此上下叠置地放置，而是首先在中心M中彼此接触，其方式是，将两个晶片中的一个晶片轻轻地靠着第二晶片按压或者相应地朝相对置的晶片的方向变形。在已(在朝相对置的晶片的方向上)变形、弯曲的晶片分开之后，通过接合波的继续前进来实现沿着接合前部的连续和均匀的、与最小的力且因此与最小的、主要是水平的扭曲相关联的、尤其是至少主要为自动的焊接。
根据本发明一种有利的实施方式规定，装配轮廓和/或装配面和/或装配装置构造为旋转对称的、尤其是相对于装配装置的中央Z同心的。由此实现装配装置的均匀的保持和简单的制造。只要装配装置至少在装配面上构造为刚性的，就能够实现晶片的安全且精确对准的固定。
通过使中断装配面的至少一个负压通道设置在装配轮廓的外环区段中以及使装配轮廓在内环区段中至少主要相对于装配面后移的方式，提供对于本发明的实施有利的几何布置，利用所述几何布置一方面能够完美地执行变形，并且另一方面可以通过上述方式受控地并且利用小的耗费来实施该接触。
有利地，负压通道相对于装配装置的中央Z同心地、尤其是圆环形地、尤其是绕整个圆周延伸。由此确保均匀的固定。
在本发明的另一种有利的实施方式中规定，外环区段、尤其是圆环形的外环区段的环宽度bA比内环区段的环宽度bI要小。环宽度bA与bI的比例尤其是小于1比3，优选小于1比5，还更优选地小于1比7。环宽度bA相对于环宽度bI越小，半导体衬底就能够更容易地从装配装置剥离。
在此，特别有利的是，装配轮廓的投影面是有效装配面的至少两倍、尤其是至少三倍。
根据本发明的另一种有利的实施方式规定，装配轮廓在内环区段中具有至少一个支承面、尤其是相对于中央Z圆环形地、优选同心地布置的支承面用于支承半导体衬底、尤其是在无有效固定的情况下用于支承半导体衬底，其中，支承面属于装配面并且与所述装配面对齐。通过所述措施来实现在手工操作时装配装置的进一步平坦化，使得半导体衬底没有朝装配装置弯曲或一般而言不成拱形。
在根据本发明的另一种实施方式中规定，变形装置构造为引起在装配面的侧上、尤其是在装配面之外、优选仅仅在装配面外部作用于半导体衬底。令人惊奇地示出，通过在装配面的侧上(通常是半导体衬底的背侧)作用于半导体衬底，能够实现特别小心的剥离。此外，半导体衬底的其它面(通常更重要，因为这些面例如被处理过)的污染得以避免。
只要至少一个贯穿装配轮廓的压力元件设置为变形装置，压力就可以均匀地、尤其从中央Z出来均匀地被施加。在此，能够实现机械的解决方案，尤其是能够通过销钉、但也能够以流体、尤其是气体加载来实现机械的解决方案。为此，尤其设置贯穿装配体的开口、尤其是钻孔。
当变形装置如此构造，使得变形相对于第一衬底同心地进行时，基于尽可能小的扭曲特别有效地并且以高校准精度地实现接合。
根据另一种有利的实施方式规定，在内环区段中设置固定元件、尤其是可单独触发的固定元件，以便沿着第一衬底固定对应固定区段。由此，能够附加地影响第一衬底和/或第二衬底在x方向、y方向和/或z方向上的扭曲和/或应变。(主要沿着衬底的接触面、即在这些面中延伸的)扭曲和/或应变尤其在先前的方法步骤中优选以一个衬底/多个衬底的压力图和/或应变图被记录并且通过固定元件的线路在接触衬底时产生逐段附加的变形，所述变形如此构造，使得尤其是局部的扭曲/应变被均衡。因为通过这种扭曲/应变，对准精度、尤其是在低于250nm的对准精度的情况下越来越强地受影响。因此，基本上可以区分水平扭曲和竖直扭曲。竖直扭曲通过竖直方向上、即在z方向上的抽空过程产生。但所述扭曲必要时也引起水平扭曲，即x扭曲和y扭曲，所述水平扭曲在待实现的对准精度方面是真正的问题。
根据方法，这通过如下方式得以解决：使第一衬底和/或第二衬底的尤其通过上游的测量方法求取的扭曲和/或应变通过对第一衬底和/或第二衬底的影响、尤其是通过对第一衬底和/或第二衬底的区段的受控的扭曲和/或应变而减小，尤其是借助用于固定对应的固定区段的固定元件来减小。扭曲和/或应变的求取可以通过外部的测量设备来实现。然后，外部的测量设备相应地利用根据本发明的实施方式通过数据连接来连接。优选地，用于求取扭曲图和/或应变图的测量设备位于与根据本发明的实施方式相同的模块中。此外，应公开以下可能性：将相同的接口用于触发用于求取扭曲图和/或应变图的设备以及根据本发明的实施方式。
“接口”理解为任何类型的控制监视设备。优选地。在此涉及具有相应控制软件和相应图形用户界面的计算机。
根据装置公开的特征也应被认为根据方法来公开，反之亦然。
附图说明
本发明的其他的优点、特征和细节由下面对优选实施例的描述以及按照附图得出。附图示出：
图1a：根据本发明的装置的第一实施方式的装配轮廓的俯视图连同剖面线A-A，
图1b：根据图1a的剖面线A-A的视图，
图2a：根据本发明的装置的第二实施方式的装配轮廓的俯视图连同剖面线A-A，
图2b：根据图2a的剖面线B-B的视图，
图3a：根据本发明的装置的第三实施方式的装配轮廓的俯视图连同剖面线C-C，
图3b：根据图3a的剖面线C-C的视图，
图4a：根据本发明的装置的第四实施方式的装配轮廓的俯视图连同剖面线D-D，
图4b：根据图4a的剖面线D-D的视图，
图5a：根据图1a的第一实施方式的、剥离前不久的横截面图，
图5b：根据图5a的、在剥离半导体衬底时的横截面图，
图6：用于剥离半导体衬底的不同形状的销钉的示意图，
图7a：根据本发明的装置的第五实施方式的示意性俯视图，
图7b：根据图7a的实施方式的横截面图，
图8a：两个待焊接在一起的晶片在通过销钉进行接触之前的横截面图，
图8b：两个待焊接在一起的晶片在通过销钉来接触上面的晶片期间的横截面图，
图8c：两个待焊接在一起的晶片在通过销钉来对上面的晶片进行弹性弯曲期间的横截面图，
图8d：两个待焊接在一起的晶片在上面的晶片与下面的晶片之间进行第一次接触期间的横截面图，
图8e：两个待焊接在一起的晶片在上面的晶片与下面的晶片之间的连续接合波期间的横截面图，
图8f：两个待焊接在一起的晶片的横截面图，其中，已经将上面的晶片从样本保持器剥离，
图8g：两个待焊接在一起的晶片在接合状态下的横截面图。
在附图中，相同的部件和具有相同功能的部件利用相同的参考标记来表示。
具体实施方式
图1a示出一种装置的装配装置1(在半导体工业中也称作Chuck：卡盘)，其用于将第一半导体衬底15(晶片)装配在装配装置1的装配轮廓8上。装配轮廓8具有如下结构，所述结构在装配平面E中具有装配面7。仅仅装配面7与半导体衬底15(在装配装置1上装配半导体衬底15时)接触(有效装配面)。
所述装配装置1由装配体1k、尤其是单片的和/或金属的和/或刚性的装配体1k构成，这在根据图1b的横截面视图中能特别容易地看出。能够实现装配体的涂层，以避免划伤或金属离子聚集。就尺寸来说，至少装配装置1的装配轮廓8匹配待装配的半导体衬底15的尺寸，从而使装配轮廓8的外环半径RA基本上相应于待装配的半导体衬底15的半径。半导体衬底的直径优选相应于在工业中普遍的、2"、4"、6"、8"、12"或18"的标准化直径等等，但也可以与它们有偏差(如果这是必要的)。装配轮廓8和装配装置1的形状在俯视图中是圆环形的，相应于半导体衬底15的普遍的形状。为了更容易的手工操作，装配体1k的半径Rk可以比装配轮廓8的外环半径RA要大。在装配体1k的圆周处直至装配轮廓8可以设置有相对于装配平面E后移的凸肩9，以便使得装配装置1的手工操作变得容易(尤其是在装载半导体衬底15时)。装配体1k的圆周和装配轮廓8的圆周相对于装配装置1的中央Z或者装配轮廓8的中央Z是同心的。
装配轮廓8的外环区段10从装配轮廓8的圆周(即从外环半径RA)延伸直至内环半径RI。外环区段10设置用于借助负压来固定平面的半导体衬底15。该负压通过未示出的真空装置施加在两个彼此同心地延伸的负压通道3上。负压通道3在外环半径RA与内环半径RI之间、即完全在环区段10中延伸。负压通道3中断有效的装配面7，并且通过负压通道3处的负压使半导体衬底15固定在装配面7处、外环区段10的区域中(固定第一衬底15)。负压优选可以(通过用于控制所述装置的相应控制装置)受控制地调整，并且因此高效起作用的固定力优选可以(通过相应的用于控制所述设备的控制装置)受控制地调整。此外，样本保持器(装配装置1)优选能够如此制造，使得可封闭的密封装置密封样品保持器，并且保持负压而不从外部连续抽吸。由此，能够从每个机器移除样本保持器，其中，所述第一衬底15的固定至少保持在特定的时间段上。
在根据图1a和1b的本实施例中，装配面7相应于装配平面E中外环区段10的表面。在外环区段10内(因此在内环区段11中)装配轮廓8相对于装配面7后移，并且形成圆环形的凹部2，所述凹部的半径相应于内环半径RI。因此，凹部2与装配轮廓8的圆周同心或者与外环区段10同心。凹部2的底部2b以一间距与装配平面E平行地延伸，所述间距相应于凹部2的高度h。在有利的实施中，凹部2的高度h能够相应于所述负压通道3的深度(更简单的制造)。
为了在装配半导体衬底15时在凹部2中不形成负压，设置贯穿装配体lk的开口4。开口4可以设置为钻孔，尤其是相对于装配轮廓8的中央Z或者相对于装配轮廓8的外周同心的钻孔。
在根据图2a和2b的第二实施方式中，存在不仅仅由外环区段10组成的装配面7'。而是，装配轮廓8(或者装配体1K)具有圆环形的、相对于中央Z同心地布置的支承面12，所述支承面由直接设置在开口4处的凸出部分5形成。
在根据图3a和图3b的第三实施方式中，开口4'不再构造为圆形且相对于中央Z同心的，而是构造为槽状的，其中，开口4'从中央Z延伸到内环半径RI。一般而言，开口4'可以采取能够实现所描述功能的任意形状。开口4'相对于其余部件不是相对于中央Z旋转对称的。因此，与根据图2a和图2b的实施方式相比，也得出较大的支承面12'。
在根据图4a和4b的第四实施方式中，除凸出部分5以外，还设置有两个另外的凸出部分13、14，所述两个另外的凸出部分相对于第一凸出部分5同心地、尤其是彼此等距地分散布置在内环区段11中。因此，第四实施例中支承面12''再次比第二和第三实施例中更大，从而得出在该面中更均匀地分布的支承面12''。
在所有实施例中，都可以引导尤其是与开口4、4'的内轮廓对应的销钉6(见图5a和5b)穿过开口4、4'，以便通过以装配面7，7'，7''，7'''在内面15i上作用于半导体衬底15来将半导体衬底15与所述装配面剥离。所述销钉6优选无接触地引导至开口4、4'(的内轮廓)。可以优选通过所述装置的控制单元来对真空通道(Vakuumbahn)3连续抽空和注满(geflutet)。
根据本发明，替代销钉6可考虑以流体、尤其是气体给凹部2加载压力，这引起凹部2内加载面上均匀的/均质的压力分布。
第一衬底15的变形(弯曲)优选受控地被控制，并且优选在晶片15完全从样本保持器剥离之前可逆(图8a-g)。通过将第一衬底15固定在外环区段12中，变形的幅度受到限制，并且根据本发明仅仅进行轻微的变形、尤其是幅度小于高度h的变形。
根据本发明，在图5b所示的第一衬底15的变形用于接触第二衬底，所述第二衬底相对置地布置并且在接触第一衬底15之前与该衬底对准。所述接触分别通过第一衬底15在这些衬底的中心M中的同心变形来实现。
在作用于内面15i期间和在接触衬底之后，减小、尤其是受调节地减小负压通道3处的负压。通过借助第一衬底15的变形引入的预拉伸和/或作用的重力，第一衬底15从第一衬底15的中心M出发径向向外直至第一衬底15的圆周、与第二衬底接触并且至少临时接合，其中，接合波准同心地从第一衬底15的中心M前行直至其圆周。
销钉6、6'、6"、6"'的根据本发明的形状示例在图6中示出。根据本发明，销钉6、6'、6"、6"'不仅能够与开口4、4'的形状匹配或者匹配到开口4、4'的轮廓中，而且例如在横截面中构造为T形(销钉6')，以便以更大的面作用于半导体衬底15并且因此能够更小心地处理。因此，在凹部2中越过开口4的内轮廓延伸的压板可以设置为销钉6'的头。此外，根据一种有利的实施，销钉6、6'、6"、6"'是装有弹簧的。
根据本发明，外环区段10的环宽度bA比内环半径RI要小，尤其是比内环区段11的环宽度bI要小(见图1a、1b)。
可以与先前的实施方式组合的另一种实施方式在图7a、7b中示出。在凹部2的区域中设置固定元件16，尤其是蜂窝形状的固定元件16，利用所述固定元件可以将第一衬底15的对应固定区段局部地固定在装配装置处，更确切地说，与第一衬底15变形时作用于内面15I的作用方向相反。对固定元件16的触发通过控制装置来进行。因此可以有针对性地朝第二衬底的方向影响第一衬底15的变形。因此，根据待接合的第一衬底15的应变图/压力图，根据本发明能够实现第一衬底15的压力/应变的有针对性的减小，从而没有通过这些衬底或至少第一衬底15的现有压力/应变而减小这些衬底彼此的(或者这些衬底上可能的结构/元件的)给定的对准精度。通过有针对性地触发各个固定元件16，能够实现第一衬底15的对应固定区段的变形(剪切、压缩、拉伸、旋转)。这在待实现的对准精度小于250nm、尤其小于150nm、优选小于100nm的情况下越来越重要，这是因为这些衬底的扭曲/应变可能导致高达100nm的局部对准误差。
固定元件16尤其可以静电地充电或构造为压电元件。
在所述实施方式中，产生更大的有效装配面7IV以及相对于先前描述的实施方式更大的装配轮廓8IV，从而提供对第一衬底15的更好支撑。
参考标记列表
1 装配装置
lk 装配体
2 凹部
2b 底部
3 负压通道
4、4' 开口
5、5' 凸出部分
6 销钉
7、7'、7"、7"'、7IV 装配面
8、8'、8"、8'"、8IV 装配轮廓
9 凸肩
10外环区段
11内环区段
12、12'、12" 支承面
13 凸出部分
14 凸出部分
15 第一衬底(半导体衬底)
15i 内面
16 固定元件
bA 环宽度
bI 环宽度
Rk 半径
RA 外环半径
RI 内环半径
Z 中央
E 装配平面
M 中心。

Claims (17)

1.一种用于接合、尤其是临时接合第一衬底(15)与第二衬底的装置，所述装置具有以下特征：
- 装配装置，所述装配装置用于利用所述装配装置的有效装配面(7，7'，7"，7'"，7IV)来在装配轮廓(8，8'，8"，8"'，8IV)上装配所述第一衬底(15)，所述装配轮廓具有内环区段(11)和用于可控制地固定所述第一衬底(15)的外环区段(10)，其中所述装配装置具有尤其是可单独触发的固定元件（16）用于沿着所述第一衬底(15)固定对应固定区段，
- 变形装置，所述变形装置用于可控制地使所述第一衬底(15)变形，所述变形装置构造为作用于所述外环区段内，以及
- 用于接合所述第一衬底(15)与所述第二衬底(15')的接合装置。
2.根据权利要求1所述的装置，其中所述固定装置在内环区段中。
3.根据以上权利要求中任一项所述的装置，其中，所述装配轮廓(8，8'，8"，8"'，8IV)和/或所述装配面(7，7'，7"，7'"，7IV)和/或所述装配装置构造为旋转对称的、尤其是构造为相对于所述装配装置的中央Z同心的。
4.根据以上权利要求中任一项所述的装置，其中，中断所述装配面(7，7'，7"，7"'，7IV)的至少一个负压通道(3)设置在所述装配轮廓(8，8'，8"，8"'，8IV)的外环区段(10)中，其中所述装配轮廓(8，8'，8"，8"'，8IV)在内环区段(11)中至少主要相对于所述装配面(7，7'，7"，7"'，7IV)后移。
5.根据以上权利要求中任一项所述的装置，其中，所述负压通道(3)相对于所述装配装置的中央Z同心地、尤其是圆环形地、尤其是绕整个圆周延伸。
6.根据权利要求4或5所述的装置，其中，所述外环区段(10)的、尤其是所述圆环形的外环区段(10)的环宽度bA比所述内环区段(11)的环宽度bI要小。
7.根据以上权利要求中任一项所述的装置，其中，所述装配轮廓(8， 8'，8"，8"')的投影面是所述有效装配面(7，7'，7"，7"'，7IV)的至少两倍、尤其是至少三倍。
8.根据以上权利要求中任一项所述的装置，其中，所述装配轮廓(8，8'，8"，8'"，8IV)在所述内环区段(11)中具有至少一个支承面(12，12'，12")、尤其是圆环形的、优选相对于中央Z同心地布置的支承面(12，12'，12")用于支承所述半导体衬底(15)、尤其是在无有效固定的情况下用于支承所述半导体衬底(15)，其中，所述支承面(12，12'，12")属于所述装配面(7，7'，7"，7"'，7IV)并且在所述装配平面E中与所述装配面(7，7'，7"，7"'，7IV)对齐。
9.根据以上权利要求中任一项所述的装置，其中，所述变形装置构造为引起在所述装配面(7，7'，7"，7'"，7IV)的侧上、尤其是在所述装配面(7，7'，7"，7'"，7IV)之外、优选仅仅在所述装配面(7，7'，7"，7'"，7IV)之外作用于所述半导体衬底(15)。
10.根据以上权利要求中任一项所述的装置，其中，至少一个贯穿所述装配轮廓(8，8'，8"，8"'，8IV)的压力元件(6，6'，6"，6"')设置为变形装置。
11.根据以上权利要求中任一项所述的装置，其中，所述变形装置如此构造，使得所述变形相对于所述第一衬底(15)同心地进行。
12.根据以上权利要求中任一项所述的装置，其中，局部的扭曲/应变通过切换固定元件通过区段的变形被均衡。
13.根据以上权利要求中任一项所述的装置，其中，扭曲/应变能够通过外部的测量设备来确定。
14.一种用于接合、尤其是临时接合第一衬底(15)与第二衬底的方法，所述方法具有以下步骤、尤其是以下流程：
- 利用所述装配装置(1)的有效装配面(7，7'，7"，7'"，7IV)来在装配轮廓(8，8'，8"，8"'，8IV)上装配所述第一衬底(15)，所述装配轮廓具有内环区段（11）和用于可控制地固定所述第一衬底(15)的外环区段(10)，其中所述装配装置具有尤其是可单独触发的固定元件（16）用于沿着所述第一衬底(15)固定对应固定区段，
- 通过用于可控制地使所述第一衬底(15)变形的变形装置使所述第一衬底(15)在所述外环区段内变形，
- 通过接合装置来接合所述第一衬底(15)与所述第二衬底。
15.根据权利要求14所述的方法，其中，所述固定装置在内环区段中。
16.根据权利要求14或15所述的方法，其中，所述接合通过所述第一衬底(15)的变形基本上从所述第一衬底和所述第二衬底(15)的接触面的中心M出发同心地进行。
17.根据权利要求14至16中任一项所述的方法，其中，所述第一衬底和/或所述第二衬底的扭曲和/或应变、尤其是通过上游的测量方法求取的扭曲和/或应变通过影响所述第一衬底和/或所述第二衬底、尤其是通过所述第一衬底和/或所述第二衬底的区段的受控制的扭曲和/或应变而减小，尤其是借助用于固定对应固定区段的固定元件(16)来减小。
CN201610944779.1A 2011-08-12 2011-08-22 用于接合衬底的装置和方法 Active CN106941084B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP2011063968 2011-08-12
EPPCT/EP2011/063968 2011-08-12
CN201180072828.2A CN103718282B (zh) 2011-08-12 2011-08-22 用于接合衬底的装置和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180072828.2A Division CN103718282B (zh) 2011-08-12 2011-08-22 用于接合衬底的装置和方法

Publications (2)

Publication Number Publication Date
CN106941084A true CN106941084A (zh) 2017-07-11
CN106941084B CN106941084B (zh) 2020-05-19

Family

ID=44719857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610944779.1A Active CN106941084B (zh) 2011-08-12 2011-08-22 用于接合衬底的装置和方法

Country Status (7)

Country Link
US (1) US9613840B2 (zh)
JP (6) JP5977826B2 (zh)
KR (5) KR20220008392A (zh)
CN (1) CN106941084B (zh)
SG (1) SG2014009369A (zh)
TW (6) TWI732215B (zh)
WO (1) WO2013023708A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038220A (zh) * 2020-08-31 2020-12-04 上海华力集成电路制造有限公司 晶圆键合工艺中改善晶圆边缘形变的方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6333031B2 (ja) * 2014-04-09 2018-05-30 キヤノン株式会社 インプリント装置および物品の製造方法
SG11201608362TA (en) * 2014-04-22 2016-11-29 Ev Group E Thallner Gmbh Method and device for embossing of a nanostructure
SG11201603148VA (en) 2014-12-18 2016-07-28 Ev Group E Thallner Gmbh Method for bonding substrates
JP6570636B2 (ja) * 2014-12-23 2019-09-04 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を仮固定するための方法と装置
EP3281220A1 (de) 2015-04-10 2018-02-14 Ev Group E. Thallner GmbH Substrathalter und verfahren zum bonden zweier substrate
KR102263285B1 (ko) 2016-02-16 2021-06-10 에베 그룹 에. 탈너 게엠베하 기판 결합 방법
SG11201806511XA (en) 2016-03-22 2018-08-30 Ev Group E Thallner Gmbh Device and method for bonding substrates
KR102396022B1 (ko) 2017-03-16 2022-05-09 에베 그룹 에. 탈너 게엠베하 적어도 세 개의 기판들을 결합하기 위한 방법
WO2020017314A1 (ja) 2018-07-19 2020-01-23 ボンドテック株式会社 基板接合装置
KR102478503B1 (ko) 2018-07-25 2022-12-19 가부시키가이샤 니콘 접합 방법 및 접합 장치
WO2020022372A1 (ja) * 2018-07-26 2020-01-30 日本碍子株式会社 仮固定基板、仮固定方法および電子部品の製造方法
TWI828760B (zh) * 2018-10-25 2024-01-11 日商尼康股份有限公司 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法
JP6818076B2 (ja) * 2019-04-17 2021-01-20 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を接合する装置および方法
JP6801061B2 (ja) * 2019-08-05 2020-12-16 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を仮固定するための方法と装置
JP6797267B2 (ja) * 2019-11-07 2020-12-09 東京エレクトロン株式会社 接合システムおよび接合方法
WO2022002346A1 (de) 2020-06-29 2022-01-06 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum bonden von substraten
EP4173027A1 (de) 2020-06-29 2023-05-03 EV Group E. Thallner GmbH Substrathalter und verfahren zum fixieren und bonden eines substrats
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
EP4299230A1 (en) 2021-02-26 2024-01-03 Bondtech Co., Ltd. Bonding method, substrate bonding device, and substrate bonding system
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
WO2023078567A1 (de) 2021-11-08 2023-05-11 Ev Group E. Thallner Gmbh Vorrichtung und verfahren zum bonden von substraten

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590393A (ja) * 1991-09-30 1993-04-09 Sony Corp 半導体ウエーハの接着装置
JPH1015815A (ja) * 1996-07-01 1998-01-20 Canon Inc 基板矯正装置および方法
CN1221968A (zh) * 1997-12-26 1999-07-07 佳能株式会社 基片的加工设备、支撑设备、加工及制造方法
CN101853801A (zh) * 2009-03-31 2010-10-06 台湾积体电路制造股份有限公司 用于固定器件的方法和装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US747941A (en) * 1902-04-19 1903-12-29 Cora Clegg Combined toy cradle and savings-bank.
JPH0831515B2 (ja) * 1988-06-21 1996-03-27 株式会社ニコン 基板の吸着装置
JPH0744135B2 (ja) * 1989-08-28 1995-05-15 株式会社東芝 半導体基板の接着方法及び接着装置
US5094536A (en) * 1990-11-05 1992-03-10 Litel Instruments Deformable wafer chuck
JP3321827B2 (ja) * 1992-05-15 2002-09-09 ソニー株式会社 はり合わせ基板形成用支持装置及びはり合わせ基板の形成方法
JP3321882B2 (ja) * 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
JPH0758191A (ja) 1993-08-13 1995-03-03 Toshiba Corp ウェハステージ装置
JP3327698B2 (ja) * 1994-09-26 2002-09-24 キヤノン株式会社 接着装置
US5609720A (en) * 1995-09-29 1997-03-11 Lam Research Corporation Thermal control of semiconductor wafer during reactive ion etching
JPH09283392A (ja) * 1996-04-10 1997-10-31 Seiko Epson Corp 基板の重ね合わせ方法及び装置
US6245152B1 (en) * 1996-07-05 2001-06-12 Super Silicon Crystal Research Institute Corp. Method and apparatus for producing epitaxial wafer
JPH1174164A (ja) * 1997-08-27 1999-03-16 Canon Inc 基板処理装置、基板支持装置及び基板処理方法並びに基板の製造方法
JPH11195567A (ja) 1997-12-26 1999-07-21 Canon Inc 基板処理装置、基板支持装置及び基板処理方法並びに基板の製造方法
JPH11195696A (ja) * 1997-12-26 1999-07-21 Canon Inc 基板支持台及び基板処理装置
TW484184B (en) * 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
US6320736B1 (en) * 1999-05-17 2001-11-20 Applied Materials, Inc. Chuck having pressurized zones of heat transfer gas
US6809802B1 (en) * 1999-08-19 2004-10-26 Canon Kabushiki Kaisha Substrate attracting and holding system for use in exposure apparatus
WO2004011953A1 (en) * 2000-03-15 2004-02-05 Tsk America, Inc. Spiral chuck
US6556281B1 (en) 2000-05-23 2003-04-29 Asml Us, Inc. Flexible piezoelectric chuck and method of using the same
US6470946B2 (en) * 2001-02-06 2002-10-29 Anadigics, Inc. Wafer demount gas distribution tool
WO2003052804A1 (fr) 2001-12-17 2003-06-26 Nikon Corporation Appareil porte-substrat, appareil d'exposition et procede de production d'un dispositif
KR100469360B1 (ko) * 2002-02-22 2005-02-02 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 장비용 진공 합착 장치 및 구동 방법
KR100493384B1 (ko) * 2002-11-07 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시소자 제조 공정용 기판 합착 장치의 기판을로딩하기 위한 구조
US7641840B2 (en) * 2002-11-13 2010-01-05 Molecular Imprints, Inc. Method for expelling gas positioned between a substrate and a mold
JP4821091B2 (ja) * 2004-04-08 2011-11-24 株式会社ニコン ウェハの接合装置
WO2006038030A2 (en) * 2004-10-09 2006-04-13 Applied Microengineering Limited Equipment for wafer bonding
US7798801B2 (en) * 2005-01-31 2010-09-21 Molecular Imprints, Inc. Chucking system for nano-manufacturing
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5281739B2 (ja) * 2006-07-18 2013-09-04 新光電気工業株式会社 陽極接合装置
US20080246367A1 (en) * 2006-12-29 2008-10-09 Adaptivenergy, Llc Tuned laminated piezoelectric elements and methods of tuning same
JP4899879B2 (ja) * 2007-01-17 2012-03-21 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US7682933B1 (en) * 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
US7846813B2 (en) * 2008-02-04 2010-12-07 Fairchild Semiconductor Corporation Method and apparatus for bonded substrates
US8147630B2 (en) 2008-11-16 2012-04-03 Suss Microtec Lithography, Gmbh Method and apparatus for wafer bonding with enhanced wafer mating
JP5090393B2 (ja) 2009-03-19 2012-12-05 株式会社栃木屋 蝶番
US8408262B2 (en) * 2009-10-08 2013-04-02 International Business Machines Corporation Adaptive chuck for planar bonding between substrates
EP2325121B1 (de) 2009-11-18 2013-06-05 EV Group E. Thallner GmbH Transportsystem zur Aufnahme und zum Transport von flexiblen Substraten
JP2012175043A (ja) * 2011-02-24 2012-09-10 Tokyo Electron Ltd 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP5979135B2 (ja) * 2011-04-26 2016-08-24 株式会社ニコン 基板貼り合わせ装置、基板保持装置、基板貼り合わせ方法、基盤保持方法、積層半導体装置および重ね合わせ基板
US20130147129A1 (en) * 2011-12-08 2013-06-13 Nan Ya Technology Corporation Wafer supporting structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590393A (ja) * 1991-09-30 1993-04-09 Sony Corp 半導体ウエーハの接着装置
JPH1015815A (ja) * 1996-07-01 1998-01-20 Canon Inc 基板矯正装置および方法
CN1221968A (zh) * 1997-12-26 1999-07-07 佳能株式会社 基片的加工设备、支撑设备、加工及制造方法
CN101853801A (zh) * 2009-03-31 2010-10-06 台湾积体电路制造股份有限公司 用于固定器件的方法和装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038220A (zh) * 2020-08-31 2020-12-04 上海华力集成电路制造有限公司 晶圆键合工艺中改善晶圆边缘形变的方法

Also Published As

Publication number Publication date
KR20190094255A (ko) 2019-08-12
JP2018041971A (ja) 2018-03-15
JP2016213491A (ja) 2016-12-15
JP2022174267A (ja) 2022-11-22
TW201937635A (zh) 2019-09-16
KR20230106735A (ko) 2023-07-13
SG2014009369A (en) 2014-09-26
TWI809495B (zh) 2023-07-21
TW202218015A (zh) 2022-05-01
TW201308495A (zh) 2013-02-16
JP2021093547A (ja) 2021-06-17
KR102350216B1 (ko) 2022-01-11
KR20220008392A (ko) 2022-01-20
JP6231625B2 (ja) 2017-11-15
TWI820860B (zh) 2023-11-01
CN103718282A (zh) 2014-04-09
US20140209230A1 (en) 2014-07-31
TW202042332A (zh) 2020-11-16
TW201714240A (en) 2017-04-16
JP6543316B2 (ja) 2019-07-10
TW202247328A (zh) 2022-12-01
KR20140050644A (ko) 2014-04-29
CN106941084B (zh) 2020-05-19
JP2019186560A (ja) 2019-10-24
JP6848012B2 (ja) 2021-03-24
JP5977826B2 (ja) 2016-08-24
JP7146002B2 (ja) 2022-10-03
WO2013023708A1 (de) 2013-02-21
TWI602252B (zh) 2017-10-11
KR102151902B1 (ko) 2020-09-03
KR20200104431A (ko) 2020-09-03
US9613840B2 (en) 2017-04-04
TWI708307B (zh) 2020-10-21
JP7345613B2 (ja) 2023-09-15
TWI732215B (zh) 2021-07-01
JP2014529885A (ja) 2014-11-13
TWI777200B (zh) 2022-09-11
KR102009053B1 (ko) 2019-10-21

Similar Documents

Publication Publication Date Title
CN106941084A (zh) 用于接合衬底的装置和方法
WO2006038030A3 (en) Equipment for wafer bonding
KR101656376B1 (ko) 얇은 웨이퍼 캐리어
US7659182B2 (en) Method of wafer-to-wafer bonding
JP2012160628A (ja) 基板の接合方法及び基板接合装置
JP4125776B1 (ja) 粘着チャック装置
TWI317353B (zh)
CN109585354A (zh) 具有多区域控制的静电卡盘
CN103811396A (zh) 圆片封装工艺用治具
TW201241955A (en) Apparatus and a method for direct wafer bonding
JP2007036074A (ja) 半導体装置の製造方法
US20150140801A1 (en) Patterned photoresist to attach a carrier wafer to a silicon device wafer
CN103718282B (zh) 用于接合衬底的装置和方法
Kuran et al. Integration of laser die transfer and magnetic self-assembly for ultra-thin chip placement
WO2014102913A1 (ja) アクチュエータ及び粘着チャック装置
JP5510070B2 (ja) 半導体装置の製造方法
JP2010153645A (ja) 積層半導体装置の製造方法
KR101403850B1 (ko) 대면적 기판 홀딩 장치
CN103985649B (zh) 晶圆级封装方法及晶圆
JP6044570B2 (ja) 基板保持部材および接合装置
JP2000150460A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant