JP7288043B2 - プリント基板に表面実装するための抵抗部品、および少なくとも1つの抵抗部品が配置されたプリント基板 - Google Patents

プリント基板に表面実装するための抵抗部品、および少なくとも1つの抵抗部品が配置されたプリント基板 Download PDF

Info

Publication number
JP7288043B2
JP7288043B2 JP2021510451A JP2021510451A JP7288043B2 JP 7288043 B2 JP7288043 B2 JP 7288043B2 JP 2021510451 A JP2021510451 A JP 2021510451A JP 2021510451 A JP2021510451 A JP 2021510451A JP 7288043 B2 JP7288043 B2 JP 7288043B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
insulating layer
terminal
region
resistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021510451A
Other languages
English (en)
Other versions
JP2021535607A (ja
Inventor
ウアフェルス シュテファン
アスムス ティム
ディートマン シュテファン
ヴィーナント カールハインツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yageo Nexensos GmbH
Original Assignee
Heraeus Nexensos GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Nexensos GmbH filed Critical Heraeus Nexensos GmbH
Publication of JP2021535607A publication Critical patent/JP2021535607A/ja
Application granted granted Critical
Publication of JP7288043B2 publication Critical patent/JP7288043B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3415Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C3/00Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
    • H01C3/10Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration
    • H01C3/12Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration lying in one plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)

Description

説明
本発明は、プリント基板に表面実装するための抵抗部品に関する。さらに本発明は、少なくとも1つの抵抗部品が配置されたプリント基板に関する。
パワー半導体モジュールでは、抵抗部品などの電子部品が表面実装によりプリント基板に配置される。このために、ワイヤ端子を持たない抵抗部品は、はんだ付け可能な接触面を用いてプリント基板に直接はんだ付けされることが多い。
また、パワーエレクトロニクス用の温度センサや抵抗器などの焼結可能な抵抗部品は、表面実装によりプリント基板に配置することもできる。このために、通常は、焼結のための所定の、通常はメタライズされた平坦な下面を有する円筒状の素子が、焼結層、例えば銀を含む焼結ペーストによってプリント基板の表面に導電接続される。接触は、メタライズされた下面と、この下面と向かい合う抵抗部品の上面に配置された少なくとも1つのコンタクトパッドとによって行うことができる。より高い電気的負荷を実現するためには、抵抗部品の上面に配置され、メタライズされた下面に関して電気的に絶縁された状態で保持された2つのコンタクトパッドによって接触を行うこともできる。コンタクトパッドの上面の接触は、通常は、ワイヤボンディング、はんだ付けまたは焼結によって行われる。独国特許出願公開第102010050315号明細書には例えば、電気素子の上面で接触させるためのコンタクトパッドと、例えばプリント基板上に延在する導体路などの電位保持面で焼結するための、向かい合う電気的に絶縁されたメタライゼーションとを有する電気素子が記載されている。
しかしながら、抵抗部品の寸法が小さいため、従来技術から知られている表面実装用抵抗部品の接触面は、スペースが非常に限られた構成となっていることが多い。そのため、コンタクトパッドの信頼性の高い電気的接触を実現することは困難である。
したがって、本発明の課題は、プリント基板に表面実装するための改良された抵抗部品を提供することである。
この課題は、本発明によれば、請求項1の主題による抵抗部品により解決される。
これに関して、本発明によるプリント基板に表面実装するための抵抗部品は、
第1の面と、向かい合う第2の面とを備えたセラミック基板であって、第2の面上に、焼結可能なメタライゼーションが少なくとも部分的に配置されているセラミック基板と、
金属層を備えた抵抗素子であって、金属層は、少なくとも部分的にセラミック基板の第1の面上に配置されており、かつ金属層は、第1の端子および第2の端子を備えている、抵抗素子と、
少なくとも部分的に抵抗素子およびセラミック基板上に配置された絶縁層であって、第1の端子上の第1の領域および第2の端子上の第2の領域は、絶縁層によって覆われていないままである、絶縁層と、
第1の領域を介して第1の端子と電気的に接触する第1のコンタクトパッドと、
第2の領域を介して第2の端子と電気的に接触する第2のコンタクトパッドと
を備えており、第1のコンタクトパッドは、絶縁層の第1の表面領域を少なくとも部分的に覆い、第2のコンタクトパッドは、絶縁層の第2の表面領域を少なくとも部分的に覆い、第1のコンタクトパッドと第2のコンタクトパッドとは、絶縁層上に互いに空間的に離隔して配置されている。
セラミック基板は、例えば、Al、AlSiC、AlN、BC、BN、PBN、MgO、SiC、SiSiC、SSiC、Si、YSZ、またはPZTの群からの1つ以上の材料を含むことができ、セラミック基板上に複数の抵抗部品を設置するために面状に提供されてよい。抵抗部品を設置した後、セラミック基板をパターニングして、個々の抵抗部品を得ることができる。このセラミック基板の電気絶縁性により、セラミック基板の第1の面上にコンタクトパッドを配置することができ、これは、セラミック基板のメタライズされた第2の面と電気的に絶縁された状態で保持される。
焼結可能なメタライゼーションは、例えば、NiAu、NiPdAu、AgPd、AuPd、Au、AgまたはCuの群からの1つ以上の材料を有しており、セラミック基板の第2の面上に部分的に配置されていてもよいし、全面的に配置されていてもよい。
本発明による抵抗素子は、第1の端子および第2の端子を備えた金属層を含むか、またはそうした金属層を用いて製造される。金属層は、少なくとも部分的にセラミック基板の第1の面上に配置されている。金属層は、導体路であって、その端部間が平面状、蛇行状または螺旋状に延在しており、かつ所定の温度で所定の抵抗値および温度係数を有する導体路として構成されていてよい。
絶縁層とは、金属層の領域上、および金属層によって覆われていないセラミック基板の第1の面の領域上に配置された電気絶縁層、例えばガラスセラミックであると理解されてよい。第1の端子上の第1の領域および第2の端子上の第2の領域は、絶縁層によって覆われていないままである。例えば、絶縁層は、第1の端子の上方の第1の領域および第2の端子の上方の第2の領域を除いて、セラミック基板の第1の面を完全に覆っていてよい。覆われていない第1の領域および第2の領域は、それぞれの端子の電気的接触を可能にする開口部として構成されていてよく、この電気的接触は、例えば、絶縁層の開口部を通って延在し、かつセラミック基板の第1の面とは反対側の絶縁層の面上での端子の接触を可能にする導電体の一部を介して可能となる。端子の電気的接触は、直接、コンタクトパッドの材料により製造することもできる。「開口部」という用語は、凹部、または絶縁層の下にあるセラミック基板の第1の面の、絶縁層によって覆われていない領域と理解されてもよい。
コンタクトパッドは、それぞれ絶縁層の表面領域を覆っている。「コンタクトパッド」とは、絶縁層の表面上に実質的に平面的に配置され、かつ金属層の端子に間接的または直接的に接続された導電性材料の薄い層であると理解されてよい。
「絶縁層上に空間的に離隔して配置されている」とは、第1のコンタクトパッドおよび第2のコンタクトパッドが互いに接触しないように絶縁層上に配置されることと理解されてよい。
本発明により、その構成ゆえ、少なくとも部分的に絶縁層上に、例えばボールボンディングやウェッジボンディングにより太い線材と接触するための十分に大きな表面積を提供するコンタクトパッドを用いることで、プリント基板に表面実装するための抵抗部品を初めて提供することが可能となった。
一例では、第1の表面領域および第2の表面領域は、合計で、セラミック基板の第1の面上の絶縁層の総表面積の少なくとも70%を占める。
有利には、本発明による抵抗部品においては、絶縁層のほぼ全表面領域が利用可能であり、これもセラミック基板の第2の面上に延在していてよい。このように、コンタクトパッドの表面積を、従来技術で知られている抵抗部品と比較して著しく増大させることができる。
一例では、第1および第2の表面領域は、抵抗素子が配置されたセラミック基板の第1の面に対して平行に延在する絶縁層の表面を少なくとも部分的に覆っている。
有利には、コンタクトパッドは、基板およびプリント基板の第1の面に対して平行に配置されている。この配置により、公知のボンディング技術を用いて良好な接触性を得ることができる。
別の例では、第1および第2の表面領域は、抵抗素子が配置されたセラミック基板の第1の面に対して垂直に延在する絶縁層の表面を少なくとも部分的に覆っている。
セラミック基板の第1の面に対して垂直な配置は、セラミック基板の第1の面に対して平行な配置に代わるものであってもよいし、追加的なものであってもよい。
有利には、表面領域の平行の配置と横方向の配置とを組み合わせることにより、コンタクトパッドの表面積をさらに増加させることができる。
一例では、第1および/または第2の領域は、絶縁層の材料中に開口部の形態で、絶縁層によって覆われていない状態で形成されている。
有利には、絶縁層の材料は、開口部を取り囲んでおり、この材料の上にまたコンタクトパッドが配置されていてよい。一例では、コンタクトパッドの材料は開口部を通って延在し、それによって抵抗素子の端子と電気的に接触する。
代替例では、第1の領域および第2の領域は、セラミック基板の向かい合う2つの端部において絶縁層によって覆われていない状態で配置されており、2つの端子は、セラミック基板の向かい合う端部のうちの一方にそれぞれ配置されている。
本例では、絶縁層は、セラミック基板上の中央領域に配置されており、抵抗素子の端子までしか延在していない。本例では、開口部は絶縁層の面上に配置されている。
別の例では、抵抗素子が配置されたセラミック基板の第1の面を絶縁層が完全に覆っており、絶縁層によって覆われていない第1および/または第2の領域は、少なくとも部分的に、セラミック基板上にセラミック基板の第1の面に対して垂直に配置されており、第1および/または第2の端子は、それぞれセラミック基板の向かい合う2つの端部のうちの一方にセラミック基板の第1の面に対して垂直に配置されている。
別の例では、セラミック基板は、10mmの最大長さ、5mmの最大幅、および3mmの最大高さを有する。
さらに別の例では、絶縁層は、ガラスまたはガラスセラミック材料を含む。
有利には、ガラスセラミックにより、非常に良好な絶縁特性を有する絶縁層を提供することができ、この絶縁層は、良好な絶縁特性ゆえ非常に薄い構成とすることができる。
別の例では、第1および第2の表面領域は、アルミニウム太線、特に直径25μm以上のアルミニウム太線のウェッジボンディングができるように適合されている。
さらに別の例では、焼結可能なメタライゼーションは、銀-パラジウムメタライゼーションを含み、かつ/またはセラミック基板は、Alセラミックを含む。
別の例では、金属層は、パターニング、PT100またはPT1000の抵抗素子、特にトリミング部分を有するPt薄膜または厚膜抵抗素子を含み、かつ温度測定できるように適合されており、金属層のパターニングは、第1の端子と第2の端子との間で蛇行状に延在している。
さらに別の例では、金属層は、室温での温度係数が500ppmK-1未満の材料、特にクロム、ニッケル、鉄、亜鉛、銀またはパラジウムを含む金属合金を含む。
本発明では、本発明による少なくとも1つの抵抗部品が配置されたプリント基板も提案される。
本発明のさらなる特徴および利点は、以下の説明から明らかである。以下の説明では、本発明の好ましい実施形態が、概略図を参照して説明されている。
本発明の第1の実施形態による抵抗素子の構造を示す概略図。 本発明の第1の実施形態による抵抗素子の構造を示す概略図。 本発明の第1の実施形態による抵抗素子の構造を示す概略図。 本発明の第1の実施形態による抵抗素子の構造を示す概略図。 本発明の第2の実施形態による抵抗素子の構造を示す概略図。 本発明の第2の実施形態による抵抗素子の構造を示す概略図。 本発明の第2の実施形態による抵抗素子の構造を示す概略図。 本発明の第2の実施形態による抵抗素子の構造を示す概略図。
図1aは、本発明の第1の実施形態による直方体の形態のセラミック基板1を示す。示された実施形態では、セラミック基板1は、10mmの最大長さ、5mmの最大幅、および3mmの最大高さを有する。示された実施形態では、セラミック基板1は、Al、AlSiC、AlN、BC、BN、PBN、MgO、SiC、SiSiC、SSiC、Si、YSZまたはPZTの群からの1つ以上の材料を含むことができる。焼結可能なメタライゼーション3は、セラミック基板1の第1の面か、または第2の面と向かい合う上面のいずれか一方の上に配置されている。示された実施形態では、焼結可能なメタライゼーション3は、NiAu、NiPdAu、AgPd、AuPd、Cu、AuまたはAgの群からの1つ以上の材料を有してよく、セラミック基板1の第2の面上に全面的に配置されていてよい。
図1bは、先に図1aに示したセラミック基板1であって、該セラミック基板1の第1の面上に第1の端子7aおよび第2の端子7bが配置されているパターン金属層5として形成された抵抗素子を備えたセラミック基板1を示す。
図1bに示すように、金属層5は、導電路として構成されており、該導体路は、第1の端子7aおよび第2の端子7bによって形成された端部間を蛇行状に延在し、かつ所定の温度で所定の抵抗値および温度係数を有する。示された実施形態では、第1の端子7aおよび第2の端子7bは、それぞれストリップ状の導体路部分として示されている。別の実施形態では、第1の端子および第2の端子は、単に蛇行状に配置された導体路の導体路端部によって形成されてもよい。
図1cは、先に図1bに示した構成であって、金属層5およびセラミック基板1の第1の面上に絶縁層9を備えた構成を示す。図1cに示すように、第1の端子7a上の第1の領域8aおよび第2の端子7b上の第2の領域8bは、絶縁層9によって覆われていない。示された実施形態では、第1の領域8aと第2の領域8bとは向かい合っており、絶縁層9は、ガラスまたはガラスセラミック材料によって形成されている。
図1dは、先に図1cに示された構成であって、第1の領域8aを介して第1の端子7aと電気的に接触する第1のコンタクトパッド11aと、第2の領域8bを介して第2の端子7bと電気的に接触する第2のコンタクトパッド11bとを備えた構成を示す。それぞれのコンタクトパッド11a,11bの材料がそれぞれの端子7a,7bと接触することで、コンタクトパッド11a,11bと端子7a,7bとの電気的接続が達成される。
図1dに示すように、コンタクトパッド11a,11bは、抵抗素子が配置されたセラミック基板1の第1の面に対して平行に延在する、絶縁層9の表面の領域を覆っている。示された実施形態では、コンタクトパッド11a,11bはさらに、セラミック基板1の第1の面に対して垂直に延在する、絶縁層9の表面の領域も覆っている。
図2a,図2b,図2c,図2dは、本発明の第2の実施形態による抵抗素子の構造の別の概略図を示す。
図2aおよび図2bは、すでに先に示した図1aおよび図1bに対応する。
図2cにおいて、絶縁層は、セラミック基板1’の第1の面上に実質的に全面的に配置されており、それぞれ開口部の形態の凹部8a’,8b’が絶縁層9’の材料中に配置されており、それにより、その下にある端子7a’,7b’の電気的接触が可能となる。
図1cに示したのと同様に、第1の端子7a’上の第1の領域8a’および第2の端子7b’上の第2の領域8b’は、絶縁層9’によって覆われていない。示された実施形態では、第1の領域8a’と第2の領域8b’とは向かい合っており、絶縁層9’は、ガラスまたはガラスセラミック材料によって形成されている。
端子7a’,7b’は、導電体を介して接触させることができる。この導電体は、開口部を通って延在し、コンタクトパッド11a’,11b’の材料と電気的に接触している。あるいはコンタクトパッド11a’,11b’の材料の一部が、開口部を通って延在し、端子7a’,7b’と直接電気的に接触していてもよい。
図2dに示すように、コンタクトパッド11a’,11b’は、抵抗素子が配置されたセラミック基板1’の第1の面に対して平行に延在する、絶縁層9’の表面の領域を覆っている。
別の実施形態(図示せず)では、抵抗層は、パターニングなしで基板上に全面的に形成されている。
1,1’ セラミック基板
3,3’ 焼結可能なメタライゼーション
5,5’ 金属層
7a,7a’ 第1の端子
7b,7b’ 第2の端子
8a,8a’ 第1の領域
8b,8b’ 第2の領域
9,9’ 絶縁層
11a,11a’ 第1のコンタクトパッド
11b,11b’ 第2のコンタクトパッド

Claims (13)

  1. プリント基板に表面実装するための抵抗部品であって、
    第1の面と、向かい合う第2の面とを備えたセラミック基板(1,1’)であって、前記第2の面上に、焼結可能なメタライゼーション(3,3’)が少なくとも部分的に配置されているセラミック基板(1,1’)と、
    金属層(5,5’)を備えた抵抗素子であって、前記金属層(5,5’)は、少なくとも部分的に前記セラミック基板(1,1’)の前記第1の面上に配置されており、かつ前記金属層(5,5’)は、第1の端子(7a,7a’)および第2の端子(7b,7b’)を備えている、抵抗素子と、
    少なくとも部分的に前記抵抗素子および前記セラミック基板(1,1’)上に配置された絶縁層(9,9’)であって、前記第1の端子(7a,7a’)上の第1の領域(8a,8a’)および前記第2の端子(7b,7b’)上の第2の領域(8b,8b’)は、前記絶縁層(9,9’)によって覆われていないままである、絶縁層(9,9’)と、
    前記第1の領域(8a,8a’)を介して前記第1の端子(7a,7a’)と電気的に接触する第1のコンタクトパッド(11a,11a’)と、
    前記第2の領域(8b,8b’)を介して前記第2の端子(7b,7b’)と電気的に接触する第2のコンタクトパッド(11b,11b’)と
    を備えた抵抗部品において、
    前記第1のコンタクトパッド(11a,11a’)は、前記絶縁層(9,9’)の第1の表面領域を少なくとも部分的に覆い、前記第2のコンタクトパッド(11b,11b’)は、前記絶縁層(9,9’)の第2の表面領域を少なくとも部分的に覆い、前記第1のコンタクトパッド(11a,11a’)と前記第2のコンタクトパッド(11b,11b’)とは、前記絶縁層(9,9’)上に互いに空間的に離隔して配置され、
    前記第1の表面領域および前記第2の表面領域は、合計で、前記セラミック基板(1,1’)の前記第1の面上の前記絶縁層(9,9’)の総表面積の少なくとも70%を占めており、
    前記セラミック基板(1,1’)の前記第1の面上に配置された前記第1のコンタクトパッド(11a,11a’)及び前記第2のコンタクトパッド(11b,11b’)は、前記セラミック基板(1,1’)のメタライズされた前記第2の面と電気的に絶縁されていることを特徴とする、抵抗部品。
  2. 前記第1の表面領域および前記第2の表面領域は、前記抵抗素子が配置された前記セラミック基板の前記第1の面に対して平行に延在する前記絶縁層(9,9’)の表面を少なくとも部分的に覆っていることを特徴とする、請求項1記載の抵抗部品。
  3. 前記第1の表面領域および前記第2の表面領域は、前記抵抗素子が配置された前記セラミック基板(1)の前記第1の面に対して垂直に延在する前記絶縁層(9)の表面を少なくとも部分的に覆っていることを特徴とする、請求項1または2記載の抵抗部品。
  4. 前記第1の領域(8a’)および/または前記第2の領域(8b’)は、前記絶縁層(9’)の材料中に開口部の形態で、前記絶縁層(9’)によって覆われていない状態で形成されていることを特徴とする、請求項1から3までのいずれか1項記載の抵抗部品。
  5. 前記第1の領域(8a)および前記第2の領域(8b)は、前記セラミック基板(1)の向かい合う2つの端部において前記絶縁層(9)によって覆われていない状態で配置されており、前記第1の端子(7a)および前記第2の端子(7b)は、前記向かい合う2つの端部のうちの一方にそれぞれ配置されていることを特徴とする、請求項1から3までのいずれか1項記載の抵抗部品。
  6. 前記絶縁層(9’)は、前記抵抗素子が配置された前記セラミック基板(1’)の前記第1の面を完全に覆っており、前記絶縁層(9’)によって覆われていない前記第1の領域(8a’)および/または前記第2の領域(8b’)は、少なくとも部分的に、前記セラミック基板(1’)上に前記セラミック基板(1’)の前記第1の面に対して垂直に配置されており、前記第1および/または第2の端子は、それぞれ前記セラミック基板の向かい合う2つの端部のうちの一方に前記セラミック基板(1,1’)の前記第1の面に対して垂直に配置されていることを特徴とする、請求項1から3までのいずれか1項記載の抵抗部品。
  7. 前記セラミック基板(1,1’)は、10mmの最大長さ、5mmの最大幅、および3mmの最大高さを有することを特徴とする、請求項1から6までのいずれか1項記載の抵抗部品。
  8. 前記絶縁層(9,9’)は、ガラスまたはガラスセラミック材料を含むことを特徴とする、請求項1から7までのいずれか1項記載の抵抗部品。
  9. 前記第1および第2の表面領域は、アルミニウム太線、特に直径25μm以上のアルミニウム太線のウェッジボンディングができるように適合されていることを特徴とする、請求項1から8までのいずれか1項記載の抵抗部品。
  10. 前記焼結可能なメタライゼーション(3,3’)は、銀-パラジウムメタライゼーションを含み、かつ/または前記セラミック基板(1,1’)は、Alセラミックを含むことを特徴とする、請求項1から9までのいずれか1項記載の抵抗部品。
  11. 前記金属層(5,5’)は、パターニング、PT100またはPT1000の抵抗素子、特にトリミング部分を有するPt薄膜または厚膜抵抗素子を含み、かつ温度測定できるように適合されており、前記金属層(5,5’)の前記パターニングは、前記第1の端子(7a,7a’)と前記第2の端子(7b,7b’)との間で蛇行状に延在していることを特徴とする、請求項1から10までのいずれか1項記載の抵抗部品。
  12. 前記金属層(5,5’)は、室温での温度係数が500ppmK-1未満の材料、特にクロム、ニッケル、鉄、亜鉛、銀またはパラジウムを含む金属合金を含むことを特徴とする、請求項1から10までのいずれか1項記載の抵抗部品。
  13. 請求項1から12までのいずれか1項記載の少なくとも1つの抵抗部品が配置された、プリント基板。
JP2021510451A 2018-09-19 2019-08-07 プリント基板に表面実装するための抵抗部品、および少なくとも1つの抵抗部品が配置されたプリント基板 Active JP7288043B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE202018004354.0 2018-09-19
DE202018004354.0U DE202018004354U1 (de) 2018-09-19 2018-09-19 Widerstandsbauelement zur Oberflächenmontage auf einer Leiterplatte und Leiterplatte mit zumindest einem darauf angeordneten Widerstandsbauelement
PCT/EP2019/071193 WO2020057850A1 (de) 2018-09-19 2019-08-07 Widerstandsbauelement zur oberflächenmontage auf einer leiterplatte und leiterplatte mit zumindest einem darauf angeordneten widerstandsbauelement

Publications (2)

Publication Number Publication Date
JP2021535607A JP2021535607A (ja) 2021-12-16
JP7288043B2 true JP7288043B2 (ja) 2023-06-06

Family

ID=64278526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021510451A Active JP7288043B2 (ja) 2018-09-19 2019-08-07 プリント基板に表面実装するための抵抗部品、および少なくとも1つの抵抗部品が配置されたプリント基板

Country Status (7)

Country Link
US (1) US11547000B2 (ja)
EP (1) EP3853873A1 (ja)
JP (1) JP7288043B2 (ja)
KR (1) KR102552987B1 (ja)
CN (2) CN117438165A (ja)
DE (1) DE202018004354U1 (ja)
WO (1) WO2020057850A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115552687A (zh) 2021-04-09 2022-12-30 株式会社Lg新能源 制备全固态电池的方法和由此制备的全固态电池

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124002A (ja) 1998-10-15 2000-04-28 Taiyosha Denki Kk チップ型部品
JP2010182891A (ja) 2009-02-05 2010-08-19 Hokuriku Electric Ind Co Ltd 多層回路基板
JP2013153137A (ja) 2011-12-26 2013-08-08 Rohm Co Ltd チップ抵抗器、および、電子デバイス
JP2017135234A (ja) 2016-01-27 2017-08-03 Koa株式会社 チップ抵抗器およびその製造方法
JP2017175014A (ja) 2016-03-24 2017-09-28 Koa株式会社 基板内層用チップ抵抗器、基板内層用チップ抵抗器の製造方法および部品内蔵型回路基板
JP2018026410A (ja) 2016-08-08 2018-02-15 ローム株式会社 チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2653588B1 (fr) * 1989-10-20 1992-02-07 Electro Resistance Resistance electrique sous forme de puce a montage de surface et son procede de fabrication.
DE4025715C1 (ja) * 1990-08-14 1992-04-02 Robert Bosch Gmbh, 7000 Stuttgart, De
DE9015206U1 (de) * 1990-11-05 1991-01-17 Isabellenhütte Heusler GmbH KG, 6340 Dillenburg Widerstandsanordnung in SMD-Bauweise
US5294910A (en) * 1991-07-01 1994-03-15 Murata Manufacturing Co., Ltd. Platinum temperature sensor
JP3665385B2 (ja) * 1995-05-15 2005-06-29 ローム株式会社 電子部品
RU2158419C1 (ru) * 1999-11-04 2000-10-27 Научно-производственное объединение измерительной техники Датчик температуры
TW531867B (en) * 2000-10-13 2003-05-11 Texas Instruments Inc Circuit structure integrating the power distribution functions of circuits and leadframes into the chip surface
DE10358282A1 (de) * 2003-12-12 2005-07-28 Georg Bernitz Bauelement und Verfahren zu dessen Herstellung
JP2006080322A (ja) * 2004-09-10 2006-03-23 Ishizuka Electronics Corp チップ型複合電子部品
US7190252B2 (en) * 2005-02-25 2007-03-13 Vishay Dale Electronics, Inc. Surface mount electrical resistor with thermally conductive, electrically insulative filler and method for using same
DE102005030555A1 (de) * 2005-06-22 2007-01-04 E.G.O. Elektro-Gerätebau GmbH Sensoreinrichtung für eine Heizeinrichtung
CN101951726A (zh) * 2010-09-17 2011-01-19 昆山华扬电子有限公司 内埋电阻的印制线路板及其制作工艺
DE102010050315C5 (de) 2010-11-05 2014-12-04 Danfoss Silicon Power Gmbh Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule
EP2680278B1 (en) 2011-02-24 2016-11-09 Murata Manufacturing Co., Ltd. Mounting structure for electronic components
KR101892750B1 (ko) * 2011-12-19 2018-08-29 삼성전기주식회사 칩 저항 부품 및 그의 제조 방법
US9633768B2 (en) * 2013-06-13 2017-04-25 Rohm Co., Ltd. Chip resistor and mounting structure thereof
JP2016152301A (ja) * 2015-02-17 2016-08-22 ローム株式会社 チップ抵抗器およびその製造方法
JP2016192509A (ja) * 2015-03-31 2016-11-10 Koa株式会社 チップ抵抗器
JP2017069441A (ja) * 2015-09-30 2017-04-06 Koa株式会社 チップ抵抗器
KR102527724B1 (ko) * 2016-11-15 2023-05-02 삼성전기주식회사 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101941752B1 (ko) * 2016-12-21 2019-01-23 내셔널 청쿵 유니버시티 알루미늄 말단 전극을 사용한 칩 저항기의 제조 방법
US10438729B2 (en) * 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
US11011290B2 (en) * 2017-12-12 2021-05-18 Koa Corporation Method for manufacturing resistor, and resistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124002A (ja) 1998-10-15 2000-04-28 Taiyosha Denki Kk チップ型部品
JP2010182891A (ja) 2009-02-05 2010-08-19 Hokuriku Electric Ind Co Ltd 多層回路基板
JP2013153137A (ja) 2011-12-26 2013-08-08 Rohm Co Ltd チップ抵抗器、および、電子デバイス
JP2017135234A (ja) 2016-01-27 2017-08-03 Koa株式会社 チップ抵抗器およびその製造方法
JP2017175014A (ja) 2016-03-24 2017-09-28 Koa株式会社 基板内層用チップ抵抗器、基板内層用チップ抵抗器の製造方法および部品内蔵型回路基板
JP2018026410A (ja) 2016-08-08 2018-02-15 ローム株式会社 チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール

Also Published As

Publication number Publication date
US11547000B2 (en) 2023-01-03
DE202018004354U1 (de) 2018-10-15
CN112567483A (zh) 2021-03-26
EP3853873A1 (de) 2021-07-28
US20210307178A1 (en) 2021-09-30
KR102552987B1 (ko) 2023-07-06
WO2020057850A1 (de) 2020-03-26
KR20210046816A (ko) 2021-04-28
JP2021535607A (ja) 2021-12-16
CN117438165A (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
US7746212B2 (en) Temperature sensor and method for its production
US9040338B2 (en) Power semiconductor module with method for manufacturing a sintered power semiconductor module
JP2000509560A (ja) マルチチップモジュール
JPH07282714A (ja) 回路保護装置
JP2019500589A (ja) センサ構成体およびセンサ構成体を製造するための方法
JP6343387B2 (ja) センサ素子、センサ装置、及びセンサ素子の製造方法
JP2007093453A (ja) 表面実装型温度センサ
JP7288043B2 (ja) プリント基板に表面実装するための抵抗部品、および少なくとも1つの抵抗部品が配置されたプリント基板
JP3758331B2 (ja) 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置
JP5579180B2 (ja) センサ装置及びその製造方法
US6529115B2 (en) Surface mounted resistor
JP7394214B2 (ja) センサ素子及びセンサ素子の製造方法
JP2018006726A (ja) 抵抗素子及びその実装基板
JP7136926B2 (ja) 配線基板、電子装置および電子モジュール
JP6741521B2 (ja) 回路装置
JPH0595071U (ja) 厚膜回路基板
JP3655977B2 (ja) 複数のスルーホール電極部を備えた電子部品
JP4217151B2 (ja) 配線基板
JPH104167A (ja) 半導体装置
JP2545077Y2 (ja) チツプ形抵抗器
JP2004281470A (ja) 配線基板
JP3890850B2 (ja) 電子回路装置
JP2572626Y2 (ja) 多層回路基板
JP2006278793A (ja) 温度検出素子
JP3847220B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230309

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230309

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230320

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230525

R150 Certificate of patent or registration of utility model

Ref document number: 7288043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150