KR102552987B1 - 인쇄 회로 기판 상의 표면 장착을 위한 저항 구성 요소 및 적어도 하나의 저항 구성 요소가 배치되어 있는 인쇄 회로 기판 - Google Patents

인쇄 회로 기판 상의 표면 장착을 위한 저항 구성 요소 및 적어도 하나의 저항 구성 요소가 배치되어 있는 인쇄 회로 기판 Download PDF

Info

Publication number
KR102552987B1
KR102552987B1 KR1020217010807A KR20217010807A KR102552987B1 KR 102552987 B1 KR102552987 B1 KR 102552987B1 KR 1020217010807 A KR1020217010807 A KR 1020217010807A KR 20217010807 A KR20217010807 A KR 20217010807A KR 102552987 B1 KR102552987 B1 KR 102552987B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
insulating layer
disposed
contact pads
region
Prior art date
Application number
KR1020217010807A
Other languages
English (en)
Other versions
KR20210046816A (ko
Inventor
스테판 울펠스
팀 아스무스
스테판 디트만
카를하인츠 비난드
Original Assignee
헤라우스 넥센소스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤라우스 넥센소스 게엠베하 filed Critical 헤라우스 넥센소스 게엠베하
Publication of KR20210046816A publication Critical patent/KR20210046816A/ko
Application granted granted Critical
Publication of KR102552987B1 publication Critical patent/KR102552987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028—Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C3/00—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
    • H01C3/10—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration
    • H01C3/12—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration lying in one plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

본 발명은 인쇄 회로 기판 상의 표면 장착을 위한 저항 구성 요소에 관한 것으로서: 제1 측면 및 대향하여 위치되는 제2 측면을 갖는 세라믹 기판(1, 1') - 제2 측면 상에는 소결 가능한 금속 배선(3, 3')이 적어도 부분적으로 배치됨 -; 제1 연결부(7a, 7a') 및 제2 연결부(7b, 7b')를 갖는 세라믹 기판(1, 1')의 제1 측면 상에 적어도 부분적으로 배치된 금속 층(5, 5')을 포함하는 저항 요소; 저항 요소 및 세라믹 기판(1, 1') 상에 적어도 부분적으로 배치된 절연 층(9, 9') - 제1 연결부(7a, 7a') 상의 제1 영역(8a, 8a') 및 제2 연결부(7b, 7b') 상의 제2 영역(8b, 8b')은 절연 층(9, 9')에 의해 커버되지 않은 상태로 유지됨 -; 및 제1 영역(8a, 8a')을 통해 제1 연결부(7a, 7a')와 전기적으로 접촉하는 제1 접촉 패드(11a, 11a'), 및 제2 영역(8b, 8b')을 통해 제2 연결부(7b, 7b')와 전기적으로 접촉하는 제2 접촉 패드(11b, 11b')를 포함하고, 제1 접촉 패드(11a, 11a')는 절연 층(9, 9')의 제1 표면 영역을 적어도 부분적으로 커버하고, 제2 접촉 패드(11b, 11b')는 절연 층(9, 9')의 제2 표면 영역을 적어도 부분적으로 커버하고, 제1 접촉 패드(11a, 11a') 및 제2 접촉 패드(11b, 11b')는 절연 층(9, 9') 상에서 서로에 대해 공간적으로 분리된 방식으로 배치된다. 저항 구성 요소는, 제1 영역(8a) 및 제2 영역(8b)이 절연 층(9)에 의해 커버되지 않고 세라믹 기판(1)의 대향하여 위치되는 2개의 단부 상에 배치되고, 제1 연결부(7a) 및 제2 연결부(7b)는 대향하여 위치되는 2개의 단부 중 하나 상에 각각 배치되는 것을 특징으로 한다.

Description

인쇄 회로 기판 상의 표면 장착을 위한 저항 구성 요소 및 적어도 하나의 저항 구성 요소가 배치되어 있는 인쇄 회로 기판
본 발명은 인쇄 회로 기판 상의 표면 장착을 위한 저항 구성 요소에 관한 것이다. 또한, 본 발명은 적어도 하나의 저항 구성 요소가 배치되어 있는 인쇄 회로 기판에 관한 것이다.
전력 반도체 모듈에서 예를 들어 저항 구성 요소와 같은 전자 부품은 표면 장착 기술에 의해 인쇄 회로 기판 상에 배치된다. 이를 위해, 와이어 연결이 없는 저항 구성 요소는 종종 납땜 가능한 연결 표면에 의해 인쇄 회로 기판 상에 직접 납땜된다.
예를 들어 전력 전자 장치용 온도 센서 또는 저항기와 같은 소결 가능한 저항 구성 요소도 또한 인쇄 회로 기판 상에 표면 장착으로 배치될 수 있다. 이를 위해, 소결을 위해 결정된, 일반적으로 금속화된 편평한 하부면을 갖는 원통형 구성 요소가 일반적으로 소결 층에 의해, 예를 들어 은을 함유하는 소결 페이스트에 의해 인쇄 회로 기판의 표면에 전기 전도성 방식으로 연결된다. 접촉은 금속화된 하부면 및 하부면에 대향하여 위치되는 저항 구성 요소의 상부면 상에 배치된 적어도 하나의 접촉 패드에 의해 수행될 수 있다. 보다 높은 전기 부하를 달성하기 위해, 저항 구성 요소의 상부면 상에 배치된 2개의 접촉 패드를 통해서도 또한 접촉이 수행될 수 있으며, 이러한 2개의 접촉 패드는 금속화된 하부면에 대해 전기적으로 절연된 방식으로 유지된다. 접촉 패드의 상부 측 접촉은 일반적으로 와이어 본딩, 납땜 또는 소결을 통해 수행된다. DE 10 2010 050 315 B4호는 예를 들어 전기 구성 요소의 상부면 상의 접촉을 위한 접촉 패드 및 이에 대향하여 위치되는, 예를 들어 인쇄 회로 기판 상에 연장되는 전도체와 같은 전위 전달 표면의 소결을 위한 전기 절연 금속 배선(metallization)을 구비하는 전기 구성 요소를 설명한다.
그러나, 표면 장착을 위한 종래 기술로부터 공지된 저항 구성 요소의 접촉 표면은 종종 저항 구성 요소의 작은 치수로 인해 공간적으로 매우 제한된 방식으로 설계된다. 따라서, 접촉 패드의 신뢰성 있는 전기적 접촉이 단지 어렵게만 달성될 수 있다.
따라서, 본 발명의 과제는 인쇄 회로 기판 상의 표면 장착을 위한 개선된 저항 구성 요소를 제공하는 것이다.
본 발명에 따르면, 이러한 과제는 청구항 제1항의 주제에 따른 저항 구성 요소에 의해 달성된다.
이를 위해, 인쇄 회로 기판 상의 표면 장착을 위한 본 발명에 따른 저항 구성 요소는:
제1 측면 및 대향하여 위치되는 제2 측면을 갖는 세라믹 기판 - 제2 측면 상에는 소결 가능한 금속 배선이 적어도 부분적으로 배치됨 -;
제1 연결부 및 제2 연결부를 갖는 세라믹 기판의 제1 측면 상에 적어도 부분적으로 배치된 금속 층을 포함하는 저항 요소;
저항 요소 및 세라믹 기판 상에 적어도 부분적으로 배치된 절연 층 - 제1 연결부 상의 제1 영역 및 제2 연결부 상의 제2 영역은 절연 층에 의해 커버되지 않은 상태로 유지됨 -; 및
제1 영역을 통해 제1 연결부와 전기적으로 접촉하는 제1 접촉 패드, 및 제2 영역을 통해 제2 연결부와 전기적으로 접촉하는 제2 접촉 패드 - 제1 접촉 패드는 절연 층의 제1 표면 영역을 적어도 부분적으로 커버하고, 제2 접촉 패드는 절연 층의 제2 표면 영역을 적어도 부분적으로 커버하고, 제1 및 제2 접촉 패드는 절연 층 상에서 서로에 대해 공간적으로 분리된 방식으로 배치됨 -
를 포함한다.
세라믹 기판은 예를 들어 Al2O3, AlSiC, AlN, B4C, BN, PBN, MgO, SiC, SiSiC, SSiC, Si3N4, YSZ 또는 PZT 그룹으로부터 하나 이상의 재료를 포함할 수 있으며, 세라믹 기판 상에 다수의 저항 구성 요소를 구성할 수 있도록 플레이트 형상으로 제공될 수 있다. 저항 구성 요소가 구성된 후, 세라믹 기판은 개별 저항 구성 요소를 획득하기 위해 구조화될 수 있다. 세라믹 기판의 전기 절연 특성은, 세라믹 기판의 금속화된 제2 측면에 대해 전기적으로 절연된 방식으로 유지되는 세라믹 기판의 제1 측면 상에 접촉 패드를 배치하는 것을 가능하게 한다.
소결 가능한 금속 배선은 예를 들어 NiAu, NiPdAu, AgPd, AuPd, Au, Ag 또는 Cu 그룹으로부터 하나 이상의 재료를 포함할 수 있으며, 세라믹 기판의 제2 측면 상에 부분적으로 또는 전체 표면에 걸쳐 배치될 수 있다.
본 발명에 따른 저항 요소는 제1 연결부 및 제2 연결부를 갖는 금속 층을 포함하거나, 또는 금속 층으로 생성된다. 금속 층은 세라믹 기판의 제1 측면 상에 적어도 부분적으로 배치된다. 금속 층은 그 단부 사이에 편평하게, 사행형으로 또는 나선형으로 연장되고, 특정 온도에서 정의된 저항값과 온도 계수를 갖는 전도체로서 설계될 수 있다.
절연 층은 금속 층의 영역 상에 그리고 금속 층에 의해 커버되지 않은 세라믹 기판의 제1 측면의 영역 상에 배치되는 전기 절연 층, 예를 들어 유리 세라믹을 의미하는 것으로 이해될 수 있다. 제1 연결부 상의 제1 영역 및 제2 연결부 상의 제2 영역은 절연 층에 의해 커버되지 않은 상태로 유지된다. 예를 들어 절연 층은 제1 연결부 위의 제1 영역 및 제2 연결부 위의 제2 영역을 제외하고, 세라믹 기판의 제1 측면을 완전히 커버할 수 있다. 커버되지 않은 제1 영역 및 제2 영역은 개구로서 설계될 수 있고, 이러한 개구는 예를 들어 개구를 통해 절연 층 내에 연장되는 전기 전도체의 섹션을 통해 각각의 연결부의 전기적 접촉을 가능하게 하고, 세라믹 기판의 제1 표면에 대해 반대쪽에 있는 절연 층의 측면 상의 연결부의 접촉을 가능하게 한다. 연결부의 전기적 접촉은 또한 접촉 패드의 재료를 통해 직접 생성될 수도 있다. "개구"라는 용어는 또한 절연 층 아래에 위치되어 있는 세라믹 기판의 제1 측면의 리세스 또는 절연 층에 의해 커버되지 않은 영역을 의미하는 것으로 이해될 수 있다.
접촉 패드는 절연 층의 표면 영역을 각각 커버한다. "접촉 패드"는 절연 층의 표면 상에 실질적으로 편평하게 배치되고, 금속 층의 연결부와 간접적으로 또는 직접적으로 연결되어 있는 전기 전도성 재료의 얇은 층으로 이해될 수 있다.
"절연 층 상에 공간적으로 분리된 방식으로 배치된다"라 함은, 제1 접촉 패드 및 제2 접촉 패드가 절연 층 상에 2개의 접촉 패드가 접촉되지 않도록 배치되는 것으로 이해될 수 있다.
본 발명에 의해, 접촉 패드의 배치로 인해 절연 층 상에 적어도 부분적으로 예를 들어 볼 본딩(ball bonding) 또는 웨지 본딩(wedge bonding)에 의해 굵은 와이어와의 접촉을 위한 충분히 넓은 면적을 제공하는 접촉 패드를 구비한, 인쇄 회로 기판 상의 표면 장착을 위한 저항 구성 요소를 제공하는 것이 처음으로 가능해진다.
일 예에서, 제1 및 제2 표면 영역은 세라믹 기판의 제1 측면 상에서 절연 층의 전체 표면의 적어도 70%를 함께 커버한다.
유리하게는, 본 발명에 따른 저항 구성 요소는 세라믹 기판의 제2 측면 위로 또한 연장될 수 있는 절연 층의 거의 전체 표면 영역을 이용할 수 있다. 따라서, 접촉 패드의 표면은 종래 기술로부터 공지된 저항 구성 요소에 비해 상당히 확대될 수 있다.
일 예에서, 제1 및 제2 표면 영역은 저항 요소가 배치되어 있는 세라믹 기판의 제1 측면에 평행하게 연장되는 절연 층의 표면을 적어도 부분적으로 커버한다.
유리하게는, 접촉 패드는 기판의 제1 측면 및 인쇄 회로 기판에 평행하게 배치된다. 이러한 배치는 공지된 본딩 방법에 의해 양호한 접촉 가능성을 가능하게 한다.
다른 예에서, 제1 및 제2 표면 영역은 저항 요소가 배치되어 있는 세라믹 기판의 제1 측면에 대해 수직으로 연장되는 절연 층의 표면을 적어도 부분적으로 커버한다.
세라믹 기판의 제1 측면에 평행한 배치에 대해 대안적으로 또는 추가적으로 세라믹 기판의 제1 측면에 수직인 배치가 수행될 수 있다.
유리하게는, 표면 영역의 평행 및 측방향 배치의 조합에 의해 접촉 패드의 표면이 보다 확대될 수 있다.
일 예에서, 제1 영역 및/또는 제2 영역은 절연 층에 의해 커버되지 않고 절연 층의 재료에 개구의 형태로 형성된다.
유리하게는, 절연 층의 재료는 접촉 패드가 또한 배치될 수 있는 개구를 둘러싼다. 일 예에서, 접촉 패드의 재료는 개구를 통해 연장되어, 이에 따라 저항 요소의 연결부와 전기적으로 접촉할 수 있게 된다.
대안적인 예에서, 제1 및 제2 영역은 절연 층에 의해 커버되지 않고 세라믹 기판의 대향하여 위치되는 2개의 단부 상에 배치되고, 2개의 연결부는 세라믹 기판의 대향하여 위치되는 단부 중 하나 상에 각각 배치된다.
이러한 예에서, 절연 층은 세라믹 기판 상의 중앙 영역에 배치되고, 저항 요소의 연결부까지만 연장된다. 이러한 예에서, 개구는 절연 층의 측면에 배치된다.
다른 예에서, 절연 층은 저항 요소가 배치되어 있는 세라믹 기판의 제1 측면을 완전히 커버하고, 제1 및/또는 제2 영역은 절연 층에 의해 커버되지 않고 적어도 부분적으로 세라믹 기판 상에 세라믹 기판의 제1 측면에 대해 수직으로 배치되고, 제1 및/또는 제2 연결부는 세라믹 기판의 대향하여 위치되는 2개의 단부 중 하나 상에 세라믹 기판의 제1 측면에 대해 수직으로 각각 배치된다.
다른 예에서, 세라믹 기판은 10 mm의 최대 길이, 5 mm의 최대 폭 및 3 mm의 최대 높이를 갖는다.
또한 일 예에서, 절연 층은 유리 또는 유리 세라믹 재료를 포함한다.
유리하게는, 유리 세라믹을 통해 매우 우수한 절연 특성을 가진 절연 층이 생성될 수 있으며, 이러한 층은 우수한 절연 특성으로 인해 매우 얇게 설계될 수 있다.
다른 예에서, 제1 및 제2 표면 영역은 굵은 알루미늄 와이어, 특히 직경이 25 ㎛ 이상인 굵은 알루미늄 와이어의 웨지 본딩에 적응된다.
다른 예에서, 소결 가능한 금속 배선은 은-팔라듐 금속 배선을 포함하고, 그리고/또는 세라믹 기판은 Al2O3 세라믹을 포함한다.
다른 예에서, 금속 층은 구조화, PT100 또는 PT1000 저항 요소, 특히 트리밍 섹션이 있는 Pt 박막 또는 후막 저항 요소를 포함하고, 온도를 측정하도록 구성되고, 금속 층의 구조화는 제1 연결부와 제2 연결부 사이에서 사행형으로 연장된다.
또한 일 예에서, 금속 층은 실온에서 온도 계수가 500 ppm K-1 미만인 재료, 특히 크롬, 니켈, 철, 아연, 은 또는 팔라듐을 함유하는 금속 합금을 포함한다.
본 발명은 또한, 본 발명에 따른 적어도 하나의 저항 구성 요소가 배치되어 있는 인쇄 회로 기판을 제안한다.
본 발명의 다른 특징 및 이점은 본 발명의 바람직한 실시예에서 개략적인 도면을 참조하여 설명되는 이하의 상세한 설명으로부터 명백해진다.
도 1a, 1b, 1c, 1d는 본 발명의 제1 실시예에 따른 저항 요소의 구조의 개략도를 도시한다.
도 2a, 2b, 2c, 2d는 본 발명의 제2 실시예에 따른 저항 요소의 구조의 개략도를 도시한다.
도 1a는 본 발명의 제1 실시예에 따른 직육면체 형태의 세라믹 기판(1)을 도시한다. 도시된 실시예에서, 세라믹 기판(1)은 10 mm의 최대 길이, 5 mm의 최대 폭 및 3 mm의 최대 높이를 갖는다. 도시된 실시예에서, 세라믹 기판(1)은 Al2O3, AlSiC, AlN, B4C, BN, PBN, MgO, SiC, SiSiC, SSiC, Si3N4, YSZ 또는 PZT 그룹으로부터 하나 이상의 재료를 포함할 수 있다. 제2 측면에 대향하여 위치되는 세라믹 기판(1)의 제1 측면 또는 표면 중 하나 상에 소결 가능한 금속 배선(3)이 배치된다. 도시된 실시예에서, 소결 가능한 금속 배선(3)은 NiAu, NiPdAu, AgPd, AuPd, Cu, Au 또는 Ag 그룹으로부터 하나의 재료 또는 복수의 재료를 포함할 수 있으며, 세라믹 기판(1)의 제2 측면 상에 전체 표면에 걸쳐 배치될 수 있다.
도 1b는 구조화된 금속 층(5)으로서 형성된 저항 요소를 갖는, 이전에 도 1a에 도시된 세라믹 기판(1)을 도시하며, 이러한 구조화된 금속 층은 제1 연결부(7a) 및 제2 연결부(7b)를 갖는 세라믹 기판(1)의 제1 측면 상에 배치된다.
도 1b에 도시된 바와 같이, 금속 층(5)은 제1 연결부(7a)와 제2 연결부(7b)에 의해 형성된 단부 사이에서 사행형으로 연장되고, 특정 온도에서 정의된 저항 값 및 온도 계수를 갖는 전도체로서 설계된다. 도시된 실시예에서, 제1 연결부(7a) 및 제2 연결부(7b)는 각각 스트립 형상의 전도체 섹션으로 도시되어 있다. 다른 실시예에서, 제1 및 제2 연결부는 또한 사행형으로 배치된 전도체의 전도체 단부에 의해 간단히 형성될 수도 있다.
도 1c는 금속 층(5) 및 세라믹 기판(1)의 제1 측면 상에 절연 층(9)을 갖는, 이전에 도 1b에 도시된 배치를 도시한다. 도 1c에 도시된 바와 같이, 제1 연결부(7a) 상의 제1 영역(8a) 및 제2 연결부(7b) 상의 제2 영역(8b)은 절연 층(9)에 의해 커버되지 않는다. 도시된 실시예에서, 제1 영역(8a) 및 제2 영역(8b)은 서로 대향하여 위치되고, 절연 층(9)은 유리 또는 유리 세라믹 재료에 의해 형성된다.
도 1d는 제1 영역(8a)을 통해 제1 연결부(7a)와 전기적으로 접촉하는 제1 접촉 패드(11a), 및 제2 영역(8b)을 통해 제2 연결부(7b)와 전기적으로 접촉하는 제2 접촉 패드(11b)를 갖는, 이전에 도 1c에 도시된 배치를 도시한다. 각각의 접촉 패드(11a, 11b)의 재료는 각각의 연결부(7a, 7b)와 접촉하여, 연결부(7a, 7b)에 접촉 패드(11a, 11b)의 전기적 연결을 달성할 수 있다.
도 1d에 도시된 바와 같이, 접촉 패드(11a, 11b)는 저항 요소가 배치되어 있는 세라믹 기판(1)의 제1 측면에 평행하게 연장되는 절연 층(9)의 표면 영역을 커버한다. 도시된 실시예에서, 접촉 패드(11a, 11b)는 세라믹 기판(1)의 제1 측면에 대해 수직으로 연장되는 절연 층(9)의 표면 영역도 또한 커버한다.
도 2a, 2b, 2c, 2d는 본 발명의 제2 실시예에 따른 저항 요소의 구조의 다른 개략도를 도시한다.
도 2a 및 도 2b는 이전에 이미 도시된 도 1a 및 도 1b에 대응한다.
도 2c에서, 절연 층은 세라믹 기판(1')의 제1 측면 상에 실질적으로 전체 표면에 걸쳐 배치되고, 개구 형태의 리세스(8a', 8b')가 절연 층(9')의 재료 내에 각각 배치되어, 그 아래에 위치된 연결부(7a', 7b')와의 전기적 접촉을 가능하게 한다.
도 1c에 도시된 바와 같이, 제1 연결부(7a') 상의 제1 영역(8a') 및 제2 연결부(7b') 상의 제2 영역(8b')은 절연 층(9')에 의해 커버되지 않는다. 도시된 실시예에서, 제1 영역(8a') 및 제2 영역(8b')은 대향하여 위치되고, 절연 층(9')은 유리 또는 유리 세라믹 재료에 의해 형성된다.
연결부(7a', 7b')는, 개구를 통해 연장되고 접촉 패드(11a', 11b')의 재료와 전기적으로 접촉하는 전기 전도체를 통해 접촉될 수 있다. 대안적으로, 접촉 패드(11a', 11b')의 재료의 일부는 또한 개구를 통해 연장될 수 있고, 연결부(7a', 7b')와 직접 전기적으로 접촉할 수 있다.
도 2d에 도시된 바와 같이, 접촉 패드(11a', 11b')는 저항 요소가 배치되어 있는 세라믹 기판(1')의 제1 측면에 평행하게 연장되는 절연 층(9')의 표면 영역을 커버한다.
다른 (도시되지 않은) 실시예에서, 저항 층은 기판 상에 구조화되지 않고 전체 표면에 걸쳐 형성된다.
1, 1' 세라믹 기판
3, 3' 소결 가능한 금속 배선
5, 5' 금속 층
7a, 7a' 제1 연결부
7b, 7b' 제2 연결부
8a, 8a' 제1 영역
8b, 8b' 제2 영역
9, 9' 절연 층
11a, 11a' 제1 접촉 패드
11b, 11b' 제2 접촉 패드

Claims (17)

  1. 인쇄 회로 기판 상의 표면 장착을 위한 저항 구성 요소로서,
    제1 측면 및 대향하여 위치되는 제2 측면을 갖는 세라믹 기판(1, 1') - 상기 제2 측면 상에는 소결 가능한 금속 배선(metallization; 3, 3')이 적어도 부분적으로 배치됨 -;
    제1 연결부(7a, 7a') 및 제2 연결부(7b, 7b')를 갖는 상기 세라믹 기판(1, 1')의 상기 제1 측면 상에 적어도 부분적으로 배치된 금속 층(5, 5')을 포함하는 저항 요소;
    상기 저항 요소 및 상기 세라믹 기판(1, 1') 상에 적어도 부분적으로 배치된 절연 층(9, 9') - 상기 제1 연결부(7a, 7a') 상의 제1 영역(8a, 8a') 및 상기 제2 연결부(7b, 7b') 상의 제2 영역(8b, 8b')은 상기 절연 층(9, 9')에 의해 커버되지 않은 상태로 유지됨 -; 및
    상기 제1 영역(8a, 8a')을 통해 상기 제1 연결부(7a, 7a')와 전기적으로 접촉하는 제1 접촉 패드(11a, 11a'), 및 상기 제2 영역(8b, 8b')을 통해 상기 제2 연결부(7b, 7b')와 전기적으로 접촉하는 제2 접촉 패드(11b, 11b')
    를 포함하는 상기 저항 구성 요소에 있어서,
    상기 제1 접촉 패드(11a, 11a')는 상기 절연 층(9, 9')의 제1 표면 영역을 적어도 부분적으로 커버하고, 상기 제2 접촉 패드(11b, 11b')는 상기 절연 층(9, 9')의 제2 표면 영역을 적어도 부분적으로 커버하고, 상기 제1 접촉 패드(11a, 11a') 및 상기 제2 접촉 패드(11b, 11b')는 상기 절연 층(9, 9') 상에서 서로에 대해 공간적으로 분리된 방식으로 배치되고,
    상기 제1 표면 영역과 상기 제2 표면 영역은 상기 세라믹 기판(1, 1')의 상기 제1 측면 상에서 상기 절연 층(9, 9')의 전체 표면의 적어도 70%를 함께 포함하고,
    상기 세라믹 기판(1, 1')의 상기 제1 측면 상에 배치된 상기 제1 접촉 패드(11a, 11a') 및 상기 제2 접촉 패드(11b, 11b')는, 상기 세라믹 기판(1, 1')의 금속화된 상기 제2 측면으로부터 전기적으로 절연되어 있는 것을 특징으로 하는 저항 구성 요소.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 표면 영역과 상기 제2 표면 영역은 상기 저항 요소가 배치되어 있는 상기 세라믹 기판의 상기 제1 측면에 평행하게 연장되는 상기 절연 층(9, 9')의 표면을 적어도 부분적으로 포함하는 것을 특징으로 하는 저항 구성 요소.
  4. 제1항에 있어서,
    상기 제1 표면 영역과 상기 제2 표면 영역은 상기 저항 요소가 배치되어 있는 상기 세라믹 기판(1)의 상기 제1 측면에 대해 수직으로 연장되는 상기 절연 층(9)의 표면을 적어도 부분적으로 포함하는 것을 특징으로 하는 저항 구성 요소.
  5. 제1항에 있어서,
    상기 제1 영역(8a') 및/또는 상기 제2 영역(8b')은 상기 절연 층(9')에 의해 커버되지 않고 상기 절연 층(9')의 재료 내에 개구의 형태로 형성되는 것을 특징으로 하는 저항 구성 요소.
  6. 제1항에 있어서,
    상기 제1 영역(8a) 및 상기 제2 영역(8b)은 상기 절연 층(9)에 의해 커버되지 않고 상기 세라믹 기판(1)의 대향하여 위치되는 2개의 단부 상에 배치되고, 상기 제1 연결부(7a) 및 상기 제2 연결부(7b)는 상기 대향하여 위치되는 2개의 단부 중 하나 상에 각각 배치되는 것을 특징으로 하는 저항 구성 요소.
  7. 제1항에 있어서,
    상기 절연 층(9')은 상기 저항 요소가 배치되어 있는 상기 세라믹 기판(1')의 상기 제1 측면을 완전히 커버하고, 상기 제1 영역(8a') 및/또는 상기 제2 영역(8b')은 상기 절연 층(9')에 의해 커버되지 않고 적어도 부분적으로 상기 세라믹 기판(1') 상에 상기 세라믹 기판(1')의 상기 제1 측면에 대해 수직으로 배치되고, 상기 제1 연결부 및/또는 상기 제2 연결부는 상기 세라믹 기판의 대향하여 위치되는 2개의 단부 중 하나 상에 상기 세라믹 기판(1, 1')의 상기 제1 측면에 대해 수직으로 각각 배치되는 것을 특징으로 하는 저항 구성 요소.
  8. 제1항에 있어서,
    상기 세라믹 기판(1, 1')은 10 mm의 최대 길이, 5 mm의 최대 폭 및 3 mm의 최대 높이를 갖는 것을 특징으로 하는 저항 구성 요소.
  9. 제1항에 있어서,
    상기 절연 층(9, 9')은 유리 또는 유리 세라믹 재료를 포함하는 것을 특징으로 하는 저항 구성 요소.
  10. 제1항에 있어서,
    상기 제1 표면 영역과 상기 제2 표면 영역은 굵은 알루미늄 와이어의 웨지 본딩(wedge-bonding)에 적응되는 것을 특징으로 하는 저항 구성 요소.
  11. 제1항에 있어서,
    상기 소결 가능한 금속 배선(3, 3')은 은-팔라듐 금속 배선을 포함하고, 그리고/또는 상기 세라믹 기판(1, 1')은 Al2O3 세라믹을 포함하는 것을 특징으로 하는 저항 구성 요소.
  12. 제1항에 있어서,
    상기 금속 층(5, 5')은 구조화를 포함하고, PT100 또는 PT1000 저항 요소를 포함하고, 온도를 측정하도록 구성되고, 상기 금속 층(5, 5')의 상기 구조화는 상기 제1 연결부(7a, 7a')와 상기 제2 연결부(7b, 7b') 사이에서 사행형으로 연장되는 것을 특징으로 하는 저항 구성 요소.
  13. 제1항에 있어서,
    상기 금속 층(5, 5')은 실온에서 온도 계수가 500 ppm K-1 미만인 재료를 포함하는 것을 특징으로 하는 저항 구성 요소.
  14. 제1항에 따른 적어도 하나의 저항 구성 요소가 배치되어 있는 인쇄 회로 기판.
  15. 제10항에 있어서,
    상기 제1 표면 영역과 상기 제2 표면 영역은 직경이 25 ㎛ 이상인 굵은 알루미늄 와이어의 웨지 본딩에 적응되는 것을 특징으로 하는 저항 구성 요소.
  16. 제12항에 있어서,
    상기 금속 층(5, 5')은 트리밍 섹션이 있는 Pt 박막 또는 후막 저항 요소를 포함하는 것을 특징으로 하는 저항 구성 요소.
  17. 제13항에 있어서,
    상기 금속 층(5, 5')은 크롬, 니켈, 철, 아연, 은 또는 팔라듐을 함유하는 금속 합금을 포함하는 것을 특징으로 하는 저항 구성 요소.
KR1020217010807A 2018-09-19 2019-08-07 인쇄 회로 기판 상의 표면 장착을 위한 저항 구성 요소 및 적어도 하나의 저항 구성 요소가 배치되어 있는 인쇄 회로 기판 KR102552987B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE202018004354.0U DE202018004354U1 (de) 2018-09-19 2018-09-19 Widerstandsbauelement zur Oberflächenmontage auf einer Leiterplatte und Leiterplatte mit zumindest einem darauf angeordneten Widerstandsbauelement
DE202018004354.0 2018-09-19
PCT/EP2019/071193 WO2020057850A1 (de) 2018-09-19 2019-08-07 Widerstandsbauelement zur oberflächenmontage auf einer leiterplatte und leiterplatte mit zumindest einem darauf angeordneten widerstandsbauelement

Publications (2)

Publication Number Publication Date
KR20210046816A KR20210046816A (ko) 2021-04-28
KR102552987B1 true KR102552987B1 (ko) 2023-07-06

Family

ID=64278526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217010807A KR102552987B1 (ko) 2018-09-19 2019-08-07 인쇄 회로 기판 상의 표면 장착을 위한 저항 구성 요소 및 적어도 하나의 저항 구성 요소가 배치되어 있는 인쇄 회로 기판

Country Status (7)

Country Link
US (1) US11547000B2 (ko)
EP (1) EP3853873A1 (ko)
JP (1) JP7288043B2 (ko)
KR (1) KR102552987B1 (ko)
CN (2) CN117438165A (ko)
DE (1) DE202018004354U1 (ko)
WO (1) WO2020057850A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115552687A (zh) 2021-04-09 2022-12-30 株式会社Lg新能源 制备全固态电池的方法和由此制备的全固态电池

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080322A (ja) * 2004-09-10 2006-03-23 Ishizuka Electronics Corp チップ型複合電子部品
JP2010182891A (ja) * 2009-02-05 2010-08-19 Hokuriku Electric Ind Co Ltd 多層回路基板
JP2017135234A (ja) * 2016-01-27 2017-08-03 Koa株式会社 チップ抵抗器およびその製造方法
JP2018026410A (ja) * 2016-08-08 2018-02-15 ローム株式会社 チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2653588B1 (fr) * 1989-10-20 1992-02-07 Electro Resistance Resistance electrique sous forme de puce a montage de surface et son procede de fabrication.
DE4025715C1 (ko) * 1990-08-14 1992-04-02 Robert Bosch Gmbh, 7000 Stuttgart, De
DE9015206U1 (de) 1990-11-05 1991-01-17 Isabellenhütte Heusler GmbH KG, 6340 Dillenburg Widerstandsanordnung in SMD-Bauweise
US5294910A (en) * 1991-07-01 1994-03-15 Murata Manufacturing Co., Ltd. Platinum temperature sensor
JP3665385B2 (ja) 1995-05-15 2005-06-29 ローム株式会社 電子部品
JP3983392B2 (ja) * 1998-10-15 2007-09-26 太陽社電気株式会社 チップ型部品
RU2158419C1 (ru) 1999-11-04 2000-10-27 Научно-производственное объединение измерительной техники Датчик температуры
US6972484B2 (en) * 2000-10-13 2005-12-06 Texas Instruments Incorporated Circuit structure integrating the power distribution functions of circuits and leadframes into the chip surface
DE10358282A1 (de) 2003-12-12 2005-07-28 Georg Bernitz Bauelement und Verfahren zu dessen Herstellung
US7190252B2 (en) * 2005-02-25 2007-03-13 Vishay Dale Electronics, Inc. Surface mount electrical resistor with thermally conductive, electrically insulative filler and method for using same
DE102005030555A1 (de) * 2005-06-22 2007-01-04 E.G.O. Elektro-Gerätebau GmbH Sensoreinrichtung für eine Heizeinrichtung
CN101951726A (zh) 2010-09-17 2011-01-19 昆山华扬电子有限公司 内埋电阻的印制线路板及其制作工艺
DE102010050315C5 (de) 2010-11-05 2014-12-04 Danfoss Silicon Power Gmbh Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule
JP5668837B2 (ja) 2011-02-24 2015-02-12 株式会社村田製作所 電子部品の実装構造
KR101892750B1 (ko) * 2011-12-19 2018-08-29 삼성전기주식회사 칩 저항 부품 및 그의 제조 방법
JP6285096B2 (ja) 2011-12-26 2018-02-28 ローム株式会社 チップ抵抗器、および、電子デバイス
US9633768B2 (en) * 2013-06-13 2017-04-25 Rohm Co., Ltd. Chip resistor and mounting structure thereof
JP2016152301A (ja) * 2015-02-17 2016-08-22 ローム株式会社 チップ抵抗器およびその製造方法
JP2016192509A (ja) * 2015-03-31 2016-11-10 Koa株式会社 チップ抵抗器
JP2017069441A (ja) * 2015-09-30 2017-04-06 Koa株式会社 チップ抵抗器
JP6706942B2 (ja) * 2016-03-24 2020-06-10 Koa株式会社 部品内蔵型回路基板
KR102527724B1 (ko) 2016-11-15 2023-05-02 삼성전기주식회사 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101941752B1 (ko) 2016-12-21 2019-01-23 내셔널 청쿵 유니버시티 알루미늄 말단 전극을 사용한 칩 저항기의 제조 방법
US10438729B2 (en) * 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
US11011290B2 (en) * 2017-12-12 2021-05-18 Koa Corporation Method for manufacturing resistor, and resistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080322A (ja) * 2004-09-10 2006-03-23 Ishizuka Electronics Corp チップ型複合電子部品
JP2010182891A (ja) * 2009-02-05 2010-08-19 Hokuriku Electric Ind Co Ltd 多層回路基板
JP2017135234A (ja) * 2016-01-27 2017-08-03 Koa株式会社 チップ抵抗器およびその製造方法
JP2018026410A (ja) * 2016-08-08 2018-02-15 ローム株式会社 チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール

Also Published As

Publication number Publication date
US20210307178A1 (en) 2021-09-30
EP3853873A1 (de) 2021-07-28
CN117438165A (zh) 2024-01-23
CN112567483A (zh) 2021-03-26
JP2021535607A (ja) 2021-12-16
US11547000B2 (en) 2023-01-03
DE202018004354U1 (de) 2018-10-15
KR20210046816A (ko) 2021-04-28
WO2020057850A1 (de) 2020-03-26
JP7288043B2 (ja) 2023-06-06

Similar Documents

Publication Publication Date Title
JP2000509560A (ja) マルチチップモジュール
CN108139276A (zh) 传感器元件和用于制造传感器元件的方法
US20180116055A1 (en) Electronic-component mount substrate, electronic device, and electronic module
KR102552987B1 (ko) 인쇄 회로 기판 상의 표면 장착을 위한 저항 구성 요소 및 적어도 하나의 저항 구성 요소가 배치되어 있는 인쇄 회로 기판
JP6835658B2 (ja) 試料保持具
CN113228258B (zh) 布线基板、电子装置以及电子模块
US20220283040A1 (en) Sensor Element and Method for Manufacturing a Sensor Element
JP2003007892A (ja) 配線基板
JP4741624B2 (ja) 配線基板
JP4484672B2 (ja) 多数個取り配線基板
JP6741521B2 (ja) 回路装置
JP2018198249A (ja) 配線基板
JP2004281470A (ja) 配線基板
JP4081394B2 (ja) 発光素子収納用パッケージおよび発光装置
CN112154523B (zh) 电阻器
JP4217151B2 (ja) 配線基板
JP4203501B2 (ja) 半導体装置
JP2572626Y2 (ja) 多層回路基板
JP6959785B2 (ja) 回路基板、電子部品および電子モジュール
JP3909285B2 (ja) 配線基板
JP4557405B2 (ja) 圧力検出装置用パッケージ
JP3847219B2 (ja) 配線基板
JP3847220B2 (ja) 配線基板
JP3080491B2 (ja) 配線パターン
JP2024133026A (ja) ノイズフィルタおよび電子機器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant