JP7170692B2 - 基板処理装置、半導体装置の製造方法及びプログラム - Google Patents
基板処理装置、半導体装置の製造方法及びプログラム Download PDFInfo
- Publication number
- JP7170692B2 JP7170692B2 JP2020145475A JP2020145475A JP7170692B2 JP 7170692 B2 JP7170692 B2 JP 7170692B2 JP 2020145475 A JP2020145475 A JP 2020145475A JP 2020145475 A JP2020145475 A JP 2020145475A JP 7170692 B2 JP7170692 B2 JP 7170692B2
- Authority
- JP
- Japan
- Prior art keywords
- recipe
- processing
- maintenance
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Automation & Control Theory (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Bipolar Transistors (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
処理炉内の処理環境を整える前処理工程と、基板を処理する成膜工程と、後処理工程と、を有する技術であって、前記前処理工程の第一ステップでは、装置を構成する部品をメンテナンスする保守レシピを実行するかどうか判定可能な技術が提供される。
次に本開示の実施形態を図1、図2に基づいて説明する。 本開示が適用される実施形態において、基板処理装置は、一例として、半導体装置(IC)の製造方法における処理装置を実施する基板処理装置として構成されている。尚、以下の説明では、基板処理装置として基板に酸化、拡散処理やCVD処理などを行う縦型の装置(以下、単に処理装置という)を適用した場合について述べる。
図3に示すように、処理炉202は加熱手段(加熱機構)としてのヒータ207を有する。ヒータ207は円筒形状であり、保持板としてのヒータベース(図示せず)に支持されることにより垂直に据え付けられている。
図4に示すように、制御システム240は、主制御部(メインコントローラ)であるコントローラ121と、レシピ実行ユニットとしてのプロセス系コントローラPMC(Process Module Controller)と、ジョブ実行ユニットとしての搬送系コントローラを少なくとも含む。また、コントローラ121は、例えばフラッシュメモリ、HDD(Hard Disk Drive)等で構成されている記憶装置128やタッチパネル等として構成された表示部としての入出力装置127が接続されている。
次に、図3を用いて基板処理工程について説明する。所定枚数のウエハ200が載置されたボート217が反応管203内に挿入(ボートロード)され、シールキャップ219により、反応管203が気密に閉塞される。気密に閉塞された反応管203内では、ウエハ200が加熱されると共に、処理ガスが反応管203内に供給され、ウエハ200に所定の処理がなされる。
Siソース:SiH4(モノシラン)
成膜温度:520℃
圧力:0.68Torr
ガス流量:2.8SLM(モノシラン)
成膜時間:約15min
次に、基板処理装置10の動作について説明する。本実施形態においては、予約されていたプロセスジョブの実行処理開始時間になると、制御部121は、基板処理装置10を構成する各部の動作を制御してプロセスジョブを開始する。
図10Aに示すように、1つのジョブで複数回の成膜処理を実行する場合(例えば、N枚のウエハ200をN/2枚とN/2枚に分けて成膜処理を行う場合)で、かつ同じ処理室201(もしくは処理炉202)に対して連続成膜処理を行う場合、従来のメンテナンス処理は、図7に示す「アラームレシピ呼出」が無かったため、「メンテナンスジョブ自動スタート」が設定されていたとしても1つのプロセスジョブを実行するとき、2回連続してプロセスレシピを実行するので、1回目のプロセスレシピ実行中にスケジュールドメンテナンス閾値に到達しメンテナンスが必要であると装置が認識した(制御部121が判定した)としても、2回目のプロセスレシピが実行された後でなければ(プロセスジョブが終了しなければ)、メンテナンスジョブによる保守レシピが実行できなかった。このため、基板処理結果が悪いと分かっていても2回連続してプロセスレシピを実行しなければならず、基板処理結果の信頼性の低下が懸念されていた。
図10Bに示すように、1つのジョブで複数回の成膜処理を実行する場合(例えば、N枚のウエハ200をN/2枚とN/2枚に分けて成膜処理を行う場合)で、かつ同じ処理室201(もしくは処理炉202)に対して連続成膜処理を行う場合であっても、本実施形態では、図7に示す「アラームレシピ呼出」を設定することにより、2回目のプロセスレシピの前処理の先頭ステップでメンテナンス処理を実行させることができる。
ウエハ200にSi膜を形成する場合、バッチ処理を所定回数行うと、回転機構267の回転軸265付近にパーティクルが発生することがある。本実施形態では、メンテナンス処理は図7に示すアラームレシピ呼出が設定されており、図6に示すメンテナンス項目は、ウエハ200(WAFER)および反応管203(TUBE)の使用回数が設定されている。具体的には、ウエハ200(WAFER)および反応管203(TUBE)のうち少なくとも一方の使用回数が閾値に到達したときに、このパーティクル低減を目的とするメンテナンス処理(アラームレシピ)としてのパーティクル低減レシピ(図11のN2パージレシピ)が実行されるように構成されている。
パージガス:N2ガス
温度:400℃
圧力:0.006Torr
Claims (20)
- 処理炉内の処理環境を整える前処理工程と、基板を処理する成膜工程と、後処理工程と、を有する半導体装置の製造方法であって、
前記成膜工程での前記基板の処理に影響が及ばない前記前処理工程の第一ステップで、前記処理炉内を構成する部材をメンテナンスする保守レシピをエラーの内容に応じて適宜選択して、前記保守レシピを実行するかどうか判定する、半導体装置の製造方法。 - 前記前処理工程の第一ステップは、サブレシピを実行する工程を含み、
前記サブレシピの第一ステップで前記保守レシピを実行するか判定する請求項1記載の半導体装置の製造方法。 - 前記サブレシピの第一ステップでは、前記保守レシピを実行する設定を確認する工程と、予め設定されたメンテナンス項目の現在値と閾値とを比較する工程を有する請求項2記載の半導体装置の製造方法。
- 前記メンテナンス項目の現在値が前記閾値に到達していた場合、前記保守レシピを実行し、前記サブレシピの第一ステップの次のステップを実行するよう構成されている請求項3記載の半導体装置の製造方法。
- 更に、前記サブレシピは、基板を搬送する移載ステップを有し、
前記サブレシピの第一ステップ実行後、前記移載ステップを実行するよう構成されている請求項2記載の半導体装置の製造方法。 - 前記移載ステップ実行後、前記サブレシピを終了させて前記前処理工程の第一ステップの次のステップへ移行するよう構成されている請求項5記載の半導体装置の製造方法。
- 前記保守レシピが正常に終了しなかった場合、前記サブレシピを強制的に終了させ、前記後処理工程を実行させるよう構成されている請求項4記載の半導体装置の製造方法。
- 前記保守レシピ終了後、前記メンテナンス項目の現在値をゼロにするように構成されている請求項4記載の半導体装置の製造方法。
- 前記前処理工程の第一ステップにおいて、
前記保守レシピが設定されていれば、サブレシピを実行し、
前記保守レシピが設定されていなければ、サブレシピを実行しないで前記前処理工程を実行する請求項1記載の半導体装置の製造方法。 - 前記前処理工程は、基板を基板保持具に装填する工程、および処理炉の下側の基板保持具と基板が待機する移載環境を整える工程を少なくとも含む請求項1記載の半導体装置の製造方法。
- 前記保守レシピは、パージレシピ、ウォームアップレシピ、クリーニングレシピよりなる群から選択される少なくとも一つを含む請求項1記載の半導体装置の製造方法。
- 前記パージレシピは、処理炉内の温度や圧力が所定値に維持された状態で、パージガスを供給する工程が実行されるように構成される請求項11記載の半導体装置の製造方法。
- 前記パージレシピは、基板保持具を処理炉内に挿入する工程、および、処理炉から基板保持具を取り出す工程を含む請求項12記載の半導体装置の製造方法。
- 前記パージレシピは、前記基板保持具を冷却するための冷却工程を更に含む請求項13記載の半導体装置の製造方法。
- 前記メンテナンス項目は、「使用回数」「使用時間」「装置内滞在時間」「累積膜厚」「使用可能残枚数」「待機時間」「メンテナンス処理実行回数」「ダミーウェーハの使用回数」「ダミーウェーハ累積膜厚」よりなる群から少なくとも一つ以上が選択される請求項3記載の半導体装置の製造方法。
- 前記保守レシピは、「指定なし」「アラーム報告」「ジョブ実行禁止」「メンテナンスジョブ手動スタート」「メンテナンスジョブ自動スタート」「アラームレシピ呼出」よりなる群から一つが選択される請求項9記載の半導体装置の製造方法。
- 前記保守レシピとして、前記「アラームレシピ呼出」が選択される場合、サブレシピを実行する請求項16記載の半導体装置の製造方法。
- 前記装置を構成する部品として、「FOUP」としてのポッド、「WAFER」としてのウエハ、「BOAT」としてのボート、「TUBE」としての反応管、「EQUIPMENT」としての処理装置、よりなる群から少なくとも一つが部品として選択される請求項1記載の半導体装置の製造方法。
- 処理炉内の処理環境を整える前処理ステップと、基板を処理する成膜ステップと、後処理ステップと、を含むメインレシピ及び前記処理炉内を構成する部材をメンテナンスする保守レシピを少なくとも含むファイルを格納する記憶部と、前記メインレシピ及び前記保守レシピをエラーの内容に応じて、レシピ実行部に適宜選択して実行させる制御部と、を備えた基板処理装置で実行されるプログラムであって、前記成膜ステップでの前記基板の処理に影響が及ばない前記前処理ステップの第一ステップで、前記保守レシピを前記レシピ実行部に実行させるプログラム。
- 処理炉内の処理環境を整える前処理ステップと、基板を処理する成膜ステップと、後処理ステップと、を含むメインレシピ、及び前記処理炉内を構成する部材をメンテナンスする保守レシピをエラーの内容に応じて、レシピ実行部に適宜選択して実行させる制御部を備えた基板処理装置であって、前記レシピ実行部は、前記成膜ステップでの前記基板の処理に影響が及ばない前記前処理ステップの第一ステップで、前記保守レシピを実行可能に構成されている基板処理装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109130887A TWI775142B (zh) | 2019-10-31 | 2020-09-09 | 基板處理裝置,半導體裝置的製造方法及程式 |
CN202011018794.6A CN112750720B (zh) | 2019-10-31 | 2020-09-24 | 衬底处理装置、半导体器件的制造方法以及记录介质 |
KR1020200124597A KR102448794B1 (ko) | 2019-10-31 | 2020-09-25 | 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 |
SG10202009600UA SG10202009600UA (en) | 2019-10-31 | 2020-09-28 | Method of manufacturing semiconductor device, program and substrate processing apparatus |
US17/037,034 US20210134683A1 (en) | 2019-10-31 | 2020-09-29 | Method of Manufacturing Semiconductor Device, Non-transitory Computer-readable Recording Medium and Substrate Processing Apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019198080 | 2019-10-31 | ||
JP2019198080 | 2019-10-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021077862A JP2021077862A (ja) | 2021-05-20 |
JP7170692B2 true JP7170692B2 (ja) | 2022-11-14 |
Family
ID=75898311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020145475A Active JP7170692B2 (ja) | 2019-10-31 | 2020-08-31 | 基板処理装置、半導体装置の製造方法及びプログラム |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7170692B2 (ja) |
KR (1) | KR102448794B1 (ja) |
SG (1) | SG10202009600UA (ja) |
TW (1) | TWI775142B (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195805A (ja) | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | 電子デバイス製造装置、及びそのメンテナンス制御方法 |
WO2013146595A1 (ja) | 2012-03-30 | 2013-10-03 | 株式会社日立国際電気 | 基板処理装置、基板処理装置の制御方法、基板処理装置の保守方法及び記録媒体 |
JP2013214726A (ja) | 2012-03-05 | 2013-10-17 | Hitachi Kokusai Electric Inc | 基板処理装置及びその保守方法、基板移載方法並びにプログラム |
JP2015106575A (ja) | 2013-11-28 | 2015-06-08 | 株式会社日立国際電気 | 基板処理装置、基板処理装置の制御方法、制御プログラム及び半導体装置の製造方法 |
WO2017175408A1 (ja) | 2016-04-08 | 2017-10-12 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法及びプログラム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6318384B1 (en) * | 1999-09-24 | 2001-11-20 | Applied Materials, Inc. | Self cleaning method of forming deep trenches in silicon substrates |
JP2004193396A (ja) | 2002-12-12 | 2004-07-08 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法 |
JP2007146252A (ja) * | 2005-11-29 | 2007-06-14 | Tokyo Electron Ltd | 熱処理方法、熱処理装置及び記憶媒体 |
JP2009249680A (ja) | 2008-04-04 | 2009-10-29 | Seiko Epson Corp | 成膜方法及び成膜装置 |
JP2015162628A (ja) | 2014-02-28 | 2015-09-07 | 三菱樹脂株式会社 | 太陽電池用封止シート及び太陽電池モジュール |
JP6523119B2 (ja) * | 2015-09-28 | 2019-05-29 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
JP6804029B2 (ja) | 2017-12-21 | 2020-12-23 | 株式会社Kokusai Electric | 基板処理装置、半導体装置の製造方法及びプログラム |
-
2020
- 2020-08-31 JP JP2020145475A patent/JP7170692B2/ja active Active
- 2020-09-09 TW TW109130887A patent/TWI775142B/zh active
- 2020-09-25 KR KR1020200124597A patent/KR102448794B1/ko active IP Right Grant
- 2020-09-28 SG SG10202009600UA patent/SG10202009600UA/en unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195805A (ja) | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | 電子デバイス製造装置、及びそのメンテナンス制御方法 |
JP2013214726A (ja) | 2012-03-05 | 2013-10-17 | Hitachi Kokusai Electric Inc | 基板処理装置及びその保守方法、基板移載方法並びにプログラム |
WO2013146595A1 (ja) | 2012-03-30 | 2013-10-03 | 株式会社日立国際電気 | 基板処理装置、基板処理装置の制御方法、基板処理装置の保守方法及び記録媒体 |
JP2015106575A (ja) | 2013-11-28 | 2015-06-08 | 株式会社日立国際電気 | 基板処理装置、基板処理装置の制御方法、制御プログラム及び半導体装置の製造方法 |
WO2017175408A1 (ja) | 2016-04-08 | 2017-10-12 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
SG10202009600UA (en) | 2021-05-28 |
TWI775142B (zh) | 2022-08-21 |
KR102448794B1 (ko) | 2022-09-28 |
TW202135131A (zh) | 2021-09-16 |
KR20210052222A (ko) | 2021-05-10 |
JP2021077862A (ja) | 2021-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9911635B2 (en) | Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium | |
US8003547B2 (en) | Method of manufacturing semiconductor device | |
JP5902073B2 (ja) | 半導体装置の製造方法、基板処理方法及び基板処理装置 | |
JP6186000B2 (ja) | 基板処理装置のメンテナンス方法、半導体装置の製造方法、基板処理装置、及び基板処理装置のメンテナンスプログラム | |
US20150371914A1 (en) | Substrate processing apparatus and method of manufacturing semiconductor device | |
JP2019529701A (ja) | 原子層堆積のための装置および方法 | |
JP2014067796A5 (ja) | ||
JP2014036216A (ja) | 半導体装置の製造方法、基板処理方法および基板処理装置 | |
JP5545795B2 (ja) | 基板処理装置及び半導体製造装置管理方法 | |
JP2018206847A (ja) | 半導体装置の製造方法、プログラムおよび基板処理装置 | |
TWI761758B (zh) | 半導體裝置的製造方法、基板處理裝置及記錄媒體 | |
JP2015106575A (ja) | 基板処理装置、基板処理装置の制御方法、制御プログラム及び半導体装置の製造方法 | |
JP7170692B2 (ja) | 基板処理装置、半導体装置の製造方法及びプログラム | |
CN112750720B (zh) | 衬底处理装置、半导体器件的制造方法以及记录介质 | |
JP4880408B2 (ja) | 基板処理装置、基板処理方法、半導体装置の製造方法、メインコントローラおよびプログラム | |
JP6802903B2 (ja) | 基板処理装置及びその表示方法並びに半導体装置の製造方法 | |
JP6823575B2 (ja) | 基板処理装置、反応管及び半導体装置の製造方法 | |
US20230221699A1 (en) | Substrate processing apparatus, switching method, method of manufacturing semiconductor device, and recording medium | |
JP2024043273A (ja) | 排気システム、基板処理装置及び半導体装置の製造方法 | |
JP2007258630A (ja) | 基板処理装置 | |
JP6262020B2 (ja) | 基板処理装置及び半導体装置の製造方法並びにプログラム | |
JP2013239656A (ja) | 基板処理装置 | |
JP2007258340A (ja) | 基板処理装置 | |
JP2013055239A (ja) | 基板処理装置 | |
JP2010183068A (ja) | 基板処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7170692 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |