JP7144190B2 - ステッピングモータの駆動回路、それを用いたシステム - Google Patents

Description

本発明は、ステッピングモータの駆動回路に関する。

デジタルスチルカメラ、デジタルビデオカメラ、ディスク装置、プリンタ、コピー機などの電子機器において、レンズやピックアップ、ヘッド等の可動部品の位置調節、紙送り用ローラの駆動などにステッピングモータが多く用いられている。ステッピングモータは、外部から印加されたステップパルス信号に同期して回転する同期モータであり、起動、停止、位置決めに優れた制御性を持っている。単位パルスあたりの回転角（ステップ角）は、モータの特性、励磁方式によって定まる。さらにステッピングモータは、オープンループでの制御が可能であり、またデジタル信号処理に適するという特性を有する。

図１は、ステッピングモータの駆動回路１００Ｒを備えるシステム２００Ｒのブロック図である。ステッピングモータ２０２は、２つのコイルＬ１，Ｌ２を含む。駆動回路１００Ｒの出力端子（ピン）ＯＵＴ１Ａ，ＯＵＴ１Ｂには、ステッピングモータ２０２のコイルＬ１が接続され、ＯＵＴ２Ａ，ＯＵＴ２ＢにはコイルＬ２が接続される。駆動回路１００Ｒは外部のコントローラ２０４から制御指令Ｓ_ＣＮＴを受け、制御指令Ｓ_ＣＮＴに応じてステッピングモータ２０２を駆動する。

特開２００８－２６３７３３号公報

ＩＣの小型化が優先されるアプリケーションでは、パッケージのピン数に制約が生ずる。図１に示すように、駆動回路１００Ｒには、以下の６個のピンが必須である。
・電源ピンＶＣＣ
・グランドピンＧＮＤ
・４個の出力ピンＯＵＴ１Ａ，ＯＵＴ１Ｂ，ＯＵＴ２Ａ，ＯＵＴ２Ｂ
したがって、図１の駆動回路１００Ｒを８ピンで構成した場合、コントローラ２０４とのインタフェースには２ピンしか割り当てることができない。たとえば２ピンに、クロック信号（制御パルスともいう）および回転方向を指示する２値の信号を割り当てたとすると、駆動回路１００Ｒに付加機能を実装することができない。

本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ピン数を増やすこと無く付加機能を実装した駆動回路の提供にある。

本発明のある態様の駆動回路は、第１コイルおよび第２コイルを有するステッピングモータの駆動回路に関する。駆動回路は、第１コイルと接続される第１Ｈブリッジ回路と、第２コイルと接続される第２Ｈブリッジ回路と、ステッピングモータの回転方向を指示する方向指示信号を受ける方向設定ピンと、ステッピングモータの回転動作を指示するクロック信号を受けるクロックピンと、方向指示信号およびクロック信号に応じて、第１Ｈブリッジ回路および第２Ｈブリッジ回路それぞれの状態を指示する第１内部信号および第２内部信号を生成するロジック回路と、第１内部信号にもとづいて第１Ｈブリッジ回路を駆動する第１プリドライバと、第２内部信号にもとづいて第２Ｈブリッジ回路を駆動する第２プリドライバと、を備える。ロジック回路は、クロック信号が所定の状態を所定の判定時間、持続すると所定のモードに遷移する。

この態様によると、外部とのインタフェースを２ピンとしつつも、新たな機能として別のモードを追加できる。

ある実施の形態において、たとえば所定のモードは、ハイインピーダンスモードでありうる。ハイインピーダンスモードにおいて、第１Ｈブリッジ回路および第２Ｈブリッジ回路の出力がハイインピーダンスとなるように、第１内部信号および第２内部信号が生成される。
ハイインピーダンスモードでは、ステッピングモータへの通電が停止するため、消費電流を低減できる。

ロジック回路は、ハイインピーダンスモードにおいて、駆動回路のすべての回路ブロックの動作を維持してもよい。ハイインピーダンスモードにおいて、いくつかの回路ブロックをシャットダウンすると復帰まで時間を要するため、次の回転再開時に遅延が生ずるが、回路ブロックの動作を維持することで、停止から回転へ切りかえる際の遅延を無くすことができる。

ロジック回路は、ハイインピーダンスモードにおいて、少なくともひとつの回路ブロックをシャットダウンしてもよい。これによりさらに消費電流を低減できる。

ある実施の形態において、所定のモードは弱励磁モードである。弱励磁モードでは、Ｈブリッジ回路の出力電流がノーマル励磁モードに比べて減少する。これにより、コイルに小さい電流を流してロータの位置を保持しつつ、消費電力を低減できる。

本発明の別の態様はシステムに関する。システムは、プロセッサと、ステッピングモータと、プロセッサからの方向指示信号およびクロック信号に応じてステッピングモータを駆動する上述のいずれかの駆動回路と、を備える。

本発明のさらに別の態様も、第１コイルおよび第２コイルを有するステッピングモータの駆動回路に関する。駆動回路は、第１コイルと接続される第１Ｈブリッジ回路と、第２コイルと接続される第２Ｈブリッジ回路と、ステッピングモータの回転動作を指示するクロック信号を受けるクロックピンと、第１Ｈブリッジ回路および第２Ｈブリッジ回路の出力の状態を制御する制御信号を受ける制御ピンと、クロック信号と制御信号の状態にもとづいて回転方向を決定し、クロック信号に応じて、第１Ｈブリッジ回路および第２Ｈブリッジ回路それぞれの状態を指示する第１内部信号および第２内部信号を生成するロジック回路と、第１内部信号にもとづいて第１Ｈブリッジ回路を駆動する第１プリドライバと、第２内部信号にもとづいて第２Ｈブリッジ回路を駆動する第２プリドライバと、を備える。

この態様によると、外部とのインタフェースを２ピンとして、モータの回転方向を指示する専用の制御信号を与えなくても、モータの回転方向の切替が可能となる。

ロジック回路は、クロック信号と制御信号が所定の状態を所定の判定時間維持すると、回転方向をそれまでと反対側に切りかえてもよい（トグル）。

ロジック回路は、制御信号が所定レベルのときに、駆動回路の少なくとも一部をシャットダウンしてもよい。これによりさらに消費電流を低減できる。

ロジック回路は、制御信号が所定レベルの間、駆動回路のすべての回路ブロックの動作を維持してもよい。ハイインピーダンスモードにおいて、いくつかの回路ブロックをシャットダウンすると復帰まで時間を要するため、次の回転再開時に遅延が生ずるが、回路ブロックの動作を維持することで、停止から回転へ切りかえる際の遅延を無くすことができる。

本発明の別の態様はシステムに関する。システムは、プロセッサと、ステッピングモータと、プロセッサからの制御信号およびクロック信号に応じてステッピングモータを駆動する上述のいずれかの駆動回路と、を備えてもよい。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、ピン数を増やすこと無く付加機能を実装できる。

ステッピングモータの駆動回路を備えるシステムのブロック図である。 第１の実施の形態に係る駆動回路を備えるシステムのブロック図である。 図３（ａ）は、１－２相励磁における励磁位置と電流Ｉ_ＯＵＴ１，Ｉ_ＯＵＴ２の関係を示す図であり、図３（ｂ）は、図２の駆動回路の動作波形図である。 第３の実施の形態に係る駆動回路を備えるシステムブロック図である。 図５（ａ）は、２－２相励磁における励磁位置と電流Ｉ_ＯＵＴ１，Ｉ_ＯＵＴ２の関係を示す図であり、図５（ｂ）は、図４の駆動回路の動作波形図である。 図４の駆動回路の別の動作波形図である。 第４の実施の形態に係る駆動回路を備えるシステムのブロック図である。 ＰＷＭ発生器の構成例を示す回路図である。 図９（ａ）は、１－２相励磁の弱励磁モードにおける励磁位置と電流Ｉ_ＯＵＴ１，Ｉ_ＯＵＴ２の関係を示す図であり、図９（ｂ）は、図７の駆動回路の動作波形図である。 第５の実施の形態に係る駆動回路を備えるシステムのブロック図である。 図１０の駆動回路の動作波形図である。 図１０の駆動回路の別の動作波形図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
図２は、第１の実施の形態に係る駆動回路１００Ａを備えるシステム２００Ａのブロック図である。ステッピングモータ２０２は、第１コイルＬ１および第２コイルＬ２を有する。駆動回路１００Ａの電源（ＶＣＣ）ピンには電源電圧が供給され、グランド（ＧＮＤ）ピンは接地される。

駆動回路１００Ａは、ロジック回路１１０Ａ、第１プリドライバ１２０＿１、第２プリドライバ１２０＿２、第１ＰＷＭ発生器１２２＿１、第２ＰＷＭ発生器１２２＿２、第１Ｈブリッジ回路１３０＿１、第２Ｈブリッジ回路１３０＿２を備える。第１Ｈブリッジ回路１３０＿１は、その出力が第１コイルＬ１と接続され、第２Ｈブリッジ回路１３０＿２はその出力が第２コイルＬ２と接続される。駆動回路１００Ａには、ＯＵＴ１Ａ，ＯＵＴ１Ｂ，ＯＵＴ２Ａ，ＯＵＴ２Ｂピンが設けられている。第１Ｈブリッジ回路１３０＿１、第２Ｈブリッジ回路１３０＿２はそれぞれ、駆動電流を検出するためのセンス抵抗Ｒ_Ｓを含む。センス抵抗Ｒ_Ｓには、駆動電流に比例する電圧降下が発生する。この電圧降下は、対応するＰＷＭ発生器１２２に供給される。

駆動回路１００Ａは、コントローラ２０４からの制御信号に応じてステッピングモータ２０２を駆動する。コントローラ２０４はマイクロコントローラやＣＰＵである。駆動回路１００Ａには、方向設定（ＤＩＲ）ピンおよびクロック（ＣＬＫ）ピンが設けられる。ＤＩＲピンには、ステッピングモータ２０２の回転方向（時計回り、反時計回り）を指示する方向指示（ＲＯＴ）信号が入力される。またＣＬＫピンには、ステッピングモータ２０２の回転動作を指示するクロック（ＣＬＫ）信号が入力される。

ロジック回路１１０Ａは、ＲＯＴ信号およびＣＬＫ信号に応じて、第１Ｈブリッジ回路１３０＿１および第２Ｈブリッジ回路１３０＿２それぞれの状態を指示する第１内部信号Ｓ_ＩＮＴ１および第２内部信号Ｓ_ＩＮＴ２を生成する。ロジック回路１１０Ａによる内部信号の生成については公知技術を用いればよい。たとえばロジック回路１１０Ａは、ＣＬＫ信号のエッジ毎に、電流の位相を４５度回転させる１－２相励磁方式や、ＣＬＫ信号のエッジ毎に、電流の位相を９０度回転させる２－２相励磁方式を採用できる。ロジック回路１１０Ａは、ＣＬＫ信号の周波数のＮ倍（Ｎは整数）の周波数で内部信号を変化させるマイクロステップ駆動を行ってもよい。

第１ＰＷＭ発生器１２２＿１は、対応する第１Ｈブリッジ回路１３０＿１のセンス抵抗Ｒ_Ｓの電圧降下にもとづいて、駆動電流が設定値に安定化されるように第１ＰＷＭ信号Ｓ_ＰＷＭ１を生成する。同様に第２ＰＷＭ発生器１２２＿２は、対応する第２Ｈブリッジ回路１３０＿２のセンス抵抗Ｒ_Ｓの電圧降下にもとづいて、駆動電流が設定値に安定化されるように第２ＰＷＭ信号Ｓ_ＰＷＭ２を生成する。可聴帯域のノイズを抑制するために、ＰＷＭ信号Ｓ_ＰＷＭ１，Ｓ_ＰＷＭ２の周波数（ＰＷＭ周波数）は、可聴帯域外の２０ｋＨｚ以上に設定され、ＰＷＭ信号の１周期は最長で５０μｓとなる。

第１プリドライバ１２０＿１は第１内部信号Ｓ_ＩＮＴ１および第１ＰＷＭ信号Ｓ_ＰＷＭ１にもとづいて第１Ｈブリッジ回路１３０＿１を駆動する。同様に第２プリドライバ１２０＿２は、第２内部信号Ｓ_ＩＮＴ２および第２ＰＷＭ信号Ｓ_ＰＷＭ２にもとづいて第２Ｈブリッジ回路１３０＿２を駆動する。

ロジック回路１１０Ａは、ＣＬＫ信号が所定の状態（たとえばローレベル）を所定の判定時間τ、持続すると、ハイインピーダンスモードとなる。ハイインピーダンスモードにおいてロジック回路１１０Ａは、第１Ｈブリッジ回路１３０＿１および第２Ｈブリッジ回路１３０＿２の出力がハイインピーダンスとなるように、言い換えれば各Ｈブリッジ回路を構成するすべてのトランジスタが同時にオフとなるように、第１内部信号Ｓ_ＩＮＴ１および第２内部信号Ｓ_ＩＮＴ２を生成する。

ある励磁位置に対して出力されるＰＷＭ信号のパルス数（必要ＰＷＭパルス数）Ｍは、ステッピングモータの回転負荷、速度に応じて定まる。また、ＰＷＭ信号の周期は最長で５０μｓである。したがってステッピングモータを定速回転させる際には、ＣＬＫ信号は、５０μｓ×Ｍの周期（またはそれより長い周期）で入力される。このことから判定時間τは５０μｓ×Ｋ（Ｋ≧Ｍ）より長いことが好ましい。

ロジック回路１１０Ａは、ＣＬＫ信号の状態を監視するタイマー回路１１２Ａを含んでもよい。タイマー回路１１２Ａの構成は特に限定されないが、たとえばＣＬＫ信号がローレベルとなる期間、駆動回路１００Ａの高速な内部クロックＣＬＫＩＮＴと同期してカウントアップ（あるいはカウントダウン）し、ＣＬＫ信号がハイレベルとなるたびにリセットされてもよい。タイマー回路１１２Ａのカウント値が、判定時間τに相当する値に達すると、タイマー回路１１２Ａは、ハイインピーダンス設定（Ｈｉ－Ｚ）信号をアサート（たとえばハイレベル）する。ロジック回路１１０Ａは、Ｈｉ－Ｚ信号のアサートをトリガーとして、第１Ｈブリッジ回路１３０＿１、第２Ｈブリッジ回路１３０＿２の出力がハイインピーダンスとなるように、内部信号Ｓ_ＩＮＴ１，Ｓ_ＩＮＴ２をセットする。

一実施例においてロジック回路１１０Ａは、ハイインピーダンスモードにおいて、駆動回路のすべての回路ブロックの動作状態を維持する。以上が駆動回路１００Ａの構成である。続いてその動作を説明する。

図３（ａ）は、１－２相励磁における励磁位置と電流Ｉ_ＯＵＴ１，Ｉ_ＯＵＴ２の関係を示す図である。たとえば駆動回路１００Ａは、ＲＯＴ信号がローレベルの状態において、ＣＬＫ信号のエッジが発生する度に、励磁位置を＋１、すなわち反時計回り（ＣＣＷ）に変化させる。反対にＲＯＴ信号がハイレベルの状態において、ＣＬＫ信号のエッジが発生する度に、励磁位置を－１、すなわち時計回り（ＣＷ）に変化させる。駆動回路１００Ａは、マイクロステップ駆動によって、さらに細かく励磁位置を変化させてもよい。

図３（ｂ）は、図２の駆動回路１００Ａの動作波形図である。この例ではＲＯＴ信号はローレベルであり、反時計回り（ＣＣＷ）の回転が指示される。時刻ｔ_０より前において、駆動回路１００ＡはハイインピーダンスモードＨｉ－ｚであり、ステッピングモータ２０２は励磁位置１において停止している。

時刻ｔ_０以降、周期的なＣＬＫ信号が入力されると、Ｈｉ－Ｚ信号はローレベルとなり、駆動回路１００Ａはハイインピーダンスモードから通常動作モードに遷移する。通常動作モードにおいて駆動回路１００Ａは、ＣＬＫ信号のエッジと同期して、電流Ｉ_ＯＵＴ１，Ｉ_ＯＵＴ２を変化させていき、それによりステッピングモータ２０２が、パルス数に応じた角度、回転する。

時刻ｔ_１に最後のＣＬＫ信号が発生してから判定時間τが経過すると、時刻ｔ_２にＨｉ－Ｚ信号がアサートされ、ハイインピーダンスモードとなる。ハイインピーダンスモードでは、Ｉ_ＯＵＴ１，Ｉ_ＯＵＴ２がゼロとなり、ステッピングモータ２０２が固定される。

以上が駆動回路１００Ａの動作である。この駆動回路１００Ａによれば、外部とのインタフェースを２ピンとしつつも、新たな機能としてハイインピーダンスモードを追加できる。ハイインピーダンスモードでは、ステッピングモータ２０２への通電が停止するため、消費電流を低減できる。

（第２の実施の形態）
第２の実施の形態に係る駆動回路１００Ｂの基本構成は、図２の駆動回路１００Ａと同様である。駆動回路１００Ａとの相違点は、駆動回路１００Ｂが、ハイインピーダンスモードにおいてスタンバイ状態となる点である。スタンバイ状態では、駆動回路１００Ｂの少なくとも一部の回路ブロック（たとえば保護回路やバイアス回路）がシャットダウンし、駆動回路１００Ｂの消費電流（電源電流）Ｉ_ＣＣが実質的にゼロまで低下する。駆動回路１００Ｂの電源電流Ｉ_ＣＣは、図３（ｂ）に一点鎖線で示される。

駆動回路１００Ｂによれば、ハイインピーダンスモードにおいて、駆動回路１００Ｂ自体の動作電流を低減できるため、システム全体の動作電流を減らすことができる。

ただしハイインピーダンスモードにおいて、いくつかの回路ブロックをシャットダウンすると復帰まで時間を要するため、次の回転再開時に遅延が生ずることとなる。

図２の駆動回路１００Ａでは、回路ブロックをシャットダウンさせずに、動作を維持することで、停止から回転へ切りかえる際の遅延を無くすことができるという利点を有している。

つまりハイインピーダンスモードにおいて、いくつかの回路ブロックをシャットダウンするか否かは、応答性と消費電力のいずれを優先すべきかを考慮して選択すればよい。

（第３の実施の形態）
図４は、第３の実施の形態に係る駆動回路１００Ｃを備えるシステム２００Ｃブロック図である。

駆動回路１００Ｃは、図２のＤＩＲピンに代えて、イネーブル（ＥＮ）ピンを備える。ＥＮピンには、コントローラ２０４からイネーブル（ＥＮＡＢＬＥ）信号が入力される。ＥＮＡＢＬＥ信号は、第１Ｈブリッジ回路１３０＿１および第２Ｈブリッジ回路１３０＿２が通常動作モードに設定すべきときにアサート（たとえばハイレベル）され、ハイインピーダンスモードに設定すべきときネゲート（たとえはローレベル）される。

一実施例においてロジック回路１１０Ｃは、ハイインピーダンスモードにおいて、駆動回路のすべての回路ブロックの動作状態を維持してもよい。あるいはハイインピーダンスモードにおいて、少なくとも一部の回路ブロックをシャットダウンしてもよい。

ロジック回路１１０Ｃは、ＣＬＫ信号とＥＮＡＢＬＥ信号の状態にもとづいて回転方向を決定し、回転方向を示す方向指示（ＲＯＴ）信号を生成する。たとえばＲＯＴ信号は、反時計回り（ＣＣＷ）のときローレベル、時計回り（ＣＷ）のときハイレベルであってもよい。

ロジック回路１１０Ｃは、ＣＬＫ信号およびＲＯＴ信号に応じて、第１Ｈブリッジ回路１３０＿１および第２Ｈブリッジ回路１３０＿２それぞれの状態を指示する第１内部信号Ｓ_ＩＮＴ１および第２内部信号Ｓ_ＩＮＴ２を生成する。

ロジック回路１１０Ｃは、ＣＬＫ信号とＥＮＡＢＬＥ信号が所定の状態を所定の判定時間τ維持すると、ＲＯＴ信号を論理反転（トグル）し、回転方向をそれまでと反対側に切りかえる。より詳しくは、ＥＮＡＢＬＥ信号が通常動作モード（ハイ）を指示し、かつＣＬＫ信号が停止している状態（すなわち無入力状態）が、判定時間τを超えると、ＲＯＴ信号を論理反転する。判定時間τは、第１の実施の形態と同様に規定すればよい。

ロジック回路１１０Ｃは、ＣＬＫ信号およびＥＮＡＢＬＥ信号の状態を監視するタイマー回路１１２Ｃを含んでもよい。タイマー回路１１２Ｃの構成は特に限定されないが、たとえばＣＬＫ信号がローレベルであり、かつＥＮＡＢＬＥ信号がハイを維持する期間、駆動回路１００Ｃの高速な内部クロックＣＬＫＩＮＴと同期してカウントアップ（あるいはカウントダウン）し、ＣＬＫ信号またはＥＮＡＢＬＥ信号が遷移するたびにリセットされてもよい。タイマー回路１１２Ｃのカウント値が、判定時間τに相当する値に達すると、タイマー回路１１２Ｃは、ＲＯＴ信号の論理レベルを反転する。

一変形例において、ＥＮＡＢＬＥ信号がハイインピーダンスモードを指示し、かつＣＬＫ信号が停止している状態が、判定時間τを超えると、ＲＯＴ信号を論理反転してもよい。さらに別の変形例において、ＥＮＡＢＬＥ信号が、ハイまたはローに固定され、かつＣＬＫ信号が停止している状態が、判定時間τを超えると、ＲＯＴ信号を論理反転してもよい。

続いて駆動回路１００Ｃの動作を説明する。ここでは２－２相励磁を例とする。図５（ａ）は、２－２相励磁における励磁位置と電流Ｉ_ＯＵＴ１，Ｉ_ＯＵＴ２の関係を示す図である。たとえば駆動回路１００Ｃは、ＲＯＴ信号がローレベルの状態において、ＣＬＫ信号のエッジが発生する度に、励磁位置を＋２、すなわち反時計回り（ＣＣＷ）に変化させる。反対にＲＯＴ信号がハイレベルの状態において、ＣＬＫ信号のエッジが発生する度に、励磁位置を－２、すなわち時計回り（ＣＷ）に変化させる。駆動回路１００Ｃは、マイクロステップ駆動によって、さらに細かく励磁位置を変化させてもよい。

図５（ｂ）は、図４の駆動回路１００Ｃの動作波形図である。時刻ｔ_０より前において、ＥＮＡＢＬＥ信号はローレベルであり、したがって駆動回路１００ＣはハイインピーダンスモードＨｉ－ｚであり、ステッピングモータ２０２は励磁位置（リセットポジション）８において停止している。ＲＯＴ信号はローレベルであり、反時計回り（ＣＣＷ）の状態となっている。

時刻ｔ_０に、ＥＮＡＢＬＥ信号がハイに遷移すると、駆動回路１００Ｃは通常動作モードに移行する。そして周期的なＣＬＫ信号が入力されると、励磁位置が＋２ずつ変化していく。

時刻ｔ_１に、最後のＣＬＫ信号が発生する。このときＥＮＡＢＬＥ信号はハイレベルであるから、タイマー回路１１２Ｃによるカウント動作が進み、判定時間τが経過した時刻ｔ_２に、ＲＯＴ信号の論理値が反転し、回転方向が時計回りに切り替わる。その後、時刻ｔ_３に次のＣＬＫ信号が入力されると、励磁位置が時刻ｔ_１より前とは逆向きに変化していく。

図６は、図４の駆動回路１００Ｃの別の動作波形図である。時刻ｔ_１までは図５（ｂ）と同様である。時刻ｔ_１に、最後のＣＬＫ信号が発生し、それ以降、回転が停止する。その直後に、ＥＮＡＢＬＥ信号はローに落ちており、タイマー回路１１２Ｃによるカウント動作は発生しないか、あるいはリセットされる。したがって、ＲＯＴ信号の論理値は反転せず、回転方向が反時計回りに維持される。その後、時刻ｔ_３にＣＬＫ信号の入力が再開されると、励磁位置が時刻ｔ_１より前と同じ方向に変化していく。

以上が駆動回路１００Ｃの動作である。

駆動回路１００Ｃによれば、第１、第２の実施の形態と同様に、外部とのインタフェースを２ピンとしつつも、新たな機能としてハイインピーダンスモードを追加できる。ハイインピーダンスモードでは、ステッピングモータへの通電が停止するため、消費電流を低減できる。

（第４の実施の形態）
図７は、第４の実施の形態に係る駆動回路１００Ｄを備えるシステム２００Ｄのブロック図である。駆動回路１００Ｄはノーマル励磁モードと弱励磁モードをサポートする。

駆動回路１００Ｄの入出力ピンおよび基本構成は、図２の駆動回路１００Ａと同様である。

ロジック回路１１０Ｄは、ＣＬＫ信号が所定の状態（たとえばローレベル）を所定の判定時間τ、持続すると、弱励磁モードとなる。弱励磁モードにおいて、第１Ｈブリッジ回路１３０＿１および第２Ｈブリッジ回路１３０＿２の出力電流は、ノーマル励磁モードの出力電流より小さくなる。

ロジック回路１１０Ｄは、ＣＬＫ信号の状態を監視するタイマー回路１１２Ｄを含んでもよい。タイマー回路１１２Ｄは、ＣＬＫ信号の無入力状態が判定時間τ経過すると、弱励磁（ＷＥ）信号をアサート（たとえばハイ）する。

ＷＥ信号は、第１ＰＷＭ発生器１２２＿１、第２ＰＷＭ発生器１２２＿２に入力される。第１ＰＷＭ発生器１２２＿１、第２ＰＷＭ発生器１２２＿２は、ＷＥ信号がアサートされた状態で、駆動電流のピーク値を規定するしきい値を、ＷＥ信号のネゲートされた状態（ノーマル励磁モード）よりも低下させる。

図８は、ＰＷＭ発生器１２２の構成例を示す回路図である。ＰＷＭ発生器１２２は、コンパレータ１２３と、可変電圧源１２４、フリップフロップ１２５、オシレータ１２６を含んでもよい。可変電圧源１２４は、ＷＥ信号がローのとき、第１電圧レベルＶ_ＴＨ１を有し、ＷＥ信号がハイすなわち弱励磁モードのとき、第１電圧レベルＶ_ＴＨ１より低い第２電圧レベルＶ_ＴＨ２を有するしきい値電圧Ｖ_ＴＨを生成する。第２電圧レベルＶ_ＴＨ２は、第１電圧レベルＶ_ＴＨ１の２５％であってもよい。可変電圧源１２４はＤ／Ａコンバータを含んでもよく、Ｄ／Ａコンバータの入力コードをビットシフトさせることで、しきい値電圧Ｖ_ＴＨの電圧レベルを１／２，１／４…と変化させることができる。あるいは可変電圧源１２４は、定電圧源と、分圧比が可変の分圧回路を含んでもよい。

コンパレータ１２３は、センス抵抗Ｒ_Ｓに生ずる電圧降下Ｖ_Ｓを、しきい値電圧Ｖ_ＴＨと比較し、Ｖ_Ｓ＞Ｖ_ＴＨとなると、オフ信号（リセット信号）をアサートする。オシレータ１２６は、所定のＰＷＭ周期ごとにアサートされるオン信号（セット信号）を生成する。フリップフロップ１２５は、オン信号とオフ信号に応じてハイ、ローが変化するＰＷＭ信号Ｓ_ＰＷＭを生成する。

図９（ａ）は、１－２相励磁の弱励磁モードにおける励磁位置と電流Ｉ_ＯＵＴ１，Ｉ_ＯＵＴ２の関係を示す図であり、図９（ｂ）は、図７の駆動回路１００Ｄの動作波形図である。図９（ａ）には、ノーマル励磁モードにおける電流Ｉ_ＯＵＴ１，Ｉ_ＯＵＴ２が破線で示される。

図９（ｂ）は、図７の駆動回路１００Ｄの動作波形図である。この例ではＲＯＴ信号はローレベルであり、反時計回り（ＣＣＷ）の回転が指示される。時刻ｔ_０より前において、駆動回路１００Ａは弱励磁モードであり、ステッピングモータ２０２は励磁位置１において停止している。

時刻ｔ_０以降、周期的なＣＬＫ信号が入力されると、ＷＥ信号はローレベルとなり、駆動回路１００Ｄは弱励磁モードからノーマル励磁モードに遷移する。ノーマル励磁モードにおいて駆動回路１００Ａは、ＣＬＫ信号のエッジと同期して、電流Ｉ_ＯＵＴ１，Ｉ_ＯＵＴ２を変化させていき、それによりステッピングモータ２０２が、パルス数に応じた角度、回転する。

時刻ｔ_１に最後のＣＬＫ信号が発生してから判定時間τが経過すると、時刻ｔ_２にＷＥ信号がアサートされ、弱励磁モードとなる。弱励磁モードでは、Ｉ_ＯＵＴ１，Ｉ_ＯＵＴ２をそれぞれが、ノーマル励磁モードの２５％となり、ステッピングモータ２０２が固定される。

以上が駆動回路１００Ｄの動作である。この駆動回路１００Ｄによれば、外部とのインタフェースを２ピンとしつつも、新たな機能として弱励磁モードを追加できる。弱励磁モードでは、弱い磁力によりロータの位置を固定しつつ消費電流を低減できる。

（第５の実施の形態）
図１０は、第５の実施の形態に係る駆動回路１００Ｅを備えるシステム２００Ｅのブロック図である。駆動回路１００Ｅは、図４のＥＮＡＢＬＥピンに代えて、弱励磁設定（ＷＥ）ピンを備える。ＷＥピンには、コントローラ２０４から弱励磁モードかノーマル励磁モードかを選択する制御信号（ＷＥ）信号が入力される。ＷＥ信号は、第１Ｈブリッジ回路１３０＿１および第２Ｈブリッジ回路１３０＿２が通常動作モードに設定すべきときにネゲート（たとえばロー）され、弱励磁モードに設定すべきときアサート（たとえはハイ）される。

ロジック回路１１０Ｅは、ＣＬＫ信号とＷＥ信号の状態にもとづいて回転方向を決定し、回転方向を示す方向指示（ＲＯＴ）信号を生成する。たとえばＲＯＴ信号は、反時計回り（ＣＣＷ）のときローレベル、時計回り（ＣＷ）のときハイレベルであってもよい。

ロジック回路１１０Ｅは、ＣＬＫ信号およびＲＯＴ信号に応じて、第１Ｈブリッジ回路１３０＿１および第２Ｈブリッジ回路１３０＿２それぞれの状態を指示する第１内部信号Ｓ_ＩＮＴ１および第２内部信号Ｓ_ＩＮＴ２を生成する。

ロジック回路１１０Ｅは、ＣＬＫ信号とＷＥ信号が所定の状態を所定の判定時間τ維持すると、ＲＯＴ信号を論理反転（トグル）し、回転方向をそれまでと反対側に切りかえる。

より詳しくは、ＷＥ信号がノーマル励磁モードを指示（すなわちロー）し、かつＣＬＫ信号が停止している状態が、判定時間τを超えると、ＲＯＴ信号を論理反転する。

ロジック回路１１０Ｅは、ＣＬＫ信号およびＷＥ信号の状態を監視するタイマー回路１１２Ｅを含んでもよい。タイマー回路１１２Ｅの構成は特に限定されないが、図４のタイマーと同様に構成してもよい。

一変形例においてＷＥ信号が弱励磁モードを指示し（すなわちハイ）、かつＣＬＫ信号が停止している状態が、判定時間τを超えると、ＲＯＴ信号を論理反転してもよい。さらに別の変形例において、ＷＥ信号が、ハイまたはローに固定され、かつＣＬＫ信号が停止している状態が、判定時間τを超えると、ＲＯＴ信号を論理反転してもよい。

続いて駆動回路１００Ｅの動作を説明する。ここでは２－２相励磁を例とする。図１１は、図１０の駆動回路１００Ｅの動作波形図である。時刻ｔ_０より前において、ＷＥ信号はハイレベルであり、したがって駆動回路１００Ｅは弱励磁モードに設定される。ＲＯＴ信号はローレベルであり、反時計回り（ＣＣＷ）の状態となっている。

時刻ｔ_０に、ＷＥ信号がローとなると、駆動回路１００Ｅはノーマル励磁モードに移行する。そして周期的なＣＬＫ信号が入力されると、励磁位置が＋２ずつ変化していく。

時刻ｔ_１に、最後のＣＬＫ信号が発生する。このときＷＥ信号はローレベルであるから、タイマー回路１１２Ｅによるカウント動作が進み、判定時間τが経過した時刻ｔ_２に、ＲＯＴ信号の論理値が反転し、回転方向が時計回りに切り替わる。その後、時刻ｔ_３に次のＣＬＫ信号が入力されると、励磁位置が時刻ｔ_１より前とは逆向きに変化していく。

図１２は、図１０の駆動回路１００Ｅの別の動作波形図である。時刻ｔ_１までは図１１と同様である。時刻ｔ_１に最後のＣＬＫ信号が発生し、ＣＬＫ信号が無入力となると回転が停止する。その直後に、ＷＥ信号はハイに遷移しており、タイマー回路１１２Ｅによるカウント動作は発生しない（あるいは進まない）。したがって、ＲＯＴ信号の論理値は反転せず、回転方向が反時計回りに維持される。その後、時刻ｔ_３にＣＬＫ信号の入力が再開されると、励磁位置が時刻ｔ_１より前と同じ方向に変化していく。以上が駆動回路１００Ｅの動作である。

実施の形態では、ＰＷＭ駆動に対応した駆動回路１００を説明したがその限りでない。相電流の階調制御を行わない駆動回路ではＰＷＭ駆動は不要であり、第１ＰＷＭ発生器１２２＿１、第２ＰＷＭ発生器１２２＿２を省略することができる。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…駆動回路、１１０…ロジック回路、１１２…タイマー回路、１２０＿１…第１プリドライバ、１２０＿２…第２プリドライバ、１２２＿１…第１ＰＷＭ発生器、１２２＿２…第２ＰＷＭ発生器、１３０＿１…第１Ｈブリッジ回路、１３０＿２…第２Ｈブリッジ回路、２００…システム、２０２…ステッピングモータ、Ｌ１…第１コイル、Ｌ２…第２コイル、２０４…コントローラ。

Claims (13)

1. 第１コイルおよび第２コイルを有するステッピングモータの駆動回路であって、
   前記第１コイルと接続される第１Ｈブリッジ回路と、
   前記第２コイルと接続される第２Ｈブリッジ回路と、
   外部のコントローラから前記ステッピングモータの回転方向を指示する方向指示信号を受ける方向設定ピンと、
   前記コントローラから前記ステッピングモータの回転動作を指示するクロック信号を受けるクロックピンと、
   前記方向設定ピンを介して入力された前記方向指示信号および前記クロックピンを介して入力された前記クロック信号に応じて、前記第１Ｈブリッジ回路および前記第２Ｈブリッジ回路それぞれの状態を指示する第１内部信号および第２内部信号を生成するロジック回路と、
   前記第１内部信号にもとづいて前記第１Ｈブリッジ回路を駆動する第１プリドライバと、
   前記第２内部信号にもとづいて前記第２Ｈブリッジ回路を駆動する第２プリドライバと、
   を備え、ひとつの半導体基板に集積化され、
   前記ロジック回路は、前記クロック信号を監視し、前記クロック信号が所定レベルを所定の判定時間、持続したことを条件として、所定のモードに遷移することを特徴とする駆動回路。
2. 前記所定のモードは、ハイインピーダンスモードであり、前記ハイインピーダンスモードにおいて、前記第１Ｈブリッジ回路および前記第２Ｈブリッジ回路の出力がハイインピーダンスとなるように、前記第１内部信号および前記第２内部信号が生成されることを特徴とする請求項１に記載の駆動回路。
3. 前記ロジック回路は、前記ハイインピーダンスモードにおいて、前記駆動回路のすべての回路ブロックの動作を維持することを特徴とする請求項２に記載の駆動回路。
4. 前記ロジック回路は、前記ハイインピーダンスモードにおいて、前記第１Ｈブリッジ回路および前記第２Ｈブリッジ回路の出力をハイインピーダンスに維持するために必要でない回路ブロックをシャットダウンすることを特徴とする請求項２に記載の駆動回路。
5. 前記所定のモードは、弱励磁モードであり、前記弱励磁モードにおいて、前記第１Ｈブリッジ回路および前記第２Ｈブリッジ回路の出力電流がノーマル励磁モードに比べて減少するように、前記第１内部信号および前記第２内部信号が生成されることを特徴とする請求項１に記載の駆動回路。
6. プロセッサと、
   ステッピングモータと、
   前記プロセッサからの方向指示信号およびクロック信号に応じて前記ステッピングモータを駆動する請求項１から５のいずれかに記載の駆動回路と、
   を備えることを特徴とするシステム。
7. 第１コイルおよび第２コイルを有するステッピングモータの駆動回路であって、
   前記第１コイルと接続される第１Ｈブリッジ回路と、
   前記第２コイルと接続される第２Ｈブリッジ回路と、
   外部のコントローラから前記ステッピングモータの回転動作を指示するクロック信号を受けるクロックピンと、
   前記コントローラから、前記第１Ｈブリッジ回路および前記第２Ｈブリッジ回路を通常動作モードに設定すべきときに第１レベルをとり、ハイインピーダンスモードに設定すべきとき第２レベルをとるイネーブル信号を受ける単一のイネーブルピンと、
   前記クロック信号と前記イネーブル信号の状態にもとづいて回転方向を決定し、前記クロック信号に応じて、前記第１Ｈブリッジ回路および前記第２Ｈブリッジ回路それぞれの状態を指示する第１内部信号および第２内部信号を生成するロジック回路と、
   前記第１内部信号にもとづいて前記第１Ｈブリッジ回路を駆動する第１プリドライバと、
   前記第２内部信号にもとづいて前記第２Ｈブリッジ回路を駆動する第２プリドライバと、
   を備え、ひとつの半導体基板に集積化されることを特徴とする駆動回路。
8. 前記ロジック回路は、前記クロック信号と前記イネーブル信号が所定の状態を所定の判定時間維持すると、回転方向をそれまでと反対側に切りかえることを特徴とする請求項７に記載の駆動回路。
9. 前記ロジック回路は、前記イネーブル信号が前記第２レベルとなると、前記駆動回路の少なくとも一部をシャットダウンすることを特徴とする請求項７または８に記載の駆動回路。
10. 前記ロジック回路は、前記イネーブル信号が前記第２レベルとなる間、前記駆動回路のすべての回路ブロックの動作を維持することを特徴とする請求項７または８に記載の駆動回路。
11. 第１コイルおよび第２コイルを有するステッピングモータの駆動回路であって、
    前記第１コイルと接続される第１Ｈブリッジ回路と、
    前記第２コイルと接続される第２Ｈブリッジ回路と、
    外部のコントローラから前記ステッピングモータの回転動作を指示するクロック信号を受けるクロックピンと、
    前記コントローラから、前記第１Ｈブリッジ回路および前記第２Ｈブリッジ回路の動作を、弱励磁モードとノーマル励磁モードを切り替えるための弱励磁信号を受ける単一の制御ピンと、
    前記クロック信号と前記弱励磁信号の状態にもとづいて回転方向を決定し、前記クロック信号に応じて、前記第１Ｈブリッジ回路および前記第２Ｈブリッジ回路それぞれの状態を指示する第１内部信号および第２内部信号を生成するとともに、前記弱励磁信号が前記弱励磁モードを指示するとき、前記第１Ｈブリッジ回路および前記第２Ｈブリッジ回路の出力電流を減少させるロジック回路と、
    前記第１内部信号にもとづいて前記第１Ｈブリッジ回路を駆動する第１プリドライバと、
    前記第２内部信号にもとづいて前記第２Ｈブリッジ回路を駆動する第２プリドライバと、
    を備え、ひとつの半導体基板に集積化されることを特徴とする駆動回路。
12. プロセッサと、
    ステッピングモータと、
    前記プロセッサからのイネーブル信号およびクロック信号に応じて前記ステッピングモータを駆動する請求項７から１０のいずれかに記載の駆動回路と、
    を備えることを特徴とするシステム。
13. プロセッサと、
    ステッピングモータと、
    前記プロセッサからの弱励磁信号およびクロック信号に応じて前記ステッピングモータを駆動する請求項１１に記載の駆動回路と、
    を備えることを特徴とするシステム。

Images