JP2008289225A - モータ駆動回路 - Google Patents

Abstract

【課題】ノイズによる過電流の誤検出防止を容易にする。
【解決手段】Ｈブリッジの接地側に設けられる抵抗により生じる電圧に基づいて、モータコイルの電流を検出し、モータコイルの電流を増加させるべく、第１ソーストランジスタ及び第２シンクトランジスタを所定時間オンとし、所定時間の後、モータコイルの電流を所定量とすべく、モータコイルの電流を増加させる際には、第１ソーストランジスタ及び第２シンクトランジスタをオンとし、モータコイルの電流を減少させる際には、第１シンクトランジスタと、第２シンクトランジスタ又は第２ソーストランジスタの何れか一方と、をオンとし、モータコイルの電流を減少させる際に、抵抗により生じる電圧に基づいて、第１又は第２シンクトランジスタを流れる電流が所定電流量以上である過電流であることを検出すると、第１及び第２シンクトランジスタをオフさせる。
【選択図】図１

Description

本発明は、モータ駆動回路に関する。

モータを駆動するための回路として、Ｈブリッジ回路を用いることが多い。Ｈブリッジ回路を用いる場合、Ｈブリッジ回路を構成する各トランジスタをオンオフすることにより、Ｈブリッジ回路に接続されたモータコイルの通電が制御される。

図３は、Ｈブリッジ回路を用いたモータ駆動回路の一般的な構成例を示す図である。制御ロジック回路１００は、まず、ＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ４）をオン、ＮチャネルＭＯＳＦＥＴ（Ｎ２，Ｎ３）をオフとすることにより、モータコイルＬを流れる電流を増加させる（チャージモード）。そして、モータコイルＬを流れる電流に応じた電圧Ｖrnfが、例えば基準電圧Ｖref11（例えば０．３Ｖ）に達するとコンパレータ１０１の出力信号ＤＥＴＩがＬレベルに変化する。出力信号ＤＥＴＩがＬレベルに変化すると、制御ロジック回路１００は、ＮチャネルＭＯＳＦＥＴ（Ｎ１）をオフにするとともに、ＮチャネルＭＯＳＦＥＴ（Ｎ２）をオンとすることにより、モータコイルＬに蓄積されたエネルギーをＮチャネルＭＯＳＦＥＴ（Ｎ２）、モータコイルＬ、ＮチャネルＭＯＳＦＥＴ（Ｎ４）のループで消費させることにより、モータコイルＬに流れる電流を緩やかに減少させる（低速減衰モード）。さらに、制御ロジック回路１００は、ＮチャネルＭＯＳＦＥＴ（Ｎ４）をオフとし、ＮチャネルＭＯＳＦＥＴ（Ｎ３）をオンとすることにより、接地側からＮチャネルＭＯＳＦＥＴ（Ｎ２）、モータコイルＬ、ＮチャネルＭＯＳＦＥＴ（Ｎ３）を経由して電源側に電流を流すことにより、モータコイルＬに流れる電流を急激に減少させる（高速減衰モード）。その後、制御ロジック回路１００は、再びＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ４）をオン、ＮチャネルＭＯＳＦＥＴ（Ｎ２，Ｎ３）をオフとすることにより、モータコイルＬに流れる電流を増加させることとなる。

このように、制御ロジック回路１００は、動作モードをチャージモード、低速減衰モード、高速減衰モードと繰り返すことにより、モータコイルＬを流れる電流が所定の基準電圧に応じた電流量となるように制御している（特許文献１）。
特開２００５−２２９６８３号公報

また、モータ駆動回路では、例えば、モータコイルＬとＮチャネルＭＯＳＦＥＴ（Ｎ２）のドレインとを接続する端子が電源と短絡（天絡）してしまうと、ＮチャネルＭＯＳＦＥＴ（Ｎ２）がオンとなった際にＮチャネルＭＯＳＦＥＴ（Ｎ２）に過電流が流れることとなる。そのため、モータ駆動回路を集積化する場合、集積回路が破壊されてしまうおそれがある。そこで、制御ロジック回路１００は、電圧Ｖrnfが例えば基準電圧Ｖref12（例えば０．５Ｖ）に達したことがコンパレータ１０２によって検出されると、過電流が生じていると判定し、Ｈブリッジ回路の駆動を停止している。ただし、高速減衰モードからチャージモードに切り替わる際には、瞬間的に電圧Ｖrnfが上昇するノイズが発生する。そこで、このノイズによって過電流が誤検出されることのないよう、コンパレータ１０２の出力が所定時間継続してＬレベルである場合に限り、過電流の検出信号ＤＥＴＶが出力されるよう、タイマ回路１０３が設けられている。

ところが、チャージ開始時に発生するノイズの幅はモータコイルＬの特性等によっても異なるため、タイマ回路１０３での検出時間の設定が容易ではなく、検出時間を長くとりすぎてしまうと、過電流の状態が継続する時間も長くなってしまう。

本発明は上記課題を鑑みてなされたものであり、ノイズによる過電流の誤検出を防止することが容易なモータ駆動回路を提供することを目的とする。

上記目的を達成するため、本発明のモータ駆動回路は、直列に接続された第１ソーストランジスタ及び第１シンクトランジスタと、直列に接続された第２ソーストランジスタ及び第２シンクトランジスタとを有し、前記第１ソーストランジスタ及び前記第１シンクトランジスタの接続点と、前記第２ソーストランジスタ及び前記第２シンクトランジスタとの接続点との間にモータコイルが接続されるＨブリッジ回路と、前記第１及び第２シンクトランジスタの接地側に設けられる抵抗により生じる電圧に基づいて、前記モータコイルを流れる電流を検出する電流検出回路と、前記モータコイルの前記電流を増加させるべく、前記第１ソーストランジスタ及び前記第２シンクトランジスタを所定時間オンとし、前記所定時間の後、前記電流検出回路の検出結果に基づいて、前記モータコイルの前記電流を第１の所定量とすべく、前記モータコイルの前記電流を増加させる際には、前記第１ソーストランジスタ及び前記第２シンクトランジスタをオンとし、前記モータコイルの前記電流を減少させる際には、前記第１シンクトランジスタと、前記第２シンクトランジスタ又は前記第２ソーストランジスタの何れか一方と、をオンとする駆動信号を前記Ｈブリッジ回路に出力する駆動制御回路と、前記駆動制御回路が前記モータコイルの前記電流を減少させる際に、前記抵抗により生じる前記電圧に基づいて、前記第１又は第２シンクトランジスタを流れる電流が前記第１の所定量より多い第２の所定量以上である過電流であることを検出すると、前記第１及び第２シンクトランジスタをオフさせるべく、過電流検出信号を出力する過電流検出回路と、を備えることとする。

ノイズによる過電流の誤検出を防止することが容易なモータ駆動回路を提供することができる。

図１は、本発明の一実施形態であるモータ駆動回路の構成を示す図である。モータ駆動回路は集積化されており、モータコイルＬ、電流検出用の抵抗ＲＮＦ、及び時間設定用のキャパシタＣが集積回路に接続されている。

ＮチャネルＭＯＳＦＥＴ（Ｎ１〜Ｎ４）は、モータコイルＬの通電を制御するＨブリッジ回路を構成している。例えば、ＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ４）がオン、ＮチャネルＭＯＳＦＥＴ（Ｎ２，Ｎ３）がオフになると、電源側からＮチャネルＭＯＳＦＥＴ（Ｎ１）、モータコイルＬ、ＮチャネルＭＯＳＦＥＴ（Ｎ４）を経由して接地側に電流が流れることとなる。なお、ＮチャネルＭＯＳＦＥＴ（Ｎ１）が本発明の第１ソーストランジスタに相当し、ＮチャネルＭＯＳＦＥＴ（Ｎ２）が本発明の第１シンクトランジスタに相当する。また、ＮチャネルＭＯＳＦＥＴ（Ｎ３）が本発明の第２ソーストランジスタに相当し、ＮチャネルＭＯＳＦＥＴ（Ｎ４）が本発明の第２シンクトランジスタに相当する。

制御ロジック回路１０（駆動制御回路）は、モータコイルＬに流れる電流の電流量が所定量となるように、コンパレータ２０から出力される信号ＤＥＴＩに基づいて、ＮチャネルＭＯＳＦＥＴ（Ｎ１〜Ｎ４）のオンオフを制御する。例えば、モータコイルＬの電流量を増加させる場合（チャージモード）、制御ロジック回路１０は、ＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ４）をオン、ＮチャネルＭＯＳＦＥＴ（Ｎ２，Ｎ３）をオフとする。その後、モータコイルＬの電流量を緩やかに減少させる場合は（低速減衰モード）、ＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ３）をオフ、ＮチャネルＭＯＳＦＥＴ（Ｎ２，Ｎ４）をオンとする。さらに、モータコイルＬの電流量を急激に減少させる場合は（高速減衰モード）、ＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ４）をオフ、ＮチャネルＭＯＳＦＥＴ（Ｎ２，Ｎ３）をオンとする。なお、本実施形態において制御ロジック回路１０から出力される信号ＣＴＬは、チャージモードの場合にＬレベル、低速減衰モード又は高速減衰モードの場合にＨレベルであることとする。

コンパレータ２０（電流検出回路）は、モータコイルＬの電流量が設定電流量（第１の所定量）に到達したかどうかを検出するための回路であり、モータコイルＬの電流量に応じた電圧Ｖrnfと、電源２１から出力される所定レベルの基準電圧Ｖref1（例えば０．３Ｖ）とを比較し、比較結果を示す信号ＤＥＴＩを制御ロジック回路１０に出力する。なお、本実施形態における信号ＤＥＴＩは、電圧Ｖrnfが基準電圧Ｖref1未満の場合はＨレベル、電圧Ｖrnfが基準電圧Ｖref1以上の場合はＬレベルであることとする。そして、信号ＤＥＴＩがＨレベルからＬレベルになると、制御ロジック回路１０は、モータコイルＬの電流量が所定量に到達したことを検知し、Ｈブリッジ回路の制御をチャージモードから低速減衰モードに変化させる。

コンパレータ３０は、接続端子ＯＡの接地レベルとの短絡（地絡）を検出するための回路であり、モータコイルＬの接続端子ＯＡの電圧レベルと、電源３１から出力される所定レベルの基準電圧Ｖref2（例えばＶm−２．４Ｖ）とを比較する。なお、本実施形態においてコンパレータ３０から出力される信号は、接続端子ＯＡの電圧レベルが、基準電圧Ｖref2未満の場合にＨレベル、基準電圧Ｖref2以上の場合にＬレベルであることとする。すなわち、接続端子ＯＡが地絡すると、コンパレータ３０から出力される信号がＨレベルとなる。

コンパレータ３２は、接続端子ＯＢの接地レベルとの短絡（地絡）等による過電流を検出するための回路であり、モータコイルＬの接続端子ＯＢの電圧レベルと、電源３３から出力される所定レベルの基準電圧Ｖref3（例えばＶm−２．４Ｖ）とを比較する。なお、本実施形態においてコンパレータ３２から出力される信号は、接続端子ＯＢの電圧レベルが、基準電圧Ｖref3未満の場合にＨレベル、基準電圧Ｖref3以上の場合にＬレベルであることとする。すなわち、接続端子ＯＢが地絡すると、コンパレータ３２から出力される信号がＨレベルとなる。

ＮＯＴ回路３４，３５及びＮＡＮＤ回路３６，３７は、信号ＣＴＬ，ＦＲに基づいて、コンパレータ３０，３２からの信号を制御ロジック回路に出力するマスク回路である。なお、信号ＦＲは、ＮチャネルＭＯＳＦＥＴ（Ｎ１）から、モータコイルＬ、ＮチャネルＭＯＳＦＥＴ（Ｎ４）、抵抗ＲＮＦの向きに電流が流れる正転時にＨレベルとなり、ＮチャネルＭＯＳＦＥＴ（Ｎ３）から、モータコイルＬ、ＮチャネルＭＯＳＦＥＴ（Ｎ２）、抵抗ＲＮＦの向きに電流が流れる逆転時にＬレベルとなることとする。すなわち、正転でチャージモードの際に接続端子ＯＡで地絡が検出されると、ＮＡＮＤ回路３６から出力される信号ＤＥＴＧ１がＬレベルに変化することとなる。また、逆転でチャージモードの際に接続端子ＯＢで地絡が検出されると、ＮＡＮＤ回路３７から出力される信号ＤＥＴＧ２がＬレベルに変化することとなる。そして、信号ＤＥＴＧ１，ＤＥＴＧ２の少なくとも一方がＬレベルに変化すると、制御ロジック回路１０は、過電流が発生していることを検知し、ＮチャネルＭＯＳＦＥＴ（Ｎ１〜Ｎ４）を全てオフにする。なお、ノイズによる影響を抑制するため、信号ＤＥＴＧ１，ＤＥＴＧ２がＬレベルである期間が所定時間継続した場合にＮチャネルＭＯＳＦＥＴ（Ｎ１〜Ｎ４）がオフにされることとしてもよい。

コンパレータ４０は、接続端子ＯＡ，ＯＢの電源との短絡（天絡）等によって過電流（第２の所定量以上の電流）が発生していることを検出するための回路であり、電圧Ｖrnfと、電源４１から出力される所定レベルの基準電圧Ｖref4（例えば０．５Ｖ）とを比較する。なお、本実施形態においてコンパレータ４０から出力される信号は、電圧Ｖrnfが、基準電圧Ｖref4未満の場合にＨレベル、基準電圧Ｖref4以上の場合にＬレベルであることとする。すなわち、接続端子ＯＡ，ＯＢが天絡して過電流が発生すると、コンパレータ４０から出力される信号がＬレベルとなる。

ＮＯＴ回路４２及びＮＡＮＤ回路４３は、制御ロジック回路１０から出力される信号ＣＴＬがＨレベルの場合にのみ、コンパレータ４０からの信号を出力するマスク回路である。すなわち、低速減衰モードまたは高速減衰モードの際に接続端子ＯＡ，ＯＢで天絡が検出されると、ＮＡＮＤ回路４３から出力される信号がＬレベルに変化することとなる。

ＮチャネルＭＯＳＦＥＴ（Ｎ５）、定電流源４４、コンパレータ４５、及び電源４６はタイマ回路を構成している。ＮチャネルＭＯＳＦＥＴ（Ｎ５）は、ＮＡＮＤ回路４３から出力される信号がＨレベルのときにオンとなり、Ｌレベルのときにオフとなる。定電流源４４は、キャパシタＣを充電するための定電流を生成する回路である。コンパレータ４５は、キャパシタＣに充電された電圧と、電源４６から出力される所定レベルの基準電圧Ｖref5とを比較する。なお、本実施形態においてコンパレータ４５から出力される信号ＤＥＴＶは、キャパシタＣに充電された電圧が、基準電圧Ｖref5未満の場合にＨレベル、基準電圧Ｖref5以上の場合にＬレベルであることとする。すなわち、ＮＡＮＤ回路４３から出力される信号がＬレベルになるとＮチャネルＭＯＳＦＥＴ（Ｎ５）がオフとなってキャパシタＣの充電が開始され、所定時間経過後にキャパシタＣに充電された電圧が基準電圧Ｖref1に達すると、コンパレータ４５から出力される信号ＤＥＴＶがＬレベルに変化する。そして、信号ＤＥＴＶがＬレベルに変化すると、制御ロジック回路１０は、過電流が発生していることを検知し、ＮチャネルＭＯＳＦＥＴ（Ｎ１〜Ｎ４）を全てオフにする。

なお、コンパレータ４０、ＮＯＴ回路４２、ＮＡＮＤ回路４３、ＮチャネルＭＯＳＦＥＴ（Ｎ５）、定電流源４４、及びコンパレータ４５により構成される回路が本発明の過電流検出回路に相当する。また、Ｌレベルの信号ＤＥＴＶが本発明の過電流検出信号に相当する。

図２は、本実施形態のモータ駆動回路の動作の一例を示すタイミングチャートである。まず、時刻Ｔ１に、制御ロジック回路１０は、ＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ４）をオン、ＮチャネルＭＯＳＦＥＴ（Ｎ２，Ｎ３）をオフとし、動作モードをチャージモードとする。この状態では、電源側からＮチャネルＭＯＳＦＥＴ（Ｎ１）、モータコイルＬ、ＮチャネルＭＯＳＦＥＴ（Ｎ４）を経由して接地側に電流が流れることとなり、時間の経過に従ってモータコイルＬを流れる電流Ｉrnfが増加し、電圧Ｖrnfも増加していく。

なお、チャージモードに変化してから所定時間（Ｔ１〜Ｔ２）は、制御ロジック回路１０は、コンパレータ２０から出力される信号ＤＥＴＩにかかわらず、チャージモードを継続させる（強制チャージモード）。これは、高速減衰モードからチャージモードに変化する際に発生するノイズによってモータコイルＬを流れる電流Ｉrnfが所定の設定電流（Ｖref1／ＲＮＦ）に到達したと判断して低速減衰モードに切り替わってしまうことを防ぐためである。また、チャージモードの間は、制御ロジック回路１０から出力される信号ＣＴＬがＬレベルであるため、ＮチャネルＭＯＳＦＥＴ（Ｎ５）がオンになっており、コンパレータ４０の出力にかかわらず、コンパレータ４５から出力される信号ＤＥＴＶはＨレベルのままである。すなわち、チャージモードの間は、コンパレータ４０による過電流の検出がマスクされていることとなる。

時刻Ｔ３に、モータコイルＬを流れる電流Ｉrnfに応じた電圧Ｖrnfが基準電圧Ｖref1に到達すると、コンパレータ２０から出力される信号ＤＥＴＩがＬレベルに変化する。そして、信号ＤＥＴＩがＬレベルに変化すると、時刻Ｔ４に、制御ロジック回路１０は、ＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ３）をオフ、ＮチャネルＭＯＳＦＥＴ（Ｎ２，Ｎ４）をオンとし、動作モードを低速減衰モードとする。続いて、時刻Ｔ４から所定時間後である時刻Ｔ５に、制御ロジック回路１０は、ＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ４）をオフ、ＮチャネルＭＯＳＦＥＴ（Ｎ２，Ｎ３）をオンとし、動作モードを高速減衰モードとする。さらに、時刻Ｔ５から所定時間後である時刻Ｔ６に、制御ロジック回路１０は、動作モードを再びチャージモードとする。

ここで、時刻Ｔ７に、端子ＯＢに天絡が発生したとすると、ＮチャネルＭＯＳＦＥＴ（Ｎ４）から抵抗ＲＮＦに向かって過電流が発生し、電圧Ｖrnfが基準電圧Ｖref1以上となる。これにより、コンパレータ２０から出力される信号ＤＥＴＩがＬレベルに変化し、制御ロジック回路１０は、動作モードを低速減衰モードに切り替える。また、電圧Ｖrnfが基準電圧Ｖref4以上となるため、コンパレータ４０から出力される信号もＬレベルとなる。そして、動作モードが低速減衰モードになると、制御ロジック回路１０から出力される信号ＣＴＬがＨレベルとなるため、ＮＡＮＤ回路４３から出力される信号がＬレベルとなり、定電流源４４から出力される定電流によってキャパシタＣが充電されはじめる。その後、時刻Ｔ８に、キャパシタＣに充電された電圧が基準電圧Ｖref5に到達すると、コンパレータ４５から出力される信号ＤＥＴＶがＬレベルに変化する。信号ＤＥＴＶがＬレベルに変化すると、制御ロジック回路１０は、Ｈブリッジ回路において過電流が発生していることを検知し、ＮチャネルＭＯＳＦＥＴ（Ｎ１〜Ｎ４）を全てオフにする。

なお、図２では、チャージモードの間に天絡が発生した場合の一例を示したが、低速減衰モードまたは高速減衰モードの間に天絡が発生した場合についても、制御ロジック回路１０から出力される信号ＣＴＬがＨレベルであるため、コンパレータ４０から出力される信号がＬレベルに変化してから所定時間後に、信号ＤＥＴＶがＬレベルに変化することとなる。また、Ｈブリッジ回路で地絡が発生した場合については、信号ＤＥＴＧ１または信号ＤＥＴＧ２がＬレベルとなり、ＮチャネルＭＯＳＦＥＴ（Ｎ１〜Ｎ４）がオフとなる。

このように、本実施形態に示したモータ駆動回路では、端子ＯＡ，ＯＢの天絡等によってＮチャネルＭＯＳＦＥＴ（Ｎ２，Ｎ４）に過電流が発生しているかどうかを検出するタイミングが、低速減衰モードまたは高速減衰モードである場合に限られる。そのため、高速減衰モードからチャージモードに切り替わる際に発生するノイズによって過電流を誤検出してしまうことを防止する必要がない。つまり、ノイズによる過電流の誤検出防止を容易に実現することができる。

特に、過電流が継続している時間を検出するための回路を定電流源４４及びキャパシタＣを用いて構成する場合においては、ノイズの幅を考慮する必要がないため、モータコイルＬの特性によらず、キャパシタＣの容量を容易に決定することが可能となる。

なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

本発明の一実施形態であるモータ駆動回路の構成例を示す図である。 本実施形態のモータ駆動回路の動作の一例を示すタイミングチャートである。 Ｈブリッジ回路を用いたモータ駆動回路の一般的な構成例を示す図である。

符号の説明

１０ 制御ロジック回路
２０，３０，３２，４０，４５ コンパレータ
２１，３１，３３，４１，４６ 電源
３４，３５，４２ ＮＯＴ回路
３６，３７，４３ ＮＡＮＤ回路
４４ 定電流源
Ｎ１〜Ｎ５ ＮチャネルＭＯＳＦＥＴ
Ｌ モータコイル
ＲＮＦ 抵抗
Ｃ キャパシタ

Claims (3)

1. 直列に接続された第１ソーストランジスタ及び第１シンクトランジスタと、直列に接続された第２ソーストランジスタ及び第２シンクトランジスタとを有し、前記第１ソーストランジスタ及び前記第１シンクトランジスタの接続点と、前記第２ソーストランジスタ及び前記第２シンクトランジスタとの接続点との間にモータコイルが接続されるＨブリッジ回路と、
   前記第１及び第２シンクトランジスタの接地側に設けられる抵抗により生じる電圧に基づいて、前記モータコイルを流れる電流を検出する電流検出回路と、
   前記モータコイルの前記電流を増加させるべく、前記第１ソーストランジスタ及び前記第２シンクトランジスタを所定時間オンとし、前記所定時間の後、前記電流検出回路の検出結果に基づいて、前記モータコイルの前記電流を第１の所定量とすべく、前記モータコイルの前記電流を増加させる際には、前記第１ソーストランジスタ及び前記第２シンクトランジスタをオンとし、前記モータコイルの前記電流を減少させる際には、前記第１シンクトランジスタと、前記第２シンクトランジスタ又は前記第２ソーストランジスタの何れか一方と、をオンとする駆動信号を前記Ｈブリッジ回路に出力する駆動制御回路と、
   前記駆動制御回路が前記モータコイルの前記電流を減少させる際に、前記抵抗により生じる前記電圧に基づいて、前記第１又は第２シンクトランジスタを流れる電流が前記第１の所定量より多い第２の所定量以上であることを検出すると、前記第１及び第２シンクトランジスタをオフさせるべく、過電流検出信号を出力する過電流検出回路と、
   を備えることを特徴とするモータ駆動回路。
2. 請求項１に記載のモータ駆動回路であって、
   前記過電流検出回路は、
   前記抵抗により生じる前記電圧と、前記第２の所定量に応じた基準電圧とを比較する比較回路と、
   前記Ｈブリッジ回路に対する前記駆動信号に基づいて、前記駆動制御回路が前記モータコイルの前記電流量を減少させる際に、前記比較回路の前記比較結果に応じた信号を出力するマスク回路と、
   前記マスク回路から出力される前記比較結果に応じた前記信号に基づいて、前記過電流の状態が所定時間継続すると、前記過電流検出信号を出力するタイマ回路と、
   を含んで構成されることを特徴とするモータ駆動回路。
3. 請求項２に記載のモータ駆動回路であって、
   前記タイマ回路は、
   定電流回路と、
   前記定電流回路から出力される電流がキャパシタに充電されることにより生じる電圧が、前記所定時間に応じた基準電圧に達すると前記過電流検出信号を出力する信号出力回路と、
   を含んで構成されることを特徴とするモータ駆動回路。

Images