JP4915965B2 - 単相ブラシレス・モータ用駆動装置 - Google Patents

Description

本発明は、一般に、単相ブラシレス・モータ用駆動装置に関連する。より詳細には、本発明は、複数の磁極を持つ回転自在のマグネット・ロータと、モータ・コイル及び該ロータの側周部と対向するように配置されるステータ・コアから構成される磁心コイルとを備える単相ブラシレス・モータに使用される駆動装置に関連する。

２００４年４月３０日発行の日本国特許出願公開番号２００４−１３５３７４は、単相ブラシレス・モータ用駆動装置を開示する。この装置は、第１から第４スイッチング素子により構成されるフル・ブリッジ回路（駆動回路）と、検出素子及びコンパレータより構成される検出回路と、分配回路及び遅延回路により構成される制御回路とに分けることができる。第１スイッチング素子は、直流電源の正端子と該モータに具備されるモータ・コイル（巻線）の第１端との間に接続される。第２スイッチング素子は、正端子とモータ・コイルの第２端との間に接続される。第３スイッチング素子は、第１端と直流電源の負端子との間に接続される。第４スイッチング素子は、第２端と負端子との間に接続される。検出素子は、該モータに具備されるロータの磁極の位置を検出する。コンパレータは、検出素子からの出力信号を矩形波信号に変換して分配回路及び遅延回路に供給する。また、検出素子の位置は、遅延回路の出力信号のタイミングが従来の単相ブラシレス・モータ用駆動装置における対応するコンパレータから得られる矩形波信号のそれと実質的に等しくなるように変更される。遅延回路は、コンパレータからの矩形波信号を遅延して分配回路に供給する。分配回路は、コンパレータからの矩形波信号及び遅延回路の出力信号に基づいて、第１から第４スイッチング素子をオン及びオフする。

即ち、分配回路は、コンパレータからの矩形波信号の立上りエッジに応じて、第２スイッチング素子をオフする。その後、遅延回路の出力信号の立上りエッジに応じて、分配回路は、第１及び第４スイッチング素子をオンし、また第３スイッチング素子をオフする。続いて、分配回路は、コンパレータからの矩形波信号の立下りエッジに応じて、第１スイッチング素子をオフする。その後、遅延回路の出力信号の立下りエッジに応じて、分配回路は、第２及び第３スイッチング素子をオンし、また第４スイッチング素子をオフする。

この装置では、第１及び第４スイッチング素子の組合せ及び第２及び第３スイッチング素子の組合せが、同時に交互にオン及びオフされないので、逆起電力が生じるのを防止することができる。

ところで、単相ブラシレス・モータをフル・ブリッジ回路により駆動する場合、フル・ブリッジ回路の第１から第４スイッチング素子を、制御回路を通じてオン及びオフする必要がある。そのような制御回路は、一般に専用ＩＣ又はマイコン（マイクロコンピュータ）を含む。専用ＩＣは汎用ＩＣと比べて高価であり、またマイコンも高価であるため、該制御回路、引いてはそれを有する駆動装置は高価となる。もし汎用ＩＣを駆動装置に使用すれば、該装置をより低価格にすることができるが、該装置を搭載する製品の設計の柔軟性及び出力性能が制限される。しかも、第１から第４スイッチング素子の全制御端子を該専用又は汎用ＩＣ等に接続する必要があるので、プリント回路基板上の導体パターンの配線は一般に煩雑である。また、ノイズを避けるべく、より少ないワイヤ（例えば導体パターン）をフル・ブリッジ回路と制御回路との間に接続することが望ましい。

本発明の目的は、制御回路を安価にし、本発明の駆動装置を搭載する製品の設計の柔軟性及び出力性能への制限を排除し、フル・ブリッジ回路と制御回路との間の配線を簡素化して、例えばノイズを避けることにある。

本発明は、単相ブラシレス・モータ用駆動装置を提供する。モータは、回転自在のマグネット・ロータ及び磁心コイルを備える。該ロータは複数の磁極を持つ。磁心コイルは、該ロータの側周部と対向するように配置されるステータ・コア、及び第１及び第２端を持つモータ・コイルから構成される。本発明の駆動装置は、フル・ブリッジ回路、検出回路及び制御回路を備える。フル・ブリッジ回路は、第１から第４スイッチング素子から構成される。第１スイッチング素子は、モータ駆動電源の正端子と該第１端との間に接続される。第２スイッチング素子は、該正端子と該第２端との間に接続される。第３スイッチング素子は、該第１端とモータ駆動電源の負端子との間に接続される。第４スイッチング素子は、該第２端と該負端子との間に接続される。検出回路は、該ロータの磁極の位置に対応する検知信号を発生するフィールド・センサを有し、該検知信号からオン／オフ制御信号を生成する。制御回路は、該オン／オフ制御信号に基づいて、制御電源の電圧を使用して第１から第４スイッチング素子をオン及びオフする。本発明の特徴において、第１スイッチング素子の制御端子は該第２端と接続され、第１スイッチング素子は、第４スイッチング素子がオンされるときに該モータ駆動電源の負電位を通じてオンし、該第４スイッチング素子がオフされるときに該モータ駆動電源の正電位を通じてオフする。第２スイッチング素子の制御端子は該第１端と接続され、第２スイッチング素子は、該第３スイッチング素子がオンされるときに該モータ駆動電源の負電位を通じてオンし、該第３スイッチング素子がオフされるときに該モータ駆動電源の正電位を通じてオフする。制御回路は、該オン／オフ制御信号に従って、第３及び第４スイッチング素子を交互にオン及びオフするように、第３及び第４スイッチング素子の制御端子に制御電源の電圧を交互に印加する。

この発明では、制御回路を安価にし、本発明の駆動装置を搭載する製品の設計の柔軟性及び出力性能への制限を排除し、フル・ブリッジ回路と制御回路との間の配線を簡素化して、例えばノイズを避けることができる。

一の強化実施形態において、駆動装置は、監視回路及び停止回路を更に備える。監視回路は、フル・ブリッジ回路が短絡に向かい始める異常状態を検出するように、制御電源の電圧を監視し、制御電源の電圧が基準電圧を下回るときに該異常状態を検出するように構成される。停止回路は、監視回路が該異常状態を検出するとき、第３及び第４スイッチング素子をオフするように構成される。この構成では、フル・ブリッジ回路が単相ブラシレス・モータを駆動するのを停止するので、短絡電流がフル・ブリッジ回路に流れるのを防止することができる。

一の強化実施形態において、駆動装置は、監視回路及び停止回路を更に備える。監視回路は、フル・ブリッジ回路が短絡に向かい始める異常状態を検出するように、第３又は第４スイッチング素子を流れる電流を監視し、第３又は第４スイッチング素子を流れる電流が基準電流を超えるときに該異常状態を検出するように構成される。停止回路は、監視回路が該異常状態を検出するとき、第３及び第４スイッチング素子をオフするように構成される。この構成では、フル・ブリッジ回路が単相ブラシレス・モータを駆動するのを停止するので、短絡電流がフル・ブリッジ回路に流れるのを防止することができる。

本発明の好ましい実施形態をさらに詳細に記述する。本発明の他の特徴および利点は、以下の詳細な記述および添付図面に関連して一層良く理解されるものである。
本発明の一実施形態による、単相ブラシレス・モータ用駆動装置の回路図である。 該実施形態における監視回路及び停止回路の回路図である。 該実施形態の動作波形を例示する。 一変形実施形態における監視回路及び停止回路の回路図である。 該変形実施形態の動作波形を例示する。 図４の監視回路の一例を例示する。

図１は本発明の一実施形態による、単相ブラシレス・モータ用駆動装置を示す。この駆動装置１０は、フル・ブリッジ回路１１、検出回路１２、制御回路１３、監視回路１４及び停止回路１５により構成され、特定のブラシレス・モータに使用される。この特定のブラシレス・モータは、単相ブラシレス・モータ１９であり、これは、回転自在のマグネット・ロータ１９１及び磁心コイル１９２を含む。ロータ１９１は、複数の磁極（図示しない）を持ち、例えば、回転自在のモータ・シャフト１９０に搭載される。磁心コイル１９２は、ロータ１９１の側周部（円柱面）と対向するように配置されるステータ・コア１９３、及び第１及び第２端１９５及び１９６を持つモータ・コイル１９４により構成される（例えば、日本国特許出願公開番号２００６−３３３５８５及び２００１−２２４１５６等参照）。例えば、ロータ１９１は、磁心コイル１９２が中に置かれる円筒形の椀より成り、コイル１９２は、ロータ１９１の側周部の内面と対向するように配置される。

フル・ブリッジ回路１１は、第１から第４スイッチング素子１１１から１１４を持ち、直流電源（モータ駆動電源）１の正及び負端子間に接続される。即ち、第１スイッチング素子１１１は、電源１の正端子と第１端１９５との間に接続される。第２スイッチング素子１１２は、該正端子と第２端１９６との間に接続される。第３スイッチング素子１１３は、第１端１９５と電源１の負端子との間に接続される。第４スイッチング素子１１４は第２端１９６と該負端子との間に接続される。

図１の例では、素子１１１は、ＰチャネルＦＥＴであり、そのソース及びドレイン端子は、それぞれ該正端子及び第１端１９５と接続される。素子１１２は、ＰチャネルＦＥＴであり、そのソース及びドレイン端子は、それぞれ該正端子及び第２端１９６と接続される。素子１１３は、ＮチャネルＦＥＴであり、そのドレイン及びソース端子は、それぞれ第１端１９５及び該負端子と接続される。素子１１４は、ＮチャネルＦＥＴであり、そのドレイン及びソース端子は、それぞれ第２端１９６及び該負端子と接続される。なお、これらに限らず、本発明の第１から第４スイッチング素子の各々は、例えば、対応する機能を持つバイポーラ・トランジスタ（ＮＰＮ型又はＰＮＰ型トランジスタ）及びダイオードの組合せでもよい。

本発明の特徴に従って、第１スイッチング素子１１１の制御端子（ゲート）は、第２端１９６と接続され、第２スイッチング素子１１２の制御端子（ゲート）は、第１端１９５と接続される。なお、これに限らず、本発明の第１及び第２スイッチング素子の制御端子は、それぞれ、抵抗又はダイオード等を介して第２及び第１端と接続されてもよい。加えて、図１の構成の場合、回路１１には抵抗１１５及び１１６が更に具備され、素子１１１及び１１２の制御端子は、それぞれ抵抗１１５及び１１６を介して電源１の正端子と接続される。それ故に、素子１１１は、素子１１４がオン又はオフされるときにそれぞれ電源１の何れかの電位を通じてオン又はオフする。同様に、素子１１２は、素子１１３がオン又はオフされるときにそれぞれ電源１の何れかの電位を通じてオン又はオフする。

検出回路１２は、ロータ１９１の磁極の位置に対応する検知信号を発生するフィールド・センサ１２０を有し、該検知信号からオン／オフ制御信号を生成して該制御信号を制御回路１３に供給する。例えば、回路１２は、フィールド・センサ１２０としてのホール素子を含むホールＩＣであり、ロータ１９１の近傍に配置される。ホールＩＣは、例えば、増幅器、シュミット回路（シュミット・トリガ）、及び１又は複数の出力トランジスタ等を更に備える。また、オン／オフ制御信号は、例えば矩形波信号である。一代替実施形態において、検出回路１２は、ホール素子、増幅器、シュミット回路、及び１又は複数の出力トランジスタ等を備えるディスクリート回路である。

制御回路１３は、検出回路１２からのオン／オフ制御信号に基づいて、制御電源（直流電源）２の電圧Ｖccを使用して第１から第４スイッチング素子１１１から１１４をオン及びオフするように構成される。本発明の特徴に従って、回路１３は、該オン／オフ制御信号に従って、第３及び第４スイッチング素子１１３及び１１４の制御端子に電圧Ｖccを交互に印加して素子１１３及び１１４を交互にオン及びオフするように構成される。

例えば、オン／オフ制御信号の立上りエッジに応じて、回路１３は、素子１１４をオフするように素子１１４の制御端子をグランドに接続する。立上りエッジより第１遅延時間後に、回路１３は、素子１１３がオンするように素子１１３の制御端子に電圧Ｖccを印加する。その後、オン／オフ制御信号の立下りエッジに応じて、回路１３は、素子１１３をオフするように素子１１３の制御端子をグランドに接続する。立下りエッジより第２遅延時間後に、回路１３は、素子１１４がオンするように素子１１４の制御端子に電圧Ｖccを印加する。その後、回路１３は、同じスイッチング動作を繰り返す。

この場合には、素子１１１は、素子１１４のオン又はオフに応じてそれぞれオン又はオフし、素子１１２は、素子１１３のオン又はオフに応じてそれぞれオン又はオフする。即ち、素子１１４がオフされるとき、電源１の正電位（電圧Ｖｓ）が抵抗１１５を介して素子１１１の制御端子に印加されるので、素子１１１もオフする。このとき、回路１１は、電圧Ｖｓをモータ・コイル１９４に印加するのを止める。素子１１３がオンされるとき、電源１の負電位（グランド電位）が素子１１２の制御端子に印加されるので、素子１１２もオンする。このとき、コイル１９４に印加される電圧Ｖｓの第２端（１９６）側の極性を正であることに決めれば、電源１は＋Ｖｓをコイル１９４に印加する。素子１１３がオフされるとき、正電位が抵抗１１６を介して素子１１２の制御端子に印加されるので、素子１１２もオフする。このとき、回路１１は、電圧Ｖｓをコイル１９４に印加するのを止める。素子１１４がオンされるとき、負電位が素子１１１の制御端子に印加されるので、素子１１１もオンする。このとき、電源１は、−Ｖｓをコイル１９４に印加する。

図１に示すように、素子１１３及び１１４を交互にオン及びオフするための制御回路１３は、抵抗１３０及び１３１、スイッチング素子１３２及び１３３、及びＮＯＴ回路１３４により構成することができる。抵抗１３０は素子１３２と直列に接続されるとともに、抵抗１３０及び素子１３２の直列の組は電源２と並列に接続される。また、抵抗１３０及び素子１３２の接合点は素子１１４の制御端子と接続される。素子１３２は、バイポーラ・トランジスタ（例えばＮＰＮトランジスタ）又はＦＥＴ等であり、素子１３２の制御端子は検出回路１２の出力端子と接続される。同様に、抵抗１３１は素子１３３と直列に接続されるとともに、抵抗１３１及び素子１３３の直列の組は電源２と並列に接続される。また、抵抗１３１及び素子１３３の接合点は素子１１３の制御端子と接続される。素子１３３は、バイポーラ・トランジスタ（例えばＮＰＮトランジスタ）又はＦＥＴ等であり、素子１３３の制御端子は、ＮＯＴ回路１３４を介して回路１２の出力端子と接続される。

本実施形態では、回路１３には、更に２つの遅延回路が具備される。即ち、キャパシタ１３５が素子１３２と並列に接続され、抵抗１３０及びキャパシタ１３５が、前記第１遅延時間を決める第１遅延回路を構成する。また、キャパシタ１３６が素子１３３と並列に接続され、抵抗１３１及びキャパシタ１３６が、前記第２遅延時間を決める第２遅延回路を構成する。第２遅延時間は、第１遅延時間と実質的に等しくなるように設定される。従って、素子１３２及び１３３は、オン／オフ制御信号の立上り及び立下りエッジに応じてそれぞれオンして素子１１４及び１１３をオフする。素子１３３及び１３２は、該立上り及び立下りエッジより第１及び第２遅延時間後に、オフして素子１１３及び１１４をそれぞれオンする。

監視回路１４は、フル・ブリッジ回路１１が短絡に向かい始める異常状態を検出するように構成される。例えば図２に示すように、回路１４は、ツェナー・ダイオード１４０、抵抗及１４１及び１４２、及び増幅回路１４３により構成することができる。回路１４３は、例えばトランジスタで構成可能である。ダイオード１４０及び抵抗１４１及び１４２は、互いに直列に接続されるとともに、それらの直列の組は電源２と並列に接続される。回路１４３の入力端子は、抵抗１４１及び１４２の接合点と接続され、回路１４３は、ダイオード１４０及び抵抗１４１及び１４２を介して、電源２の電圧Ｖccを監視する。電圧Ｖccがダイオード１４０によって決定される基準電圧(Ｖref )を下回るとき、回路１４３は、異常状態を検出してＬＯＷ信号を停止回路１５に供給する。即ち、電圧Ｖccが基準電圧を下回るとき、ダイオード１４０がオフし、グランド電位が回路１４３の入力端子に印加されるので、回路１４３は、ＬＯＷ信号を回路１５に供給する。電圧Ｖccが基準電圧と等しいか超える（即ち電源２が正常である）とき、ダイオード１４０がオンするので、電圧Ｖccをダイオード１４０及び抵抗１４１及び１４２で分圧して得られる電圧が、回路１４３の入力端子に印加される。その結果、回路１４３は、ＨＩＧＨ信号を回路１５に供給する。

基準電圧は、電圧Ｖccが低下して素子１１１又は１１２がオフする直前の電圧Ｖcc以上の電圧に設定される。また、基準電圧は、素子１１３又は１１４のオン抵抗が増大し始める電圧以下の電圧に制限することができる。望ましくは、基準電圧は、素子１１３又は１１４のオン抵抗が増大し始める電圧に等しいかやや低い電圧に設定される。

停止回路１５は、監視回路１４が異常状態を検出するとき、第３及び第４スイッチング素子１１３及び１１４をオフするように構成される。例えば、回路１５は、スイッチ素子１５０及び１５１及びＮＯＴ回路１５２により構成することができる。回路１５２は、例えばトランジスタで構成可能である。素子１５０は、例えばＮＰＮ型トランジスタであり、素子１１３の制御端子とグランドとの間に接続される。素子１５１は、例えばＮＰＮ型トランジスタであり、素子１１４の制御端子とグランドとの間に接続される。回路１５２の入力端子は増幅回路１４３の出力端子と接続され、回路１５２の出力端子は、素子１５０及び１５１の各制御端子（ベース）と接続される。

回路１４が異常状態を検出してＬＯＷ信号を回路１５に供給するとき、回路１５２はＨＩＧＨ信号を素子１５０及び１５１の各制御端子に印加する。その結果、素子１５０及び１５１がオンして素子１１３及び１１４がオフするので、フル・ブリッジ回路１１がモータ１９を駆動するのを停止する。要するに、回路１４が異常状態を検出している間中、モータ１９を駆動するのを停止することができる。電源２が正常であるとき、回路１４がＨＩＧＨ信号を回路１５に供給するので、回路１５２はＬＯＷ信号を素子１５０及び１５１の各制御端子に供給する。その結果、素子１５０及び１５１がオフして素子１１３及び１１４がオン及びオフするのを許容されるので、回路１１は、モータ１９を駆動するのを許容される。

次に、図３を参照して本実施形態の動作を説明する。電源１及び２が起動された後、回路１３は、回路１２からのオン／オフ制御信号に従って、素子１１３及び１１４の制御端子に電源２の電圧Ｖccを交互に印加して、素子１１３及び１１４を交互にオン及びオフする。例えば、時点ｔ１で、回路１３は、オン／オフ制御信号の立上りエッジに応じて、素子１１４の制御端子をグランドに接続して素子１１４をオフするように素子１３２をオンする。このとき、素子１１１及び１１４がオフし、素子１１２及び１１３の各々がオフ状態にあるので、回路１１は、電源１の電圧Ｖｓをモータ・コイル１９４に印加するのを止める。立上りエッジより第１遅延時間後に（ｔ２）、回路１３は、素子１１３の制御端子に電圧Ｖccを印加して素子１１３をオンするように素子１３３をオフする。このとき、素子１１２及び１１３がオンし、素子１１１及び１１４の各々がオフ状態にあるので、回路１１は＋Ｖｓをコイル１９４に印加する。

時点ｔ３で、回路１３は、オン／オフ制御信号の立下りエッジに応じて、素子１１３の制御端子をグランドに接続して素子１１３をオフするように素子１３３をオンする。このとき、素子１１２及び１１３がオフし、素子１１１及び１１４の各々がオフ状態にあるので、回路１１は、＋Ｖｓをコイル１９４に印加するのを止める。立下りエッジより第２遅延時間後に（ｔ４）、回路１３は、素子１１４がオンするように素子１３２をオフする。このとき、素子１１１及び１１４がオンし、素子１１２及び１１３の各々がオフ状態にあるので、回路１１は−Ｖｓをコイル１９４に印加する。

回路１３がそのような制御を繰り返すことで、矩形波交番（ＡＣ）電圧がコイル１９４に印加されて、矩形波交番（ＡＣ）電流がコイル１９４に供給される結果、磁針コイル１９２が交番磁界を発生させてロータ１９１を回転させる。

そのような動作において、電圧Ｖccが幾つかの原因（例えば電圧降下又は電源停止）により基準電圧Ｖref を下回ると、短絡電流が回路１１に流れることがある。例えば、ｔ２−ｔ３に対応する期間において、電圧Ｖccが電圧Ｖref を下回ると、素子１１３のゲート電圧が降下して、素子１１３のオン抵抗が増大する。この場合、該オン抵抗にコイル１９４を流れる電流を乗じて得られる電圧が素子１１３のドレイン−ソース電圧となるので、素子１１２のゲート電圧がグランド電位から該ドレイン−ソース電圧に上昇する。その結果、素子１１２がオフすることがある。素子１１２がオフすると、逆起電力がコイル１９４に誘導される。該逆起電力の第１端（１９５）側の極性が正であるので、素子１１４のボディ・ダイオードがオンして素子１１４のドレイン端子がグランド電位になる。その結果、グランド電位より低い電圧が素子１１１のゲートに印加されて、素子１１１がオンするので、短絡電流が回路１１内の素子１１１及び１１３に流れる。

しかしながら、本実施形態では、電圧Ｖccが電圧Ｖref を下回るとき、回路１４がＬＯＷ信号を回路１５に供給し、回路１５が素子１１３及び１１４をオフする。それ故に、回路１１がモータ１９を駆動するのを停止するので、短絡電流が回路１１に流れるのを防止することができる。

加えて、制御回路１３を安価にし、駆動装置１０を搭載する製品の設計の柔軟性及び出力性能への制限を排除し、フル・ブリッジ回路１１と制御回路１３との間の配線を簡素化して、例えばノイズを避けるができる。

一代替実施形態において、監視回路１４は、マイコン及びＡ／Ｄ変換器等により構成される。マイコンは、Ａ／Ｄ変換器を通じて電圧Ｖccを監視し、電圧Ｖccのデジタル値が基準電圧値より小さいとき、ＬＯＷ信号を停止回路１５に供給する。

一代替実施形態において、増幅回路１４３は演算増幅器等から構成され、ＮＯＴ回路１５２もまた演算増幅器等から構成される。これら演算増幅器は、直流電源である第２制御電源（図示しない）からの電力で動作する。

一変形実施形態において、監視回路１４は、素子１１３及び１１４のソース端子の接合点とグランドとの間に配置される。加えて、停止回路１５のＮＯＴ回路１５２は削除される。回路１４は、素子１１３又は１１４を流れる電流を監視し、素子１１３又は１１４を流れる電流が基準電流(Ｉref) を超えるとき、該異常状態を検出するように構成される。基準電流は、回路１１の各スイッチング素子の最大定格までの電流に設定される。望ましくは、基準電流は、通常動作においてモータ・コイル１９４に流れる電流を確保するための最低電流に設定される。

例えば、図４に示すように、この変形実施形態の回路１４は、抵抗１４５から１４７及び演算増幅器（オペアンプ）１４８により構成することができる。この場合、増幅器１４８は、第２制御電源（直流電源）３からの電力で動作する。抵抗１４５は、例えばシャント抵抗であり、素子１１３及び１１４のソース端子の接合点Ａとグランドとの間に接続される。この抵抗１４５は、素子１１３又は１１４を流れる電流（検出電流）を検出し、検出電流に対応する電圧を生成する。抵抗１４６は、抵抗１４７と直列に接続されるとともに、抵抗１４６及び１４７の直列の組は、電源３と並列に接続される。抵抗１４６及び１４７は、電源３の電圧から該基準電流に対応する電圧を生成する。増幅器１４８の非反転入力端子は接合点Ａと接続され、増幅器１４８の反転入力端子は抵抗１４６及び１４７の接合点と接続される。また、増幅器１４８の出力端子は、停止回路１５の素子１５０及び１５１の各制御端子と接続される。これにより、演算増幅器１４８は、コンパレータとして動作する。

演算増幅器（コンパレータ）１４８は、検出電流に対応する電圧を基準電流に対応する電圧と比較することにより、検出電流を基準電流と比較する。図５に示すように、検出電流が基準電流Ｉrefと等しいか大きいとき、増幅器１４８は、ＨＩＧＨ信号を素子１５０及び１５１の各制御端子に供給する。その結果、素子１５０及び１５１がオンして素子１１３及び１１４がオフするので、フル・ブリッジ回路１１がモータ１９を駆動するのを停止する。検出電流が基準電流Ｉrefより小さいとき、増幅器１４８は、ＬＯＷ信号を素子１５０及び１５１の各制御端子に供給する。その結果、素子１５０及び１５１がオフして素子１１３及び１１４がオン及びオフするのを許容されるので、回路１１は、モータ１９を駆動するのを許容される。

図４の監視回路１４の一例において、回路１４は更に保持回路を備える。この保持回路は、増幅器１４８により供給されるＨＩＧＨ信号を、保持回路がリセットされるか又は一定時間が経過するまで保持するように構成される。例えば、図６に示すように、保持回路１４９は、ダイオード１４９０、キャパシタ１４９１及び抵抗１４９２及び１４９３から構成することができる。この場合、増幅器１４８の出力レベルがＨＩＧＨレベルであるとき、そのレベルに対応する電圧が、キャパシタ１４９１及び抵抗１４９２を介して、増幅器１４８の非反転入力端子に印加される。それ故に、増幅器１４８は、キャパシタ１４９１の静電容量に応じて調整される保持時間の間、ＨＩＧＨ信号を素子１５０及び１５１の各制御端子に供給し続けることができる。

本発明を幾つかの好ましい実施形態について記述したが、この発明の本来の精神および範囲を逸脱することなく、当業者によって様々な修正および変形が可能である。

Claims (3)

1. 単相ブラシレス・モータ用駆動装置、前記モータは、複数の磁極を持つ回転自在のマグネット・ロータと、該ロータの側周部と対向するように配置されるステータ・コア、及び第１及び第２端を持つモータ・コイルから構成される磁心コイルとを備える、において、
   該装置は、
   モータ駆動電源の正端子と該第１端との間に接続される第１スイッチング素子、該正端子と該第２端との間に接続される第２スイッチング素子、該第１端と該モータ駆動電源の負端子との間に接続される第３スイッチング素子、及び該第２端と該負端子との間に接続される第４スイッチング素子から構成されるフル・ブリッジ回路と、
   該ロータの磁極の位置に対応する検知信号を発生するフィールド・センサを有し、該検知信号からオン／オフ制御信号を生成する検出回路と、
   該オン／オフ制御信号に基づいて、制御電源の電圧を使用して該第１から第４スイッチング素子をオン及びオフする制御回路と
   を備え、
   該第１スイッチング素子は、その制御端子が該第２端と接続され、該第４スイッチング素子がオンされるときに該モータ駆動電源の負電位を通じてオンし、該第４スイッチング素子がオフされるときに該モータ駆動電源の正電位を通じてオフし、
   該第２スイッチング素子は、その制御端子が該第１端と接続され、該第３スイッチング素子がオンされるときに該モータ駆動電源の負電位を通じてオンし、該第３スイッチング素子がオフされるときに該モータ駆動電源の正電位を通じてオフし、
   該制御回路は、該オン／オフ制御信号に従って、該第３及び第４スイッチング素子を交互にオン及びオフするように、該第３及び第４スイッチング素子の制御端子に該制御電源の電圧を交互に印加する
   単相ブラシレス・モータ用駆動装置。
2. 該フル・ブリッジ回路が短絡に向かい始める異常状態を検出するための監視回路と、
   該監視回路が該異常状態を検出するとき、該第３及び第４スイッチング素子をオフする停止回路と
   を更に備え、
   該監視回路は、該制御電源の電圧を監視し、該制御電源の電圧が基準電圧を下回るときに該異常状態を検出する請求項１記載の単相ブラシレス・モータ用駆動装置。
3. 該フル・ブリッジ回路が短絡に向かい始める異常状態を検出するための監視回路と、
   該監視回路が該異常状態を検出するとき、該第３及び第４スイッチング素子をオフする停止回路と
   を更に備え、
   該監視回路は、該第３又は第４スイッチング素子を流れる電流を監視し、該第３又は第４スイッチング素子を流れる電流が基準電流を超えるときに該異常状態を検出する請求項１記載の単相ブラシレス・モータ用駆動装置。

Images