JP2005201665A - 電圧検出回路 - Google Patents

Abstract

【課題】負電源を使用することなく負の電圧の検出を行う電圧検出回路を提供する。
【解決手段】定電流回路と、前記定電流回路を電流源として第１電圧と第２電圧の比較結果を出力する差動回路と、前記差動回路の比較結果に応じて、一方の論理電圧または他方の論理電圧を出力する出力回路と、を備えた電圧検出回路において、正の基準電圧ＶＲＥＦと入力電圧ＶＩＮの差電圧を分圧して前記第１電圧を設定する第１抵抗群と、前記基準電圧ＶＲＥＦと固定電圧ＶＳの差電圧を分圧して前記第２電圧を設定する第２抵抗群と、を備え、前記第１抵抗群と前記第２抵抗群の抵抗値は、前記入力電圧ＶＩＮが特定の負電圧であるときの前記第１電圧と前記第２電圧を同一電圧値とする値である。
【選択図】 図１

Description

本発明は電圧検出回路に関する。

集積回路等において所定の電圧レベルを検出する電圧検出回路を備え、またその電圧検出回路を構成する要素としてコンパレータ回路が使用されるものがある（例えば特許文献１参照）。例えば、コンパレータ回路の非反転入力端子（＋）にはモニターとなるべき所定の電圧が印加され、反転入力端子（−）には入力電圧との比較の対象となる基準電圧が印加される。コンパレータ回路は、所定の電圧と基準電圧との大小の比較に基づいて“ＨＩＧＨ”に応じた論理電圧あるいは“ＬＯＷ”に応じた論理電圧を出力する。
特開２０００−３５６６５５号公報

従来のコンパレータ回路を用いた電圧検出回路では、基準電圧が正の電圧である場合、特定の負の電圧（例えば−０．１Ｖ以下）の検出を行うことができなかった。このような場合、負の基準電圧を設定する負電源を使用することが必要であった。

その結果、回路規模が大きく、複雑になるという問題があった。

例えば、コンパレータ回路を用いた電圧検出回路を例えばＨブリッジや３相ブラシレスなどのモータ駆動装置に適用し、キックバックによって発生する特定の負の電圧（例えば−０．１Ｖ）の検出を行う場合、正の基準電圧では検出することができず、負電源によって負の基準電圧を設定することが必要であるから、モータ駆動装置の規模が大きく、さらに複雑になるという問題があった。

また、上記の電圧検出回路を集積化した場合チップ面積が大きくなる問題があった。

本発明は、負電源を使用することなく特定の負の電圧の検出を行う電圧検出回路を提供することを目的とする。

本発明に係る主たる発明は、定電流回路と、前記定電流回路を電流源として第１電圧と第２電圧の比較結果を出力する差動回路と、前記差動回路の比較結果に応じて、一方の論理電圧または他方の論理電圧を出力する出力回路と、を備えた電圧検出回路において、正の基準電圧ＶＲＥＦと入力電圧ＶＩＮの差電圧を分圧して前記第１電圧を設定する第１抵抗群と、前記基準電圧ＶＲＥＦと固定電圧ＶＳの差電圧を分圧して前記第２電圧を設定する第２抵抗群と、を備え、前記第１抵抗群と前記第２抵抗群の抵抗値は、前記入力電圧ＶＩＮが特定の負電圧であるときの前記第１電圧と前記第２電圧を同一電圧値とする値である、ことを特徴とする。

本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。

本発明によれば負電源を使用することなく特定の負の電圧の検出を行うことができる。

＝＝＝電圧検出回路の構成＝＝＝
図１は、本発明の電圧検出回路の回路ブロック図の一例である。

電圧検出回路３１は、定電流源Ｉ１を有する定電流回路Ｂと、定電流回路Ｂを電流源としてＡ１部の電圧とＡ２部の電圧の大きさの比較結果を出力する差動回路Ｃと、差動回路Ｃの比較結果に応じて一方の論理電圧、又は他方の論理電圧を出力ＶＯＵＴとして外部に出力する出力回路Ｄとを備えて構成されている。また、これらの各回路は図示するように複数のトランジスタ及び抵抗を用いて構成されている。

定電流回路Ｂは、ＰＮＰ型バイポーラトランジスタ（以下、ＰＮＰトランジスタと称す）３４、３６、３８、４０と、ダイオード接続のＰＮＰトランジスタ３２とを有している。ＰＮＰトランジスタ３２、３４、３６、３８、４０のエミッタには、電源ＶＣＣから例えば５Ｖの電圧が印加される。ＰＮＰトランジスタ３２、３４、３６、３８、４０のベースは互いに接続されるとともに、ＰＮＰトランジスタ３２のコレクタは電流源Ｉ１に接続される。従って、ＰＮＰトランジスタ３２と、ＰＮＰトランジスタ３４、３６、３８、４０とは電流ミラー接続されており、ＰＮＰトランジスタ３２、３４、３６、３８、４０のサイズ比が１の場合、ＰＮＰトランジスタ３２のコレクタ電流と等倍の定電流がＰＮＰトランジスタ３４、３６、３８、４０のコレクタ電流として流れる。

差動回路Ｃは、ダーリントン接続されたＰＮＰトランジスタ４２、４４と、ダーリントン接続されたＰＮＰトランジスタ４６、４８と、電流ミラー接続されたＮＰＮ型バイポーラトランジスタ（以下、ＮＰＮトランジスタと称す）５０、５２とを有している。ＮＰＮトランジスタ５０は、ダイオード接続されている。ＰＮＰトランジスタ４４、４６のエミッタは、定電流回路ＢのＰＮＰトランジスタ３６のコレクタと接続される。またＰＮＰトランジスタ４４のベースは、定電流回路ＢのＰＮＰトランジスタ３４のコレクタと接続され、ＰＮＰトランジスタ４６のベースは、定電流回路ＢのＰＮＰトランジスタ３８のコレクタと接続される。ＰＮＰトランジスタ４４のコレクタは、ＮＰＮ型バイポーラトランジスタ５０のコレクタと接続され、ＰＮＰトランジスタ４６のコレクタは、ＮＰＮトランジスタ５２のコレクタに接続される。ＰＮＰトランジスタ４２、４８のコレクタと、ＮＰＮトランジスタ５０、５２のエミッタは接地される。よってＮＰＮトランジスタ５０、５２は、ＰＮＰトランジスタ４４がオンとなる場合共にオンとなり、ＰＮＰトランジスタ４６がオンとなる場合共にオフとなる。ＰＮＰトランジスタ４２、４８のベースにはそれぞれＡ１における電圧ＶＡ１（第１電圧）、Ａ２における電圧ＶＡ２（第２電圧）が印加される。

なお、電圧検出回路３１は、入力電圧ＶＩＮと基準電圧ＶＲＥＦとから、ＶＡ１を設定するための抵抗Ｒ１、Ｒ２（第１抵抗群）とＶＡ２を設定するための抵抗Ｒ３、Ｒ４（第２抵抗群）とを有している。
この基準電圧ＶＲＥＦは、電源電圧ＶＣＣに基づいて設定することができる。例えば図１に示す様に抵抗Ｒ６、Ｒ７で電源電圧ＶＣＣを抵抗分割することによって設定することができる。
抵抗Ｒ１、Ｒ２は基準電圧ＶＲＥＦと入力電圧ＶＩＮの間に直列に接続されるとともに、直列接続部Ａ１に電圧ＶＡ１を設定する。電圧ＶＡ１は、（Ｒ１・ＶＩＮ＋Ｒ２・ＶＲＥＦ）／（Ｒ１＋Ｒ２）となる。
抵抗Ｒ３、Ｒ４は基準電圧ＶＲＥＦと固定電圧ＶＳの間に直列に接続されるとともに、直列接続部Ａ２に電圧ＶＡ２を設定する。電圧ＶＡ２は、（Ｒ３・ＶＳ＋Ｒ４・ＶＲＥＦ）／（Ｒ３＋Ｒ４）となる。なお図１は、固定電圧ＶＳが接地ＶＳＳ（０Ｖ）の場合を示している。
よって、Ａ１点とＡ２点の電圧が同一電圧値となる場合、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の抵抗値は、（Ｒ１・ＶＩＮ＋Ｒ２・ＶＲＥＦ）／（Ｒ１＋Ｒ２）＝（Ｒ３・ＶＳ＋Ｒ４・ＶＲＥＦ）／（Ｒ３＋Ｒ４）を満たす関係に設定される。

出力回路Ｄは、ＮＰＮトランジスタ５４、５６と抵抗Ｒ５とを有している。ＮＰＮトランジスタ５４のコレクタは、ＰＮＰトランジスタ４０のコレクタと接続され、ＮＰＮトランジスタ５４のベースは、ＮＰＮトランジスタ５２のコレクタと接続される。ＮＰＮトランジスタ５６のコレクタは、抵抗Ｒ５を介して電源ＶＣＣと接続され、ＮＰＮトランジスタ５６のベースは、ＮＰＮトランジスタ５４のコレクタと接続される。ＮＰＮトランジスタ５４、５６のエミッタは接地される。よってＮＰＮトランジスタ５４は、ＰＮＰトランジスタ４６がオン及びＮＰＮトランジスタ５２がオフの場合にオンとなり、ＮＰＮトランジスタ５６はＮＰＮトランジスタ５４がオフの場合にオンとなる。
出力ＶＯＵＴは、ＮＰＮトランジスタ５６のコレクタと抵抗Ｒ５の間から出力される。

〈ＶＡ１≧ＶＡ２の場合〉
以上の構成により、ＶＡ１≧ＶＡ２の場合は、ダーリントン接続されたＰＮＰトランジスタ４２、４４がオンとなり、ダーリントン接続されたＰＮＰトランジスタ４６、４８がオフとなる。ＰＮＰトランジスタ４４がオンとなることにより電流ミラー接続されたＮＰＮトランジスタ５０、５２は、共にオンとなる。ＮＰＮトランジスタ５２がオン、ＰＮＰトランジスタ４６がオフなので、ＮＰＮトランジスタ５４はオフとなり、ＮＰＮトランジスタ５６は、オンとなる。よって出力ＶＯＵＴからは“ＬＯＷ”に対応する論理電圧、例えば接地ＶＳＳ（０Ｖ）が出力される。

〈ＶＡ１＜ＶＡ２の場合〉
また、ＶＡ１＜ＶＡ２の場合は、ダーリントン接続されたＰＮＰトランジスタ４６、４８がオンとなり、ダーリントン接続されたＰＮＰトランジスタ４２、４４がオフとなる。ＰＮＰトランジスタ４４がオフとなることにより電流ミラー接続されたＮＰＮトランジスタ５０、５２は、共にオフとなる。ＮＰＮトランジスタ５２がオフ、ＰＮＰトランジスタ４６がオンなので、ＮＰＮトランジスタ５４はオンとなり、ＮＰＮトランジスタ５６は、オフとなる。よって出力ＶＯＵＴからは、“ＨＩＧＨ”に対応する論理電圧（例えば５Ｖ）が出力される。

なお、電圧検出回路３１を構成するトランジスタとしてバイポーラトランジスタのみならず、ＭＯＳＦＥＴを使用してもよい。

＝＝＝電圧検出回路の動作例＝＝＝
電圧検出回路３１の基準電圧ＶＲＥＦが、電源電圧ＶＣＣの５Ｖを抵抗Ｒ６、Ｒ７で抵抗分割することによって設定された正の電圧、例えば１．３Ｖであり、ＶＩＮが−０．１Ｖ以下の電圧を検出する場合について説明する。

この場合、ＶＲＥＦ＝１．３Ｖ、ＶＩＮ＝−０．１Ｖ、ＶＳ＝０Ｖとすると、前述の式より抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４は、例えば抵抗Ｒ１＝抵抗Ｒ２＝２６ｋΩ、抵抗Ｒ３＝２８ｋΩ、抵抗Ｒ４＝２４ｋΩとすることができる。
ＶＩＮ≧−０．１Ｖの場合は、Ａ１点の電圧ＶＡ１は前述の式より、ＶＡ１≧０．６Ｖとなる。一方Ａ２点の電圧ＶＡ２は、０．６Ｖとなる。従って、ＶＡ１≧ＶＡ２となるので、電圧検出回路３１の出力ＶＯＵＴは“ＬＯＷ”の論理電圧（例えば０Ｖ）となる。
ＶＩＮ＜−０．１の場合は、Ａ１点の電圧ＶＡ１は、ＶＡ１＜０．６Ｖとなる。従って、ＶＡ１＜ＶＡ２となるので、電圧検出回路３１の出力ＶＯＵＴは、“ＨＩＧＨ”の論理電圧（例えば５Ｖ）となる。

＝＝＝モータ駆動装置の構成＝＝＝
本発明の電圧検出回路は、負の電圧の検出が必要な装置に適用することが可能である。本実施の形態では３相ブラシレスモータに本発明の電圧検出回路を適用した場合について説明する。

図２は、本発明の電圧検出回路３１をモータ駆動装置に使用した場合について説明するためのブロック図である。なお本実施の形態において、駆動装置が駆動するモータは、ロータ位置を検出するためのセンサ（例えばホール素子）を有するモータであることとするが、これに限定されるものではない。例えば、センサレスのモータであることとしてもよい。

Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６は、スター結線されるとともに電気角１２０度の位相差を有してステータに巻回されたものである。
Ｎチャンネル型ＭＯＳトランジスタ（以下ＮＭＯＳと称す）８は、電源ＶＣＣからＵ相コイル２へコイル電流を供給するためのソーストランジスタであり、ＮＭＯＳ１０は、Ｕ相コイル２から接地ＶＳＳへ電流を供給するためのシンクトランジスタである。これらのＮＭＯＳ８、１０のソースドレイン路は、電源ＶＣＣと接地ＶＳＳの間に直列接続され、これらのＮＭＯＳ８、１０のソースドレイン接続部は、Ｕ相コイル２の一端と接続されている。

また、ＮＭＯＳ１２は、電源ＶＣＣからＶ相コイル４へコイル電流を供給するためのソーストランジスタであり、ＮＭＯＳ１４は、Ｖ相コイル４から接地ＶＳＳへ電流を供給するためのシンクトランジスタである。これらのＮＭＯＳ１２、１４のソースドレイン路は、電源ＶＣＣと接地ＶＳＳの間に直列接続され、これらのＮＭＯＳ１２、１４のソースドレイン接続部は、Ｖ相コイル４の一端と接続されている。

さらに、ＮＭＯＳ１６は、電源ＶＣＣからＷ相コイル６へコイル電流を供給するためのソーストランジスタであり、ＮＭＯＳ１８は、Ｗ相コイル６から接地ＶＳＳへ電流を供給するためのシンクトランジスタである。これらのＮＭＯＳ１６、１８のソースドレイン路は、電源ＶＣＣと接地ＶＳＳの間に直列接続され、これらのＮＭＯＳ１６、１８のソースドレイン接続部は、Ｗ相コイル６の一端と接続されている。

そして、ＮＭＯＳ８、１０、１２、１４、１６、１８が適宜のタイミングでオンオフすると、モータは、Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６にコイル電流が供給されて予め定められた方向へ回転（例えば正転）することとなる。これにより、Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６の一端には電気角１２０度の位相差を有するコイル電圧が現れることとなる。なおソーストランジスタおよびシンクトランジスタとしてＮＭＯＳのみならず、バイポーラトランジスタを使用することも可能である。

なお、ダイオード６０、６２、６４、６６、６８、７０は、ＮＭＯＳ８、１０、１２、１４、１６、１８の各ソースドレインに対してそれぞれ並列に接続される逆起電力吸収用の回生ダイオードである。

ホール素子２０、２２、２４は、電気角１２０度の位相差を生じるロータの外周位置に設けられており、ロータが回転したときの磁極の変化に応じて、電気角１２０度の位相差を有する正弦波形のホール信号を出力するものである。このホール信号は、ロータの回転位置を示す信号である。ホールアンプ２６は、微小な振幅を有するホール信号を増幅するものである。とくに、ホールアンプ２６は、後段の制御回路においてホール信号に基づくロジック処理が可能なるまで、ホール信号の振幅を増幅する。

駆動ロジック２８は、マイクロコンピュータ等からの指示に応じて、モータに正転トルクを与えるための正転ロジックまたはモータに逆転トルクを与えるための逆転ロジックの一方が設定される。詳しくは、駆動ロジック２８は、正転ロジックが設定されているとき、ロータの回転位置を示すホールアンプ２６の増幅信号に応じて、モータに正転トルクを与える適宜の順序でＮＭＯＳ８、１０、１２、１４、１６、１８をオンオフするためのロジック信号を出力する。また、駆動ロジック２８は、逆転ロジックが設定されているとき、ロータの回転位置を示すホールアンプ２６の増幅信号に応じて、モータに逆転トルクを与える適宜の順序でＮＭＯＳ８、１０、１２、１４、１６、１８をオンオフするためのロジック信号を出力する。さらに、駆動ロジック２８には後述する電圧検出回路からの出力ＶＯＵＴが入力され、駆動ロジック２８は、当該出力ＶＯＵＴがキックバック電流など接地ＶＳＳから電源ＶＣＣ側に電流が流れることを示す信号である場合は、負方向の電流が流れないように所定の状態に制御を行う。

プリドライバ３０は、駆動ロジック２８からのロジック信号に応じて、ＮＭＯＳ８、１０、１２、１４、１６、１８をオンオフするための駆動信号（制御信号）を出力するものである。これによりＵ相コイル２、Ｖ相コイル４、Ｗ相コイル６へコイル電流が供給されることとなる。なお駆動ロジック２８およびプリドライバ３０は、制御回路である。

電圧検出抵抗ＲＦは、コイル電流を検出電圧である電圧検出回路３１の入力電圧ＶＩＮに変換するものである。電圧検出抵抗ＲＦで検出される入力電圧ＶＩＮは、モータの回転速度に比例するものであり、電圧検出回路３１の一方の入力に印加される。電圧検出回路３１は入力電圧ＶＩＮと、他方の入力に印加される基準電圧ＶＲＥＦとに基づいた大小の比較結果を行う。この基準電圧ＶＲＥＦは、例えば電源電圧ＶＣＣ（５Ｖ）から設定される正の電圧（１．３Ｖ）である。

電圧検出回路３１は、駆動ロジック２８に比較結果に基づいた論理電圧を出力ＶＯＵＴとして出力する。入力電圧ＶＩＮが特定の負の電圧（例えば−０．１Ｖ）より小さい場合には“ＨＩＧＨ”の論理電圧（例えば５Ｖ）を出力し、一方入力電圧ＶＩＮが特定の負の電圧以上の場合には“ＬＯＷ”の論理電圧（例えば０Ｖ）を出力する。

＝＝＝モータ駆動装置の電流経路の一例＝＝＝
図３、図４を参照しつつ、本発明の電圧検出回路３１をモータ駆動装置に適用した場合の電流経路について説明する。

まず図３は、電圧検出抵抗ＲＦに正方向の電流が流れる経路の一例を示す図である。プリドライバ３０から、ＮＭＯＳ１４、１６をオンしＮＭＯＳ８、１０、１２、１８をオフする駆動信号が入力される場合、電流経路は、図３の矢印に示すように電源ＶＣＣからＮＭＯＳ１６、Ｗ相コイル６、Ｖ相コイル４、ＮＭＯＳ１４、電圧検出抵抗ＲＦ、接地ＶＳＳの順となる。よってこの場合電圧検出抵抗ＲＦによって検出される電圧、すなわち電圧検出回路３１の入力電圧ＶＩＮは正となる。電圧検出回路３１は、“ＬＯＷ”の論理電圧（例えば０Ｖ）を出力ＶＯＵＴとして駆動ロジック２８に出力する。

次に、図４は、電圧検出抵抗ＲＦに負方向の電流が流れる経路の一例を示す図である。図３の状態から、例えば駆動コイル、Ｕ相２、Ｖ相４、Ｗ相６の通電相を切り換えるべくＮＭＯＳ１４、１６をオフとする駆動信号が入力された場合、電流経路は図４のようになる。すなわちＮＭＯＳ８、１０、１２、１４、１６、１８全てがオフであるにもかかわらずＶ相コイル４及びＷ相コイル６は続けて同方向の電流を流し続けようとする。そのため接地ＶＳＳ、電圧検出抵抗ＲＦ、回生ダイオード７０、Ｗ相コイル６、Ｖ相コイル４、回生ダイオード６４、電源ＶＣＣという経路の電流が流れる。電圧検出抵抗ＲＦで検出される電圧は接地ＶＳＳより低くなるため、電圧検出回路３１の入力電圧ＶＩＮは負となる。電圧検出回路３１は、“ＨＩＧＨ”の論理電圧（例えば５Ｖ）を出力ＶＯＵＴとして駆動ロジック２８に出力する。

一般にモータのＰＷＭ駆動を行う場合、ソース側のトランジスタをオンしている期間にシンク側のトランジスタをＰＷＭ駆動している。この場合、ＰＷＭ駆動に起因したキックバック電圧の発生などに伴い負方向の電流が流れると、ＶＣＣが変動し電源に影響が現れる恐れがあり、それに伴いモータの回転が変動する恐れがある。従って、このようなキックバック電圧が発生したことを示す“ＨＩＧＨ”の論理電圧が電圧検出回路３１から出力された場合、駆動ロジック２８は、例えばＰＷＭ制御を停止して負の電圧発生を止めるように制御（所定の状態に制御）することが可能となる。

＝＝＝集積回路＝＝＝
図１の電圧検出回路は、チップ上に集積化して形成されてもよい。

以上説明したように、本発明の電圧検出回路によると、正の基準電圧を用いて特定の負の電圧を検出することが可能となる。また、比較となる電圧を設定するための抵抗値を変更することによって、特定の負の電圧に容易に対応することができる。この比較となる電圧は抵抗の直列接続という簡素な構成によって設定することができる。さらに、正の基準電圧は電源電圧から設定できるので負電源が不要となり、回路規模を大きく、複雑にすることがない。

本発明の電圧検出回路をモータ駆動装置に適用すると、負電源を使用せずにモータ駆動装置にキックバック電圧などによる負方向の電流が流れることを検出することができるので、装置規模を小さくできる。
また、本発明の電圧検出回路を集積化した場合、チップ面積を小さくできる。

以上、本発明の実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、本実施の形態では抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を用いてＶＡ１とＶＡ２を設定したが、これら複数の抵抗は、ＶＩＮが特定の負の電圧およびＶＲＥＦが正の基準電圧の場合にＶＡ１とＶＡ２が等しい電圧に設定されるように設定されていればよい。例えば、本実施の形態では抵抗Ｒ１、Ｒ２と抵抗Ｒ３、Ｒ４をそれぞれ直列接続としたが、抵抗の接続方法は直列には限定されない。また、本発明の電圧検出回路は、モータ駆動装置以外に例えばスイッチングレギュレータなどにも適用することができる。

本発明の電圧検出回路を説明するための回路ブロック図である。 本発明の電圧検出回路をモータ駆動装置に使用した場合について説明するためのブロック図である。 本発明の電圧検出回路を使用したモータ駆動装置で正方向の電流が流れる経路の一例について説明するための図である。 本発明の電圧検出回路を使用したモータ駆動装置で負方向の電流が流れる経路の一例について説明するための図である。

符号の説明

２ Ｕ相コイル、 ４ Ｖ相コイル、 ６ Ｗ相コイル、
８，１０，１２，１４，１６，１８ Ｎチャンネル型ＭＯＳトランジスタ、
２０，２２，２４ ホール素子、 ２６ ホールアンプ、
２８ 駆動ロジック、 ３０ プリドライバ、 ３１ 電圧検出回路、
３２，３４，３６，３８，４０，４２，４４，４６，４８ ＰＮＰ型バイポーラトランジスタ、 ５０，５２，５４，５６ ＮＰＮ型バイポーラトランジスタ、
６０，６２，６４，６６，６８，７０ 回生ダイオード

Claims (5)

1. 定電流回路と、前記定電流回路を電流源として第１電圧と第２電圧の比較結果を出力する差動回路と、前記差動回路の比較結果に応じて、一方の論理電圧または他方の論理電圧を出力する出力回路と、を備えた電圧検出回路において、
   正の基準電圧ＶＲＥＦと入力電圧ＶＩＮの差電圧を分圧して前記第１電圧を設定する第１抵抗群と、
   前記基準電圧ＶＲＥＦと固定電圧ＶＳの差電圧を分圧して前記第２電圧を設定する第２抵抗群と、を備え、
   前記第１抵抗群と前記第２抵抗群の抵抗値は、前記入力電圧ＶＩＮが特定の負電圧であるときの前記第１電圧と前記第２電圧を同一電圧値とする値である、ことを特徴とする電圧検出回路。
2. 前記第１抵抗群は、前記基準電圧ＶＲＥＦと前記入力電圧ＶＩＮの間に直列接続されるとともに、前記第１電圧を設定する抵抗値Ｒ１の第１抵抗素子と抵抗値Ｒ２の第２抵抗素子を有し、
   前記第２抵抗群は、前記基準電圧ＶＲＥＦと前記固定電圧ＶＳの間に直列接続されるとともに、前記第２電圧を設定する抵抗値Ｒ３の第３抵抗素子と抵抗値Ｒ４の第４抵抗素子を有し、
   前記第１抵抗素子、前記第２抵抗素子、前記第３抵抗素子、前記第４抵抗素子の抵抗値は、
   （Ｒ１・ＶＩＮ＋Ｒ２・ＶＲＥＦ）／（Ｒ１＋Ｒ２）＝（Ｒ３・ＶＳ＋Ｒ４・ＶＲＥＦ）／（Ｒ３＋Ｒ４）
   を満たす値である、ことを特徴とする請求項１に記載の電圧検出回路。
3. 前記基準電圧は、
   前記電圧検出回路の電源電圧に基づいて設定されることを特徴とする請求項１又は２に記載の電圧検出回路。
4. コイルにコイル電流を供給する駆動トランジスタと、前記駆動トランジスタの動作を制御するための制御信号を出力する制御回路と、前記コイル電流を検出する検出抵抗と、を備えたモータ駆動装置に対し、
   前記検出抵抗にて検出される電圧を前記入力電圧ＶＩＮとし、前記入力電圧ＶＩＮが前記特定の負電圧より小であるときに前記駆動トランジスタを所定の状態に制御するための前記一方または他方の論理電圧を前記制御回路に出力することを特徴とする請求項１乃至３の何れかに記載の電圧検出回路。
5. 集積化してなることを特徴とする請求項１乃至４の何れかに記載の電圧検出回路。
   
   

Images