JP7116785B2 - 抵抗ランダムアクセスメモリセルのアレイに書き込み及び読み出しするための回路 - Google Patents

抵抗ランダムアクセスメモリセルのアレイに書き込み及び読み出しするための回路 Download PDF

Info

Publication number
JP7116785B2
JP7116785B2 JP2020514596A JP2020514596A JP7116785B2 JP 7116785 B2 JP7116785 B2 JP 7116785B2 JP 2020514596 A JP2020514596 A JP 2020514596A JP 2020514596 A JP2020514596 A JP 2020514596A JP 7116785 B2 JP7116785 B2 JP 7116785B2
Authority
JP
Japan
Prior art keywords
rram
current
cell
array
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020514596A
Other languages
English (en)
Other versions
JP2020533798A (ja
Inventor
バン トラン、ヒュー
リ、アン
ブー、サン
ホン、スタンレー
ゾウ、フェン
リウ、シアン
ドー、ナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2020533798A publication Critical patent/JP2020533798A/ja
Application granted granted Critical
Publication of JP7116785B2 publication Critical patent/JP7116785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

抵抗ランダムアクセスメモリセルに書き込み及び読み出しするための回路の多数の実施形態が開示される。抵抗アクセスメモリセルのアレイの様々なアーキテクチャ及びレイアウトも開示される。
抵抗ランダムアクセスメモリ（resistive random access memory、ＲＲＡＭ）は、不揮発性メモリの一種である。一般に、ＲＲＡＭメモリセルは、２つの導電性電極の間に挟まれた抵抗性誘電材料層をそれぞれ含む。誘電材料は、通常絶縁性である。しかしながら、誘電体層の両端に適切な電圧を印加することにより、誘電材料層を貫通する導電路（典型的にフィラメントと呼ばれる）を形成することができる。ひとたびフィラメントが形成されると、誘電体層の両端に適切な電圧を印加することにより、フィラメントを「リセット」（すなわち、破壊又は断線され、ＲＲＡＭセルの両端間が高抵抗状態になる）及びセット（すなわち、再形成され、ＲＲＡＭセルの両端間が低抵抗状態になる）することができる。低抵抗状態及び高抵抗状態を利用して、抵抗状態に応じて「１」又は「０」のデジタル信号を表示することができ、それにより、情報ビットを記憶することができる再プログラム可能な不揮発性メモリセルを提供する。
図１は、ＲＲＡＭメモリセル１の従来の構成を示す。メモリセル１は、上部電極３及び下部電極４をそれぞれ形成する２つの導電材料層の間に挟まれた抵抗性誘電材料層２を含む。
図２Ａ～図２Ｄは、誘電材料層２の切り替え機構を示す。具体的には、図２Ａは、製作後の初期状態における抵抗性誘電材料層２を示し、層２は、比較的高い抵抗を呈する。図２Ｂは、層２の両端に適切な電圧を印加することによる、層２を貫通する導電性フィラメント７の形成を示す。フィラメント７は、層２を貫通する導電路であり、これにより、層２は、両端間で比較的低い電圧を呈する（フィラメント７の比較的高い導電度のため）。図２Ｃは、層２の両端に「リセット」電圧を印加することにより引き起こされる、フィラメント７の断線８の形成を示す。断線８の区域は、比較的高い抵抗を有し、そのため、層２は、両端間で比較的高い電圧を呈する。図２Ｄは、層２の両端に「セット」電圧を印加することにより引き起こされる、断線８の区域におけるフィラメント７の復元を示す。フィラメント７の復元は、層２が両端間で比較的低い抵抗を呈することを意味する。図２Ｂ及び２Ｄの「形成」状態又は「セット」状態における層２の比較的低い抵抗は、それぞれデジタル信号状態（例えば、「１」）を表すことができ、図２Ｃの「リセット」状態における層２の比較的高い抵抗は、異なるデジタル信号状態（例えば、「０」）を表すことができる。ＲＲＡＭセル１は、繰り返し「リセット」及び「セット」することができ、そのため、ＲＲＡＭセル１は、理想的な再プログラム可能な不揮発性メモリセルを形成する。
このタイプのＲＲＡＭメモリセルの１つの欠点は、フィラメントを形成するために必要とされる電圧及び電流が、比較的高い（並びに、メモリセルをセット及びリセットするために必要とされる電圧よりも著しく高いことがある）ことである。
この問題を解決するために、出願者らは以前に、参照により本明細書に組み込まれる米国特許出願公開第２０１６／０１８１５１７号として公開された米国特許出願公開第１４／５８２，０８９号を出願した。この出願は、セルのフィラメントを形成するためにより低い電圧及び電流を必要とする改善されたＲＲＡＭメモリセルを提示した。具体的には、この出願は、セルの導電性フィラメントを形成するために必要な電圧を低減する様式で構成された電極及び抵抗性誘電体層を有する、幾何学的に改良されたＲＲＡＭセルを開示した。出願者は、電極間のある点において抵抗性誘電体層内に鋭角部を設けることにより、フィラメントを効果的に形成するために必要な電圧及び電流を著しく低減することを発見した。この設計は、図３～図６を参照して以下に説明される。
図３は、それぞれ直角に接する細長い第１の部分１２ａ及び第２の部分１２ｂを有する抵抗性誘電体層１２を含むＲＲＡＭメモリセル１０の一般構造を例示する。具体的には、２つの部分１２ａ及び１２ｂが鋭角部１２ｃで接するように、第１の部分１２ａは、細長く、水平に延在し、第２の部分１２ｂは、細長く、垂直に延在する（すなわち、抵抗性誘電体層１２は、「Ｌ」字形状を有する）。第１の電極１４を、水平層部分１２ａの上、かつ垂直層部分１２ｂの左に配設する。第２の電極１６を、水平層部分１２ａの下、かつ垂直層部分１２ｂの右に配設する。したがって、第１の層部分１２ａ及び第２の層部分１２ｂの各々は、電極１４と電極１６との間に配設され、電極１４及び電極１６と電気的に接触している。電極１４及び電極１６は、Ｗ、Ａｌ、Ｃｕ、Ｔｉ、Ｐｔ、ＴａＮ、ＴｉＮなどの適切な導電材料から形成することができ、抵抗性誘電体層１２は、ＨｆＯｘ、ＴａＯｘ、ＴｉＯｘ、ＷＯｘ、ＶＯｘ、ＣｕＯｘなどの遷移金属酸化物、又はそうした材料などの複数の層から作製される）。あるいは、抵抗性誘電体層１２は、１つ又は複数の遷移金属酸化物の副層を含む別々の副層の複合体であってもよい（例えば、層１２は、ＴａＯｘ層とＨｆＯｘ層との間にＨｆ層が配設された、複数の層であってもよい）。鋭角部１２ｃで層１２を貫通するフィラメントの形成は、鋭角部１２ｃにおける高い電場のため、誘電体層１２が平面状である場合よりも低い電圧で発生し得ることが発見されている。
図４Ａ～図４Ｃは、本発明のＲＲＡＭメモリセル１０及び関連回路を形成する際の工程を示す。プロセスは、選択したトランジスタを基板１８上に形成することから始まる。トランジスタは、基板１８内に形成されたソース領域２０／ドレイン領域２２、及びそれらの間のチャネル領域上に配設され、チャネル領域から絶縁されているゲート２４を含む。図４Ａに例示するように、ドレイン２２上に導電ブロック２６及び２８、並びに導電プラグ３０を形成する。
導電材料３２の層をプラグ３０の上に形成する（例えば、当技術分野でよく知られているフォトリソグラフィ技法を使用して）。次いで、導電材料３４のブロックを、導電材料３２の層のごく一部分の上に形成する。層３２とブロック３４が接する角部は、プラズマ処理により磨かれてもよい。次いで、遷移金属酸化物層３６を、層３２上に、及びブロック３４の垂直部分上に堆積する。これに続いて、導電材料の堆積及びＣＭＰエッチバックを行って、導電材料３８のブロックを層３６上に形成する。結果得られた構造を図４Ｂに示す。
導電プラグ４０を導電ブロック３８上に形成する。導電線（例えば、ビット線）４２をプラグ４０上に形成し、プラグ４０に接続する。この結果得られた構造体を図４Ｃに示す。層３２及びブロック３４は、ＲＲＡＭセル１０の下部電極１６を形成し、層３６は、ＲＲＡＭセル１０の抵抗性誘電体層１２を形成し、ブロック３８は、ＲＲＡＭセル１０の上部電極１４を形成する。図４Ｃは、ＲＲＡＭメモリセルの概略図を更に含み、ＲＲＡＭセルは、その選択トランジスタを有するＲＲＡＭセル１０に対応し、ＢＬは電極４２であり、ＷＬは電極２４であり、ＳＬは電極２０である。
図５Ａ～図５Ｃは、本発明のＲＲＡＭメモリセル１０及び関連回路の代替的な実施形態を形成する際の工程を示す。プロセスは、選択したトランジスタを基板１８上に上述のように形成することから始まる（基板１８内に形成されるソース領域２０／ドレイン領域２２、及びそれらの間のチャネル領域上に配設され、チャネル領域から絶縁されているゲート２４）。図５Ａに例示するように、ドレイン２２上に導電ブロック４４を形成する。
導電材料４６の層をブロック４４上に形成する。遷移金属酸化物層４８を、ブロック４６上に、ブロック４６の垂直側面のうちの１つに沿って、ブロック４６から離れる方向に堆積する。これに続いて、導電材料５０の層を堆積及びＣＭＰエッチバックにより形成する。結果得られた構造を図５Ｂに示す。それゆえに、層４８／層５０の交点である別の鋭角端部に対向する材料４６の鋭角端部４６ａが存在する。これは、頂角部４６ａの局所場を高め、それにより必要な形成電圧を低減させる。
導電プラグ５２を導電層５０上に形成する。導電線（例えば、ビット線）５４をプラグ５２上に形成し、プラグ５２に接続する。この結果得られた構造体を図５Ｃに示す。層４６は、ＲＲＡＭセル１０の下部電極１６を形成し、層４８は、ＲＲＡＭセル１０の抵抗性誘電体層１２を形成し、層５０は、ＲＲＡＭセル１０の上部電極１４を形成する。
非限定的な例として、初期状態におけるＲＲＡＭセル１０を図６Ａに示す。電極１４及び電極１６は、ＣＵで形成され、抵抗性誘電体層１２は、ＨｆＯｘで形成される。図６Ｂに示すように鋭角部１２ｃを貫通する導電性フィラメント５６を形成するために、約３～６Ｖの電位差を電極１４と電極１６との間に印加する。図６Ｃに示すようにフィラメント５６の断線５８を形成することによりＲＲＡＭセル１０をリセットするために、約１～４Ｖの電位差を電極１４と電極１６との間に印加する。図６Ｄに示すようにフィラメント５６の断線５８を取り除くことによりＲＲＡＭセル１０をセットするために、約１～４Ｖの電位差を電極１６と電極１４との間に印加する（すなわち、形成電圧及びリセット電圧に対して逆極性）。
ＲＲＡＭセル技術は先行技術で知られているが、必要とされるものは、改善されたアレイアーキテクチャ及びレイアウトである。更に必要とされるものは、ＲＲＡＭメモリセル１及び１０などのＲＲＡＭセルに対する読み出し及び書き込み動作を実行するための改善された回路である。
本明細書に開示される発明は、抵抗ランダムアクセスメモリセルにおいて書き込み動作及び読み出し動作を実行するための回路の多数の実施形態を含む。本発明は、抵抗ランダムアクセスメモリセルのアレイのための改善されたアーキテクチャ及びレイアウトを更に含む。
従来の抵抗ランダムアクセスメモリ（ＲＲＡＭ）セルの横断面図である。 製作後の初期状態における従来のＲＲＡＭセルの抵抗性誘電体層の横断面図である。 形成された状態における従来のＲＲＡＭセルの抵抗性誘電体層の横断面図である。 リセット状態における従来のＲＲＡＭセルの抵抗性誘電体層の横断面図である。 セット状態における従来のＲＲＡＭセルの抵抗性誘電体層の横断面図である。 出願人によって発明され、以前の特許出願に記載されたＲＲＡＭセルの側断面図である。 図３のＲＲＡＭセルの形成におけるステップを示す横断面図である。 図３のＲＲＡＭセルの形成におけるステップを示す横断面図である。 図３のＲＲＡＭセルの形成におけるステップを示す横断面図である。 図３のＲＲＡＭセルの代替的な実施形態の形成におけるステップを示す横断面図である。 図３のＲＲＡＭセルの代替的な実施形態の形成におけるステップを示す横断面図である。 図３のＲＲＡＭセルの代替的な実施形態の形成におけるステップを示す横断面図である。 初期状態における図３のＲＲＡＭセルの側断面図である。 形成された状態における図３のＲＲＡＭセルの側断面図である。 リセット状態における図３のＲＲＡＭセルの側断面図である。 セット状態における図３のＲＲＡＭセルの側断面図である。 ＲＲＡＭセルを示す。 選択トランジスタを有するＲＲＡＭセルを示す。 ＲＲＡＭセルのアレイと、読み出し及び書き込み動作を実行するための回路とを備える例示的なダイを示す。 ＲＲＡＭセルのアレイの先行技術アーキテクチャを示す。 ＲＲＡＭセルのアレイの一実施形態を示す。 ＲＲＡＭセルのアレイの別の実施形態を示す。 ＲＲＡＭセルのアレイの別の実施形態を示す。 ＲＲＡＭセルのアレイの別の実施形態を示す。 ＲＲＡＭセルのアレイの別の実施形態を示す。 ＲＲＡＭセルのアレイの別の実施形態を示す。 ＲＲＡＭセルのアレイの別の実施形態を示す。 ＲＲＡＭセルのアレイの別の実施形態を示す。 ＲＲＡＭセルのアレイの別の実施形態を示す。 検証中形成（form-while-verify）回路の一実施形態を示す。 検証中形成（form-while-verify）回路の別の実施形態を示す。 検証中セット（set-while-verify）回路の一実施形態を示す。 検証中セット（set-while-verify）回路の別の実施形態を示す。 検証中リセット（reset-while-verify）回路の一実施形態を示す。 検証中リセット（reset-while-verify）回路の別の実施形態を示す。 ＲＲＡＭセルのアレイについての感知アーキテクチャを示す。 ＲＲＡＭセルのアレイについての別の感知アーキテクチャを示す。 選択されたＲＲＡＭセルと共に使用するための感知増幅器の一実施形態を示す。 選択されたＲＲＡＭセルと共に使用するための感知増幅器の別の実施形態を示す。 選択されたＲＲＡＭセルと共に使用するための電流モニタの一実施形態を示す。 選択されたＲＲＡＭセルと共に使用するための電流発生器の一実施形態を示す。 書き込み検証ハイブリッドアルゴリズムを示す。 図３１の書き込み検証ハイブリッドアルゴリズムについての例示的な波形を示す。 並行書き込みの方法を示す。 並行形成の方法を示す。 ＲＲＡＭセルのアレイの一実施形態の平面図のレイアウトを示す。 ＲＲＡＭセルのアレイの別の実施形態の平面図のレイアウトを示す。 ＲＲＡＭセルのアレイの別の実施形態の平面図のレイアウトを示す。
図７Ａは、ＲＲＡＭセル７００の一実施形態を示す。ＲＲＡＭセル７００は、上部電極７１０、下部電極７４０、リザーバ層７２０、及びスイッチング層７３０を含む。一実施形態では、上部電極７１０及び下部電極７４０はＴｉＮで構築され、リザーバ層７２０はＴｉで構築され、スイッチング層７３０はＨｆＯｘで構築される。代替的に、上部電極７１０及び下部電極７４０は、Ｐｔ、Ｗ、Ｔａ、Ａｌ、Ｒｕ、又はＩｒで構築することもできる。スイッチング層７３０は、ＴａＯｘ、ＡｌＯｘ、又はＷｏｘなどで構築されてもよい。スイッチング層７３０はまた、任意の単層酸化物から、又はＴｉなどの脱酸素剤金属で構築されてもよく、あるいは、ＨｆＯ２／Ａｌ２Ｏ３、ＨｆＯ２／Ｈｆ／ＴａＯｘ、又はＨｆＯ２／Ｔｉ／ＴｉＯｘなどの異なる酸化物及び金属を櫛通りする複数の層で構築されてもよい。
図７Ｂに示すように、ＲＲＡＭセル７００は、（セル選択目的のために）セレクタ７５０に接続され、ＲＲＡＭメモリセル（ビットセル）を生成する。この図面では、セレクタ７５０は、トランジスタであって、そのドレインは、ＲＲＡＭセル７００の下部電極７４０に接続し、そのゲートは、ＲＲＡＭセル７００が位置するアレイのワード線に接続し、そのソースは、このアレイのソース線に接続されている。ＲＲＡＭセル７００の上部電極７１０は、アレイのビット線に接続する。セレクタの代替的な実施形態は、双方向ダイオード又はスイッチを含むことができる。
前述のように、ＲＲＡＭセルでのセット動作は、セルに「１」を書き込むために実行することができ、リセット動作は、セルに「０」を書き込むために実行することができる。
表１を参照すると、以下の例示的な電圧及び電流をメモリセル７００に印加して、形成、セット、及びリセット動作を実行することができる。
Figure 0007116785000001
ＲＲＡＭのアレイが生成される場合、ビット線、ワード線、及びソース線は、形成、セット、又はリセット動作についてのセルを選択するために、及び／又は、形成、セット、又はリセット動作についてのセルを選択しないために、利用することができる。ワード線、ソース線、及びビット線は、形成／セット／リセット／読み出し動作についてのＲＲＡＭメモリセルを選択するために使用される。選択されたワード線は、ＲＲＡＭセルの下部電極を形成／読み出し／セットで接地に結合し、リセットでリセット電圧に結合するために使用される。選択されたビット線は、形成／セット／読み出し動作で形成／セットバイアスを提供し、リセットで接地レベルを提供するために使用される。選択されたソース線は、形成／セット／読み出し動作で接地レベルを提供し、リセット動作でリセットバイアスを提供するために使用される。選択されない端子（ＳＬ／ＢＬ／ＷＬ）については、ディスターブ（望ましくないセル挙動）を防止するために適切な禁止バイアスが使用される。これらの線に印加することができる電圧及び電流の実施例を表２及び３に示す。
Figure 0007116785000002
Figure 0007116785000003
表２及び３のアレイ動作１及びアレイ動作２では、読み出し２は、読み出し１の逆読み出しであり、読み出し動作中にＢＬ端子とＳＬ端子とが交換されることを意味する。アレイ動作１では、高電圧が、形成及びセット動作のためにビット線に印加され、リセット動作のためにソース線に印加される。アレイ動作２では、高電圧が、形成及びセット動作のためにソース線に印加され、リセット動作のためにビット線に印加される。表１及び２において、「形成－Ｖ」は、電流コンプライアンスを有する（固定の、傾斜した、又は段階的漸増／漸減で）電圧バイアスで形成することを意味する。「形成－Ｉ」は、電圧コンプライアンスを有する（固定の、傾斜した、又は段階的漸増／漸減で）電流バイアスで形成することを意味する。形成－Ｖ又は形成－Ｉでは、選択されていないワード線は、選択されていない選択トランジスタの破壊を増大させるバイアスレベルでバイアスが加えられる。
図８は、本明細書に記載される本発明の実施形態を利用することができるＲＲＡＭシステムの一実施形態を示す。ダイ８００は、データを記憶するためのメモリアレイ８０１、８０２、８０３、及び８０４であって、各メモリアレイは、図１～図７を参照して上記で説明したタイプのメモリセル又は他の既知のタイプのＲＲＡＭセルのうちの１つを、任意選択で、利用する、メモリアレイ８０１、８０２、８０３、及び８０４と、メモリアレイ８０１及び８０２又は８０３及び８０４内の行にそれぞれアクセスして読み出し又は書き込みを行うために使用される（すなわち、形成、セット、又はリセットの動作につき選択された）行デコーダ回路８０５及び８０６と、メモリアレイ８０１、８０２、８０３及び８０４内の列にそれぞれアクセスして読み出し又は書き込みを行うために使用される、列デコーダ回路８０６、８０７、８０８及び８０９と、メモリアレイ８０１及び８０３からデータを読み出すか又はそれらにデータを書き込むために使用される感知及び書き込み回路８１０、並びにメモリアレイ８０２及び８０４からデータを読み出すか又はそれらにデータを書き込むために使用される感知及び書き込み回路８１１と、読み出し及び書き込み制御ロジック８１２と、読み出し及び書き込みアナログ回路８１３と、冗長性などの様々な制御機能を提供するためのロジック８１４と、内蔵の自己検査を含む検査を実行するための検査回路８１５と、ダイ８００を含有するチップ内の他のノードに接続するためのインターフェースピン８１６と、を備える。
ここで、図８のメモリアレイ８０１、８０２、８０３、及び８０４に使用することができる異なるアレイアーキテクチャについて、図９～図１８を参照して説明する。これらのアレイ内のＲＲＡＭメモリセルは、図１～図７のセルアーキテクチャ、又は他の既知のＲＲＡＭセルアーキテクチャのいずれにも従うことができる。
図９は、ＲＲＡＭメモリアレイ９００の先行技術アーキテクチャを示す。ＲＲＡＭメモリセルは、アレイ９００内の行及び列に配置される。メモリセルは、ワード線（アレイ９００内のセルの行を活性化する）及びビット線（アレイ９００内のセルの列を活性化したビット線）を活性化することによって選択される。このアーキテクチャでは、セルの隣接する行はソース線を共有する。例えば、例示的なセル９０１及び９０２はどちらも、ソース線９０８（ＳＬ０と標示される）に結合される。セル９０１はワード線９０６（ＷＬ０）及びビット線９０５（ＢＬ０）に結合され、セル９０２はワード線９０７（ＷＬ１）及びビット線９０５（ＢＬ１）に結合される。ここで、セル９０１は選択（制御）トランジスタ９０３に結合され、セル９０２は選択トランジスタ９０４に結合される。ワード線９０６は、選択トランジスタ９０３のゲートを制御し、ワード線９０７はトランジスタ９０４のゲートを制御する。この構成は、各ＲＲＡＭセルにつき１つの選択トランジスタが存在するので、「１Ｔ１Ｒ」構成と呼ぶことができる。
図１０は、改良されたアレイアーキテクチャの一実施形態を示す。ＲＲＡＭアレイ１０００は、ＲＲＡＭアレイ９００と同じ多くの要素を備えており、それらの要素はここでは再び説明しない。アレイ１０００は、アレイ９００とは異なり、複数の埋め込まれた接地要素１００１を備える。ここで、各埋め込み接地要素１００１は、ＲＲＡＭセルの（ダミー）列と、ユーザアレイメモリデータの一部として実際に使用されない選択トランジスタとを備える。ＲＲＡＭセルは、任意選択で、金属又はビア層によって短絡される。代替的に、ＲＲＡＭセルを除去し、選択トランジスタのドレインをアレイ接地列に直接接続することができる。むしろ、これらの列は、一緒に結合されてアレイ接地として機能することができ、読み出し又は書き込み動作中にソース線にバイアスを供給することを意味する。この構成は、各ＲＲＡＭセルにつき１つの選択トランジスタが存在し、アレイ内の接地要素も埋め込まれているので、この構成は、「埋め込みアレイ接地を有した１Ｔ１Ｒ」構成と呼ぶことができる。
図１１は、改良されたアレイアーキテクチャの別の実施形態を示す。ＲＲＡＭアレイ１１００は、ＲＲＡＭアレイ９００と同じ多くの要素を備えており、それらの要素はここでは再び説明しない。アレイ９００とは異なり、アレイ１１００は、セルの隣接する行の各対の間に分離トランジスタの行１１０１を備える。分離トランジスタの各行１１０１は、実際のセルの動作で機能を実行しないが、代わりに、単にセルの行の対の間に電気的分離を提供する。任意選択で、各行１１０１は、行１１０１を選択的に接地に引き付けるスイッチ１１０２に結合される。この構成は、各ＲＲＡＭセルにつき１．５個の制御トランジスタが存在するので、「１．５Ｔ１Ｒ」構成と呼ぶことができる。
図１２は、改良されたアレイアーキテクチャの別の実施形態を示す。ＲＲＡＭアレイ１２００は、ＲＲＡＭアレイ９００と同じ多くの要素を備えており、それらの要素はここでは再び説明しない。アレイ１２００は、アレイ９００とは異なり、複数の埋め込まれた接地要素１２０１を備える。ここで、各埋め込み接地要素１２０１は、ユーザデータの書き込み又は読み取りに実際に使用されないＲＲＡＭセルの列及び制御トランジスタを備える。むしろ、これらの列は、接地として機能するように一緒に結合することができる。加えて、セルの各列は、ただ１つのビット線の代わりに、（一緒に結合される）一対のビット線に結合される。例えば、図１２に示される最も左側の列では、セルの列は、ビット線１２０２（ＢＬ０Ａ）及び１２０３（ＢＬ０Ｂ）に結合され、ビット線１２０２及び１２０３は一緒に結合されている。この構成は、各列がビット線の対に接続され、アレイも埋め込み接地要素を備えるため、「埋め込みアレイ接地を有した１Ｔ１Ｒ ＢＬ対」と呼ぶことができる。この構成は、例えば、１個のロジックメモリビットセルを実装するための差動ＲＲＡＭセル（セル１２２３／１２２４）として機能する。
図１３は、改良されたアレイアーキテクチャの別の実施形態を示す。ＲＲＡＭアレイ１３００は、ＲＲＡＭアレイ９００と同じ多くの要素を備えており、それらの要素はここでは再び説明しない。アレイ１３００は、アレイ９００とは異なり、ただ１対の隣接する行の代わりに、２対の隣接する行に結合されたソース線を利用する。ソース線は、ワード線に対して垂直に（直交して）走る。したがって、例示的なソース線１３０１（ＳＬ０）は、第１の２つの行の４つのセル対、及び第２の２つの行の４つのセル対、すなわち、合計８個のセルに結合される。この構成は、共有の直交ソース線を利用するので、「共有直交ＳＬ １Ｔ１Ｒ」構成と呼ぶことができる。
図１４は、改良されたアレイアーキテクチャの別の実施形態を示す。ＲＲＡＭアレイ１４００は、ＲＲＡＭアレイ９００と同じ多くの要素を備えており、それらの要素はここでは再び説明しない。アレイ１４００は、アレイ９００とは異なり、ただ１対の隣接する行の代わりに、２対の隣接する行に結合された直交ソース線を利用する。したがって、例示的なソース線１４０１（ＳＬ０）は、第１の２つの行の４つのセル対、及び第２の２つの行の４つのセル対、即ち、合計８個のセルに結合される。加えて、隣接する行のセルの各対は、２ビットの代わりに１ビットのデータを記憶するために使用され、それらのセルは共通のワード線を共有する。例えば、セル対１４０２が示される。セル対１４０２は、セル１４０３及び１４０４、並びに選択トランジスタ１４０５及び１４０６を備える。選択トランジスタ１４０５及び１４０６はそれぞれ、それらのゲートを介してワード線１４０７（ＷＬ０）に接続される。この構成は、一緒に１ビットのデータを記憶する２つのＲＲＡＭセル毎に２つのトランジスタを利用するので、「２Ｔ２Ｒ」構成と呼ぶことができる。
図１５は、改良されたアレイアーキテクチャの別の実施形態を示す。ＲＲＡＭアレイ１５００は、ＲＲＡＭアレイ９００と同じ多くの要素を備えており、それらの要素はここでは再び説明しない。アレイ１５００は、アレイ９００とは異なり、ソース線を全く利用せず、各メモリセルは、同じワード線に結合された２つの制御トランジスタに結合される。例えば、例示的なセル１５０１は、制御トランジスタ１５０２及び１５０３に結合される。制御トランジスタ１５０２及び１５０３のゲートは、ワード線１５０４（ＷＬ０）に結合される。この構成は、各ＲＲＡＭセルにつき２つのトランジスタを利用するので、「２Ｔ１Ｒ」構成と呼ぶことができる。
図１６は、改良されたアレイアーキテクチャの別の実施形態を示す。ＲＲＡＭアレイ１６００は、ＲＲＡＭアレイ１６００が直交ソース線を利用することを除いて、図１５のＲＲＡＭアレイ１５００と同一である。直交ソース線の方向は、ビット線の方向と同じである。具体的には、ＲＲＡＭセルの各列はソース線を共有する。例えば、例示的なセル１６０１及びセル１６０１と同じ列内の他の全てのセルは、ソース線１６０２（ＳＬ０）に結合される。この構成は、各ＲＲＡＭセルにつき２つのトランジスタを利用し、ソース線と対応するビット線との間に対称な経路を含むので、「２Ｔ１Ｒ対称」構成と呼ぶことができる。
図１７は、改良されたアレイアーキテクチャの別の実施形態を示す。ＲＲＡＭアレイ１７００は、ＲＲＡＭアレイ９００と同じ多くの要素を備えており、それらの要素はここでは再び説明しない。アレイ１７００は、アレイ９００とは異なり、ただ１対の隣接する行の代わりに、２対の隣接する行に結合されたソース線を利用する。加えて、ソース線はワード線に直交する。したがって、例示的なソース線１７１０（ＳＬ０）は、第１の２つの行の４つのセル対、及び第２の２つの行の４つのセル対、すなわち、合計８個のセルに結合される。加えて、行の４個のＲＲＡＭセルは、同じ制御トランジスタを共有する。例えば、例示的なＲＲＡＭセル１７０１、１７０２、１７０３、及び１７０４はそれぞれ、ゲートがワード線１７１１（ＷＬ０）に結合された制御トランジスタ１７０５に結合される。制御トランジスタの一方の端子はＲＲＡＭセル１７０１、１７０２、１７０３、及び１７０４に結合され、他方の端子はソース線１７１０（ＳＬ０）に結合される。ＲＲＡＭセル１７０１、１７０２、１７０３、及び１７０４は、ビット線１７０６（ＢＬ０）、１７０７（ＢＬ１）、１７０８（ＢＬ２）、及び１７０９（ＢＬ３）にそれぞれ結合される。この構成は、４個のＲＲＡＭセルにつき１つのトランジスタ及び１つのソース線を利用するので、「１Ｔ４ＲＳＬｖ」構成と呼ぶことができる。
図１８は、改良されたアレイアーキテクチャの別の実施形態を示す。ＲＲＡＭアレイ１８００は、ＲＲＡＭアレイ１８００が各（ロジック）メモリビットにつき４個のＲＲＡＭセルを使用することを除いては、図１７のＲＲＡＭアレイ７００と同一である。例えば、例示的なセル１８０１、１８０２、１８０３、及び１８０４は、同じビットを記憶するように完全に同じに動作される。それらは同じビット線、ここではビット線１８０５（ＢＬ０Ａ、ＢＬ０Ｂ、ＢＬ０Ｃ、及びＢＬ０Ｄ）に結合される。この構成は、４個のセル、１個の制御トランジスタ、及び１ビットを記憶する１つのソース線を利用するので、「１ビット＝１Ｔ４ＲＳＬｖ」と呼ぶことができる。
図１９は、自己計時型の折り返し形成電流比較を使用する検証中形成（form-while-verify）回路１９００を示しており、これは、ＲＲＡＭセル１９０４上で形成動作を実行し、形成動作中にＲＲＡＭセル電流（Ｉｃｅｌｌ）を目標形成電流（Ｉｆｏｒｍ＿ｔａｒｇｅｔ）と自動的かつ継続的に比較することによって形成が完了すると、動作を自動的に停止する。検証中形成回路１９００は、制御ＰＭＯＳトランジスタ１９０１と、形成電圧源Ｖ＿ｆｏｒｍ－１９６０と、上部コンプライアンス電流源Ｉ＿ｃｏｍｐ＿ｔｏｐ １９０２と、ｙｍｕｘ（ｙ－マルチプレクサ）ＰＭＯＳトランジスタ１９０３（ＲＡＭセル１９０４が位置する列を選択するための列デコーダ回路の一部であるか、あるいは、ｙｍｕｘは、フルＣＭＯＳマルチプレクサであり得る）と、選択トランジスタ１９０５と、正バイアススイッチ１９０９と、接地バイアススイッチ１９１０と、イネーブリングＮＭＯＳトランジスタ１９１１と、カスコーディング（分離）ＰＭＯＳトランジスタ１９１２と、ＮＭＯＳトランジスタ１９１３及び１９１４と、参照電流源Ｉ ＦＯＲＭＲＥＦ １９１５と、インバータ１９２１と、インバータ１９１６及び１９１７と、を備える。
選択トランジスタ１９０５は、イネーブリング（デコーディング）トランジスタ、及び／又は、動作中にＲＲＡＭセル１９０４内のスイッチング電流を制限するために、ＲＲＡＭセルの下部電極上の形成下部コンプライアンス電流、例えば、０．０００２～１００ｕＡ、をミラーリングするためのミラートランジスタとしての役割を果たす。形成動作中、ＲＲＡＭセルに流れる電流（したがって、フィラメントの比率及びサイズの増大）は、上部コンプライアンス電流源１９０２及び選択トランジスタ１９０５の下部コンプライアンスによって制約される。形成動作（電流波形整形）中、上部コンプライアンス電流源Ｉ＿ｃｏｍｐ＿ｔｏｐ １９０２及び／又はトランジスタ１９０５の下部電流コンプライアンスは、固定の、傾斜した、又は階段状可変漸増／漸減での電流バイアスであってもよい。ＰＭＯＳトランジスタ１９１２は、結果として生じる電流（＝Ｉ＿ｃｏｍｐ＿ｔｏｐ－Ｉｃｅｌｌ）をダイオードＮＭＯＳトランジスタ１９１３に折り返すカスコーディングトランジスタとして機能する。ＰＭＯＳトランジスタ１９１２のゲートでのバイアスは、ノードＩＯ＿Ｗ １９２２でのバイアス電圧を決定する。
形成動作の開始時に、ＤＯＮＥＸ １９３０信号は「０」である。これは、ＰＭＯＳトランジスタ１９０１をオンにして、形成電圧源Ｖ＿ｆｏｒｍｓｕｐ１９６０をＩＯ＿Ｗ １９２２及びビット線１９０８に渡す。形成電圧源Ｖ＿ｆｏｒｍｓｕｐ１９６０は、形成動作（電圧波形整形）中、固定電圧、傾斜電圧、又は階段状可変漸増／漸減での電圧であってもよい。この時点のＲＲＡＭセル１９０４は、非常に高い抵抗（例えば、メガオーム範囲）を有し、これは、フィラメントをまだ含まないことを意味し、ＰＭＯＳトランジスタ１９０３は、この時点で開放回路に接続されているように見える。したがって、ＩＯ＿Ｗ １９２２での電圧は、急速に増加し始める。ＩＯ＿Ｗ １９２２での高電圧は、最終的に、フィラメントをＲＲＡＭセル１９０４内に生じさせ、その時点でＲＲＡＭセル１９０４の抵抗が著しく低下し、電流がＲＲＡＭセル１９０４を通って流れ始める。これにより、ＮＭＯＳトランジスタ１９１３及び１９１４内の電流が減少し始める。一方、電流源１９１５は、形成セル電流が目標近くに到達すると、インバータ１９１６の入力での電圧１９２０を増大させる（電流源１９１５未満に向かって減少するトランジスタ１９１３及び１９１４内の電流につながる）。形成セル電流の目標に到達した時点で、その電圧は「０」状態から「１」状態に反転し、インバータ１９１７の出力をまた、「０」から「１」へと変化させ、形成動作が完了することを示す。この時点で、フィラメントは、下部をＲＲＡＭセルの上部電極に効果的に短絡させる。この状態の変化はＰＭＯＳトランジスタ１９０１をオフにし、これは、順に、形成電圧がＲＲＡＭセル１９０４に印加されるのを停止する。形成されたセルの抵抗率は、初期の未形成のセルに対して５～１００倍のオーダでの減少である。
数値例は以下の通りである。電流源Ｉ＿ｃｏｍｐ＿ｔｏｐ １９０２は、３０ｕＡに設定される。ＲＲＡＭセルの初期Ｉｃｅｌｌは、０．１ｕＡと想定される。基準電流Ｉ－ＦＯＲＭＲＥＦ １９１５は、１０ｕＡに設定される。形成目標電流Ｉｆｏｒｍ＿ｔａｒｇｅｔ＝Ｉ＿ｃｏｍｐ＿ｔｏｐ－Ｉ ＦＯＲＭＲＥＦであり、例えば、３０ｕＡ－１０ｕＡ＝～２０ｕＡである。動作の開始時に、電流＝電流１９０２－Ｉｃｅｌｌ、すなわち、＝３０ｕＡ－０．１ｕＡ＝２９．９ｕＡが、ＫＣＬ（キルヒホッフの電流の法則）法則によってダイオード接続ＮＭＯＳトランジスタ１９１３に流れ込む。この電流はミラーＮＭＯＳトランジスタ１９１４内にミラーリングされる。トランジスタ１９１４内の電流は、基準形成電流１９１５と比較される。トランジスタ１９１４内の電流（２９．９ｕＡ）は基準電流１９１５（１０ｕＡ）よりも大きいので、ノード１９２０上の電圧は接地に引き付けられ、したがって、信号ＤＯＮＥｘは低い。低い状態にあるＤＯＮＥｘは、ＰＭＯＳトランジスタ１９０１をオンにし、形成電圧源（Ｖ＿ｆｏｒｍｓｕｐ １９６０）が完全なＩＯ＿Ｗ １９２２ノードを通過してビット線ＢＬ １９０３に到達することを可能にする。この形成電源電圧は、ＲＲＡＭセル１９０４を起動してフィラメントの形成を開始する。フィラメントが形成されるにつれて、ＲＲＡＭセルの抵抗率が低下し、Ｉｃｅｌｌを０．１ｕＡの初期電流から増大させる。Ｉｃｅｌｌ＝２０ｕＡの時点で、トランジスタ１９１３に流れる電流＝３０ｕＡ－２０ｕＡ＝１０ｕＡである。この時点で、電圧１９２０は増大し始める。Ｉｃｅｌｌ＝２０．１ｕＡの時点で、トランジスタ１９１３に流れる電流＝３０ｕＡ－２０．１ｕＡ＝９．９ｕＡである。この時点で、電圧１９２０は、例えば、インバータ１９１６のトリップ点よりも高くなり、ＤＯＮＥＸ １９３０信号を高くし、ＰＭＯＳトランジスタ１９０１を遮断し、次に、形成電源電圧Ｖ＿ｆｏｒｍｓｕｐ １９６０を遮断する。したがって、ビット線１９０８上の電圧は、接地に向かって急速に減少し、形成動作を停止する。
図２０は、自己計時ビット線電圧比較を使用した、検証中形成回路２０００を示しており、これは、ＲＲＡＭセル２００４上で形成動作を実行し、形成動作中にＲＲＡＭセルの（ｍｕｘを介して結合された）ビット線上の電圧を目標形成電流圧と自動的かつ継続的に比較することによって形成が完了すると、動作を自動的に停止する。検証中形成回路２０００は、制御ＰＭＯＳトランジスタ２００１と、上部コンプライアンス電流源Ｉ＿ｃｏｍｐ＿ｔｏｐ ２００２と、ＰＭＯＳトランジスタ１９０３（ＲＡＭセル２００４が位置決めされている列を選択するための列デコーダ回路の一部である）と、選択トランジスタ２００５と、正バイアススイッチ２００９と、接地バイアススイッチ２０１０と、ＮＭＯＳトランジスタ２０１１と、インバータ２０１５と、コンパレータ２０１２と、を備える。コンパレータ２０１２の負入力は、基準電圧ＶＦＯＲＭＲＥＦ ２０２１である。選択トランジスタ２００５は、イネーブリング（デコーディング）トランジスタ、及び／又は、動作中にＲＲＡＭセル２００４内のＡＣスイッチング電流を制限するために、ＲＲＡＭセルの下部電極上の形成下部コンプライアンス電流をミラーリングするためのミラートランジスタとしての役割を果たす。上部コンプライアンス電流２００２は、ＲＲＡＭセル２００４．の目標形成電流Ｉｃｅｌｌを決定する。回路２０００は、回路１９００について先に説明した、同じ又は類似の構成要素又は動作の詳細（電流又は電圧波形の整形など）を含み、これらの構成要素の動作の詳細は、効率性のためにここでは再度説明しない。
形成動作の開始時に、ＤＯＮＥＸ ２０３０信号は「０」である。これは、ＰＭＯＳトランジスタ２００１をオンにして、（形成電圧源Ｖ＿ｆｏｒｍｓｕｐ １９６０をノードＩＯ＿Ｗ １９２２及びビット線１９０８に渡すため）、かつＮＭＯＳトランジスタ２０１１をオンにする。この時点のＲＲＡＭセル２００４は、非常に高い抵抗（例えば、メガオーム）を有し、ＰＭＯＳトランジスタ２００３は、この時点で開放回路に接続されているように見える。したがって、ノードＩＯ＿Ｗ ２０２２での電圧は、急速に増加し始める。ＩＯ＿Ｗでの高電圧は、最終的に、ＲＲＡＭセル２００４内にフィラメントを形成させ、その時点でＲＲＡＭセル２００４の抵抗が著しく低下し、電流がＲＲＡＭセル２００４を通って流れ始める。セル電流Ｉｃｅｌｌがコンプライアンス電流Ｉ＿ｃｏｍｐ＿ｔｏｐ ２００２と同程度の値に到達すると、電圧ＩＯ＿Ｗ ２０２２は減少し始める。ＩＯ＿Ｗの電圧がＶＦＯＲＭＲＥＦ ２０２１未満になると、コンパレータ２０１２の出力ＤＯＮＥＸ ２０３０は、「０」から「１」に反転して、形成動作が完了することを示す。この時点で、形成されたセル電流Ｉｃｅｌｌは、コンプライアンス電流Ｉ＿ｃｏｍｐ＿ｔｏｐ ２００２に匹敵する。信号ＤＯＮＥＸの状態のこの変化はＰＭＯＳトランジスタ２００１をオフにし、これは、順に、形成電圧がＲＲＡＭセル２００４に印加されるのを停止する。
代替的に、上部コンプライアンス電流２００２は、抵抗器又は抵抗器として作用するトランジスタなどの抵抗器負荷によって置き換えることができる。
図２１は、自己計時型の折り返しセット電流の比較を使用する検証中セット（set-while-verify）回路２１００を示しており、これは、ＲＲＡＭセル２１０８上でセット動作を実行し、形成動作中にＲＲＡＭセル電流（Ｉｃｅｌｌ）を目標セット電流（Ｉｓｅｔ＿ｔａｒｇｅｔ）と自動的かつ継続的に時間的に比較することによってセットが完了すると、動作を自動的に停止する。検証中セット回路２１００は、制御ＰＭＯＳトランジスタ２１０１と、セット電源電圧Ｖ－ＳＥＴＳＵＰ ２１６０と、上部コンプライアンス電流源ＩＣ＿ｃｏｍｐ＿ｔｏｐ ２１０２と、ネイティブＮＭＯＳトランジスタ２１０３と、スイッチ２１０４及び２１０５と、コンパレータ２１０６と、ｙｍｕｘ ＮＭＯＳトランジスタ２１０７と、選択トランジスタ２１０９と、スイッチ２１１２及び２１１３と、ＮＭＯＳトランジスタ２１１４と、カスコーディングＰＭＯＳトランジスタ２１１５と、ミラーＮＭＯＳトランジスタ２１１６及び２１１７と、電流源２１１８と、インバータ２１２１と、インバータ２１１９及び２１２０と、を備える。選択トランジスタ２１０９は、イネーブリング（デコーディング）トランジスタ、及び／又は、セット動作中にＲＲＡＭセル２１０８内のスイッチング電流を制限するために、ＲＲＡＭセルの下部電極上の形成下部コンプライアンス電流、例えば、０．０００２～１００ｕＡをミラーリングするためのミラートランジスタとしての役割を果たす。セット動作中、ＲＲＡＭセル内を流れる電流（したがって、フィラメントの比率及びサイズが増大する）は、上部コンプライアンス電流２１０２及び選択トランジスタ２１０９内の下部コンプライアンスによって制約される。セット動作中、上部コンプライアンス電流Ｉ＿ｃｏｍｐ＿ｔｏｐ ２１０２及び／又はトランジスタ２１０９内の下部電流コンプライアンスは、固定の、傾斜した、又は階段状可変漸増／漸減での電流バイアスであってもよい（セット電流波形整形）。ＰＭＯＳトランジスタ２１１５は、結果として生じる電流（＝Ｉ＿ｃｏｍｐ＿ｔｏｐ－Ｉｃｅｌｌ）をダイオードＮＭＯＳトランジスタ２１１６に折り返すカスコーディングトランジスタとして機能する。ＰＭＯＳトランジスタ２１１５のゲートでのバイアスは、ノードＩＯ＿Ｗ ２１３４でのバイアス電圧を決定する。
セット動作の開始時に、ＤＯＮＥＸ ２１４２信号は「０」である。ＰＭＯＳ ２１０１がオンにされ、ＮＭＯＳトランジスタ２１１４がオンにされる。セット電源Ｖ＿ｓｅｔｓｕｐ ２１６０は、ノードＩＯＷ＿Ｓ ２１３４に入る。セット電圧源Ｖ＿ＳＥＴＳＵＰ ２１６０は、セット動作中、固定電圧、傾斜電圧、階段状可変漸増／漸減での電圧であってもよい。コンパレータ２１０６は、トランジスタ２１０３による閉ループ制御作用によって、ＶＳＥＴＲＥＦ＿ＢＬ ２０４０に等しいセットバイアス電圧をノードＩＯＷ＿２１３２に重ね合わせる。この電圧は、ＲＲＡＭセル２１０８の上部電極に結合するビット線ＢＬ ２１３８まで通過される。代替的に、コンパレータ２１０６を使用する代わりに、トランジスタ２１０３のゲートに（スイッチ２１０４によって有効にされた）基準クランプ電圧ＶＣＬＡＭＰ＿ＢＬ ２１６２を印加して、トランジスタ２１０３のソースフォロア作用によりノードＩＯＷ ２１３２にセットバイアス電圧を重ね合わせることができる。代替的に、セット動作中、ＶＳＥＴＲＥＦ＿ＢＬ ２１４０又はＶＣＬＡＭＰ＿ＢＬ ２１６２のいずれかの波形電圧整形によって、ＢＬ ２２１２上のセット電圧は、固定電圧、傾斜電圧、階段状可変漸増／漸減での電圧であってもよい。この時点におけるＲＲＡＭセル２１０８は、高い抵抗、例えば、数百キロオーム、を有し、極めて低い電流、例えば数百ｎＡ～数ｕＡ、を引き出し、これは、（リセット動作から）ＲＲＡＭセルが不完全な又は部分的なフィラメントを有することを意味する。いくつかの時点で、ＢＬ電圧２１３８をＲＲＡＭセル２１０８に印加すると、フィラメントの残りの開放部分がセットされ始める。これは、フィラメントが不完全なフィラメントから完全なフィラメントまでサイズが成長し始めることを意味し、これは、ＲＲＡＭセルの下部電極と上部電極との間の導通路を電気的に完成させ始め、ＲＲＡＭ２１０８の抵抗が下がり、ＲＲＡＭ２１０８がより大きな電流（Ｉｃｅｌｌ）を引き出し始めることを意味する。これにより、トランジスタ２１１６及び２１１７内の折り返し電流（＝Ｉｃｏｍｐ＿ｔｏｐ ２１０２－Ｉｃｅｌｌ）が降下を開始する。セットされたセル電流Ｉｃｅｌｌが、上部コンプライアンス電流Ｉ＿ｃｏｍｐ＿ｔｏｐ ２１０２と比較可能な値に到達すると、トランジスタ２１１６／２１１７内の電流は、基準電流Ｉ－ＳＥＴＲＥＦ ２１１８を下回る。この時点で、電流源２１１８は、インバータ２１１９の入力での電圧を増加させる。いくつかの時点では、この電圧が「０」状態から「１」状態に反転して、インバータ２１２０の出力も「０」から「１」に変化させ、セット動作が完了することを示す。状態のこの変化はＰＭＯＳトランジスタ２１０１をオフにし、これは、順に、Ｖ＿ＳＥＴＳＵＰ電圧２１６０がＲＲＡＭセルの上部電極に印加されることを停止する。
図２２は、検証中セット（set-while-verify）回路２２００を示しており、セット動作をＲＲＡＭセル２２０８上で実行し、セット動作中にＲＲＡＭセルのビット線に結合された電圧を目標基準セット電圧と自動的かつ継続的に比較することによってセットが完了すると、自動的に動作を停止する。検証中セット回路２２００は、図示の構成で、制御ＰＭＯＳトランジスタ２２０１と、上部コンプライアンス電流源Ｉ＿ｃｏｍｐ＿ｔｏｐ ２２０２と、ネイティブＮＭＯＳトランジスタ２２０６と、スイッチ２２０３及び２２０５と、コンパレータ２２０４と、ｙｍｕｘ ＮＭＯＳトランジスタ２２０７と、選択トランジスタ２２０９と、スイッチ２２１２及び２２１３と、スイッチ２２１６と、インバータ２２１５と、スイッチ２２１７と、コンパレータ２２１８と、を備える。回路２２００は、回路２１００について先に説明した、同じ又は類似の構成要素又は動作の詳細（電流又は電圧波形の整形など）の多くを含み、これらの構成要素又は動作の詳細は、効率性のためにここでは再度説明しない。
セット動作の開始時に、信号ＤＯＮＥＸ ２２３０は「０」である。制御ＰＭＯＳ ２２０１はオンにされ、セットされた電源電圧Ｖ＿ＳＥＴＳＵＰ ２２６０をノードＩＯＷ＿Ｓ ２２３４に渡す。ＩＯＷ＿Ｓ ２２３４での電圧は増大し始める。この時点でのＲＲＡＭセル２２０８は、高い抵抗を有し、小さいか又は低い電流を引き出す。ノードＩＯＷ＿Ｓ ２２３４上の立ち上がり電圧は、ノードＩＯＷ ２２３２を、コンパレータ２２０４の入力上の基準レベルＶＳＥＴＲＥＦ＿ＢＬ ２２４０によって決定されるセットバイアス電圧まで増大させる（スイッチ２２０５が閉じられ、スイッチ２２０３が開かれた場合）。この電圧ＩＯＷ ２２３２は、ｙｍｕｘ ＮＭＯＳトランジスタ２２０７を通ってビット線ＢＬ ２２１２に移動する。いくつかの時点で、十分に高いＲＲＡＭセル２２０８の上部電極へのセットバイアス電圧の印加によって、フィラメントの残りの開放部分がセットを開始され、ＲＲＡＭ ２２０８の抵抗が下がり、ＲＲＡＭ ２２０８がより大きい（Ｉｃｅｌｌ）電流を引き出し始める。目標セットのセル電流Ｉｃｅｌｌが上部コンプライアンス電流Ｉ＿ｃｏｍｐ＿ｔｏｐ ２２０２に匹敵する値に到達すると、これにより、ＩＯＷ＿Ｓ ２２３４上の電圧が低下し始める。電圧ＩＯＷ＿Ｓ ２２３４が基準電圧ＶＳＥＴＲＥＦ ２２２１未満に低下すると、コンパレータ２２１８の出力は、「０」から「１」に反転して、セット動作が完了することを示す。状態のこの変化はＰＭＯＳトランジスタ２２０１をオフにし、これは、順に、Ｖ＿ＳＥＴＳＵＰ電圧２２６０が印加されるのを停止する。これにより、ビット線ＢＬ ２２１２上の電圧が接地レベルに向かっていき、セット動作を停止させる。
代替的に、上部コンプライアンス電流２２０２は、抵抗器又は抵抗器として作用するトランジスタなどの抵抗器負荷によって置き換えることができる。
図２３は、検証中リセット（reset-while-verify）回路２３００を示しており、リセット動作をＲＲＡＭセル２３０２上で実行し、リセット動作中にＲＲＡＭセルのビット線に結合された電圧を目標基準リセット電圧と自動的かつ継続的に比較することによってリセットが完了すると、自動的に動作を停止する。検証中リセット回路２３００は、図示の構成で、ｙｍｕｘ ＮＭＯＳトランジスタ２３０１と、選択トランジスタ２３０３と、スイッチ２３０７及び２３０８と、ＮＭＯＳトランジスタ２３０９と、リセット負荷Ｒｌｏａｄ ２３４２（抵抗器又は抵抗器として作用するトランジスタのいずれか）と、コンパレータ２３１０と、を備える。
動作の開始時に、ＲＲＡＭセルの抵抗は低く（セット動作後）、信号ＤＯＮＥＸ ２３３０は「０」であり、ＮＭＯＳスイッチ２３０８はオンである。ビット線ＢＬ ２３０６は、接地に向かって引き付けられる。リセット電圧源がソース線２３０５に印加され、オンであるＷＬ ２３０４でＮＭＯＳトランジスタ２３０３を通ってＲＲＡＭセル２３０２の下部電極に移動される。リセット電圧源は、セット動作中、固定電圧、傾斜電圧、階段状可変漸増／漸減での電圧であってもよい。元のセット状態からの高いセル電流は、ノードＩＯＷ ２３３４をリセットバイアスレベル（＝Ｉｃｅｌｌ*Ｒｌｏａｄ）の方に引き付ける。この電圧はリセット基準電圧ＶＲＳＴＲＥＦ ２３２１よりも大きく設定される。いくつかの時点で、ＲＲＡＭセル２３０２がリセットされ、そのフィラメントの一部分が破壊される。ＲＲＡＭセル２３０２の抵抗は、その後、劇的に上昇する。この時点で、Ｒｌｏａｄ ２３４２によって低く引き付けられているノードＩＯＷ ２３３４は、ＶＲＳＴＲＥＦ ２３２１レベル未満になり、ＤＯＮＥＸ ２３３０を「０」から「１」に反転させる。これは、次に、スイッチ２３０８をオフにし、ノードＩＯＷ ２３３４が浮遊され、リセット動作を有効に停止する。
図２４は、検証中リセット（reset-while-verify）回路２４００を示しており、リセット動作をＲＲＡＭセル２４０２上で実行し、リセット動作中にセル電流（Ｉｃｅｌｌ）を目標リセット電流（Ｉｒｅｓｅｔ＿ｔａｒｇｅｔ）と自動的かつ継続的に比較することによってリセットが完了すると、動作を自動的に停止する。検証中リセット回路２４００は、図示の構成で、ｙｍｕｘ ＮＭＯＳトランジスタ２４０１と、選択トランジスタ２４０３と、スイッチ２４０５及び２４０６と、ＮＭＯＳトランジスタ２４０７、２４０８及び２４０９と、電流源Ｉ－ＲＳＴＲＥＦ ２４１０と、インバータ２４２１と、インバータ２４１１及び２４１２と、を備える。トランジスタ２４０８は、ダイオード接続であり、選択されたＲＲＡＭセルのビット線に接続され、かつ、動作中にセル電流を直接感知する役割を果たす。
動作の開始時に、ＲＲＡＭセルの抵抗は低く（セット動作後）、信号ＤＯＮＥＸ ２４３０は「０」であり、ＮＭＯＳスイッチ２４０７はオンであり、ノードＩＯＷをダイオード接続ＮＭＯＳトランジスタ２４０８のドレイン／ゲートに接続する。ビット線２４３６は、ｙｍｕｘ ＮＭＯＳトランジスタ２４０１によってＩＯＷ ２４３４に接続される。リセット電圧源がソース線２４０４に印加される。初期に高電流のセル（セット動作後）は、感知トランジスタ２４０８に直接流れ、トランジスタ２４０９内にミラーリングされる。この電流は、基準リセット電流Ｉ－ＲＳＴＲＥＦ ２４１０と比較される。その初期セル（セット）電流が基準リセット電流Ｉ－ＲＳＴＲＥＦ ２４１０よりも大きいことにより、ノード２４４０は接地に引き付けられ、ＤＯＮＥＸ ２４３０を効果的に「０」に等しく引き付ける。リセット電圧源がＲＲＡＭセル２４０２の下部電極に結合された後のいくつかの時点で、ＲＲＡＭセル２４０２がリセットされ、そのフィラメントの一部が破壊される。ＲＲＡＭセル２４０２の抵抗は、その後、劇的に上昇する。セル電流が、基準リセット電流Ｉ－ＲＳＴＲＥＦ ２４１０よりも小さい時点で、電流源２４１０は、ノード２４４０（インバータ２４１１の入力上の電圧）を「０」から「１」に反転させ、インバータ２４１２の出力も「０」から「１」に反転させ、リセット動作の終了を示す。これは、トランジスタ２４０７をオフにし、ノードＩＯＷ ２４３４及びＢＬ ２４３６を浮遊させ、リセット動作を有効に停止する。
セット又は形成動作中に電流を直接感知するためにダイオード接続トランジスタを使用する別の実施形態。この場合、ダイオード接続ＰＭＯＳは、選択されたＲＲＡＭセルのビット線に接続される。ＰＭＯＳのソースは、セット又は形成の電圧源に接続される。ダイオード接続ＰＭＯＳ内の電流は、セット／形成基準電流と比較される電流コンパレータ内にミラーリングされる。ダイオード接続ＰＭＯＳ内の電流が、基準セット／形成電流とパリティに到達すると、セット／形成動作は停止する。
セット又は形成動作中に電流を直接感知するために負荷（抵抗器、又は抵抗器として作用するトランジスタ）を使用する別の実施形態。この場合、負荷の第１の端子は、選択されたＲＲＡＭセルのビット線に接続される。負荷の第２の端子は、セット又は形成の電圧源に接続される。第１の端子上の電圧は、動作中に感知ノードとして機能して、動作を自動的に停止する。
図２５は、フラッシュメモリシステム２５００（ダイ８００上に実装することができる）を示す。フラッシュメモリシステム２５００は、アレイ２５０１及び２５０２（図８のアレイ８０１及び８０３に対応する）と、行デコーダ２５０３及び２５０４（行デコーダ８０５及び８０６に対応する）と、列デコーダ２５０５及び２５０６（列デコーダ８０６及び８０８に対応する）と、感知回路２５１０（感知回路８１０に対応する）と、を備える。フラッシュメモリシステム２５００は、基準アレイ２５０９と、感知回路電流基準２５０８と、を更に備える。
アレイ２５０１内のフラッシュメモリセルの各列は、アレイ２５０１内の全ての列につき１つのビット線が存在するように、ビット線に結合される。同様に、アレイ２５０２内のフラッシュメモリセルの各列は、アレイ２５０２内の全ての列につき１つのビット線が存在するように、ビット線に結合される。列デコーダ２５０５及び２５０６は、選択されたアドレスについての読み出し動作中に、選択されたビット線を感知回路２５１０に接続する。感知回路２５１０は、複数の感知増幅器回路２５０７ａ、２５０７ｂ、．．．、２５０７ｎを備えており、ｎは、同時に読み出すことができるビット線の数であり、フラッシュメモリシステム２５００のＩＯ幅と呼ばれる（典型的には、ｎは３２又は６４である）。これらの感知増幅器回路は、感知増幅器回路２５０７と総称される。
この実施形態では、基準アレイ２５０９は、アレイ２５０１及び２５０２のフラッシュメモリセルと構造が同一であるが、ユーザデータを記憶するために実際に使用されないダミーフラッシュメモリセルのアレイである。基準アレイ２５０９は、アレイ２５０１及び２５０２の両方を感知するための読み出し基準バイアスを生成する役割を果たす。代替的な実施形態では、基準アレイ２５０９は、フラッシュメモリセルを有さない標準的な基準トランジスタを備える。これらの標準的な基準トランジスタは、感知回路２５１０のための異なるトリップ点（すなわち、「０」から「１」を区別する電流又は電圧レベル）を提供するように、異なってサイズ決めされ、及び／又は、バイアスがかけられる。別の代替的な実施形態では、基準アレイ２５０９は、フラッシュメモリセルを有さない標準的な基準抵抗器を備える。これらの標準的な基準抵抗器は、感知回路２５１０のための異なるトリップ点を提供するように異なってサイズ決めされる。
感知回路電流基準２５０８は、ダミーフラッシュメモリセルのうちの１つ以上に結合され、電流を生成する。この電流は、電流ミラーリング技術を使用して、感知増幅器回路２５０７のそれぞれでミラーリングされる。ミラーリングされた基準電流は、選択されたメモリセルに記憶されたデータの値を示す出力を生成するための、アレイ２５０１又は２５０２から選択されたメモリセルに対して比較されたそれらである。
図２６は、別のフラッシュメモリシステム２６００（ダイ８００上に実装され得る）を示す。フラッシュメモリシステム２６００は、フラッシュメモリシステム２５００のように、アレイ２５０１及び２５０２と、行デコーダ２５０３及び２５０４と、列デコーダ２５０５及び２５０６と、を備える。フラッシュメモリシステム２６００は、基準アレイ２６０１及び２６０２と、感知回路２６０３と、を更に備える。
アレイ２５０１内のフラッシュメモリセルの各列は、アレイ２５０１内の全ての列につき１つのビット線が存在するように、ビット線に結合される。同様に、アレイ２５０２内のフラッシュメモリセルの各列は、アレイ２５０２内の全ての列につき１つのビット線が存在するように、ビット線に結合される。列デコーダ２５０５及び２５０６は、選択されたアドレスについての読み出し動作中に、選択されたビット線を感知回路２６０３に接続する。感知回路２６０３は、複数の感知増幅器回路２６０４ａ、２６０４ｂ、．．．、２６０４ｎを備えており、ｎは、同時に読み出すことができるビット線の数であり、フラッシュメモリシステム２６００のＩＯ幅と呼ばれる（典型的には、ｎは３２又は６４である）。これらの感知増幅器回路は、感知増幅器回路２６０４と総称される。
この実施形態では、基準アレイ２６０１及び２６０２は両方とも、アレイ２５０１及び２５０２のフラッシュメモリセルと構造は同一であるが、ユーザデータを記憶するために実際に使用されないダミーフラッシュメモリセルのアレイである。選択されたメモリセルがアレイ２５０１内にあるとき、各感知増幅器回路２６０４は、基準アレイ２６０２内のメモリセルに接続され、このメモリセルは、基準メモリセルとして機能する。選択されたメモリセルがアレイ２５０２内にあるとき、各感知増幅器回路２６０４は、基準メモリセルとして機能する基準アレイ２６０１内のメモリセルに接続される。したがって、フラッシュメモリシステム２６００は、フラッシュメモリシステム２５００とは異なり、感知回路電流基準２５０８又は電流ミラーの使用を必要としない。別の代替的な実施形態では、基準アレイ２６０１及び２６０２は、フラッシュメモリセルを有さない標準的な参照トランジスタを備える。これらの標準的な基準トランジスタは、感知回路２６０３の異なるトリップ点を提供するように、異なってサイズ決めされ、及び／又はバイアスがかけられる。別の代替的な実施形態では、基準アレイ２６０１及び２６０２は、フラッシュメモリセルを有さない標準的な基準抵抗器を備える。これらの標準的な基準抵抗器は、感知回路２６０３の異なるトリップ点を提供するように異なってサイズ決めされる。
図２７は、感知増幅器２７００を示す。感知増幅器２７００は、データ読み出しブロック２７０１と、参照読み出しブロック２７０２と、差動増幅器ブロック２７０３と、を備える。
データ読み込みブロック２７０１は、読み出し動作のために選択されたセルであるＲＲＡＭセル２７１１に接続する。データ読み出しブロック２７０１は、図示のように構成された、感知負荷ＰＭＯＳトランジスタ２７０４、２７０５、及び２７０９と、ＮＭＯＳネイティブトランジスタ２７１０と、ＮＭＯＳトランジスタ２７０６及び２７０７と、コンパレータ２７０８と、を備える。トランジスタ２７１０及び２７１３（ノード２７２４に接続するそれらのゲート）は、感知ノード２７２０及び基準ノード２７２１をメモリセルのビット線から分離するカスコーディングトランジスタとして機能する。トランジスタ２７１０及び２７１３と共にトランジスタ２７０４／２７０５／２７０６／２７０７の機能は、固定ビット線読み出しバイアス電圧をかける働きをする。これは、参照トランジスタをビット線のクランプ複製トランジスタとして複製することによって、以下のように機能する。固定された読み出しビット線基準電圧（例えば、０．２Ｖ）がＮＭＯＳトランジスタ（基準トランジスタ）２７０６のゲートにかけられ、これにより、このデバイス内を流れる固定電流が生じる。この電流は、ダイオード接続ＰＭＯＳトランジスタ２７０４から、ＰＭＯＳトランジスタ２７０５内及びＮＭＯＳトランジスタ（複製トランジスタ）２７０７内にミラーリングされる。同じ電流が基準トランジスタ２７０６及び複製トランジスタ２７０７に流れるので、複製トランジスタ２７０７のゲートは、固定読み出しビット線基準電圧である基準トランジスタ２７０６のゲート電圧と同じでなければならない。そして、トランジスタ２７１０のゲート電圧はトランジスタ２７１３のゲート電圧と同じであるので、トランジスタ２７１３のソースのゲート電圧はトランジスタ２７１０のゲート電圧と同様である。
参照読み出しブロック２７０２は、ＰＭＯＳトランジスタ２７１２と、ネイティブＮＭＯＳトランジスタ２７１３と、基準回路２７１４と、を備える。ここで、基準回路２７１４は、基準読み出しセル又は基準電流源を備えることができる。
差動増幅器２７０３は、一緒にコンパレータを形成する入力クロス結合ＰＭＯＳトランジスタ２７１５及び２７１６並びに入力クロス結合ＮＭＯＳトランジスタ２７１７及び２７１８と、（クロス結合ＮＭＯＳトランジスタ２７１７及び２７１８の過渡バイアステール電流としても作用する）ＮＭＯＳイネーブリングトランジスタ２７１９と、を備える。
動作中、差動増幅器ブロック２７０３は、基準読み出しブロック２７０２によって提供されるデータ読み出しブロック２７０１基準ノード２７２１によって提供される感知ノード２７２０を比較して、出力２７２２を生成する。基準ノード２７２１で引き出された読み出し基準電流が、感知ノード２７２０で引き出されたメモリセル電流を超える（選択されたＲＲＡＭセル２７１１に「０」が記憶されていることを示す）場合は、その後、出力２７２２が低くなる。基準ノード２７２１で引き出された読み出し基準電流が、感知ノード２７２０で引き出されたメモリセル電流よりも小さい（選択されたメモリＲＲＡＭセル２７１１に「１」が記憶されていることを示す）場合は、出力２７２２が高くなる。
図２８は、感知増幅器２８００を示す。感知増幅器２８００は、データ読み出しブロック２８０１と、参照読み出しブロック２８０２と、差動増幅器ブロック２８０３と、を備える。
データ読み出しブロック２８０１は、読み出し動作のために選択されたセルであるＲＲＡＭセル２８１１に接続する。データ読み出しブロック２８０１は、感知負荷ＰＭＯＳトランジスタ２８０９と、ＮＭＯＳネイティブトランジスタ２８１０と、を備える。データ読み出しブロック２８０１は、読み出し動作中にビット線バイアスを提供するオペアンプ２８２６を更に備える。オペアンプ２８２６は、ＰＭＯＳトランジスタ２８０４、２８０５及び２８０６と、ＮＭＯＳトランジスタ２８０７及び２８０８と、を備える。オペアンプ２８２６は、トランジスタ２８０６のゲート電圧をトランジスタ２９０５のゲート電圧（入力読み出しビット線基準電圧に等しい）と同じに維持することによって、ビット線２８１１上に読み出しビット線基準電圧を重ね合わせる。カスコーディングトランジスタ２８１０及び２８１３は、主アレイビット線及び基準ビット線上で同様のソース電圧を維持するために同じゲート電圧を有する。
参照読み出しブロック２８０２は、ＰＭＯＳトランジスタ２８１２と、ネイティブＮＭＯＳトランジスタ２８１３と、基準回路２８１４と、を備える。ここで、基準回路２８１４は、基準読み出しセル又は基準電流源を備えることができる。
差動増幅器２８０３は、コンパレータを一緒に形成する入力クロス結合ＰＭＯＳトランジスタ２８１５及び２８１６並びに入力クロス結合ＮＭＯＳトランジスタ２８１７及び２８１８と、ＮＭＯＳイネーブリングトランジスタ２８２１と、を備える。差動増幅器２８０３は、入力ＮＭＯＳトランジスタ２８１９及び２８２０と、バイアスＰＭＯＳトランジスタ２８２２、２８２３、２８２４、及び２８２５と、を更に備える。
差動増幅器２８０３は、キャパシタ２８２６によってデータ読み出しブロック２８０１に結合され、差動増幅器２８０３は、キャパシタ２８２７によって参照読み出しブロック２８０２に結合される。
動作中、差動増幅器ブロック２８０３は、データ読み出しブロック２８０１によって提供される感知ノード２８２７を、参照読み出しブロック２８０２によって提供される基準ノード２８２８と比較して、出力２８２９を生成する。基準ノード２８２８で引き出された読み出し基準電流が、感知ノード２８２７で引き出されたメモリセル電流を超える（選択されたＲＲＡＭセル２８１１に「０」が記憶されていることを示す）場合は、出力２８２９が低くなる。基準ノード２８２８で引き出された読み出し基準電流が、感知ノード２８２７で引き出されたメモリセル電流よりも小さい（選択されたメモリＲＲＡＭセル２８１１に「１」が記憶されていることを示す）場合は、出力２８２９が高くなる。
図２９は、電流測定（モニタ）ユニット２９００を示す。電流測定ユニット２９００は、漏れ補償ＰＭＯＳトランジスタ２９０１と、スイッチ２９０２と、キャパシタ２９０３と、プリチャージＰＭＯＳトランジスタ２９０４と、列デコーダｙｍｕｘ（Ｙマルチプレクサ）２９０５と、選択されたＲＲＡＭセル２９０６と、バッファネイティブＮＭＯＳトランジスタ２９０７と、コンパレータ２９０８と、を備える。電流測定ユニット２９００は、傾斜速度を測定することによって、数百ピコアンペアからナノアンペアのオーダの非常に小さい電流を検出することができる。具体的には、まず、漏れ補償ステップが以下のように行われる。ＲＲＡＭセル２９０６はオフ（ワード線がオフ）であり、ＰＭＯＳトランジスタ２９０１は、スイッチ２９０２を閉じた状態でＰＭＯＳトランジスタ２９０１を接続するダイオードによってオフ状態でノード２９１０上の漏れを測定する。バイアスドレイン／ゲート電圧は、トランジスタ２９０１内を流れる漏れ電流によって確立される。次いで、スイッチ２９０２はオフにされ、この時点で、トランジスタ２９０１は、バイアスドレイン／ゲート電圧をそのゲート上に保持し、したがって、高電源からノード２９１０への漏れ電流の流れが生成され、接地に流れるノード２９１０上のオフ状態の漏れを効果的に相殺する。次に選択されたｙｍｕｘ ２９０５は、ノード２９１０をＲＲＡＭセル２９０６に接続している。次に、ＰＭＯＳトランジスタ２９０１は、キャパシタ２９０３を高基準電圧に充電し、その後、ＰＭＯＳトランジスタはオフにされる。ＲＲＡＭセル２９０６によって引き出された電流は、その後、キャパシタ２９０３を放電し、ある時点で、ノード２９１０上の電圧が、コンパレータ２９０８の基準電圧２９１２を下回り、コンパレータ２９０８の出力を反転させる。速度は、式Ｉ＝Ｃ*Ｔ／ＶによってＲＲＡＭセル電流を決定し、したがって、タイミングを測定することによって電流を決定することができる。例えば、１ｎａ＝１０ｐＦ*１Ｖ／１０ｍｓである。
図３０は、電流発生器３０００を示しており、これは、形成動作中に必要とされるＩ－ｆｏｒｍ電流を、広い範囲、例えば、数ｎＡ～１００ｕＡ、で発生させるのに有用である。電流発生器３０００は、ＰＭＯＳトランジスタ３００１及び３００５と、ＮＭＯＳトランジスタ３００２及び３００４と、を備える。電流発生器３０００は、幅－長さ比を調整することができる、可変ＰＭＯＳトランジスタ３００３及び３００７と、可変ＮＭＯＳトランジスタ３００６と、を更に備える。トランジスタの幅単位のｍ因子をイネーブリング／トリミングすることなど、可変ＰＭＯＳトランジスタ３００３（ｍ＝１～１００）及び３００７（ｍ＝１～１００）、並びに可変ＮＭＯＳトランジスタ３００６（ｍ＝１～１００）を調整することによって、出力電流ＩＯｕｔは、入力電流ＩＩｎの１０，０００倍の大きさに増幅される。
図３１は、書き込み検証ハイブリッドアルゴリズム３１００を示す。まず、アドレスＸについてデータをクロックインする（ステップ３１０１）。書き込み及びストローブが実行される前に、検証読み取りが実行される（ステップ３１０２）。検証読み出し、書き込み、ストローブ制御は、内部制御（感知制御及び内部セット／リセット／形成バイアス制御など）と外部制御（書き込み、ポーリング、及び読み出しコマンド入力のための制御／アドレス／データピンからの）との組み合わせである。供給源（ＶＳＵＰｘ、ＶＲＥＦ、ＩＲＥＦ）は、外部又は内部から提供される。固定、傾斜、階段状電流及び電圧バイアスは、外部供給整形及び内部アナログ発生器の組み合わせ、又は内部アナログ発生器のいずれかによって行われる。状態レジスタがポーリングされる（ステップ３１０３）。状態レジスタ内の「終了（Done）」ビットが「１」を示す場合は、その後、動作が完了し、システムは、次のデータ及びアドレスの対がクロックインされるのを待つ。「終了（Done）」ビットが「０」を示す場合は、その後、システムプロセスは書き込み動作を実行する（ステップ３１０４）。「終了（Done）」ビットは、内部感知回路（図２５～図２９）によって目標に到達するセル電流を検証した結果である。
図３２は、図３１の書き込み検証ハイブリッドアルゴリズム３１００の例示的な波形を示す。外部供給源ＶＳＵＰｘは、アナログ回路（ＶＲＥＦ、ＩＲＥＦ）のためと同様にセット／リセット／形成のための供給源を提供し、バイアスを阻止するように提供される。制御／アドレス／データピンは、マクロに包括的である。
図３３は、並行書き込みの方法３３００を示す。並行書き込み（形成／セット／リセット）検証は、図１９～図２４に説明されるような書き込み動作中に、ターゲットに到達するＲＲＡＭセルの検証が自動的になされることを意味する。ステップ３３０１で、システムは、電流ＩｃｅｌｌがＩ ｔａｒｇｅｔ－Ｉ ｏｆｆｓｅｔであるかどうかを判断する。はいの場合、システムはステップ３３０４に進む。いいえの場合、システムはステップ３３０２に進む。ステップ３３０２で、システムは、並行書き込み検証動作（書き込み動作中に並行して検証すること）中に、並行書き込み検証Ｉｃｅｌｌが、Ｉ ｔａｒｇｅｔ－Ｉ ｏｆｆｓｅｔであるかどうかを判断する。いいえの場合、その後、システムはステップ３３０３に進む。はいの場合、システムはステップ３３０４に進む。ステップ３３０３で、システムは、書き込みタイミングが所定のタイミングを超えているかどうか（タイムアウト＝はい、又は、いいえ）を判断する。はいの場合、ステップ３３０４に進む。いいえの場合、システムはステップ３３０２を繰り返す。ステップ３３０４で、システムは、Ｉｃｅｌｌ＝Ｉｔａｒｇｅｔ＋／－Ｉｍａｒ（目標はマージン内）であることを検証する。はいの場合、その後、この方法は完了する。いいえの場合、システムはステップ３３０５に進む。ステップ３３０５で、システムは、並行書き込み検証ＩｃｅｌｌがＩｃｅｌｌ＝Ｉ ｔａｒｇｅｔ＋／－Ｉ ｍａｒであるかどうかを判断する（書き込み動作中に並行して検証する）。はいの場合、この方法は完了する。いいえの場合、システムはステップ３３０６に進む。ステップ３３０６で、システムは、書き込みタイミングが所定のタイミングを超えているかどうか（タイムアウト＝はい、又は、いいえ）を判断する。はいの場合、この方法は完了する。いいえの場合、システムはステップ３３０５を繰り返す。上記の方法では、書き込み電流及び／又は電圧バイアスは、固定の、傾斜した、又は粗い、及び／又は微細な漸増／漸減の階段パルスを含むことができる。加えて、パルス書き込みのタイミングは、可変のパルス幅であってもよい。目標セル電流は、Ｉｏｆｆｓｅｔに対して大きく、Ｉｍａｒ（Ｉｍａｒｇｉｎ）に対して小さくなることができる。
図３４は、検証後書き込み（形成／セット／リセット）の方法３４００を示す。ステップ３０４１で、システムは、Ｉｃｅｌｌ＝Ｉ ｔａｒｇｅｔ－Ｉ ｏｆｆｓｅｔ．であるかどうかを判定する。はいの場合、システムはステップ３４０２に進む。いいえの場合、システムはステップ３４０３に進む。ステップ３４０２で、システムは、Ｉｃｅｌｌ＝Ｉｔａｒｇｅｔ＋／Ｉｍａｒかどうか（目標セル電流が許容可能なマージン内にある）を判断する。はいの場合、この方法は完了する。いいえの場合、システムはステップ３４０４に進む。ステップ３４０３で、システムは粗い漸増Ｖ／Ｉ／Ｔ＝Ｖ／Ｉ／Ｔｉｎｉｔ＋Ｖ／Ｉ／Ｔｉｎｃｃｒｕｄｅを書き込み（大きな電圧、電流、及び／又は時間パルスステップ）、その後、ステップに３４０１に戻る。ステップ３４０４で、システムは微細な漸増Ｖ／Ｉ／Ｔ＝Ｖ／Ｉ／Ｔｉｎｉｔ＋Ｖ／Ｉ／Ｔｉｎｃｆｉｎｅを書き込み（微細な電圧、電流、及び／又は時間パルスステップ）、ステップ３４０２に戻る。
図３５は、図９に示されるアレイ９００の例示的なレイアウトである、例示的なＲＲＡＭセルの平面図レイアウト３５００を示す。例示的なＲＲＡＭセル３５０４は、ビット線３５０１（ＢＬ０）、ワード線３５０２（ＷＬ０）、及びソース線３５０３（ＳＬ０）に結合される。ビット線での上部の２個のセルの拡散領域３５０５ａ及び下部の２個のセルの拡散領域３５０５ｂが分離される。拡散３５０６は、２つの隣接する行のセルの全てのソース線を一緒に接続する。
図３６は、図１０に示されるアレイ１０００の例示的な接地線レイアウト、及び図１５に示されるアレイの例示的なセルレイアウトを有した、例示的なＲＲＡＭセル平面図レイアウト３６００を示す。例示的なＲＲＡＭセル３６０４は、ビット線３６０１（ＢＬ０）、ワード線３６０２（ＷＬ０）、及びソース線３６０３（ＳＬ０）に結合される。アレイは、アレイ全体にわたって埋め込まれた接地線３６０５（図１０の接地線の例示的なレイアウト）などの接地線を含む。セルレイアウト３６０６は、図１５のセル１５０１／１５０２／１５０３に対応する。
図３７は、図１４に示すアレイ１４００の例示的なレイアウトである、例示的なＲＲＡＭセル平面図レイアウト３７００を示す。例示的なＲＲＡＭセル３７０４は、ビット線３７０１（ＢＬ０）、ワード線３７０２（ＷＬ０）、及びソース線３７０３（ＳＬ０）に結合される。
本明細書における本発明に対する言及は、いかなる請求項又は請求項の用語の範囲も限定することを意図するものではなく、代わりに請求項の１つ以上によって包含されることがある１つ以上の特徴に言及することを意図するにすぎない。上述の材料、プロセス、及び数値例は、単なる例示であり、請求項を限定するものと見なされるべきではない。本明細書で使用される、用語「～上に（over）」及び「～の上に（on）」は共に、「直接的に～の上に」（中間材料、要素、又は間隙がそれらの間に配設されていない）及び「間接的に～の上に」（中間材料、要素、又は間隙がそれらの間に配設されている）を包括的に含むことに留意されるべきである。同様に、用語「隣接する」は、「直接的に隣接する」（中間の材料、要素、又は間隙が間に配設されていない）及び「間接的に隣接する」（中間の材料、要素、又は間隙が間に配設されている）を含む。例えば、「基板上に」要素を形成することは、中間材料／要素が介在せずに直接的に基板の上にその要素を形成することも、１つ以上の中間材料／要素が介在して間接的に基板の上にその要素を形成することも含む可能性がある。

Claims (1)

  1. 不揮発性メモリシステムであって、
    行及び列に編成された抵抗ランダムアクセスメモリ（ＲＲＡＭ）セルのアレイであって、各セルは、上部電極と、下部電極と、前記上部電極と前記下部電極との間のスイッチング層と、を含む、アレイと、
    複数のビット線であって、それぞれのビット線はＲＲＡＭセルの列に結合されている、複数のビット線と、
    複数のワード線であって、それぞれのワード線はＲＲＡＭセルの行に結合されている、複数のワード線と、
    複数のソース線であって、それぞれのソース線はＲＲＡＭセルの２つの隣接する行に結合されている、複数のソース線と、
    時間ベースの電流モニタであって、選択されたセル上での形成動作中に、前記選択されたセルに結合されたビット線に印加された前記電流を監視し、漏れ電流を相殺する電流を供給するための時間ベースの電流モニタと、を備える、不揮発性メモリシステム。
JP2020514596A 2017-09-11 2018-07-16 抵抗ランダムアクセスメモリセルのアレイに書き込み及び読み出しするための回路 Active JP7116785B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/701,071 2017-09-11
US15/701,071 US10755779B2 (en) 2017-09-11 2017-09-11 Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof
PCT/US2018/042342 WO2019050625A1 (en) 2017-09-11 2018-07-16 WRITING AND READING CIRCUIT FROM A RANDOM ACCESS RESISTIVE MEMORY CELL NETWORK

Publications (2)

Publication Number Publication Date
JP2020533798A JP2020533798A (ja) 2020-11-19
JP7116785B2 true JP7116785B2 (ja) 2022-08-10

Family

ID=65631558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020514596A Active JP7116785B2 (ja) 2017-09-11 2018-07-16 抵抗ランダムアクセスメモリセルのアレイに書き込み及び読み出しするための回路

Country Status (7)

Country Link
US (3) US10755779B2 (ja)
EP (1) EP3652739B1 (ja)
JP (1) JP7116785B2 (ja)
KR (3) KR102620415B1 (ja)
CN (1) CN111066086B (ja)
TW (3) TWI767802B (ja)
WO (1) WO2019050625A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733854B (zh) * 2016-09-21 2021-07-21 中國大陸商合肥睿科微電子有限公司 用於初始化電阻式記憶體裝置之技術
WO2018063308A1 (en) 2016-09-30 2018-04-05 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US11430948B2 (en) * 2017-09-28 2022-08-30 Intel Corporation Resistive random access memory device with switching multi-layer stack and methods of fabrication
CN111383686A (zh) * 2018-12-28 2020-07-07 恩智浦美国有限公司 电阻存储器设备和操作电阻存储器设备的方法
US10910050B2 (en) * 2019-04-11 2021-02-02 Microchip Technology Inc. ReRAM memory cell having dual word line control
US10878905B1 (en) 2019-07-02 2020-12-29 Microchip Technology Inc. Metal filament ReRAM cell with current limiting during program and erase
US11495638B2 (en) 2019-08-25 2022-11-08 Tetramem Inc. Crossbar array circuits with 2T1R RRAM cells for low voltage operations
US11189661B2 (en) * 2019-09-05 2021-11-30 International Business Machines Corporation FinFET 2T2R RRAM
US11069742B2 (en) * 2019-11-23 2021-07-20 Tetramem Inc. Crossbar array circuit with parallel grounding lines
EP3886104B1 (en) 2020-03-26 2024-01-24 Centre National de la Recherche Scientifique Resistive random memory architecture with high integration density and control method thereof
US11651819B2 (en) 2020-07-24 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and method of operating the same
CN114388018A (zh) 2020-12-14 2022-04-22 台湾积体电路制造股份有限公司 存储装置
DE102021109480A1 (de) * 2020-12-14 2022-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Speichervorrichtung
US11417412B1 (en) * 2021-03-01 2022-08-16 United Microelectronics Corp. Cell trace circuit for measuring I-V property of memory cell
US11830540B2 (en) 2021-12-12 2023-11-28 Nanya Technology Corporation Circuit for sensing antifuse of DRAMs
WO2023211511A1 (en) * 2022-04-28 2023-11-02 Tetramem Inc. Crossbar array circuits with 2t1r rram cells for low voltage operations

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070268742A1 (en) 2006-05-18 2007-11-22 Micron Technology, Inc. Memory Architecture and Cell Design Employing Two Access Transistors
US20080007993A1 (en) 2006-07-04 2008-01-10 Sharp Kabushiki Kaisha Semiconductor memory device
US20100073034A1 (en) 2008-09-19 2010-03-25 Stmicroelectronics S.R.I. Circuit for comparing an input current with a threshold current
US20110235401A1 (en) 2010-03-23 2011-09-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20130119340A1 (en) 2011-11-15 2013-05-16 National Chiao Tung University Multi-bit resistive-switching memory cell and array
WO2013071129A1 (en) 2011-11-10 2013-05-16 Micron Technology, Inc. Apparatuses and operation methods associated with resistive memory cell arrays with separate select lines
US20140126265A1 (en) 2012-11-06 2014-05-08 Jaekyu Lee Semiconductor memory devices
US20140133211A1 (en) 2012-11-14 2014-05-15 Crossbar, Inc. Resistive random access memory equalization and sensing
US20140211538A1 (en) 2013-01-29 2014-07-31 Samsung Electronics Co., Ltd. Resistive memory device comprising selectively disabled write driver
US20170236581A1 (en) 2016-02-16 2017-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for reading rram cell

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153499A (en) 1991-09-18 1992-10-06 Allied-Signal Inc. Precision voltage controlled current source with variable compliance
US5554874A (en) 1995-06-05 1996-09-10 Quantum Effect Design, Inc. Six-transistor cell with wide bit-line pitch, double words lines, and bit-line contact shared among four cells
KR100217917B1 (ko) * 1995-12-20 1999-09-01 김영환 플래쉬 메모리셀의 문턱전압 조정회로
SG71140A1 (en) 1997-08-15 2000-03-21 Texas Instruments Inc Differential pair-based folding interpolator circuit for an analog-to-digital converter
US6272054B1 (en) 2000-10-31 2001-08-07 International Business Machines Corporation Twin-cell memory architecture with shielded bitlines for embedded memory applications
JP4192060B2 (ja) * 2003-09-12 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置
US6850430B1 (en) 2003-12-02 2005-02-01 Hewlett-Packard Development Company, L.P. Regulating a magnetic memory cell write current
JP2007018615A (ja) * 2005-07-08 2007-01-25 Sony Corp 記憶装置及び半導体装置
US7646627B2 (en) * 2006-05-18 2010-01-12 Renesas Technology Corp. Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance
JP2007184063A (ja) * 2006-01-10 2007-07-19 Renesas Technology Corp 不揮発性半導体記憶装置
US7324366B2 (en) * 2006-04-21 2008-01-29 International Business Machines Corporation Non-volatile memory architecture employing bipolar programmable resistance storage elements
US8116117B2 (en) * 2006-11-29 2012-02-14 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
KR100855585B1 (ko) 2007-01-23 2008-09-01 삼성전자주식회사 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
US7961534B2 (en) * 2007-09-10 2011-06-14 Hynix Semiconductor Inc. Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof
US7826248B2 (en) 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
JP5060435B2 (ja) * 2008-09-04 2012-10-31 株式会社東芝 半導体記憶装置
US8203862B2 (en) * 2008-10-10 2012-06-19 Seagate Technology Llc Voltage reference generation with selectable dummy regions
US7881094B2 (en) * 2008-11-12 2011-02-01 Seagate Technology Llc Voltage reference generation for resistive sense memory cells
US7965565B2 (en) * 2009-07-13 2011-06-21 Seagate Technology Llc Current cancellation for non-volatile memory
JP5121864B2 (ja) * 2010-03-02 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
JP2011204288A (ja) 2010-03-24 2011-10-13 Toshiba Corp 不揮発性半導体記憶装置
US20120230081A1 (en) * 2011-03-10 2012-09-13 International Business Machines Corporation Cell-state measurement in resistive memory
DE112012000372B4 (de) * 2011-03-10 2015-05-21 International Business Machines Corporation Programmieren von Phasenwechselspeicherzellen
US8787070B2 (en) * 2011-04-13 2014-07-22 Panasonic Corporation Reference cell circuit and variable resistance nonvolatile memory device including the same
US8519462B2 (en) 2011-06-27 2013-08-27 Intel Corporation 6F2 DRAM cell
US9570164B2 (en) * 2011-08-24 2017-02-14 Rambus Inc. System and method for performing memory operations on RRAM cells
KR101996020B1 (ko) * 2012-02-08 2019-07-04 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
JP5948667B2 (ja) * 2012-03-07 2016-07-06 パナソニックＩｐマネジメント株式会社 不揮発性半導体記憶装置
US20130250657A1 (en) 2012-03-07 2013-09-26 Rambus Inc. System and Method for Writing Data to an RRAM Cell
US9105332B2 (en) * 2012-03-15 2015-08-11 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory device
US8923041B2 (en) * 2012-04-11 2014-12-30 Everspin Technologies, Inc. Self-referenced sense amplifier for spin torque MRAM
CN104685572B (zh) * 2012-10-30 2017-05-10 松下知识产权经营株式会社 非易失性半导体存储装置
US9019743B2 (en) 2012-11-29 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for resistive switching random access memory with high reliable and high density
US9047940B2 (en) 2013-01-10 2015-06-02 Intermolecular, Inc. Resistive random access memory cells having variable switching characteristics
US8869436B2 (en) 2013-02-27 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory structure and method to recreate filament and recover resistance window
US9105320B2 (en) 2013-10-16 2015-08-11 Micron Technology, Inc. Memory devices and methods of operating the same
CN103811060A (zh) 2014-03-05 2014-05-21 上海华虹宏力半导体制造有限公司 Eeprom及其存储阵列
KR20150116072A (ko) * 2014-04-04 2015-10-15 에스케이하이닉스 주식회사 전자 장치
US9269428B2 (en) * 2014-06-12 2016-02-23 Windbond Electronics Corp. RRAM memory device and method thereof
KR102140785B1 (ko) * 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR102217244B1 (ko) * 2014-10-28 2021-02-18 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102292183B1 (ko) * 2014-11-07 2021-08-25 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법
US20160148686A1 (en) 2014-11-26 2016-05-26 Ememory Technology Inc. Memory cell array of resistive random-access memories
US20160181517A1 (en) 2014-12-23 2016-06-23 Silicon Storage Technology, Inc. Geometrically Enhanced Resistive Random Access Memory (RRAM) Cell And Method Of Forming Same
KR102333743B1 (ko) * 2015-01-21 2021-12-01 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US9361980B1 (en) * 2015-02-12 2016-06-07 Taiwan Semiconductor Manufacturing Company Limited RRAM array using multiple reset voltages and method of resetting RRAM array using multiple reset voltages
US9437292B1 (en) 2015-02-13 2016-09-06 Taiwan Semiconductor Manufacturing Company Limited Circuits and methods for limiting current in random access memory cells
US9312001B1 (en) 2015-02-17 2016-04-12 Winbond Electronics Corp. Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory
CN104733047B (zh) * 2015-03-30 2018-05-08 西安紫光国芯半导体有限公司 一种包括参考单元的rram子阵列结构
US10163503B2 (en) 2015-11-16 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM array with current limiting element to enable efficient forming operation
US9805793B2 (en) * 2016-04-01 2017-10-31 Sandisk Technologies Llc Filament confinement in reversible resistance-switching memory elements
US9754640B1 (en) * 2016-10-19 2017-09-05 Macronix International Co., Ltd. Sensing circuit and method utilizing voltage replication for non-volatile memory device
US9997244B1 (en) * 2016-11-29 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM-based authentication circuit

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070268742A1 (en) 2006-05-18 2007-11-22 Micron Technology, Inc. Memory Architecture and Cell Design Employing Two Access Transistors
US20080007993A1 (en) 2006-07-04 2008-01-10 Sharp Kabushiki Kaisha Semiconductor memory device
JP2008016098A (ja) 2006-07-04 2008-01-24 Sharp Corp 半導体記憶装置
US20100073034A1 (en) 2008-09-19 2010-03-25 Stmicroelectronics S.R.I. Circuit for comparing an input current with a threshold current
US20110235401A1 (en) 2010-03-23 2011-09-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2011198430A (ja) 2010-03-23 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置
US20130121056A1 (en) 2011-11-10 2013-05-16 Micron Technology, Inc. Apparatuses and operation methods associated with resistive memory cell arrays with separate select lines
WO2013071129A1 (en) 2011-11-10 2013-05-16 Micron Technology, Inc. Apparatuses and operation methods associated with resistive memory cell arrays with separate select lines
US20130119340A1 (en) 2011-11-15 2013-05-16 National Chiao Tung University Multi-bit resistive-switching memory cell and array
US20140126265A1 (en) 2012-11-06 2014-05-08 Jaekyu Lee Semiconductor memory devices
JP2014093530A (ja) 2012-11-06 2014-05-19 Samsung Electronics Co Ltd 半導体記憶素子
US20140133211A1 (en) 2012-11-14 2014-05-15 Crossbar, Inc. Resistive random access memory equalization and sensing
US20140211538A1 (en) 2013-01-29 2014-07-31 Samsung Electronics Co., Ltd. Resistive memory device comprising selectively disabled write driver
US20170236581A1 (en) 2016-02-16 2017-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for reading rram cell
JP2017147016A (ja) 2016-02-16 2017-08-24 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 抵抗型ランダムアクセスメモリセルの読み出し方法およびその装置

Also Published As

Publication number Publication date
TW202145223A (zh) 2021-12-01
KR20210149187A (ko) 2021-12-08
JP2020533798A (ja) 2020-11-19
CN111066086B (zh) 2023-10-03
TWI699767B (zh) 2020-07-21
US11646078B2 (en) 2023-05-09
KR20200030599A (ko) 2020-03-20
CN111066086A (zh) 2020-04-24
WO2019050625A1 (en) 2019-03-14
US20190080753A1 (en) 2019-03-14
KR20240007294A (ko) 2024-01-16
EP3652739A4 (en) 2021-07-14
EP3652739A1 (en) 2020-05-20
EP3652739B1 (en) 2023-03-22
TW202046320A (zh) 2020-12-16
US20210257023A1 (en) 2021-08-19
TW201921356A (zh) 2019-06-01
US10755779B2 (en) 2020-08-25
TWI738391B (zh) 2021-09-01
KR102620415B1 (ko) 2024-01-02
TWI767802B (zh) 2022-06-11
US20190080754A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
JP7116785B2 (ja) 抵抗ランダムアクセスメモリセルのアレイに書き込み及び読み出しするための回路
US10937497B2 (en) Methods for accessing 1-R resistive change element arrays
JP6251885B2 (ja) 抵抗変化型不揮発性記憶装置およびその書き込み方法
TWI618064B (zh) 電阻式隨機存取記憶體陣列的操作方法與積體電路晶片
JP2008052781A (ja) 半導体記憶装置
JP6425137B2 (ja) データ記録方法および不揮発性記憶装置
JP6038741B2 (ja) 半導体記憶装置
JP5988061B2 (ja) 不揮発性半導体記憶装置
US9865601B2 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220729

R150 Certificate of patent or registration of utility model

Ref document number: 7116785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150