JP6986517B2 - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP6986517B2
JP6986517B2 JP2018557580A JP2018557580A JP6986517B2 JP 6986517 B2 JP6986517 B2 JP 6986517B2 JP 2018557580 A JP2018557580 A JP 2018557580A JP 2018557580 A JP2018557580 A JP 2018557580A JP 6986517 B2 JP6986517 B2 JP 6986517B2
Authority
JP
Japan
Prior art keywords
electrode
display device
interlayer insulating
insulating film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018557580A
Other languages
English (en)
Other versions
JPWO2018116629A1 (ja
Inventor
朋和 大地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2018116629A1 publication Critical patent/JPWO2018116629A1/ja
Application granted granted Critical
Publication of JP6986517B2 publication Critical patent/JP6986517B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05699—Material of the matrix
    • H01L2224/0579—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Description

本技術は、表示装置の製造方法、表示装置及び電子機器に関する。
有機ＥＬ（Electro Luminescence）表示装置は、表示画素毎に設けられる有機ＥＬ素子と該有機ＥＬ素子の発光を制御するＴＦＴ（Thin Film Transistor）回路を有し、有機ＥＬ素子に電流を供給することにより画像表示を行う。有機ＥＬ素子はアノード電極とカソード電極により有機ＥＬ層を挟んだ構造を有している。有機ＥＬ層は、正孔輸送層、発光層、電子輸送層が順次積層された構造を有し、アノード電極及びカソード電極へ電圧を印加すると、カソード電極から電子、アノード電極から正孔が有機ＥＬ層中に流れ込み、発光層の発光分子で電子と正孔が再結合し、発光する。従来アノード電極にＡｌＣｕ合金を用いていたが、正孔注入電極として仕事関数の高いＩＴＯ（Indium Tin Oxide）を用いることが提案されている。
有機ＥＬ表示装置の製造工程において、ＩＴＯからなるアノード電極が表示領域に形成された後、該アノード電極を覆うように層間絶縁膜が形成される。この際、表示領域の外側に配置される外部配線との接続用の、例えばＡｌＣｕ合金からなるパッド電極も層間絶縁膜によって覆われる。パッド電極とアノード電極とは、層間絶縁膜中に配置される配線等によって電気的に接続されている。次に、パッド電極に対応する層間絶縁膜が除去されパッド電極が露出される。その後、画素の開口部を規定するように層間絶縁膜の一部がドライエッチングにより除去されてアノード電極が露出される。ドライエッチングによる層間絶縁膜の除去後、アノード電極付近に残存するエッチングによる残渣を除去するため、電解質を含む洗浄液である有機洗浄液によって基板洗浄が行われる。
ドライエッチング後の有機洗浄液による洗浄時、アノード電極とパッド電極とが同時に洗浄液に曝されることで電池反応が起こり、アノード電極が腐蝕してしまうという問題がある。このような腐蝕が生じた画素は、表示装置として用いたときに滅点となり、表示特性の低下を招いていた。
このような電池反応によるアノード電極の腐蝕を防止するために、例えばパッド電極をアノード電極と同一材料の遮光用被覆部で覆うことにより、電池効果の発生を防止することが提案されている（特許文献１参照）。
特開２０１０−１８５９０３号公報
以上のような事情に鑑み、本技術の目的は、電池反応による電極の腐蝕が発生しない、表示特性に優れた表示装置の製造方法、表示装置、電子機器を提供することにある。
上記目的を達成するため、本技術の一形態に係る表示装置の製造方法は、基板上に第１の導電材料を有する第１の電極を形成し、
上記基板上に、上記第１の電極と電気的に接続する、上記第１の導電材料とは異なる第２の導電材料を有する第２の電極を形成し、
上記第１の電極及び上記第２の電極を覆うように層間絶縁膜を形成し、
上記層間絶縁膜に第１の開口部を形成して上記第１の電極の少なくとも一部を露出させ、
上記層間絶縁膜に第２の開口部を形成して上記第２の電極の少なくとも一部を露出させ、
露出させた上記第２の電極上に異方性導電層を形成し、
上記異方性導電層形成後、電解質を含む液体に上記第１の開口部、上記第２の開口部及び上記層間絶縁膜を曝す。
この製造方法によれば、電解質を含む液体により第１の開口部、第２の開口部及び層間絶縁膜を曝す際、第２の電極上に異方性導電層が形成されているので、電解質を含む液体による電池効果が発生せず、第１の電極が電蝕することがない。したがって、第１の電極が表示領域の画素を形成する場合、第１の電極の電蝕による滅点の発生を防止することができ、表示特性にすぐれた表示装置を得ることができる。
ここで、異方性導電層が形成されない場合、電気的に接続する互いが異種金属となる第１の電極と第２の電極が露出された状態で電解質を含む液体に曝されることになり、第１の電極と第２の電極との間で電池効果が発生し、第１の電極の腐蝕が発生する。このように第１の電極の腐蝕が発生すると、例えば第１の電極が画素を形成する場合、表示装置としたときに、この画素は滅点となり、表示特性が劣化する。これに対し、本技術では、第２の電極上に異方性導電層が形成されるので、異方性導電層により第２の電極と電解質を含む液体が接触することがなく、更に、異方性導電層は熱圧着されるまでは絶縁性を有するので、電池効果が発生せず電極が腐蝕することがない。したがって、第１の電極が表示装置の画素を形成する場合、電極の腐蝕に起因する滅点の発生が防止され、表示特性に優れた表示装置を得ることができる。
上記第１の電極は上記基板の表示領域に形成され、上記第２の電極は上記基板の上記表示領域の外側の第１の領域に形成されてもよい。
これにより、電極の腐蝕に起因する滅点の発生が防止され、表示特性に優れた表示装置を得ることができる。
上記層間絶縁膜は第１の層間絶縁膜、第２の層間絶縁膜及び第３の層間絶縁膜を含み、上記第１の層間絶縁膜上に上記第２の電極を形成し、上記第２の電極の形成後、上記第２の電極及び上記第１の層間絶縁膜上に上記第２の層間絶縁膜を形成し、上記第２の層間絶縁膜形成後、上記第２の層間絶縁膜上に上記第１の電極を形成し、上記第１の電極形成後、上記第１の電極及び上記第２の層間絶縁膜上に上記第３の層間絶縁膜を形成してもよい。
これにより、第１の電極は第２の電極よりも、層間絶縁膜の厚さ方向において、第２の層間絶縁膜の厚み分、高さが高い位置に位置する。これにより第２の電極に対応して形成される第２の開口部の開口深さは、第１の電極に対応して形成される第１の開口部の開口深さよりも深くなる。
上記異方性導電層の形成は、上記第１の導電層の露出部及び上記第２の導電層の露出部を含む上記層間絶縁膜上に異方性導電膜を形成し、上記異方性導電膜を、露出させた上記第２の導電層上に残存するように、ＥＰＤ制御を用いてアッシングすることにより行ってもよい。
このようにＥＰＤ制御を用いてアッシングすることにより異方性導電層が第２の電極上に選択的に形成されるように制御することができる。
すなわち、第１の層間絶縁膜上に第２の電極を形成し、第２の電極の形成後、第２の電極及び第１の層間絶縁膜上に第２の層間絶縁膜を形成し、第２の層間絶縁膜形成後、第２の層間絶縁膜上に第１の電極を形成し、第１の電極形成後、第１の電極及び第２の層間絶縁膜上に第３の層間絶縁膜を形成することにより、第１の電極は第２の電極よりも、層間絶縁膜の厚さ方向において、第２の層間絶縁膜の厚み分、高さが高い位置に位置する。これにより、層間絶縁膜に第１及び第２の開口部を形成し第１の電極、第２の電極をそれぞれ露出させた状態では、第２の開口部は第１の開口部よりも開口深さが深くなる。
第１の電極及び第２の電極それぞれに対応する第１及び第２の開口部が形成された状態で、異方性導電膜を基板全面に形成し、これをエッチングして異方性導電層を形成する場合、異方性導電膜を基板全面に形成した状態では、第２の電極上に形成される異方性導電膜の膜厚は、それ以外の領域に形成される異方性導電膜の膜厚よりも厚く形成される。したがって異方性導電膜を基板面内で均一にアッシングによって除去していくと、第２の電極上以外の領域に形成されている異方性導電膜が除去された時点では、第２の電極上にのみ異方性導電膜が残存している状態となる。このように第１の開口部と第２の開口部の開口深さの違いを利用して、第２の電極上に選択的に異方性導電層を形成することが可能となる。
上記異方性導電層の形成は、上記第１の電極の露出部、上記第２の電極の露出部及び上記層間絶縁膜上に光硬化性樹脂を含む異方性導電膜を形成し、露出させた上記第２の電極上に上記異方性導電膜が残存するように、上記異方性導電膜を露光、現像することにより行ってもよい。
このように、フォトエッチング可能な材料を用い、フォトリソグラフィにより異方性導電層を形成してもよい。このフォトリソグラフィの現像工程において、第２の電極上に異方性導電層が形成されているので、現像液に浸漬することによる電池反応の発生を防止することができ、電極の電蝕の発生を防止することができる。
上記異方性導電層を介して上記第２の電極と配線基板とを対向配置し、熱圧着することにより上記第２の電極と上記配線基板とを電気的に接続してもよい。
このように第２の電極を外部接続端子として用い、異方性導電層を配線基板との接続に用いることもできる。このように、異方性導電層を電池効果の発生を防止するために用いるとともに外部との接続にも用いることができる。
上記第１の導電材料と上記第２の導電材料とは酸化還元ポテンシャルが異なってもよい。
上記第１の導電材料は透明導電材料であり、上記第２の導電材料はアルミニウムを含む材料であってもよい。
上記第１の導電材料は酸化インジウムスズであり、上記第２の導電材料はアルミニウム銅合金であってもよい。
上記第１の電極は、上記第２の導電材料からなる第１の導電層と、上記第１の導電層上に設けられた上記第１の導電材料からなる第２の導電層との積層構造を有してもよい。
上記第１の電極は上記基板の表示領域の外側の第２の領域に形成され、上記第２の電極は上記基板の上記表示領域の外側の第１の領域に形成されていてもよい。
上記目的を達成するため、本技術の一形態に係る表示装置は、基板と、有機エレクトロルミネッセンス素子と、第２の電極と、異方性導電層とを具備する。
上記基板は表示領域を有する。
上記有機エレクトロルミネッセンス素子は、上記表示領域に設けられ、第１の導電材料を有する第１の電極と上記第１の電極上に設けられた有機エレクトロルミネッセンス層と上記有機エレクトロルミネッセンス層上に設けられた第３の電極とからなる。
上記第２の電極は、上記基板の上記表示領域の外側に設けられ、上記第１の電極と電気的に接続する、上記第１の導電材料と異なる第２の導電材料を有する。
上記異方性導電層は、上記第２の電極上に設けられる。
このような構成によれば、表示特性に優れた表示装置を得ることができる。すなわち、表示装置の製造工程において、電解質を含む液体により基板を曝す際、第１の電極が露出され、第２の電極上に異方性導電層が形成された状態で電解質を含む液体に基板を曝すことが可能であるので、電解質を含む液体による電池効果が発生せず、第１の電極が電蝕することがない。したがって、表示領域の画素を形成する第１の電極の電蝕による滅点の発生を防止することができ、表示特性にすぐれた表示装置を得ることができる。
上記第１の導電材料と上記第２の導電材料とは酸化還元ポテンシャルが異なってもよい。
上記異方性導電層を介して上記第２の電極と電気的に接続する配線基板を更に具備してもよい。
このように第２の電極を外部接続端子として用い、異方性導電層を接続に用いても良い。
上記目的を達成するため、本技術の一形態に係る電子機器は、表示装置を具備する。
上記表示装置は、表示領域を有する基板と、上記表示領域に設けられた第１の導電材料を有する第１の電極と上記第１の電極上に設けられた有機エレクトロルミネッセンス層と上記有機エレクトロルミネッセンス層上に設けられた第３の電極とからなる有機エレクトロルミネッセンス素子と、上記基板の上記表示領域の外側に設けられ、上記第１の電極と電気的に接続する、上記第１の導電材料と異なる第２の導電材料を有する第２の電極と、上記第２の電極上に設けられた異方性導電層とを備える。
以上のように、本技術によれば、電池反応による電極の腐蝕が発生しない表示装置の製造方法、表示装置及び電子機器を得ることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の一実施形態に係る有機ＥＬ表示装置の概略平面図である。 図１に示す有機ＥＬ表示装置の部分概略断面図であり、パッド領域のパッド電極と表示領域のアノード電極との接続状態を説明するための模式図である。 第１の実施形態に係る有機ＥＬ表示装置の製造方法を示す工程図（その１）である。 第１の実施形態に係る有機ＥＬ表示装置の製造方法を示す工程図（その２）である。 第２の実施形態に係る有機ＥＬ表示装置の製造方法を示す工程図である。 第３の実施形態に係る有機ＥＬ表示装置の製造方法を示す工程図である。 他の実施形態に係る有機ＥＬ表示装置の部分概略図である。 アノード電極が腐蝕した状態を示すアノード電極付近の概略部分断面図である。 本技術の一実施形態に係る有機ＥＬ表示装置を適用したデジタルカメラの外観図である。 本技術の一実施形態に係る有機ＥＬ表示装置を適用したアイウェア装着型の片目用ディスプレイモジュールの外観図である。
以下、本技術に係る実施形態を、図面を参照しながら説明する。本技術は、電気的に接続する複数の異種金属が露出された状態で洗浄液に曝される工程を経て製造されるものに適用可能なものである。本実施形態においては、表示装置として有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と称す）を発光素子として備える有機エレクトロルミネッセンス表示装置（以下、有機ＥＬ表示装置と称す）を例にあげて説明する。
［表示装置概要］
図１は、本技術の一実施形態に係る有機ＥＬ表示装置の概略平面図である。図２は、有機ＥＬ表示装置の概略部分断面図である。図２は、図１に示す有機ＥＬ表示装置のパッド領域と表示領域それぞれの概略断面図であり、パッド電極と表示領域のアノード電極との接続状態を説明するための模式図である。
有機ＥＬ表示装置１は、略中央部に設けられた表示領域３００と、該表示領域３００を囲むように設けられた第２の領域としてのカソードコンタクト領域２００と、半導体基板６００の端部に設けられた第１の領域としてのパッド領域１００とを有する。カソードコンタクト領域２００及びパッド領域１００とは表示領域３００の外側に配置される。
有機ＥＬ表示装置１は、有機ＥＬ表示パネルと、該有機ＥＬ表示パネルにＡＣＦ（Anisotropic Conductive Film）４００を介して電気的に接続するフレキシブル配線基板（図示せず）と、フレキシブル配線基板に電気的に接続する回路基板（図示せず）を有する。有機ＥＬ表示パネルは、半導体基板６００と封止基板５００とからなる。
半導体基板６００は、基板６０１と、該基板６０１上に設けられたスイッチング素子、各種配線及び有機ＥＬ素子を備えた平面形状が矩形の基板である。封止基板５００は、カラーフィルタを備えた平面形状が矩形の基板であり、半導体基板６００と対向配置される。半導体基板６００と封止基板５００とは樹脂接着剤により貼り合わせられ、有機ＥＬ表示パネルを構成する。回路基板は、後述する表示領域中のスイッチング素子を駆動するための電源や各種信号を入力するための信号出力回路等の駆動回路が搭載された基板である。フレキシブル配線基板は、回路基板と有機ＥＬ表示パネルとを電気的に接続するための基板である。尚、本実施形態においては、駆動回路を駆動回路基板に設けているが、駆動回路を半導体基板６００上に設けてもよい。
パッド領域１００には複数のパッド電極１０３が設けられている。パッド電極１０３とフレキシブル配線基板とは、異方性導電層１２０とＡＣＦ（Anisotropic Conductive Film）４００を介して、電気的に接続される。ＡＣＦ４００は、熱硬化性樹脂４０１に微細な金属粒子４０２を混ぜ合わせたものを膜状に成型した導電性フィルムである。
表示領域３００には、複数の画素が縦横マトリクス上に配置される。各画素は、有機ＥＬ素子３１０と該有機ＥＬ素子３１０の発光を制御するスイッチング素子としてのＴＦＴ（Thin Film Transistor、以下トランジスタと称す。）を有する。トランジスタは、ゲート、ソース及びドレインを有する。
トランジスタとしては、駆動トランジスタとサンプリングトランジスタを備える。駆動トランジスタは、有機ＥＬ素子３１０を駆動する。サンプリングトランジスタは、信号出力回路から供給された信号電位を駆動トランジスタのゲートに供給する。
有機ＥＬ素子３１０は、下部電極である第１の電極としてのアノード電極３０４と、有機ＥＬ（エレクトロルミネッセンス）層３０６と、上部電極である第３の電極としてのカソード電極３０７とが積層してなる。
第１の電極としてのアノード電極３０４は、第１の導電層３０４１と該第１の導電層３０４１上に形成される第２の導電層３０４２との積層構造を有する。第１の導電層３０４１は、第１の導電材料と異なる第２の導電材料としてのＡｌを含む材料であるＡｌＣｕ（アルミニウム銅合金）からなるＡｌＣｕ層３０４２である。第２の導電層３０４２は第１の導電材料としての透明導電材料であるＩＴＯ（Indium Tin Oxide、酸化インジウムスズ）からなるＩＴＯ層３０４１である。ＩＴＯ層３０４１が有機ＥＬ層３０６に隣接して位置する。有機ＥＬ層３０６は、正孔輸送層、発光層、電子輸送層が順次積層された構成となっており、正孔輸送層がアノード電極３０４側に、電子輸送層がカソード電極３０７側に位置する。
表示領域３００には、基板６０１上に、画素の列方向に沿って信号線が配置され、画素の行方向に沿って走査線及び電源供給線が配置されている。これら信号線、走査線及び電源供給線といった配線１０１は、それぞれ表示領域３００の外側にあるパッド領域１００の第２の電極としてのパッド電極１０３まで引き回されている。
カソードコンタクト領域２００には、カソード電極３０７と電気的に接続するカソード共通配線が配置されている。画素毎のカソード電極３０７は、全画素共通のカソード共通配線に接続され、カソード共通配線にカソード電源からカソード電位が供給されるようになっている。各カソード電極３０７とカソード共通配線とは配線を介して接続し、カソード共通配線と電気的に接続する引き回し配線は、パッド領域１００のパッド電極１０３まで引き回されている。
パッド電極１０３は、信号線、走査線、電源供給線、カソード共通配線に接続する引き回し配線それぞれに電気的に接続するものであり、パッド電極１０３に供給される信号は、そのパッド電極１０３が接続する配線の種類によって異なる。本実施形態では、配線の種類にかかわらず外部から信号等が供給される外部接続端子を一括してパッド電極１０３と称し、該パッド電極１０３と電気的に接続する、走査線、信号線、電源供給線、カソード共通配線に接続する引き回し配線を一括して配線１０１と称する。
駆動トランジスタのソースはアノード電極３０４に、ドレインは電源供給線に電気的に接続される。サンプリングトランジスタのゲートは走査線に、ドレインは信号線に、ソースは駆動トランジスタのゲートに電気的に接続される。
図２に示すように、表示領域３００では、基板６０１上に、複数の金属層３０１、３０２、３０３と、層間絶縁膜３２０と、有機ＥＬ素子３１０と、接続孔３１１、３１２、３１３と、保護膜３０８が配置される。層間絶縁膜３２０は、金属層３０１〜３０３、有機ＥＬ素子３１０のそれぞれの間に介在する。接続孔３１１〜３１３は層間絶縁膜３２０に設けられており、複数の金属層３０１〜３０３と有機ＥＬ素子３１０のアノード電極３０４とを電気的に接続する。金属層３０１〜３０３又はこれら金属層３０１〜３０３と同層からなる金属層、層間絶縁膜３２０によりトランジスタ等が構成され、金属層３０１と同層で配線１０１が構成される。
パッド領域１００では、基板６０１上に、表示領域３００の金属層３０１と同層で形成され金属層３０１と電気的に接続する配線１０１と、金属層１０２と、外部接続端子部であるパッド電極となる金属層１０３（以下、パッド電極１０３と称す。）と、配線１０１、金属層１０２、１０３のそれぞれの間に介在する層間絶縁膜３２０と、パッド電極１０３上に設けられた異方性導電層１２０が配置される。パッド電極１０３は、２層の積層構造を有するアノード電極３０４の下側に位置する第１の導電層であるＡｌＣｕ層３０４２と同じ第１の導電材料から形成される。
異方性導電層１２０は、熱硬化性樹脂１２１に微細な金属粒子１２２を混ぜ合わせてなる層である。異方性導電層１２０は、有機ＥＬ表示装置１の形態で、ＡＣＦ４００とともに、押圧されて、フレキシブル配線基板とパッド電極１０３とを電気的に接続するものである。
カソードコンタクト領域２００では、基板６０１上に、表示領域３００と同様に、パッド領域１００に設けられるパッド電極１０３と電気的に接続する配線１０１と、複数の金属層と、ＡｌＣｕ層とＩＴＯ層（第１の電極）との積層からなる金属層と、これら配線及び金属層のそれぞれの間に介在する層間絶縁膜３２０とが配置され、ＡｌＣｕ層とＩＴＯ層との積層からなる金属層上にはカソード電極と同層で設けられたカソードコンタクト層が形成され、更に、カソードコンタクト層を含む基板全面に保護膜３０８が設けられている。
このように、表示領域３００に設けられる有機ＥＬ素子３１０のアノード電極３０４とパッド領域１００に設けられるパッド電極１０３とは配線１０１等を介して電気的に接続する構成となっている。アノード電極３０４はＡｌＣｕ層３０４２とＩＴＯ層３０４１との積層からなり、パッド電極１０３はＡｌＣｕ層からなっている。
また、カソードコンタクト領域２００においても同様のことがいえ、カソードコンタクト領域２００に設けられるＩＴＯ層とパッド電極１０３とは配線１０１等を介して電気的に接続する構成となっている。
ＡｌＣｕからなるパッド電極１０３と、表示領域３００に形成されるアノード電極３０４のＩＴＯ層３０４１及びカソードコンタクト領域２００に形成されるＩＴＯ層とは、互いに異種金属であり、互いに酸化還元ポテンシャルが異なる。
［表示装置の製造方法］
次に、上述の有機ＥＬ表示装置の製造方法について図２、図３、図４を用いて説明する。図３及び図４は有機ＥＬ表示装置の製造方法の工程の一部を説明する図であり、各図は図２に示す有機ＥＬ表示装置の断面に対応している。
（第１の実施形態）
まず、公知の製造方法により、基板６０１上に金属層３０１〜３０３、及び第１の層間絶縁膜３２０１を形成して駆動用トランジスタ及びサンプリングトランジスタ、配線１０１、金属層１０２及びパッド電極１０３を形成する。パッド電極１０３はＡｌＣｕを用いて形成される。パッド電極１０３は、接続孔１１２、金属層１０２、接続孔１１１を介して配線１０１と電気的に接続する。また、金属層３０３は、接続孔３１２、金属層３０２及び接続孔３１１を介して金属層３０１と電気的に接続する。金属層３０１と配線１０１とは同層で形成され電気的に接続している。
次に、金属層３０３、パッド電極１０３及び第１の層間絶縁膜３２０１上に第２の層間絶縁膜３２０２を形成する。第２の層間絶縁膜３２０２に接続孔３１３を設け、該接続孔３１３を介して金属層３０３と電気的に接続するように、アノード電極３０４の一部となるＡｌＣｕ層３０４２を形成する。次に、ＡｌＣｕ層３０４２上にＩＴＯ層３０４１を形成し、ＡｌＣｕ層３０４２とＩＴＯ層３０４１との積層構造からなるアノード電極３０４を、第２の層間絶縁膜３２０２上に形成する。
次に、アノード電極３０４及び第２の層間絶縁膜３２０２上に第３の層間絶縁膜３２０３を形成する。
次に、パッド領域１００のパッド電極１０３上の第２の層間絶縁膜３２０２及び第３の層間絶縁膜３２０３をドライエッチングにより除去し、パッド電極１０３上の第２の層間絶縁膜３２０２及び第３の層間絶縁膜３２０３に第２の開口部１４０を形成する。これによりＡｌＣｕからなるパッド電極１０３が露出された状態となる。
次に、画素に対応する領域の第３の層間絶縁膜３２０３をドライエッチングにより除去し、第１の開口部３３０を形成する。これにより、図３（Ａ）に示すように、アノード電極３０４のＩＴＯ層３０４１の少なくとも一部が露出された状態となり、パッド電極１０３も少なくとも一部が露出された状態となる。この際、第１の開口部３３０の側壁やＩＴＯ層３０４１上にはドライエッチングで生じた加工残渣がある。尚、図２においては、第１の層間絶縁膜３２０１、第２の層間絶縁膜２０２、第３の層間絶縁膜３２０３を一括して層間絶縁膜３２０として図示しており、以降の説明においても層間絶縁膜３２０１〜３２０３を一括して層間絶縁膜３２０として説明する。
次に、図３（Ｂ）に示すように、露出されたアノード電極３０４のＩＴＯ層３０４１、パッド電極１０３及び層間絶縁膜３２０上に、熱硬化性樹脂１２１に金属粒子１２２が混ぜ合わされた異方性導電性材料を塗布し異方性導電膜１１２０を基板全面に形成する。
次に、パッド電極１０３上にのみ異方性導電性膜が残存するように、Ｏ２アッシング（ドライプラズマ処理）により一部の異方性導電膜１１２０を除去し、図３（Ｃ）に示すように、パッド電極１０３上に異方性導電層１２０を形成する。
ここで選択的にパッド電極１０３上にのみ異方性導電膜が残存するようにするために、ＥＰＤ（End Point Detecting、終点検出）制御を使用してアッシングを行った。アッシングが進行すると異方性導電膜１１２０の膜厚は減少していき、やがては層間絶縁膜３２０が露出する。ＥＰＤでは、層間絶縁膜３２０が露出した際に光強度が変化する特定波長の光を常時計測しモニターすることにより、層間絶縁膜３２０の露出を検出する。
ここで、図３（Ａ）に示すように、アノード電極３０４は第１の層間絶縁膜３２０１上に形成された第２層間絶縁膜３２０２上に形成される。一方、パッド電極１０３は、第１の層間絶縁膜３２０１上に形成される。これにより、アノード電極３０４とパッド電極１０３とでは、半導体基板６００の厚み方向で、形成される位置が第２の層間絶縁膜３２０２の厚み分異なる。従って、パッド領域１００に形成される第２の開口部１４０は、表示領域３００に形成される第１の開口部３３０よりも、第２の層間絶縁膜３２０２の略厚さ分深さが深くなっており、大きな段差を有している。
異方性導電性材料を塗布し、基板全面に平滑に異方性導電膜１１２０を形成した際、図３（Ｂ）に示すように、パッド電極１０３に対応する第２の開口部１４０には異方性導電性材料が入り込んで異方性導電膜１１２０が形成される。これにより、パッド領域１００のパッド電極１０３上に形成される異方性導電膜１１２０の厚さと、表示領域３００のアノード電極３０４上に形成される異方性導電膜１１２０の厚さとは異なり、パッド電極１０３上に形成される異方性導電膜１１２０の厚さの方が厚くなっている。このようにパッド電極１０３に対応する第２の開口部１４０とアノード電極３０４に対応する第１の開口部３３０の開口部の深さの違いを利用してアッシングを行うことにより、層間絶縁膜３２０の露出を検出して、選択的にパッド電極１０３上に異方性導電層１２０を形成することができる。更に、アッシングを行うことにより、異方性導電層１２０を所望の厚さとすることができる。異方性導電層１２０の厚さは、例えば第２の開口部１４０内に収まるように形成される。例えば、異方性導電層１２０の厚さは第２の開口部１４０第２の開口部１４０の深さの半分くらいの厚さとすることができ、これにより後の工程の保護膜３０８形成時に、保護膜３０８をその表面を平坦に成膜することができ、半導体基板６００と封止基板５００との貼合わせ不良の発生を防止することができる。
次に、図３（Ｃ）に示すように、パッド電極１０３上以外に残存した異方性導電材料の金属粒子１２２を除去するために水洗によるスクラバ洗浄を行う。次に、図３（Ｄ）に示すように、第１の開口部３３０形成工程時のドライエッチングで生じた第１の開口部３３０の側壁やＩＴＯ層３０４１上にある加工残渣を除去するために、異方性導電層１２０、アノード電極３０４のＩＴＯ層３０４１及び層間絶縁膜３２０を含む基板全面が電解質を含む液体であるアルカリ性洗浄液３５０に曝されるように、基板６０１をアルカリ性洗浄液３５０に浸漬し、洗浄を行う。反応生成物のポリマを除去する方法として、アルカリ性洗浄液３５０としては、例えばＴＭＡＨ（Tetramethylammonium hydroxide、水酸化テトラメチルアンモニウム）、フッ化アンモニウム系薬液、有機アミン系薬液が使用できる。
本実施形態においては、アルカリ性洗浄液３５０による洗浄の際、パッド電極１０３上に異方性導電層１２０が形成されているため、アルカリ性洗浄液３５０による電池効果は発生せず、ＩＴＯ層３０４１が電蝕しない。
ここで、異方性導電層１２０がパッド電極１０３上に形成されていない場合、ＡｌＣｕからなるパッド電極１０３及びアノード電極３０４のＩＴＯ層３０４１が露出された状態となる。
このようなＡｌＣｕとＩＴＯというように酸化還元ポテンシャルが異なる異種金属が露出さえた状態でアルカリ性洗浄液３５０による洗浄を行うとアノード電極３０４のＩＴＯ層３０４１よりＯＨ−が発生する。このＯＨ−によりＡｌＣｕからなるパッド電極１０３で、下記（１）式に示す反応が生じ、電子が発生する。アノード電極３０４とＩＴＯ層３０４１は電気的に接続しているので、ＩＴＯ層３０４１とパッド電極１０３の内部電圧差約１Ｖにより低抵抗となる電流パスが発生する。溶液中のＨ２Ｏ、ＡｌＣｕ（パッド電極１０３）から移動してきた電子とＩＴＯ層３０４１が反応し、下記（２）式に示す反応が生じ、Ｉｎ、ＯＨ−が発生する。このような電池効果により、ＩＴＯ層３０４１が還元され、図８に示すようにＩＴＯ層３０４１は電蝕される。このような電蝕が生じたアノード電極３０４を有する画素は、有機ＥＬ表示装置１としたときに滅点となり、表示特性が劣る。また、アルカリ性洗浄液３５０にＩｎ等が流出し洗浄液の汚染を招いてしまう。
Figure 0006986517
Figure 0006986517
Figure 0006986517
これに対し、本実施形態においては、アルカリ性洗浄液３５０による洗浄の際、パッド電極１０３上に異方性導電層１２０が形成されているので、パッド電極１０３とアルカリ性洗浄液３５０との接触を防止することができ、更に、異方性導電層１２０は熱圧着を施す前の状態なので絶縁性を有するので、電池効果が発生せず、ＩＴＯ層３０４１の電蝕が発生しない。したがって、ＩＴＯ層３０４１の電蝕による滅点のない表示特性に優れた有機ＥＬ表示装置１を得ることができる。
次に、アノード電極３０４上に有機ＥＬ層３０６、カソード電極３０７を順次形成し有機ＥＬ素子３１０を形成する。次に、有機ＥＬ素子３１０を含む基板全面に保護膜３０８を形成し、半導体基板６００を形成する。
次に、半導体基板６００と封止基板５００とを樹脂接着剤により貼り合わせる。その後、図４（Ａ）に示すように、スクライブによりパッド領域１００に対応する領域の封止基板５００を除去する。次に、図４（Ｂ）に示すように、ドライエッチングによりパッド領域１００に対応する保護膜３０８を除去し、異方性導電層１２０を露出させる。
次に図２に示すように、ＡＣＦ４００を異方性導電層１２０上に配置し、図示しないフレキシブル配線基板をＡＣＦ４００上に配置し熱圧着する。熱をかけながら加圧することにより異方性導電層１２０の金属粒子１２２は接触しながら重なり、押し付けられることで金属粒子１２２同士が引っ付きあうことで導電する経路を形成する。同様に、ＡＣＦ４００においても、ＡＣＦ４００内の金属粒子４０２は接触しながら重なり、押し付けられることで金属粒子４０２同士が引っ付きあうことで導電する経路を形成する。異方性導電層１２０とＡＣＦ４００の間においても互いの金属粒子１２２と４０２が接触して導電する経路を形成する。これによりパッド電極１０３とフレキシブル配線基板とは、異方性導電層１２０及びＡＣＦ４００を介して電気的に接続する。
次に、フレキシブル配線基板と回路基板とを電気的に接続し、有機ＥＬ表示装置１が完成する。
以上のように、電解質を含む液体である洗浄液を用いての洗浄工程において、電気的に接続する酸化還元ポテンシャルが異なる２つの異種金属層のうち一方の金属層上に異方性導電層を形成しているので、異方性導電層が上に形成される金属層と電解質を含む液体との接触が防止される。異方性導電層は、熱圧着されるまでは絶縁性を有しているので、この洗浄工程の段階では絶縁性を有しており、電解質を含む液体に曝しても電池効果は発生せず、金属層の腐蝕の発生を防止することができる。
更に、異方性導電層が上に形成される金属層が外部との接続を担う外部接続端子部となるパッド電極である場合は、この異方性導電層をフレキシブル配線基板といった外部と電気的に接続をとる接続部として用いることができ、また、熱圧着されるまでは異方性導電層は絶縁性を有するので、製造工程中、異方性導電層を除去する工程が必要ない。
また、カソードコンタクト領域２００においても、上述の洗浄工程でＩＴＯ層が露出された状態となっているが、ＡｌＣｕからなるパッド電極１０３上に異方性導電層１２０が形成されているので、電池反応は生じず、カソードコンタクト領域２００におけるＩＴＯ層の電蝕は生じない。
異方性導電層の製造方法は上記の実施形態に限定されず、例えば以下のような第２の実施形態、第３の実施形態に示す製造方法によって製造してもよく、以下に説明をする。上述の実施形態と同様の構成については同様の符号を付し、説明を省略する場合がある。
（第２の実施形態）
第１の実施形態においては、異方性導電層として熱硬化性樹脂に金属粒子を分散させたものを用いたが、本実施形態においては、異方性導電層として、フォトリソグラフィによるパターン形成が可能な樹脂に金属粒子を分散させたものを用いている点で第１の実施形態と異なる。
図５は第２の実施形態に係る有機ＥＬ表示装置の製造方法を示す工程図である。第１の実施形態と同様に、図５は図２に示す有機ＥＬ表示装置の断面に対応している。
まず、第１の実施形態と同様に、公知の製造方法により、基板６０１上に金属層３０１〜３０３及び第１の層間絶縁膜３２０１を形成して駆動用トランジスタ及びサンプリングトランジスタ、配線１０１、金属層１０２及びパッド電極１０３を形成する。更に、第２の層間絶縁膜３２０２、アノード電極３０４、第３の層間絶縁膜３２０３を形成する。
次に、パッド領域１００のパッド電極１０３上の第２の層間絶縁膜３２０２及び第３の層間絶縁膜３２０３をドライエッチングにより除去し、パッド電極１０３上の第２の層間絶縁膜３２０２及び第３の層間絶縁膜３２０３に第２の開口部１４０を形成する。次に、画素に対応する領域の第３の層間絶縁膜３２０３をドライエッチングにより除去し、第１の開口部３３０を形成する。これにより、図５（Ａ）に示すように、アノード電極３０４のＩＴＯ層３０４１、パッド電極１０３のそれぞれ少なくとも一部が露出された状態となる。この際、第１の開口部３３０の側壁やＩＴＯ層３０４１上にはドライエッチングで生じた加工残渣がある。
次に、図５（Ｂ）に示すように、露出されたアノード電極３０４のＩＴＯ層３０４１、パッド電極１０３及び層間絶縁膜３２０上に、ポジ型の光硬化性樹脂１３１に金属粒子１３２が混ぜ合わされた異方性導電性材料を塗布し異方性導電膜１１３０を形成する。尚、本実施形態においてはポジ型の光硬化性樹脂を用いたが、ネガ型の光硬化性樹脂を用いてもよい。
次に、パッド電極１０３上にのみ異方性導電膜１１３０が残存するように、パッド電極１０３を被覆するマスクを介して異方性導電膜１１３０を露光した後、現像を行う。図５（Ｃ）に示すように、フォトリソグラフィ時におけるアルカリ現像液３６０による現像工程の際、パッド電極１０３上には異方性導電膜１１３０が形成されているので、第１の実施形態で説明した電解質を含む液体による電池反応に起因するＩＴＯ層３０４１の電蝕の発生防止と同様に、アルカリ現像液３６０による電池反応に起因するＩＴＯ層３０４１の電蝕の発生が防止される。
１４０
次に、図５（Ｄ）に示すように、パッド電極１０３上に残存する異方性導電膜１１３０の膜厚を所望の厚みにするように、Ｏ２アッシング（ドライプラズマ処理）によりＥＰＤ制御を用いて残存した異方性導電膜１１３０の一部を除去し、パッド電極１０３上に異方性導電層１３０を形成する。
次に、図５（Ｄ）に示すようにパッド電極１０３上以外に残存した異方性導電材料に含まれていた金属粒子１３２を除去するために水洗によるスクラバ洗浄を行う。次に、図５（Ｅ）に示すように、第１の開口部３３０の側壁やＩＴＯ層３０４１上にある第１の開口部３３０形成工程時にドライエッチングで生じた加工残渣を除去するために、電解質を含む洗浄液であるアルカリ性洗浄液３５０による洗浄を行う。
本実施形態においても、第１の実施形態と同様に、アルカリ性洗浄液３５０による洗浄の際、パッド電極１０３上に異方性導電層１３０が形成されているため、アルカリ性洗浄液３５０による電池効果は発生せず、ＩＴＯ層３０４１の電蝕は発生しない。
次に、アノード電極３０４上に有機ＥＬ層３０６、カソード電極３０７を順次形成し有機ＥＬ素子３１０を形成する。次に、有機ＥＬ素子３１０を含む基板全面に保護膜３０８を形成し、半導体基板６００を形成する。以降の製造工程は第１の実施形態と同様である。尚、本実施形態で用いる異方性導電層１３０は、第１の実施形態の異方性導電層１２０と同様に、熱をかけながら加圧することにより異方性導電層１３０の金属粒子１３２は接触しながら重なり、金属粒子１３２同士が引っ付きあうことで導電する経路を形成する。
以上のように、ドライエッチングによる残渣除去の洗浄工程、及び、フォトリソグラフィ工程におけるアルカリ洗浄工程において、パッド電極１０３上に異方性導電層１３０が形成されているので、電池効果が発生せず、ＩＴＯ層の電蝕の発生を防止することができる。
（第３の実施形態）
第２の実施形態においては、異方性導電膜を露光、現像した後、Ｏ２アッシングによりパッド電極１０３上に残存する異方性導電膜の一部を除去して厚さを調整していたが、本実施形態ではＯ２アッシングによる厚さ調整を行わない点が第２の実施形態と異なる。本実施形態では、Ｏ２アッシング工程を省略することにより、Ｏ２アッシング工程により生じる残留した金属粒子の除去を行う必要がなく、スクラバ洗浄を省略することができる。以下、第２の実施形態と同様の構成については同様の符号を付し、説明を省略する場合がある。
図６は第３の実施形態に係る有機ＥＬ表示装置の製造方法を示す工程図である。第１及び第２の実施形態と同様に、図６は図２に示す有機ＥＬ表示装置の断面に対応している。
まず、第２の実施形態と同様に、公知の製造方法により、基板６０１上に金属層３０１〜３０３及び第１の層間絶縁膜３２０１を形成して駆動用トランジスタ及びサンプリングトランジスタ、配線１０１、金属層１０２及びパッド電極１０３を形成する。更に、第２の層間絶縁膜３２０２、アノード電極３０４、第３の層間絶縁膜３２０３を形成する。
次に、パッド領域１００のパッド電極１０３上の第２の層間絶縁膜３２０２及び第３の層間絶縁膜３２０３をドライエッチングにより除去し、パッド電極１０３上の第２の層間絶縁膜３２０２及び第３の層間絶縁膜３２０３に第２の開口部１４０を形成する。次に、画素に対応する領域の第３の層間絶縁膜３２０３をドライエッチングにより除去し、第１の開口部３３０を形成する。これにより、図６（Ａ）に示すように、アノード電極３０４のＩＴＯ層３０４１及びパッド電極１０３それぞれの少なくとも一部が露出された状態となる。この際、第１の開口部３３０の側壁やＩＴＯ層３０４１上にはドライエッチングで生じた加工残渣がある。
次に、図６（Ｂ）に示すように、露出されたアノード電極３０４のＩＴＯ層３０４１、パッド電極１０３及び層間絶縁膜３２０３上に、ポジ型の光硬化性樹脂１３１に金属粒子１３２が混ぜ合わされた異方性導電性材料を塗布し異方性導電膜１１３０を形成する。
次に、パッド電極１０３上にのみ異方性導電膜１１３０が残存するように、パッド電極１０３を被覆するマスクを介して異方性導電膜１１３０を露光した後、現像を行い、パッド電極１０３上に異方性導電層１３０を形成する。図６（Ｃ）に示すように、アルカリ現像液３６０による現像工程の際、パッド電極１０３上には異方性導電膜１１３０が形成されているので、アルカリ現像液３６０による電池反応に起因するＩＴＯ層の電蝕の発生が防止される。このように異方性導電層１２０の厚さを、第２の開口部１４０から突出するように形成してもよく、後の工程の保護膜３０８形成時に、表面が平坦となる程度に保護膜３０８を成膜できればよく、半導体基板６００と封止基板５００との貼合わせ不良の発生を防止することができる。
次に、図６（Ｄ）に示すように、第１の開口部３３０の側壁やＩＴＯ層３０４１上にある第１の開口部３３０形成工程時のドライエッチングで生じた加工残渣を除去するために、電解質を含む洗浄液であるアルカリ性洗浄液３５０による洗浄を行う。
本実施形態においても、第２の実施形態と同様に、アルカリ性洗浄液３５０による洗浄の際、パッド電極１０３上に異方性導電層１３０が形成されているため、アルカリ性洗浄液３５０による電池効果は発生せず、ＩＴＯ層３０４１の電蝕は発生しない。
次に、アノード電極３０４上に有機ＥＬ層３０６、カソード電極３０７を順次形成し有機ＥＬ素子３１０を形成する。次に、有機ＥＬ素子３１０を含む基板全面に保護膜３０８を形成し、半導体基板６００を形成する。以降の製造工程は第２の実施形態と同様である。
以上のように、ドライエッチングによる残渣除去の洗浄工程、及び、フォトリソグラフィ工程におけるアルカリ洗浄工程において、パッド電極１０３上に異方性導電層１３０が形成されているので、電池効果が発生せず、ＩＴＯ層の電蝕の発生を防止することができる。
［電子機器］
上記有機ＥＬ表示装置は、例えば後述の適用例１及び２などの種々の電子機器に組み込まれる。尚、適用例はこれらに限定されず、他に例えばビデオカメラ、携帯電話機等にも適用可能である。
（適用例１）
図９はデジタルカメラの外観を表したものである。図９（Ａ）はデジタルカメラ７００の正面図、図９（Ｂ）はデジタルカメラ７００の背面図である。このデジタルカメラ７００は、ビューファインダ部７０１を有しており、このビューファインダ部７０１に上記有機ＥＬ表示装置が用いられる。
（適用例２）
図１０は、メガネやゴーグル、サングラス等のアイウェア８００に、アイウェア装着型の片目用ディスプレイモジュール８１０を装着した外観を表したものである。アイウェア装着型の片目用ディスプレイモジュール８１０は、制御基板と、有機ＥＬ表示装置８１１を有しており、この有機ＥＬ表示装置８１１に上記有機ＥＬ表示装置が用いられる。
以上、これらの実施の形態等に限定されず、種々の変形が可能である。例えば、上述の実施形態においては、異方性導電層とＡＣＦを介してパッド電極とフレキシブル配線基板とを電気的に接続したが、図７に示すようにＡＣＦは用いずに、異方性導電層１２０を介してパッド電極１０３とフレキシブル配線基板９００とを電気的に接続する構成としてもよい。
また、上述の実施形態においては、酸化還元ポテンシャルの異なる異種金属材料として、ＩＴＯ（第１の電極又は第３の電極、実施形態におけるアノード電極又はカソードコンタクト領域における金属層）とＡｌＣｕ（第２の電極、パッド電極）を例にあげたが、これに限定されない。例えば、ＩＴＯの代わりにＩＺＯ（Indium Zinc Oxide）、ＺＴＯ（Zinc Tin Oxide）、ＳｎＯ２、ＰｂＯ２、ＣｄＯを用いることができる。また、ＡｌＣｕの代わりにＡｌ−Ｎｉ系合金、Ａｌ、Ａｇ、Ａｇ合金、Ｃｕ、Ｃｕ合金、Ａｕ、Ａｕ合金を用いることもできる。
なお、本技術は以下のような構成もとることができる。
（１） 基板上に第１の導電材料を有する第１の電極を形成し、
前記基板上に、前記第１の電極と電気的に接続する、前記第１の導電材料とは異なる第２の導電材料を有する第２の電極を形成し、
前記第１の電極及び前記第２の電極を覆うように層間絶縁膜を形成し、
前記層間絶縁膜に第１の開口部を形成して前記第１の電極の少なくとも一部を露出させ、
前記層間絶縁膜に第２の開口部を形成して前記第２の電極の少なくとも一部を露出させ、
露出した前記第２の電極上に異方性導電層を形成し、
前記異方性導電層形成後、電解質を含む液体に前記第１の開口部、前記第２の開口部及び前記層間絶縁膜を曝す
表示装置の製造方法。
（２） 上記（１）に記載の表示装置の製造方法であって、
前記第１の電極は前記基板の表示領域に形成され、前記第２の電極は前記基板の前記表示領域の外側の第１の領域に形成される
表示装置の製造方法。
（３） 上記（１）又は（２）に記載の表示装置の製造方法であって、
前記層間絶縁膜は第１の層間絶縁膜、第２の層間絶縁膜及び第３の層間絶縁膜を含み、
前記第１の層間絶縁膜上に前記第２の電極を形成し、
前記第２の電極の形成後、前記第２の電極及び前記第１の層間絶縁膜上に前記第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜形成後、前記第２の層間絶縁膜上に前記第１の電極を形成し、
前記第１の電極形成後、前記第１の電極及び前記第２の層間絶縁膜上に前記第３の層間絶縁膜を形成する
表示装置の製造方法。
（４） 上記（３）に記載の表示装置の製造方法であって、
前記異方性導電層の形成は、
前記第１の電極の露出部、前記第２の電極の露出部及び前記層間絶縁膜上に異方性導電膜を形成し、
露出させた前記第２の電極上にのみ前記異方性導電膜が残存するように、ＥＰＤ制御を用いて前記異方性導電膜をアッシングすることにより行う
表示装置の製造方法。
（５） 上記（１）〜（３）のいずれかに記載の表示装置の製造方法であって、
前記異方性導電層の形成は、
前記第１の電極の露出部、前記第２の電極の露出部及び前記層間絶縁膜上に光硬化性樹脂を含む異方性導電膜を形成し、
露出させた前記第２の電極上にのみ前記異方性導電膜が残存するように、前記異方性導電膜を露光、現像することにより行う
表示装置の製造方法。
（６） 上記（１）〜（５）のいずれかに記載の表示装置の製造方法であって、
前記異方性導電層を介して前記第２の電極と配線基板とを対向配置し、熱圧着することにより前記第２の電極と前記配線基板とを電気的に接続する
表示装置の製造方法。
（７） 上記（１）〜（６）のいずれかに記載の表示装置の製造方法であって、
前記第１の導電材料と前記第２の導電材料とは酸化還元ポテンシャルが異なる
表示装置の製造方法。
（８） 上記（１）〜（７）のいずれかに記載の表示装置の製造方法であって、
前記第１の導電材料は透明導電材料であり、前記第２の導電材料はアルミニウムを含む材料である
表示装置の製造方法。
（９） 上記（１）〜（８）のいずれかに記載の表示装置の製造方法であって、
前記第１の導電材料は酸化インジウムスズであり、前記第２の導電材料はアルミニウム銅合金である
表示装置の製造方法。
（１０） 上記（１）〜（９）のいずれかに記載の表示装置の製造方法であって、
前記第１の電極は、前記第２の導電材料からなる第１の導電層と、前記第１の導電層上に設けられた前記第１の導電材料からなる第２の導電層との積層構造を有する
表示装置の製造方法。
（１１） 上記（１）に記載の表示装置の製造方法であって、
前記第１の電極は前記基板の表示領域の外側の第２の領域に形成され、前記第２の電極は前記基板の前記表示領域の外側の第１の領域に形成される
表示装置の製造方法。
（１２） 表示領域を有する基板と、
前記表示領域に設けられた、第１の導電材料を有する第１の電極と、前記第１の電極上に設けられた有機エレクトロルミネッセンス層と、前記有機エレクトロルミネッセンス層上に設けられた第３の電極とからなる有機エレクトロルミネッセンス素子と、
前記基板の前記表示領域の外側に設けられ、前記第１の電極と電気的に接続する、前記第１の導電材料と異なる第２の導電材料を有する第２の電極と、
前記第２の電極上に設けられた異方性導電層
を具備する表示装置。
（１３） 上記（１２）に記載の表示装置であって、
前記第１の導電材料と前記第２の導電材料とは酸化還元ポテンシャルが異なる
表示装置。
（１４） 上記（１２）又は（１３）に記載の表示装置であって、
前記異方性導電層を介して前記第２の電極と電気的に接続する配線基板
を更に具備する表示装置。
（１５） 表示領域を有する基板と、前記表示領域に設けられた第１の導電材料を有する第１の電極と前記第１の電極上に設けられた有機エレクトロルミネッセンス層と前記有機エレクトロルミネッセンス層上に設けられた第３の電極とからなる有機エレクトロルミネッセンス素子と、前記基板の前記表示領域の外側に設けられ、前記第１の電極と電気的に接続する前記第１の導電材料と異なる第２の導電材料を有する第２の電極と、前記第２の電極上に設けられた異方性導電層とを備える表示装置
を具備する電子機器。
１…有機ＥＬ表示装置
１００…パッド領域（第１の領域）
１０３…パッド電極（第２の電極）
１２０、１３０…異方性導電層
１４０…第２の開口部
２００…カソードコンタクト領域（第２の領域）
３００…表示領域
３０４…アノード電極（第１の電極）
３０６…有機ＥＬ層
３０７…カソード電極（第３の電極）
３１０…有機エレクトロルミネッセンス素子
３２０…層間絶縁膜
３３０…第１の開口部
３５０…アルカリ性洗浄液（電解質を含む液体）
３６０…アルカリ現像液（電解質を含む液体）
７００…デジタルカメラ（電子機器）
７０１…ビューファインダ部
８１０…アイウェア装着型の片目用ディスプレイモジュール（電子機器）
８１１…有機ＥＬ表示装置
９００…フレキシブル配線基板
３０４１…ＩＴＯ層（第２の導電層）
３０４２…ＡｌＣｕ層（第１の導電層）
３２０１…第１の層間絶縁膜
３２０２…第２の層間絶縁膜
３２０３…第３の層間絶縁膜

Claims (11)

  1. 基板上に第１の導電材料を有する第１の電極を形成し、
    前記基板上に、前記第１の電極と電気的に接続する、前記第１の導電材料とは異なる第２の導電材料を有する第２の電極を形成し、
    前記第１の電極及び前記第２の電極を覆うように層間絶縁膜を形成し、
    前記層間絶縁膜に第１の開口部を形成して前記第１の電極の少なくとも一部を露出させ、前記第１の電極の露出部分は前記第１の導電材料からなり、
    前記層間絶縁膜に第２の開口部を形成して前記第２の電極の少なくとも一部を露出させ、前記第２の電極の露出部分は前記第２の導電材料からなり、
    露出させた前記第２の電極上に異方性導電層を形成し、
    前記異方性導電層形成後、電解質を含む液体に前記第１の開口部、前記第２の開口部及び前記層間絶縁膜を曝す
    表示装置の製造方法。
  2. 請求項１に記載の表示装置の製造方法であって、
    前記第１の電極は前記基板の表示領域に形成され、前記第２の電極は前記基板の前記表示領域の外側の第１の領域に形成される
    表示装置の製造方法。
  3. 請求項１又は２に記載の表示装置の製造方法であって、
    前記層間絶縁膜は第１の層間絶縁膜、第２の層間絶縁膜及び第３の層間絶縁膜を含み、
    前記第１の層間絶縁膜上に前記第２の電極を形成し、
    前記第２の電極の形成後、前記第２の電極及び前記第１の層間絶縁膜上に前記第２の層間絶縁膜を形成し、
    前記第２の層間絶縁膜形成後、前記第２の層間絶縁膜上に前記第１の電極を形成し、
    前記第１の電極形成後、前記第１の電極及び前記第２の層間絶縁膜上に前記第３の層間絶縁膜を形成する
    表示装置の製造方法。
  4. 請求項３に記載の表示装置の製造方法であって、
    前記異方性導電層の形成は、
    前記第１の電極の露出部、前記第２の電極の露出部及び前記層間絶縁膜上に異方性導電膜を形成し、
    露出させた前記第２の電極上にのみ前記異方性導電膜が残存するように、ＥＰＤ制御を用いて前記異方性導電膜をアッシングすることにより行う
    表示装置の製造方法。
  5. 請求項１〜３に記載の表示装置の製造方法であって、
    前記異方性導電層の形成は、
    前記第１の電極の露出部、前記第２の電極の露出部及び前記層間絶縁膜上に光硬化性樹脂を含む異方性導電膜を形成し、
    露出させた前記第２の電極上にのみ前記異方性導電膜が残存するように、前記異方性導電膜を露光、現像することにより行う
    表示装置の製造方法。
  6. 請求項１〜５に記載の表示装置の製造方法であって、
    前記異方性導電層を介して前記第２の電極と配線基板とを対向配置し、熱圧着することにより前記第２の電極と前記配線基板とを電気的に接続する
    表示装置の製造方法。
  7. 請求項１〜６に記載の表示装置の製造方法であって、
    前記第１の導電材料と前記第２の導電材料とは酸化還元ポテンシャルが異なる
    表示装置の製造方法。
  8. 請求項１〜７に記載の表示装置の製造方法であって、
    前記第１の導電材料は透明導電材料であり、前記第２の導電材料はアルミニウムを含む材料である
    表示装置の製造方法。
  9. 請求項１〜８に記載の表示装置の製造方法であって、
    前記第１の導電材料は酸化インジウムスズであり、前記第２の導電材料はアルミニウム銅合金である
    表示装置の製造方法。
  10. 請求項１〜９に記載の表示装置の製造方法であって、
    前記第１の電極は、前記第２の導電材料からなる第１の導電層と、前記第１の導電層上に設けられた前記第１の導電材料からなる第２の導電層との積層構造を有する
    表示装置の製造方法。
  11. 請求項１に記載の表示装置の製造方法であって、
    前記第１の電極は前記基板の表示領域の外側の第２の領域に形成され、前記第２の電極は前記基板の前記表示領域の外側の第１の領域に形成される
    表示装置の製造方法。
JP2018557580A 2016-12-21 2017-10-26 表示装置の製造方法 Active JP6986517B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016247457 2016-12-21
JP2016247457 2016-12-21
PCT/JP2017/038696 WO2018116629A1 (ja) 2016-12-21 2017-10-26 表示装置の製造方法、表示装置及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2018116629A1 JPWO2018116629A1 (ja) 2019-10-24
JP6986517B2 true JP6986517B2 (ja) 2021-12-22

Family

ID=62627635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018557580A Active JP6986517B2 (ja) 2016-12-21 2017-10-26 表示装置の製造方法

Country Status (3)

Country Link
US (1) US20190319221A1 (ja)
JP (1) JP6986517B2 (ja)
WO (1) WO2018116629A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113348729A (zh) * 2019-02-01 2021-09-03 索尼半导体解决方案公司 显示装置、显示装置制造方法以及电子设备
KR20220060021A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03187193A (ja) * 1989-12-18 1991-08-15 Nikon Corp 薄膜ｅｌ素子
JPH11204567A (ja) * 1997-10-28 1999-07-30 Seiko Epson Corp 異方性導電接着剤およびその基板への形設方法ならびに半導体チップ実装方法ならびに半導体装置
JP2003055583A (ja) * 1998-12-08 2003-02-26 Taiyo Ink Mfg Ltd 光硬化型異方性導電組成物及びそれを用いて形成した異方性導電パターン
JP3967081B2 (ja) * 2000-02-03 2007-08-29 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4713010B2 (ja) * 2000-05-08 2011-06-29 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2002270372A (ja) * 2001-03-14 2002-09-20 Toshiba Corp 有機ｅｌ表示装置の製造方法
SG143063A1 (en) * 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4627966B2 (ja) * 2002-01-24 2011-02-09 株式会社半導体エネルギー研究所 発光装置およびその作製方法
KR100686345B1 (ko) * 2004-10-27 2007-02-22 삼성에스디아이 주식회사 평판표시소자 및 그 제조방법
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006253053A (ja) * 2005-03-14 2006-09-21 Seiko Epson Corp 配線基板の洗浄方法、発光装置の製造方法
JP2009288540A (ja) * 2008-05-29 2009-12-10 Tdk Corp 有機ｅｌパネルの製造方法及び有機ｅｌパネル
JP2010092923A (ja) * 2008-10-03 2010-04-22 Canon Inc 自発光表示装置
KR20110061832A (ko) * 2009-12-02 2011-06-10 주식회사 하이닉스반도체 반도체 칩 및 이를 이용한 반도체 패키지
WO2011105140A1 (ja) * 2010-02-24 2011-09-01 コニカミノルタホールディングス株式会社 フレキシブル有機ｅｌ素子の製造方法
JP2013054863A (ja) * 2011-09-01 2013-03-21 Sony Corp 有機ｅｌ表示装置、有機ｅｌ表示装置の製造方法および電子機器
WO2014041794A1 (ja) * 2012-09-11 2014-03-20 パナソニック株式会社 有機エレクトロルミネッセンス素子の製造方法、及び、基板洗浄装置
JP6186697B2 (ja) * 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
JP2016062874A (ja) * 2014-09-22 2016-04-25 株式会社ジャパンディスプレイ 画像表示装置及びその製造方法、並びに画像表示装置の検査方法
JP6500443B2 (ja) * 2015-01-06 2019-04-17 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電気光学装置、及び電子機器

Also Published As

Publication number Publication date
WO2018116629A1 (ja) 2018-06-28
JPWO2018116629A1 (ja) 2019-10-24
US20190319221A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
JP5439837B2 (ja) 表示装置
JP6634290B2 (ja) 有機ｅｌ表示装置
JP6324098B2 (ja) 表示装置及びその製造方法
JP2005070295A (ja) 画素素子基板、表示装置、電子機器、及び画素素子基板の製造方法
US20150287799A1 (en) Semiconductor device, display panel, and semiconductor device manufacturing method
CN110676302B (zh) 显示面板及其制造方法、显示装置
JP6986517B2 (ja) 表示装置の製造方法
KR20200077250A (ko) 표시 장치 및 그 제조 장치
CN112542087A (zh) 显示装置
CN112310164A (zh) 显示装置及制作显示装置的方法
JP5923326B2 (ja) 回路基板およびその製造方法、ならびに電気光学装置
JP2008090307A (ja) 画像表示システム
JP2004191573A (ja) 電気光学装置の製造方法、電気光学装置、および電子機器
US7586578B2 (en) Display device
JP2004258487A (ja) 電気光学装置の製造方法、電気光学装置、および電子機器
KR101928622B1 (ko) 반도체 장치 및 그 제조 방법
CN113257875A (zh) 制造导电图案的方法、显示装置及制造显示装置的方法
KR102623838B1 (ko) 표시 장치 및 이의 제조 방법
US7923293B2 (en) Method for manufacturing a semiconductor device wherein the electrical connection between two components is provided by capillary phenomenon of a liquid conductor material in a cavity therebetween
KR102395900B1 (ko) 표시 장치 및 표시 장치의 제조 방법
KR102219428B1 (ko) 표시 장치 및 이의 제조 방법
CN112817472B (zh) 触摸显示装置及其制造方法
JP2008275940A (ja) 電気光学装置、及びその製造方法、電子機器
JP2007234706A (ja) 有機ｅｌパネル及びその製造方法
JP2024056656A (ja) 表示パネルの製造方法及び製造設備

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211007

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20211007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6986517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150