JP2024056656A - 表示パネルの製造方法及び製造設備 - Google Patents
表示パネルの製造方法及び製造設備 Download PDFInfo
- Publication number
- JP2024056656A JP2024056656A JP2023175231A JP2023175231A JP2024056656A JP 2024056656 A JP2024056656 A JP 2024056656A JP 2023175231 A JP2023175231 A JP 2023175231A JP 2023175231 A JP2023175231 A JP 2023175231A JP 2024056656 A JP2024056656 A JP 2024056656A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- display panel
- manufacturing
- ehd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 50
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- 239000004065 semiconductor Substances 0.000 claims description 52
- 238000012545 processing Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 25
- 239000010410 layer Substances 0.000 description 259
- 238000010586 diagram Methods 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 12
- 238000005538 encapsulation Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- 230000008439 repair process Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 239000012044 organic layer Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 239000000057 synthetic resin Substances 0.000 description 4
- 229920003002 synthetic resin Polymers 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010027146 Melanoderma Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000012461 cellulose resin Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- -1 conductive patterns Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000113 methacrylic resin Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001195 polyisoprene Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
- H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
- B41M5/00—Duplicating or marking methods; Sheet materials for use therein
- B41M5/0082—Digital printing on bodies of particular shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】フォトグラフィ工程のエラーを修正することができる表示パネルの製造方法を提供する。【解決手段】前記製造方法は、下部層における加工(リペア)対象領域を検出するステップと、上部層における前記加工対象領域に重畳する領域を除去するステップと、前記下部層における前記加工対象領域にレーザビームを照射することで、前記加工対象領域にて所定の下部パターンを形成するステップと、前記上部層における前記除去された領域に補償パターンを形成するステップと、を含む。【選択図】図5c
Description
本発明は表示パネルの製造方法及び製造設備に関し、レーザパターニング工程を含む表示パネルの製造方法及びレーザモジュールを含む製造設備に関する。
表示装置は、複数個の画素と、複数個の画素を制御する駆動回路(例えば、スキャン駆動回路及びデータ駆動回路)とを含む。複数個の画素それぞれは、表示素子と、表示素子を制御する画素の駆動回路とを含む。画素の駆動回路は有機的に連結される複数個のトランジスタを含む。
画素の駆動回路は複数回の蒸着工程と複数回のフォトリソグラフィ工程によって形成される。
本発明の目的は、フォトグラフィ工程のエラーを修正することができる表示パネルの製造方法を提供することである。
本発明は、前記表示パネルの製造方法に利用される製造設備を提供することに関する。
本発明の一実施例による表示パネルの製造方法は、下部層の加工対象領域を検出するステップと、前記下部層の上に配置される上部層における、前記加工対象領域に重畳する(重なり合う)領域を除去するステップと、前記下部層の上に配置される絶縁層における、前記加工対象領域に重畳する領域を除去するステップと、前記下部層の前記加工対象領域にレーザビームを照射して前記加工対象領域から下部パターンを形成するステップと、前記絶縁層における前記除去された領域に、絶縁パターンを形成するステップと、前記上部層における前記除去された領域に補償パターンを形成するステップと、を含む。前記下部層は半導体物質または導電性物質を含み、前記上部層は導電性物質を含むのでありうる。
前記下部層は前記半導体物質を含み、前記下部パターンはトランジスタのチャネル領域を含むのでありうる。前記補償パターンは前記トランジスタのゲート電極を含みうる。
前記下部パターンは、平面上において屈曲した形状を有しうる。
前記絶縁パターンは、前記絶縁層と実質的に同じ厚さを有しうる。
前記絶縁パターンは、前記絶縁層と実質的に同じ材料を含みうる。
前記補償パターンは、前記上部層より電気伝導性が大きい物質を含みうる。
前記補償パターンは、スキャンラインの一部分を構成しうる。
前記スキャンラインの線幅は、3μm以下でありうる。
前記絶縁パターンを形成するステップは、前記絶縁層の前記除去された領域に絶縁インクを提供するステップと、前記絶縁インクを硬化させるステップと、を含みうる。
前記絶縁インクは、EHD(Electrohydrodynamic;電気流体力学)絶縁インクノズルから提供されうる。
前記EHD絶縁インクノズルは、前記絶縁層から約5μm以上離隔されうる。
前記絶縁インクは、酸化シリコン、窒化シリコン、または酸窒化シリコン(酸化・窒化シリコン;SiOxNy)を含みうる。
前記補償パターンを形成するステップは、前記上部層の前記除去された領域に金属インクを提供するステップと、前記金属インクを硬化させるステップと、を含みうる。
前記金属インクは、EHD金属インクノズルから提供されうる。
前記EHD金属インクノズルは、前記上部層から約5μm以上離隔されうる。
前記金属インクは銀を含みうる。
本発明の一実施例による表示パネルの製造設備は、ボディ部と、前記ボディ部に結合されるカメラモジュールと、前記ボディ部に結合されるレーザモジュールと、前記ボディ部に結合される硬化モジュールと、絶縁インクを提供するEHD絶縁インクノズルと、金属インクを提供するEHD金属インクノズルと、を含みうる。前記EHD絶縁インクノズルは、作業基板に対して30°乃至60°だけ傾くようにして前記ボディ部に結合されうるのであり、前記EHD金属インクノズルは、前記作業基板に対して30°乃至60°だけ傾くようにして前記ボディ部に結合されうる。
前記作業基板に対する、前記EHD絶縁インクノズルの勾配と、前記EHD金属インクノズルの勾配とは同じでありうる。
前記作業基板の上から眺める際、前記硬化モジュールは、前記EHD絶縁インクノズルと前記EHD金属インクノズルとの間に配置されうる。
本発明の一実施例による表示パネルの製造設備は、第1方向に移動可能なガントリーを更に含み、前記ボディ部は、前記第1方向と直交する第2方向に移動可能なように前記ガントリーに結合されるのでありうる。
上述したところによると、フォトリソグラフィ工程にて、設計された形状にパターニングされなかった、下部層の一部の領域に対して、後続の工程にて加工を行うことができる。加工対象の領域にてレーザパターニングを行うことで、設計された形状を有する半導体パターンまたは導電性パターンを形成することができる。
多様なモジュールが一体化された製造設備は、表示パネルの製造時間を短縮しうる。
本明細書において、ある構成要素(または領域、層、部分など)が他の構成要素の「上にある」、「結合される」、または「結合される」と言及されれば、それは他の構成要素の上に直接配置・連結・結合され得るか、またはそれらの間に第3の構成要素が配置され得ることを意味する。
同じ図面符号は同じ構成要素を指す。また、図面において、構成要素の厚さ、割合、及び寸法は、技術的内容の効果的な説明のために誇張されている。「及び/または」は、関連する構成要素から定義しる一つ以上の組み合わせを全て含む。
第1、第2などの用語は、多様な構成要素を説明するのに使用されるが、前記構成要素は前記用語に限られない。前記用語は、一つの構成要素を他の構成要素から区別する目的にのみ使用される。例えば、本発明の権利範囲を逸脱しないのでありながらも第1構成要素は第2構成要素と命名されてもよく、類似した具合に、第2構成要素も第1構成要素と命名されてもよい。単数の表面は文脈上明白に異なるように意味しない限り、複数の表現を含む。
また、「下に」、「下側に」、「上に」、「上側に」などの用語は、図面に示した構成要素の連関関係を説明するために使用される。前記用語は、相対的な概念であって、図面に示した方向を基準に説明される。
「含む」または「有する」などの用語は、明細書の上に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定するものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加可能性を予め排除しないと理解すべきである。
異なるように定義されない限り、本明細書で使用された全ての用語(技術的及び科学的用語を含む)は、本発明の属する技術分野の当業者によって一般的に理解されるようなものと同じ意味を有する。また、一般的に使用される辞書で定義された用語といった用語は、関連技術の脈絡で有する意味と一致する意味を有すると解釈すべきであって、ここで明示的に定義されない限り、過度に理想的であるか形式的であるような意味に解釈してはならない。
以下、図面を参照して本発明の実施例を説明する。
図1は、本発明の一実施例による表示パネルDPの平面図である。
図1を参照すると、表示パネルDPは電気的信号によって活性化される装置である。表示パネルDPはテレビといった大型電子装置をはじめ、モニタ、ノートパソコン、携帯電話といった中小型電子装置などに使用されてもよい。
表示パネルDPは、互いに直交する第1方向DR1と第2方向DR2とが定義する平面に対して平行である、表示面ISを通じて映像を表示する。本実施例では、表示面ISの法線方向である第3方向DR3を基準に、各部材の前面(または上面)と背面(または下面)が定義される。前面と背面とは、第3方向DR3にて互いに向き合う。
表示装置DDは、映像が表示される表示領域DAと、映像が表示されない非表示領域NDAとを含む。表示領域DAには画素PXが配置され、非表示領域NDAには画素PXが配置されない。
図2は、本発明の一実施例による画素PXの等価回路図である。
画素PXは発光素子LDと画素回路CCとを含む。画素回路CCは、第1乃至第7トランジスタT1乃至T7とキャパシタCPとを含む。画素回路CCはデータ信号に対応して発光素子LDに流れる電流量を制御する。発光素子LDは、画素回路CCから提供される電流量に対応して所定の輝度で発光する。
第1乃至第7トランジスタT1乃至T7のそれぞれは、ソースと、ドレインと、チャネルと、ゲートとを含む。ソース、ドレイン、及びチャネルのそれぞれは、半導体パターンの互いに異なる領域で具現される。本実施例において、第1乃至第7トランジスタT1乃至T7は、それぞれP型のトランジスタであると説明される。但し、これに限られず、第1乃至第7トランジスタT1乃至T7のうちの少なくとも一部は、N型のトランジスタであってもよい。P型のトランジスタのソース及びドレインは、N型のトランジスタのソース及びドレインに、それぞれ対応する。
第1トランジスタT1のソースは、第5トランジスタT5を経由して第1電圧ラインWL1に電気的に連結され、第1トランジスタT1のドレインは第6トランジスタT6を経由して発光素子LDのアノードに電気的に連結される。第1トランジスタT1は駆動トランジスタと称される。第1トランジスタT1は、ゲートに印加される電圧に対応して、発光素子LDに流れる電流量を制御する。第1トランジスタT1のゲートは、基準ノードNDであると説明される。
第2トランジスタT2は、データラインDLと第1トランジスタT1との間に電気的に連結される。そして、第2トランジスタT2のゲートはi番目のスキャンラインSLiに電気的に連結される。第3トランジスタT3はスイッチ型トランジスタと称される。
第3トランジスタT3:T3-1、T3-2は、第1トランジスタT1のゲートとドレインとの間に連結される。本実施例では、互いに直列に連結される2つの第3トランジスタT3-1、T3-2を例示的に示している。しかし、本発明はこれに限らず、n(ここで、nは1以上の自然数)個の第3トランジスタが第1トランジスタT1のゲートとドレインとの間に直列に連結されてもよい。第3トランジスタT3-1、T3-2のそれぞれのゲートは、i番目のスキャンラインSLiに電気的に連結される。
第4トランジスタT4:T4-1、T4-2は、基準ノードNDと第2電圧ラインVL2との間に電気的に接続される。本実施例では、互いに直列に連結される2つの第4トランジスタT4-1、T4-2を例示的に示している。しかし、本発明は、これに限られず、n(ここで、nは1以上の自然数)個の第4トランジスタが、基準ノードNDと第2電圧ラインVL2との間に電気的に連結されてもよい。第4トランジスタT4-1、T4-2のそれぞれのゲートはi-1番目のスキャンラインSLi-1に電気的に連結される。
第5トランジスタT5は、第1電圧ラインVL1と第1トランジスタT1のソースとの間に電気的に連結される。第5トランジスタT5のゲートは、i番目の発光制御ラインECLiに電気的に連結される。第6トランジスタT6は、第1トランジスタT1のドレインと発光素子LDのアノード電極との間に電気的に連結される。そして、第6トランジスタT6のゲートは、i番目の発光制御ラインECLiに電気的に連結される。
第7トランジスタT7は、第2電圧ラインVL2と発光素子LDのアノード電極との間に電気的に連結される。そして、第7トランジスタT7のゲートは、i+1番目のスキャンラインSLi+1に電気的に連結される。キャパシタCPは、第1電圧ラインVL1と基準ノードNDとの間に配置される。キャパシタCPはデータ信号に対応する電圧を保存する。キャパシタCPに保存された電圧に応じて、第5トランジスタT5及び第6トランジスタT6がターンオンされる際に、第1トランジスタT1に流れる電流量が決定される。
図3は、本発明の一実施例による画素PXに対応する表示パネルDPの断面図である。図4は、本発明の一実施例による画素PXの平面図である。図5a及び図5bは、本発明の一実施例による、画素に含まれるパターンの積層順による平面図である。図5cは、加工対象領域を含む下部層の平面図である。
図3を参照すると、表示パネルDPは、ベース層BSと、ベース層BDの上に配置される回路素子層DP-CLと、表示素子層DP-OLEDと、薄膜封止層TFEとを含む。回路素子層DP-CLは、少なくとも複数個の絶縁層と回路素子を含む。以下で説明される絶縁層は、有気層及び/または無機層を含む。絶縁層は蒸着工程によって形成される。
フォトリソグラフィ工程によって、絶縁層のコンタクト孔、半導体パターン、及び導電性パターンが形成される。半導体パターン及び導電性パターンのうちの、同じ層に配置されるパターンは、同じフォトリソグラフィ工程によって形成される。フォトリソグラフィ工程は、蒸着工程と、フォトレジスト層形成工程と、露光工程と、現象工程と、エッチング工程と、フォトレジスト層除去工程とを含む。
ベース層BSは、合成樹脂フィルムを含む。合成樹脂フィルムは熱硬化性樹脂を含む。特に、合成樹脂層はポリイミド系樹脂層であってもよいが、その材料は特に限らない。合成樹脂層は、アクリル系樹脂、メタクリル系樹脂、ポリイソプレン、ビニール系樹脂、エポキシ系樹脂、ウレタン系樹脂、セルロース系樹脂、シロキサン系樹脂、ポリアミド系樹脂、及びペリレン系樹脂のうちの少なくともいずれか一つを含みうる。
ベース層BSの上面に少なくとも一つの無機層を形成する。無機層は、酸化アルミニウム、酸化チタン、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化ジルコニウム、及び酸化ハフニウムのうち少なくとも一つを含む。無機層は多層からなる。多層の無機層は、後述するバリア層BRL及び/またはバッファ層BFLを構成する。バリア層BRLとバッファ層BFLは、任意選択的に配置されうる。
バリア層BRLは、外部から異物が流入されることを防止する。バリアBRLは、酸化シリコン層と窒化シリコン層とを含む。これらは、それぞれ複数個で提供され、酸化シリコン層と窒化シリコン層とは交互に積層される。バッファ層BFLは、ベース層BSと、半導体パターン及び/または導電性パターンとの間の結合力を向上させる。バッファ層BFLは、酸化シリコン層と窒化シリコン層とを含みうる。酸化シリコン層と窒化シリコン層とは交互に積層されうる。
バッファ層BFLの上に半導体パターンSCPが配置されうる。半導体パターンは、非晶質シリコン半導体、結晶質シリコン半導体、または酸化物半導体を含む。図3に示したように、半導体パターンSCPは、第1半導体領域AC1と、第2半導体領域AC2とを含む。第1半導体領域AC1は第1トランジスタT1のソース領域S1と、チャネル領域A1と、ドレイン領域D1とを含み、第2半導体領域AC2は第2トランジスタT2のソース領域S2と、チャネル領域A2と、ドレイン領域D2とを含む。第1半導体領域AC1と第2半導体領域AC2は、互いに同じであるか異なる物質を含む。本発明の一実施例において、第1半導体領域AC1と第2半導体領域AC2とは、互いに異なる層の上に配置されてもよい。
バッファ層BFLの上に第1絶縁層10が配置される。第1絶縁層10は半導体パターンSCPをカバーする。第1絶縁層10は有機層または無機層である。後述する第2乃至第6絶縁層20乃至60は、有機層または無機層であるが、特に限られない。
第1絶縁層10の上に第1導電層CL1が配置される。第1導電層CL1は複数個の導電性パターンを含む。本実施例において、第1トランジスタT1のゲートG1及び第2トランジスタT2のゲートG2を第1導電層CL1の導電性パターンとして示している。
第1絶縁層10の上に第1導電層CL1をカバーする第2絶縁層20が配置される。第2絶縁層20の上に第2導電層CL2が配置される。第2導電層CL2は複数個の導電性パターンを含む。上部電極UEを第2導電層CL2の導電性パターンとして示している。上部電極UEは、第1トランジスタT1のゲートG1に重畳し、開口部UE-OPが形成される。重畳する上部電極UEと第1トランジスタT1のゲートG1とは、キャパシタCP(図2を参照)を定義する。
第2絶縁層20の上に第2導電層CL2をカバーする第3絶縁層30が配置される。第3絶縁層30の上に第3導電層CL3が配置される。第3導電層CL3は複数個の導電性パターンを含む。連結電極CNE-G3を第3導電層CL3の導電性パターンとして示している。一つの連結電極CNE-G3は、第2絶縁層20及び第3絶縁層30を貫通するコンタクト孔CH10を介して第1トランジスタT1のゲートG1に連結される。コンタクト孔CH10は開口部UE-OPを通過する。他の一つの連結電極CNE-G3は、第1絶縁層10、第2絶縁層20、及び第3絶縁層30を貫通するコンタクト孔CH20を介して第2トランジスタT2のソース領域S2に連結される。
第3絶縁層30の上に第3導電層CL3をカバーする第4絶縁層40が配置される。第4絶縁層40の上に第4導電層CL4が配置される。連結電極CNE-D1を第4導電層CL4の導電性パターンとして示している。連結電極CNE-D1は、第4絶縁層40が貫通するコンタクト孔CH11、CH21を介して対応する連結電極CNE-G3にそれぞれ連結される。
第4絶縁層40の上に第4導電層CL4をカバーする第5絶縁層50が配置される。第5絶縁層50の上に第5導電層CL5が配置される。データラインDLを第5導電層CL5の一例として示している。データラインDLは、第5絶縁層50を貫通するコンタクト孔CH22を介して対応する連結電極CNE-D1に連結される。
第5絶縁層50の上に第5導電層CL5をカバーする第6絶縁層60が配置される。第6絶縁層60の上に発光素子LDが配置される。発光素子LDの第1電極AEが第6絶縁層60の上に配置される。第1電極AEはアノードである。第6絶縁層60の上に画素定義膜PDLが配置される。
画素定義膜PDLの開口部OPは第1電極AEの少なくとも一部分を露出する。画素定義膜PDLの開口部OPは発光領域を定義する。第1電極AEの上に発光層EMLが配置される。本実施例において、パターニングされた発光層EMLを例示的に示したが、発光層EMLは複数の画素PX(図1を参照)に共通に配置される。共通に配置される発光層EMLは白色光または青色光を生成する。また、発光層EMLは多層構造を有する。
図示していないが、正孔輸送層が第1電極AEと発光層EMLとの間に更に配置される。正孔注入層が正孔輸送層と第1電極AEとの間に更に配置される。正孔輸送層または正孔注入層は複数個の画素PX(図1を参照)に共通に配置される。発光層EMLの上に第2電極CEが配置される。図示していないが、電子輸送層が第2電極CEと発光層EMLとの間に更に配置されてもよい。電子注入層が電子輸送層と第2電極CEとの間に更に配置される。電子輸送層または電子注入層は複数個の画素PX(図1を参照)に共通に配置される。
第2電極CEの上に薄膜封止層TFEが配置される。薄膜封止層TFEは複数個の画素PX(図1を参照)に共通に配置される。本実施例において、薄膜封止層TFEは第2電極CEを直接カバーする。本発明の一実施例において、第2電極CEを直接カバーするキャッピング層が更に配置される。薄膜封止層TFEは少なくとも無機層または有機層を含む。本発明の一実施例において、薄膜封止層TFEは、2つの無機層と、その間に配置される有機層とを含む。本発明の一実施例において、薄膜封止層TFEは、交互に積層される複数個の無機層と、複数個の有機層とを含む。
図4を参照すると、画素PXの第1乃至第7トランジスタT1乃至T7が例示的に示されている。また、スキャンラインSLi-1、SLi、SLi+1、発光制御ラインECLi、第1電圧ラインVLi、第2電圧ラインVL2、及びデータラインDLが追加に示されている。複数回の絶縁層蒸着工程と複数回のフォトリソグラフィ工程によって図4に示したレイアウトを有する画素PXが形成される。図5a及び図5bは、画素PXに対応する領域に一部のフォトリソグラフィ工程が実施された状態を示している。
図5aを参照すると、ベース層BS(図3を参照)の上に半導体パターンSCPを形成する。半導体パターンSCPはバッファ層BFL(図3を参照)の上に直接形成される。フォトリソグラフィ工程を介して設計された寸法と形状を有する半導体パターンSCPを形成する。半導体パターンSCPは、第1乃至第7トランジスタT1乃至第T7(図2を参照)に対応する第1乃至第7半導体領域AC1乃至AC7を含む。
第1乃至第7半導体領域AC1乃至AC7のそれぞれは、対応するソース領域S1乃至S7と、対応するチャネル領域A1乃至A7と、対応するドレイン領域D1乃至D7とを含む。ソース領域S1乃至S7及びドレイン領域D1乃至D7は、後続の工程によってドーピング濃度が増加するのであって、実質的に伝導性を有する領域である。チャネル領域A1乃至A7は、ドーピング濃度が低い領域であって、ソース領域S1乃至S7とドレイン領域D1乃至D7との間に配置される。実質的に第1乃至第7トランジスタT1乃至T7のそれぞれのソース及びドレインは、第1乃至第7半導体領域AC1乃至AC7のそれぞれのソース領域S1乃至S7及びドレイン領域D1乃至D7によって定義される。
第1乃至第7半導体領域AC1乃至AC7は一体の形状を有する。第1乃至第7半導体領域AC1乃至AC7のうちの隣接する半導体領域のソース領域S1乃至S7とドレイン領域D1乃至D7は互いに区分されない。図5aでは、説明の便宜上、隣接する半導体領域のソース領域S1乃至S7とドレイン領域D1乃至D7を区分して示している。また、第1乃至第7半導体領域AC1乃至AC7のうちの互いに異なる半導体領域のソース領域S1乃至S7とドレイン領域D1乃至D7との間に信号伝達領域STAが配置されると示したが、これに限られない。実質的に信号伝達領域STAはソース領域S1乃至S7またはドレイン領域D1乃至D7と同じドーピング濃度を有する領域である。
図5bを参照すると、第1絶縁層10(図3を参照)の上に第1導電層CL1の導電性パターンを形成する。バッファ層BFL(図3を参照)の上に第1絶縁層10を形成した後、第1絶縁層10の上にフォトリソグラフィ工程によって第1導電層CL1の導電性パターンを形成する。第1導電層CL1は、第1方向DR1に延長されるスキャンラインSLi-1、SLi、SLi+1と、発光制御ラインECLiと、第1ゲートG1とを含む。
半導体パターンSCPに重畳するi番目のスキャンラインSLiの一部分が第2トランジスタT2のゲートG2であり、i番目のスキャンラインSLiの他の一部分が一つの第3トランジスタT3-1のゲートG31であり、i番目のスキャンラインSLiのさらに他の一部分が他の一つの第3トランジスタT3-2のゲートG32である。
図5bには、i-1番目のスキャンラインSLi-1に配置される第4トランジスタT4-1、T4-2のゲートG41、G42が示されており、i+1番目のスキャンラインSLi+1に配置される第7トランジスタT7のゲートG7が示されており、i番目の発光制御ラインECLiに配置される第5トランジスタT5のゲートG5及び第6トランジスタT6のゲートG6が示されている。
図5cは、加工対象領域MTAを含む半導体パターンSCPを示している。加工対象領域MTAを含む半導体パターンSCPの上に、第1絶縁層10(図3を参照)が形成された後、第1絶縁層10の上に、第1導電層CL1の導電性パターンが形成されたものである。第1導電層CL1の導電性パターンが形成された後で、加工対象領域MTAが検出された状況を例示的に示している。加工対象領域MTAは、半導体層または金属層が、設計された寸法または形状の通りにパターニングされていないために発生する。加工対象領域MTAは、図5a及び図5bのように、第1トランジスタT1のソース領域S1と、チャネル領域A1と、ドレイン領域D1とを含む第1半導体領域AC1としてパターニングされるべきであったものの、フォトリソグラフィ工程のエラーに起因して設計通りに半導体層がパターニングされていない箇所である。
このように、下部層の加工対象領域MTAが、上部層に形成された後で発見されれば、上部層の下側に配置される加工対象領域MTAに対して後続工程にて加工を施す。この際、上部層の加工が先に行われるべきである。本実施例において、下部層は半導体パターンSCPであると説明され、上部層は第1導電層CL1であると説明されるが、これに限られない。本発明の一実施例において、下部層は他の導電層である。例えば、図3を参照すると、第4導電層CL4を形成した後、第3導電層CL3の加工対象領域、または第2導電層CL2の加工対象領域が検出されうるのであって、後続工程によって、第3導電層CL3の加工対象領域、または第2導電層CL2の加工対象領域に対して加工を行いうる。
図6は、本発明の一実施例による製造設備AMDを示す平面図である。図7a乃至図7cは、本発明の一実施例による製造設備AMDのヘッド組立体(Head assembly; ヘッドアセンブリ)HAを示す図である。
本発明の一実施例によると、表示パネルの製造中に加工対象領域MTAが発見されれば、作業基板WSを図6の製造設備AMDに移動させる。または、本発明の一実施例によると、表示パネルの製造中に加工対象領域MTAを検出するために、作業基板を図6の製造設備AMDに移動させる。
図6を参照すると、製造設備AMDは、作業基板WSを支持するステーションSTと、第2方向に移動可能なガントリーGTRと、ガントリーGTRに対して第1方向に移動可能なように結合されるヘッド組立体HAとを含む。ガントリーGTRは、移動ガイドMGを伝うようにして第2方向DR2に移動しうる。
作業基板WSは複数個のセル領域UAを含む。複数個のセル領域UAは、製造工程が完了された後に切断されて、それぞれが表示パネルDP(図1を参照)を形成する。複数個のセル領域UAのうちの少なくともいずれか一つから、図5cで説明した加工対象領域MTAが発見されうる。
図7a及び図7cを参照すると、ヘッド組立体HAは、ボディ部BDと、ボディ部BDに結合されるカメラモジュールCMと、ボディ部BDに結合されるレーザモジュールLMと、ボディ部BDに結合される硬化モジュールAMと、絶縁インクを提供するEHD絶縁インクノズルNZ1と、金属インクを提供するEHD金属インクノズルNZ2とを含む。詳しく示していないが、ボディ部BDは、第3方向DR3に移動可能に構成される。例えば、ボディ部BDは、第3方向DR3に移動可能にクレイン構造物によって図6のガントリーGTRに結合される。
ボディ部BDは、ヘッド組立体HAの骨組みをなし、他の構成を固定するフレームを含む。カメラモジュールCMは高倍率レンズを含んで図4に示した半導体パターン及び導電性パターンの寸法を確認し、図5cに示した加工対象領域MTAを検出する。
レーザモジュールLMは絶縁層、導電性パターン、または半導体パターンの除去に利用される。レーザモジュールLMはフェムト秒レーザ装置を含む。硬化モジュールAMレーザランプのような光学ランプまたはシンタリングレーザ(sintering laser)装置を含む。
EHD絶縁インクノズルNZ1は一定周期を有するElectric Pulseを加えて絶縁インクを塗布する。絶縁インクは酸化シリコン、窒化シリコン、酸窒化シリコンを含む。EHD金属インクノズルNZ2は一定周期を有するElectric Pulseを加えて金属インクを塗布する。金属インクは銀を含むが、これに限らない。金属インクは金、白金、銅などを含む。金属インクは上述した金属の粒子と有機バインダを含む。EHD金属インクノズルNZ2の内径は約0.5μmであり、厚さ2μm以下の導電性パターンを形成する。
図7a及び図7cに示したカメラモジュールCM、レーザモジュールLM、硬化モジュールAM、EHD絶縁インクノズルNZ1、及びEHD金属インクノズルNZ2の配置関係は一実施例に過ぎず、特に限らない。平面上から眺めるならば、硬化モジュールAMは第1方向DR1内でEHD絶縁インクノズルNZ1とEHD金属インクノズルNZ2との間に配置される。一つの硬化モジュールAMを用いて、絶縁インクと金属インクをいずれも硬化させることができる。
図7bを参照すると、EHD絶縁インクノズルNZ1は作業基板WS(図6を参照)に対して30°乃至60°傾くようにボディ部BDに結合される。また、EHD金属インクノズルNZ2は作業基板WS(図6を参照)に対して30°乃至60°傾くようにボディ部BDに結合される。
EHD絶縁インクノズルNZ1またはEHD金属インクノズルNZ2と作業基板WS(図6を参照)との間の勾配が30°より小さければインクがノズルから排出されにくくなる。インクの粘度が高いためノズル内でインクと結合しようとする性質が大きいためである。EHD絶縁インクノズルNZ1またはEHD金属インクノズルNZ2と作業基板WS(図6を参照)との間の勾配が60°より大きければ狭い面積にインクを提供することが難しくなる。前記勾配が大きくなるほど作業基板WSに提供されたインクがより広く広がるためである。
本発明の一実施例において、作業基板WS(図6を参照)に対するEHD絶縁インクノズルNZ1の勾配と作業基板WS(図6を参照)に対するEHD金属インクノズルNZ2の勾配は同じである。EHD絶縁インクノズルNZ1の勾配とEHD金属インクノズルNZ2の勾配は45°である。
図8a乃至図8jは、本発明の一実施例による表示パネルDPの製造方法を示す図である。図8a乃至図8jは図4の画素PXのレイアウトのうち一部を示している。また、図6及び図7cを参照して説明したヘッド組立体HAを利用した表示パネルの製造方法を説明する。
図8aに示したように、加工対象領域MTAを検出する。カメラモジュールCMを利用して図6に示した作用基板WSのセル領域UAを撮影し、加工対象領域MTAを特定する。セル領域UAのうち一部から加工対象領域MTAが検出される。
加工対象領域MTAを検出するステップは表示パネルの製造方法で定義的に実施される。本実施例では図3及び図5cで説明した第2絶縁層20が形成された後に加工対象領域MTAを検出するステップが行われると説明される。
図8bに示したように、ヘッド組立体HAが加工対象領域MTAの上に整列される。まず、加工対象領域MTAの上側に配置されている構造物を除去する。レーザモジュールLMを利用して加工対象領域MTAに重畳する第2絶縁層20の一部領域を除去する。加工対象領域MTAに対応する領域を基準領域RAと定義する。基準領域RAは加工対象領域MTAより更に大きい面積を有し、加工対象領域MTAが基準領域RAの内側に配置されるように基準領域RAが設定される。第2絶縁層20の基準領域RA、第1導電層CL1の基準領域RA、及び第1絶縁層10の基準領域RAを順次に除去するか、同時に除去する。第1導電層CL1の基準領域RAは、第1トランジスタT1(図4を参照)のゲートG1、i番目のスキャンラインSLiの一部分、及びi番目の発光制御ラインECLiの一部分を含む。第2絶縁層20の基準領域RA、第1導電層CL1の基準領域RA、及び第1絶縁層10の基準領域RAが除去された平面が図8cに示されている。
図8dに示したように、加工対象領域MTAが外部に露出される。ヘッド組立体HAが加工対象領域MTAの上に整列される。加工対象領域MTAにレーザビームを照射して、加工対象領域MTAから下部パターンを形成する。図8eに示したように、本実施例において、下部パターンは図5aの第1半導体領域AC1である。レーザビームを照射して加工対象領域MTAから、屈曲した形状の下部パターンを形成する。レーザ加工は屈曲した形状にパターニングするに適合しており、フォトリソグラフィ工程とは異なって狭い面積に小さい線幅のパターンを形成するのに適合している。
図8f及び図8gに示したように、第1絶縁層10の基準領域RAに絶縁パターン10-1を形成する。EHD絶縁インクノズルNZ1は第1絶縁層10の基準領域RAに絶縁インクを提供する。EHD絶縁インクノズルNZ1が絶縁インクの排出を止める際、バッファ層BFLの上に配置される絶縁インクと、EHD絶縁インクノズルNZ1との間に、絶縁インクの液滴(droplet)が連なることを防止するために、EHD絶縁インクノズルNZ1は、第1絶縁層10から約5μm以上に離隔された状態で配置される。つまり、EHD絶縁インクノズルNZ1のオフ状態において、バッファ層BFLの上に配置される絶縁インクが、EHD絶縁インクノズルNZ1から離隔されるように、EHD絶縁インクノズルNZ1を、第1絶縁層10から所定間隔だけ離隔させる。
次に、硬化モジュールAM(図7aを参照)は絶縁インクを硬化させる。硬化モジュールAM(図7aを参照)を絶縁インクが提供された領域にアラインさせるためにヘッド組立体HAが移動される。絶縁パターン10-1は第1絶縁層10と実質的に同じ物質を含む。硬化された絶縁パターン10-1は第1絶縁層10と実質的に同じ厚さを有する。
図8h及び図8iに示したように、第1導電層CL1の基準領域RAに補償パターンCL1-1を形成する。EHD金属インクノズルNZ2は絶縁パターン10-1の上に金属インクを提供する。EHD金属インクノズルNZ2が絶縁インクの排出を止める際、第1絶縁層10の上に配置される金属インクとEHD金属インクノズルNZ2との間に金属インクの液滴が続くことを防止するために、EHD金属インクノズルNZ2は第1導電層CL1から約5μm以上離隔された状態で配置される。
EHD金属インクノズルNZ2は、図8bにおいて第1導電層CL1の除去された部分に対応する領域にのみ金属インクを提供する。よって、下側の絶縁パターン10-1より狭い領域に金属インクが提供される。
次に、硬化モジュールAM(図7aを参照)は絶縁パターン10-1の上に提供された金属インクを硬化させる。補償パターンCL1-1は第1導電層CL1より電気伝導性が高い物質を含む。第1導電層CL1と補償パターンCL1-1のコンタクト抵抗を鑑みて低い抵抗を有する補償パターンCL1-1を形成する。
補償パターンCL1-1は、除去された第1トランジスタT1のゲートG1に対応するゲート電極G10と、i番目のスキャンラインSLiの除去された部分に対応する第1ライン部分SLi-Pと、i番目の発光制御ラインECLiの除去された部分に対応する第2ライン部分ECLi-Pとを含む。i番目のスキャンラインSLiとi番目の発光制御ラインECLiの線幅は3μm以下であり、それによって第1ライン部分SLi-Pと第2ライン部分ECLi-Pの線幅も3μm以下である。EHD金属インクノズルNZ2は狭い線幅のパターンを形成するのに適合している。
次に、図8jに示したように、第2絶縁層20の基準領域RAに絶縁パターンを形成する。図8f及び図8gを参照して説明した絶縁パターン10-1の形成方法と実質的に同じである。
次に、フォトリソグラフィ工程と絶縁層の蒸着工程を繰り返して、図3に示した第2導電層CL2、第3絶縁層30、第3導電層CL3、第4絶縁層40、第4導電層CL4、第5絶縁層50、第5導電層CL5、及び第6絶縁層60を形成する。また、画素定義膜PDL、発光素子LD、及び薄膜封止層TFEを形成する。
これまで本発明の好ましい実施例を参照して説明したが、該当技術分野における熟練した当業者または該当技術分野における通常の知識を有する者であれば、後述する特許請求の範囲に記載された本発明の思想及び技術領域から逸脱しない範囲内で本発明を多様に修正及び変更し得ることを理解できるはずである。
よって、本発明の技術的範囲は明細書の詳細な説明に記載されている内容に限らず、特許請求の範囲によって決められるべきである。
好ましい一実施形態によると、下記のとおりである。
本件の背景は下記(i)~(v)のとおりである。
(i) 有機発光表示装置(OLED)や液晶表示装置(LCD)において、正常な表示が行われないサブ画素(欠点)が生じることがあり、必要に応じてリペアと呼ばれる局所的な加工が行われていた。
(ii) このような欠点のリペアは、欠点が輝点(常に光っているサブ画素)である場合に、めだたなくするための滅点(黒点)化により行われることもあった。
(iii) また、欠点画素における画素回路中の断線箇所を補修することも行われていた(例えば特許文献1~3)。
例えば、特許文献1の図4a~4f及び関連説明箇所([0055]~[0062])によると、次のようなステップを含む方式が提案されている。
・断線箇所の近傍をレーザーで除去してきれいにした後、ベース側の絶縁層を形成しておく。
・次いで、広範囲のレーザー加熱で、断線箇所の両側の配線を溶融させて、互いに融着させる。
・最後に、配線融着箇所を被覆するように保護層を形成する。
例えば、特許文献1の図4a~4f及び関連説明箇所([0055]~[0062])によると、次のようなステップを含む方式が提案されている。
・断線箇所の近傍をレーザーで除去してきれいにした後、ベース側の絶縁層を形成しておく。
・次いで、広範囲のレーザー加熱で、断線箇所の両側の配線を溶融させて、互いに融着させる。
・最後に、配線融着箇所を被覆するように保護層を形成する。
(iv) 一方、近年の高精細化・高速応答化などの要求に応えるべく、ベース基板上の最下層の配線層パターンについて、配線及び半導体活性層の両者を形成可能であるポリシリコンなどの材料により形成することが広く行われている。
(v) このようにポリシリコンなどによる最下層の配線・活性層パターンが、フォトマスクを用いた露光及びエッチングなどを含むパターニングの工程により形成された後には、無機材料によるゲート絶縁層(特には下方側にある第1のゲート絶縁層)が形成される。
次いで、ベース側から第2層目の配線層パターンが形成される。この際、ポリシリコンなどによる半導体活性層で形成された線状のパターンに、第2層目の配線層パターンに含まれるゲート電極が重ね合わされる。
このような中で、本件発明者らは、ポリシリコンなどによる最下層の配線・活性層パターンを形成する際に、パターニングが不充分な箇所、すなわち、所定のパターンのとおりに材料除去がされていない箇所が生じる場合があることを見出した。
例えば、第2層目のゲート電極(本願図5bの例で、例えば、中央のゲート電極G1)が、その下方の半導体活性層パターンと重ね合わされるにあたり、この半導体活性層パターンが所定の線状のパターン(本願図5bの例で、例えば、中央の、Ω字状の屈曲部分)とならず、大きなバルク状のパターン(本願図5cの例で、中央の「加工対象領域」MTA)となることがあることを見出した。
そして、さらに検討する中で、このようなパターニング不良箇所(「加工対象領域」MTA)の検出後に、この箇所で、レーザーによる追加のパターニングを含む一連のリペア工程を行えば良いことを確かめた。
より具体的には、好ましい一実施形態によると、下記A1~A6のとおりとすることができる。また、さらに下記A7~A10のとおりとすることができる。
A1 第2層目の配線層パターンを形成した後、特には、第2層目の配線層パターン(図5bの斜線部)を覆う絶縁層(第2絶縁層20;図3及び8b)を形成した後、カメラモジュールCMを用いて、最下層の配線・活性層パターン中における、リペアすべき箇所(「加工対象領域」MTA)を検出する。
A2 この後、レーザー照射により、リペアすべき箇所(「加工対象領域」MTA)の全体を含む領域にわたって、最下層の配線・活性層パターンを覆う絶縁層(第1絶縁層10及び第2絶縁層20)、及び導電層(第2層目の配線層パターン)を除去する。
例えば、図5cの中央に示すようなバルク状の配線・活性層パターンが形成されている場合に、この箇所の全体が含まれる矩形状の領域にて、配線・活性層パターンを覆う絶縁層及び導電層を除去する。
(図8a~8d)
(図8a~8d)
A3 次いで、リペアすべき箇所(「加工対象領域」MTA)にて、最下層の配線・活性層パターン(図示の例でバルク状パターン)について、レーザーにより所定の箇所以外を除去することにより、設計通りの形状(図8eの中央に示すΩ字状の形状)となるようにする。
A4 インクジェット方式による無機絶縁材料の塗布、及び、レーザー等による硬化または焼結により、最下層の配線・活性層パターンのリペア箇所を覆う絶縁膜(第1絶縁層10の代替部分)を形成する。(図8f~8g)
A5 インクジェット方式による導電材料の塗布、及び、レーザー等による硬化または焼結により、上記A2にて除去してしまった導電パターン(第1導電層CL1)を復元する。具体的には、除去した導電層よりも電気導電性が高い材料による追加パターン(補償パターンCL1-1)を形成する。(図8h~8i)
A6 リペアが、第2層目の配線層パターン(図5bの斜線部)を覆う絶縁層(第2絶縁層20;図3及び8b)の形成後に行われた場合、上記A2にて除去してしまった上層側の絶縁層(第2絶縁層20)も復元する。すなわち、除去した絶縁層を代替する絶縁層を形成する。(図8j)
A7 上記A1~A6のリペア工程のためには、ヘッド組立体(ヘッドアセンブリ)HAがガントリークレーン式に保持されて、リペア対象の基板の左右方向(第1方向DR1)及び手前・奥側方向(第2方向DR2)に移動自在であるのが望ましい。
A8 ヘッド組立体HAには、リペアすべき箇所の検出のリペア工程の確認などのためのカメラモジュールCMと、上記A2~A3でのレーザー除去のためのレーザモジュールLMと、上記A4並びにA6のための絶縁インクノズルNZ1と、上記A5のための金属インクノズルNZ2と、上記A4~A6のためのレーザランプまたはシンタリングレーザによる硬化モジュールAMとを含む。(図7bなど)
A9 硬化モジュールAMの両側に、絶縁インクノズルNZ1と、金属インクノズルNZ2とが配置され、これらノズルの先端は、硬化モジュールAMの直下のリペア加工箇所へと向けられている。
A10 絶縁インクノズルNZ1及び金属インクノズルNZ2は、電気力を用いた電気流体力学(EHD)ジェットプリンティング(Electrohydrodynamic Inkjet printing)技術によりマイクロ/ナノスケール3Dを実現可能なものであって、例えば1μm以下といった微小な液滴を生成する。ここでの金属インクには、銀ナノインクなどが使用可能である。
SPC:下部層、半導体パターン MTA:加工対象領域
CL1:上部層、第1導電層 RA:加工対象領域に重畳する領域、基準領域
AC1:下部パターン 10-1:絶縁パターン
G10、SLi-1、ECLi-1:補償パターン
BD:ボディ部 CM:カメラモジュール
LM:レーザモジュール AM:硬化モジュール
NZ1:EHD絶縁インクノズル NZ2:EHD金属インクノズル
WS:作業基板 GTR:ガントリー
CL1:上部層、第1導電層 RA:加工対象領域に重畳する領域、基準領域
AC1:下部パターン 10-1:絶縁パターン
G10、SLi-1、ECLi-1:補償パターン
BD:ボディ部 CM:カメラモジュール
LM:レーザモジュール AM:硬化モジュール
NZ1:EHD絶縁インクノズル NZ2:EHD金属インクノズル
WS:作業基板 GTR:ガントリー
Claims (20)
- 下部層における加工対象領域を検出するステップと、
前記下部層の上に配置された上部層における、前記加工対象領域に重畳する領域を除去するステップと、
前記下部層の上に配置された絶縁層における、前記加工対象領域に重畳する領域を除去するステップと、
前記下部層における前記加工対象領域にレーザビームを照射することで前記加工対象領域から下部パターンを形成するステップと、
前記絶縁層における前記除去された領域に絶縁パターンを形成するステップと、
前記上部層における前記除去された領域に補償パターンを形成するステップと、を含み、
前記下部層は半導体物質または導電性物質を含み、前記上部層は導電性物質を含む表示パネルの製造方法。 - 前記下部層は前記半導体物質を含み、前記下部パターンはトランジスタのチャネル領域を含み、
前記補償パターンは前記トランジスタのゲート電極を含む請求項1に記載の表示パネルの製造方法。 - 前記下部パターンは、平面上にて屈曲した形状を有する請求項1に記載の表示パネルの製造方法。
- 前記絶縁パターンは、前記絶縁層と実質的に同じ厚さを有する請求項1に記載の表示パネルの製造方法。
- 前記絶縁パターンは、前記絶縁層と実質的に同じ材料を含む請求項4に記載の表示パネルの製造方法。
- 前記補償パターンは、前記上部層よりも電気伝導性が大きい物質を含む請求項1に記載の表示パネルの製造方法。
- 前記補償パターンは、スキャンラインの一部分を構成する請求項1に記載の表示パネルの製造方法。
- 前記スキャンラインの線幅は、3μm以下である請求項7に記載の表示パネルの製造方法。
- 前記絶縁パターンを形成するステップは、
前記絶縁層における前記除去された領域に絶縁インクを提供するステップと、
前記絶縁インクを硬化させるステップと、を含む請求項1に記載の表示パネルの製造方法。 - 前記絶縁インクは、EHD(Electrohydrodynamic)絶縁インクノズルから提供される請求項9に記載の表示パネルの製造方法。
- 前記EHD絶縁インクノズルは、前記絶縁層から5μm以上離隔される請求項10に記載の表示パネルの製造方法。
- 前記絶縁インクは、酸化シリコン、窒化シリコン、または酸窒化シリコンを含む請求項9に記載の表示パネルの製造方法。
- 前記補償パターンを形成するステップは、
前記上部層における前記除去された領域に金属インクを提供するステップと、
前記金属インクを硬化させるステップと、を含む請求項1に記載の表示パネルの製造方法。 - 前記金属インクは、EHD金属インクノズルから提供される請求項13に記載の表示パネルの製造方法。
- 前記EHD金属インクノズルは、前記上部層から5μm以上離隔される請求項14に記載の表示パネルの製造方法。
- 前記金属インクは銀を含む請求項13に記載の表示パネルの製造方法。
- ボディ部と、
前記ボディ部に結合されるカメラモジュールと、
前記ボディ部に結合されるレーザモジュールと、
前記ボディ部に結合される硬化モジュールと、
絶縁インクを提供するEHD絶縁インクノズルと、
金属インクを提供するEHD金属インクノズルと、を含み、
前記EHD絶縁インクノズルは作業基板に対して30°乃至60°傾くようにして前記ボディ部に結合され、
前記EHD金属インクノズルは前記作業基板に対して30°乃至60°傾くようにして前記ボディ部に結合される表示パネルの製造設備。 - 前記作業基板に対する、前記EHD絶縁インクノズルの勾配と、前記EHD金属インクノズルの勾配とは同じである請求項17に記載の表示パネルの製造設備。
- 前記作業基板の上方から眺めたならば、前記硬化モジュールは、前記EHD絶縁インクノズルと前記EHD金属インクノズルとの間に配置される請求項17に記載の表示パネルの製造設備。
- 第1方向に移動可能なガントリーを更に含み、
前記ボディ部は前記第1方向と直交する第2方向に移動可能に前記ガントリーに結合される請求項17に記載の表示パネルの製造設備。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2022-0129537 | 2022-10-11 | ||
KR1020220129537A KR20240050503A (ko) | 2022-10-11 | 2022-10-11 | 표시패널의 제조방법 및 제조설비 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024056656A true JP2024056656A (ja) | 2024-04-23 |
Family
ID=90574020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023175231A Pending JP2024056656A (ja) | 2022-10-11 | 2023-10-10 | 表示パネルの製造方法及び製造設備 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20240122053A1 (ja) |
JP (1) | JP2024056656A (ja) |
KR (1) | KR20240050503A (ja) |
CN (1) | CN117881210A (ja) |
-
2022
- 2022-10-11 KR KR1020220129537A patent/KR20240050503A/ko unknown
-
2023
- 2023-09-07 CN CN202311147607.8A patent/CN117881210A/zh active Pending
- 2023-10-10 JP JP2023175231A patent/JP2024056656A/ja active Pending
- 2023-10-10 US US18/378,650 patent/US20240122053A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN117881210A (zh) | 2024-04-12 |
KR20240050503A (ko) | 2024-04-19 |
US20240122053A1 (en) | 2024-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4374552B2 (ja) | 基板の製造方法および基板製造システム、並びに表示装置の製造方法 | |
US7955151B2 (en) | Method of repairing bright spot defect of organic light-emitting display | |
KR100742633B1 (ko) | 전기 광학 장치 및 그 제조 방법, 및 전자 기기 | |
CN111326553A (zh) | 显示装置 | |
CN111081732A (zh) | 显示装置 | |
US11069721B2 (en) | Display device and method of manufacturing the same | |
US20070146245A1 (en) | Display apparatus | |
KR20090119701A (ko) | 표시 장치 | |
JP2010185928A (ja) | 表示装置の製造方法および表示装置 | |
JP4543013B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2009186844A (ja) | 薄膜トランジスタ基板およびその欠陥修復方法、並びに表示装置 | |
WO2016136042A1 (ja) | 表示装置、表示装置の製造方法、及び、電子機器 | |
TWI392096B (zh) | 薄膜電晶體陣列面板 | |
US20040218108A1 (en) | Liquid crystal display panel | |
CN110911446A (zh) | 有机发光显示装置 | |
CN112825326A (zh) | 显示设备及其制造装置和方法、掩模组件及其制造方法 | |
CN113394257A (zh) | 显示装置及其制造方法 | |
JP2010056356A (ja) | 電子基板、電子基板の製造方法、および表示装置 | |
JP2024056656A (ja) | 表示パネルの製造方法及び製造設備 | |
CN109285962B (zh) | 显示基板及制造方法、显示装置 | |
CN114695452A (zh) | 发光显示面板和使用发光显示面板的发光显示装置 | |
JP2012209095A (ja) | 表示装置およびその製造方法 | |
JP2015103337A (ja) | 表示装置および表示装置の製造方法 | |
EP4203651A1 (en) | Electroluminescence display | |
US20210408477A1 (en) | Display Apparatus |