JP6896827B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6896827B2 JP6896827B2 JP2019201274A JP2019201274A JP6896827B2 JP 6896827 B2 JP6896827 B2 JP 6896827B2 JP 2019201274 A JP2019201274 A JP 2019201274A JP 2019201274 A JP2019201274 A JP 2019201274A JP 6896827 B2 JP6896827 B2 JP 6896827B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- film
- transistor
- oxide
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0716—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising a sensor or an interface to a sensor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
- G06K19/0702—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07701—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction
- G06K19/07703—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual
- G06K19/07707—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual the visual interface being a display, e.g. LCD or electronic ink
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Sustainable Energy (AREA)
- Semiconductor Integrated Circuits (AREA)
- Sustainable Development (AREA)
- Life Sciences & Earth Sciences (AREA)
Description
方法に関する。又は、本発明は、プロセス、マシン、マニュファクチャ、又は組成物(コ
ンポジション・オブ・マター)に関する。また、本発明の一態様は、半導体装置、表示装
置、発光装置、蓄電装置、記憶装置、それらの駆動方法又はそれらの製造方法に関する。
全般を指す。表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する
場合がある。
せ(または埋め込み)、無線通信によって、センサが感知したデータを読み取る技術が提
案されている。例えば、特許文献1には、建築構造物のコンクリートに、センサを有する
電子回路等を埋め込み、無線通信によって、建築構造物の損傷を検知する技術が開示され
ている。
たないパッシブタグが普及している。パッシブタグを作動させるためには、電磁波を発し
て電力を供給するリーダーが常に必要である。
用いた測定では、常に、無線信号を供給するリーダーを現地まで運ぶ必要があり不便であ
る。
いた測定では、常に、無線信号を供給するリーダーをタグの近くに配置する必要があり不
便である。
無線信号によって得られる電力だけでは、表示装置を駆動できない場合が多い。
供を課題の一とする。無線信号が供給されない場合でも情報を表示することが可能な半導
体装置の提供を課題の一とする。本発明の一態様は、消費電力が少ない半導体装置の提供
を課題の一とする。本発明の一態様は、新規な半導体装置を提供することを課題の一とす
る。
態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発
明の一形態の課題となり得る。
、第2回路と、を有する半導体装置である。アンテナが供給する電力は、第1回路を介し
て、第1電力に変換される。バッテリは、第1電力を充電して、第2電力を供給する機能
を有する。不揮発性メモリは、第2電力を用いて、センサが取得したアナログデータを記
憶する機能を有する。第2回路は、第1電力を用いて、アナログデータをデジタルデータ
に変換する機能を有する。
る。
含む。
4回路と、を有する半導体装置である。アンテナが供給する電力は、第1回路を介して、
第1電力に変換される。バッテリは、第1電力を充電して、第2電力を供給する機能を有
する。第2回路は、第1クロック信号を生成する機能を有する。第3回路は、第2クロッ
ク信号を生成する機能を有する。第1クロック信号は、第2クロック信号よりも周波数が
高い。不揮発性メモリは、第2電力及び第2クロック信号を用いて、センサが取得したア
ナログデータを記憶する機能を有する。第4回路は、第1電力及び第1クロック信号を用
いて、アナログデータをデジタルデータに変換する機能を有する。
る。
含む。
揮発性メモリと、第1回路と、第2回路と、を有する半導体装置である。アンテナが供給
する電力は、第1回路を介して、第1電力に変換される。バッテリは、第1電力を充電し
て、第2電力を供給する機能を有する。第1不揮発性メモリは、第2電力を用いて、セン
サが取得したアナログデータを記憶する機能を有する。第2不揮発性メモリは、第2電力
を用いて、センサがアナログデータを取得した時刻を記憶する機能を有する。第2回路は
、第1電力を用いて、アナログデータをデジタルデータに変換する機能を有する。
る。
含む。
揮発性メモリと、第1乃至第4回路と、を有する半導体装置である。アンテナが供給する
電力は、第1回路を介して、第1電力に変換される。バッテリは、第1電力を充電して、
第2電力を供給する機能を有する。第2回路は、第1クロック信号を生成する機能を有す
る。第3回路は、第2クロック信号を生成する機能を有する。第1クロック信号は、第2
クロック信号よりも周波数が高い。第1不揮発性メモリは、第2電力及び第2クロック信
号を用いて、センサが取得したアナログデータを記憶する機能を有する。第2不揮発性メ
モリは、第2電力を用いて、センサがアナログデータを取得した時刻を記憶する機能を有
する。第4回路は、第1電力及び第1クロック信号を用いて、アナログデータをデジタル
データに変換する機能を有する。
る。
含む。
、論理回路と、不揮発性メモリと、電力制御回路と、表示部と、を有する半導体装置であ
る。前記電力制御回路は、前記アンテナが受信する無線信号の強度に応じて、前記バッテ
リの充放電を制御する機能を有する。前記不揮発性メモリは、前記表示部に画像を表示す
るための画像信号を記憶する機能を有する。
池を用いても良い。
ジスタを含むことが好ましい。
有する表示装置である。
を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成
を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した
記載に限定されず、状況に応じて適切に言い換えることができる。
ブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に
切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたっ
て一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説
明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
たものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期す
ために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、
ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号
、電圧、若しくは電流のばらつきなどを含むことが可能である。
を、「ソース又はドレインの一方」(又は第1電極、又は第1端子)と表記し、ソースと
ドレインとの他方を「ソース又はドレインの他方」(又は第2電極、又は第2端子)と表
記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作
条件等によって変わるためである。なおトランジスタのソースとドレインの呼称について
は、ソース(ドレイン)端子や、ソース(ドレイン)電極等、状況に応じて適切に言い換
えることができる。
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位(接地電
位)とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも0Vを
意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配
線等に与える電位を変化させる場合がある。
に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導
電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」とい
う用語を、「絶縁層」という用語に変更することが可能な場合がある。
状態)になり、電流を流すか流さないかを制御する機能を有するものをいう。または、ス
イッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
OSトランジスタなど)、ダイオード(例えば、PNダイオード、PINダイオード、シ
ョットキーダイオード、MIM(Metal Insulator Metal)ダイオ
ード、MIS(Metal Insulator Semiconductor)ダイオ
ード、ダイオード接続のトランジスタなど)、又はこれらを組み合わせた論理回路などが
ある。
ランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、
トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断さ
れているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場
合には、トランジスタの極性(導電型)は特に限定されない。
、MEMS(マイクロ・エレクトロ・メカニカル・システム)技術を用いたスイッチがあ
る。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによ
って、導通と非導通とを制御して動作する。
合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場
合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
、など)であるとする。
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であ
り、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに
、XとYとが、接続されている場合である。
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが
可能である。なお、スイッチは、オン・オフが制御される機能を有している。つまり、ス
イッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流す
か流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択
して切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、X
とYとが直接的に接続されている場合を含むものとする。
とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変
換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電
源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)
、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成
回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能であ
る。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号
がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとY
とが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとY
とが電気的に接続されている場合とを含むものとする。
が電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで
接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの
間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている
場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z
2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース
(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接
的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的
に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現
することが出来る。
の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第
1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース(又は第
1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子な
ど)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トラ
ンジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている
」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子な
ど)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トラン
ジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など
)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別
して、技術的範囲を決定することができる。
は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路は
、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、トラ
ンジスタのソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子な
ど)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トランジス
タのドレイン(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気
的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前記第3の
接続経路は、Z2を介した経路である。」と表現することができる。または、「トランジ
スタのソース(又は第1の端子など)は、少なくとも第1の接続経路によって、Z1を介
して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、
前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
(又は第2の端子など)は、少なくとも第3の接続経路によって、Z2を介して、Yと電
気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース(又は第1の端子など)は、少なく
とも第1の電気的パスによって、Z1を介して、Xと電気的に接続され、前記第1の電気
的パスは、第2の電気的パスを有しておらず、前記第2の電気的パスは、トランジスタの
ソース(又は第1の端子など)からトランジスタのドレイン(又は第2の端子など)への
電気的パスであり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3
の電気的パスによって、Z2を介して、Yと電気的に接続され、前記第3の電気的パスは
、第4の電気的パスを有しておらず、前記第4の電気的パスは、トランジスタのドレイン
(又は第2の端子など)からトランジスタのソース(又は第1の端子など)への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース(又は第1の端子
など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定すること
ができる。
、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など)であるとする。
る場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な
素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置は、例えば、E
L(エレクトロルミネッセンス)素子(有機物及び無機物を含むEL素子、有機EL素子
、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDなど)、
トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電子イ
ンク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレイパ
ネル(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)を用いた表
示素子、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シ
ャッター)、MIRASOL(登録商標)、IMOD(インターフェアレンス・モジュレ
ーション)素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、
エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを
用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気
的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有してい
ても良い。EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電
子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(F
ED)又はSED方式平面型ディスプレイ(SED:Surface−conducti
on Electron−emitter Display)などがある。液晶素子を用
いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液
晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディス
プレイ)などがある。電子インク、電子粉流体(登録商標)、又は電気泳動素子を用いた
表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや
反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電
極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、
アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に
、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を
低減することができる。なお、LEDを用いる場合、LEDの電極や窒化物半導体の下に
、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層
を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることに
より、その上に、窒化物半導体、例えば、結晶を有するn型GaN半導体層などを容易に
成膜することができる。さらに、その上に、結晶を有するp型GaN半導体層などを設け
て、LEDを構成することができる。なお、グラフェンやグラファイトと、結晶を有する
n型GaN半導体層との間に、AlN層を設けてもよい。なお、LEDが有するGaN半
導体層は、MOCVDで成膜してもよい。ただし、グラフェンを設けることにより、LE
Dが有するGaN半導体層は、スパッタ法で成膜することも可能である。
を提供することが可能になる。本発明の一態様により、無線信号が供給されない場合でも
情報を表示することが可能な半導体装置の提供が可能になる。本発明の一態様は、新規な
半導体装置を提供することを課題の一とする。
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
同を避けるために付したものである。したがって、構成要素の数を限定するものではない
。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態
の一において「第1」に言及された構成要素が、他の実施の形態、あるいは特許請求の範
囲において「第2」に言及された構成要素とすることもありうる。また例えば、本明細書
等の実施の形態の一において「第1」に言及された構成要素を、他の実施の形態、あるい
は特許請求の範囲において省略して言及することもありうる。
いは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省
略する場合がある。
。また、1つの実施の形態や実施例の中に、複数の構成例が示される場合は、互い構成例
を適宜組み合わせることが可能である。
本発明の一態様の半導体装置の構成について、図1乃至図5を用いて説明する。
図1に示す半導体装置1は、アンテナ10と、バッテリ13と、論理回路18と、センサ
19と、アナログメモリ20と、ADC(アナログデジタルコンバーター)22と、を有
している。
ダーなどの外部装置と信号の送受信を行う機能を有する。アンテナ10は、無線信号の周
波数帯に応じて複数設けられていてもよい。なお無線信号は、変調された搬送波である。
変調方式には、例えばアナログ変調またはデジタル変調であり、振幅変調、位相変調、周
波数変調及びスペクトラム拡散のいずれかを用いればよい。
長波帯、13.56MHz帯の短波帯、900MHz帯のUHF帯、2.45GHz帯の
マイクロ波帯等を用いることができる。無線信号の周波数帯に応じて、アンテナ10の構
造を選択すればよい。なお、以下では上述の無線信号を無線信号RFと呼ぶことにする。
を有する。アンテナ10から供給された電力は電圧VDDを有する。
電圧VBATは、半導体装置1が有する各回路に供給される。バッテリ13は、繰り返し
充放電が可能な二次電池又は電気二重層キャパシタを用いればよい。上記構成にすること
で、半導体装置1は、無線信号RFの電力を蓄え、繰り返し動作することが可能になる。
なお、電圧VBATは電圧VDDよりも小さいことが好ましい。
Sはアナログデータである。センサ19は、必要に応じて各種センサを用いることができ
る。例えば、センサ19は、ひずみセンサ、温度センサ、光センサ、ガスセンサ、炎セン
サ、煙センサ、湿度センサ、圧力センサ、流量センサ、振動センサ、タッチセンサ、音声
センサ、磁気センサ、放射線センサ、匂いセンサ、花粉センサ、加速度センサ、傾斜角セ
ンサ、ジャイロセンサ、方位センサ、電力センサなどを用いることができる。
て出力する機能を有する。例えば、アナログメモリ20は、不揮発性メモリを用いること
が好ましい。また、アナログメモリ20は、チャネル領域に酸化物半導体を有する酸化物
半導体トランジスタを用いた不揮発性メモリを用いることが好ましい。なお、酸化物半導
体トランジスタを用いた不揮発性メモリの詳細は、実施の形態2で説明を行う。
換し、信号SADCとして出力する機能を有する。
路18は、アナログメモリ20を読み出すための制御信号を生成する機能を有する。また
、論理回路18は、無線信号RFに含まれるコマンドを実行する機能を有する。また、論
理回路18は、ADC22から信号SADCを受け取り、アンテナ10に出力する機能を
有する。
圧VBATが供給される。また、論理回路18は、スイッチ42を介してクロック信号C
LK1が入力され、スイッチ41を介してクロック信号CLK2が入力される。
VBATが供給される。
して電圧VBATが供給される。また、アナログメモリ20は、スイッチ44を介してク
ロック信号CLK1が入力され、スイッチ43を介してクロック信号CLK2が入力され
る。
VBATが供給される。また、ADC22は、スイッチ46を介してクロック信号CLK
1が入力され、スイッチ45を介してクロック信号CLK2が入力される。
クロック信号CLK2よりも周波数が高いことが好ましい。
(電圧VBAT)によって、センサ19を駆動させ、センシングを行うことができる。ま
た、半導体装置1は、バッテリ13に蓄えられた電力によって、論理回路18及びアナロ
グメモリ20を駆動させて、センサ19が取得したデータ(信号SSNS)をアナログメ
モリ20に記憶させることができる。
アナログメモリ20を駆動させる。そのため、半導体装置1は、論理回路18及びアナロ
グメモリ20で消費される電力を低減し、バッテリ13の電力を節約することができる。
その結果、半導体装置1は長期間動作することができる。
されていなくても、センサ19が取得したデータは保持され続ける。
装置1はセンシングで取得したデータを読み取ることができる。半導体装置1は、電圧V
DD及びクロック信号CLK1を用いて、論理回路18、アナログメモリ20及びADC
22を駆動させる。ADC22は他の回路よりも高速で動作させる必要があるが、高電圧
の電圧VDDと、高周波数のクロック信号CLK1を用いることで、ADC22を駆動さ
せることができる。ADC22が生成した信号SADCは搬送波に乗せられ、無線信号R
Fとして、外部装置に送信される。
は、センシングデータの取得とバッテリの充電を同時に行うことが可能になり、充電のた
めの手間を別に設ける必要がない。半導体装置1は、簡便にバッテリの充電を行うことが
可能になる。
2と、発振回路14と、発振回路15と、クロック制御回路16と、電源制御回路17と
、復調回路23と、変調回路24と、を追加したものである。
ある。整流及び平滑化された信号は、定電圧回路12に出力される。
ンテナ10からの電気信号が大電圧の場合に半導体装置1の各回路が破壊されることを防
止する機能を有する。
である。定電圧回路12で生成される電圧VDDは、半導体装置1が有する各回路に与え
られる。なお、定電圧回路12が生成する電圧は、一つに限らず複数であってもよい。
回路を設けても良い。
VDDによって駆動する。発振回路14は、水晶発振器でクロック信号CLK1を生成し
てもよいし、リングオシレータ―でクロック信号CLK1を生成してもよい。
VDDまたは電圧VBATによって駆動する。発振回路15は、水晶発振器でクロック信
号CLK2を生成してもよいし、リングオシレータ―でクロック信号CLK2を生成して
もよい。
るクロック信号を制御する機能を有する。より具体的には、クロック制御回路16は、信
号SCLK_CONを生成し、スイッチ41乃至46のオン・オフを制御する機能を有す
る。
供給される電力を制御する機能を有する。より具体的には、電源制御回路17は、信号S
POW_CONを生成し、スイッチ31乃至38のオン・オフを制御する機能を有する。
](kは1以上の自然数)を有する。
された信号は、論理回路18に出力される。
有する回路である。変調された電気信号は、搬送波によって、アンテナ10を介して無線
信号RFとして送信される。
次に、半導体装置1の動作の一例について、図3を用いて説明を行う。
無線信号RFの強度、電圧VDDの電圧、電圧VBATの電圧、信号SPOW_CONの
電位、クロック信号CLK1の電位、クロック信号CLK2の電位、信号SCLK_CO
Nの電位、信号SSNSの電位、アドレスAM[0]の電位、アドレスAM[1]の電位
、信号SAMの電位、信号SADCの電位、を示している。なお、クロック信号CLK1
及びクロック信号CLK2は、実際にはパルス状の信号であるが、図3では、連続した信
号として図示されている。
ナログメモリ20が有する他のアドレスの動作についても同様に説明することが可能であ
る。
間を期間P2とし、時刻T7乃至T13で表される期間を期間P3とした。
われる。
DDで駆動する。また、期間P1において、半導体装置1の各回路は、発振回路14で生
成されたクロック信号CLK1が与えられる。
タをアナログメモリ20に格納する。
ATで駆動する。また、期間P2において、半導体装置1の各回路は、発振回路15で生
成されたクロック信号CLK2が与えられる。クロック信号CLK2はクロック信号CL
K1と比べて周波数が低いため、半導体装置1は、低消費電力で駆動し、バッテリ13の
電力を節約することが可能になる。その結果、無線信号RFが供給されない期間P2が長
期間に渡っても、半導体装置1は動作が可能になる。
1は、アナログメモリ20に格納したデータをADC22によってデジタルデータに変換
し、搬送波に乗せて無線信号RFとして送信する。また、期間P3において、半導体装置
1は、期間P1と同様に、バッテリ13の充電を行う。
DDで駆動する。また、期間P3において、半導体装置1の各回路は、発振回路14で生
成されたクロック信号CLK1が与えられる。クロック信号CLK1はクロック信号CL
K2と比べて周波数が高いため、半導体装置1は、ADC22のように高速動作が必要な
回路を駆動することが可能になる。
7に分割する。それぞれの信号はスイッチ31乃至38のオン・オフを制御し、表1に示
すように、論理回路18、センサ19、アナログメモリ20及びADC22に供給される
電圧を制御する。
7に分割する。それぞれの信号はスイッチ41乃至46のオン・オフを制御し、表2に示
すように、論理回路18、アナログメモリ20及びADC22に入力されるクロック信号
を制御する。
圧VDDを供給し、バッテリ13は充電を開始する。電圧VBATは、充電時間とともに
増加し、充電が完了すると一定の電圧となる。
メモリ20及びADC22は電圧VDDで駆動し、センサ19はオフ(休止状態)になる
(表1)。
メモリ20及びADC22に、クロック信号CLK1が入力される(表2)。
供給を停止し、バッテリ13は電圧VBATの放電を開始する。電圧VDDの供給が止め
られたことで、発振回路14は停止し、クロック信号CLK1の供給も止まる。バッテリ
13から電圧VBATが供給され、発振回路15はクロック信号CLK2を生成する。
9、アナログメモリ20及びADC22がオフになる(表1)。
メモリ20及びADC22に対して、クロック信号の入力が停止する(オフになる)(表
2)。
、論理回路18、センサ19及びアナログメモリ20に電圧VBATが供給され、ADC
22はオフになる(表1)。
グメモリ20にクロック信号CLK2が入力され、ADC22に対してクロック信号の入
力が停止する(表2)。
リ20のアドレスAM[0]に記憶される。
グメモリ20及びADC22はオフになる(表1)。
及びADC22に対して、クロック信号の入力が停止する(表2)。
タは、電源が遮断された状態でも、保持され続ける。
、論理回路18、センサ19及びアナログメモリ20に電圧VBATが供給され、ADC
22はオフになる(表1)。
グメモリ20にクロック信号CLK2が入力され、ADC22に対してクロック信号の入
力が停止する(表2)。
リ20のアドレスAM[1]に記憶される。
グメモリ20及びADC22はオフになる(表1)。
及びADC22に対して、クロック信号の入力が停止する(表2)。
タは、電源が遮断された状態でも、保持され続ける。
供給し、バッテリ13の充電が開始される。無線信号RFは、アナログメモリ20に格納
されたデータの読み出しを行うコマンドを含んでいる。
メモリ20及びADC22は電圧VDDで駆動し、センサ19はオフになる(表1)。
メモリ20及びADC22に、クロック信号CLK1が入力される(表2)。
を、信号SAMとして出力する。
DCとして出力する。
タを、信号SAMとして出力する。
ADCとして出力する。
れ、アンテナ10から無線信号RFとして送信される。
の供給を停止する。以降、半導体装置1は、時刻T2からの動作を再び繰り返す。
シングを行うことが可能になる。また、センシングによって取得したデータを、不揮発性
メモリに一時保存しておくことで、無線信号RFが供給されたときに、まとめてデータを
読み出すことが可能になる。
に変換することなく記憶することができるので、データ変換に要する消費電力を削減する
ことが可能になる。そのため、半導体装置1は、期間P2における、バッテリ13の電力
を節約することが可能になる。
クロックゲーティングにより、半導体装置1は、低消費電力による駆動が可能になる。
、無線信号RFが供給される期間P1及び期間P3においても、センサ19に電圧VDD
を与えて、センシングを行ってもよい。
回路図の一例を示す。図6は、全てのスイッチをnチャネル型トランジスタで置き換えた
場合の回路図であるが、全てのスイッチをpチャネル型トランジスタに置き換えることも
可能である。
れ、スイッチ34のトランジスタのゲートは配線82に接続され、スイッチ31、33、
35のトランジスタのゲートは、配線83に接続され、スイッチ37のトランジスタのゲ
ートは、配線84に接続されている。それぞれのスイッチを上記構成にすることで、半導
体装置1は、表1に示す動作を実現することが可能になる。
れ、スイッチ41、43のトランジスタのゲートは配線86に接続され、スイッチ45の
トランジスタのゲートは、配線87に接続されている。それぞれのスイッチを上記構成に
することで、半導体装置1は、表2に示す動作を実現することが可能になる。
が入力されないようにしても良い。また、スイッチ37及び配線84を省略して、ADC
22に電圧VBATが入力されないようにしても良い。また、スイッチ45及び配線87
を省略して、ADC22にクロック信号CLK2が入力されないようにしても良い。
次に、本発明の一態様の半導体装置の別の構成例について図4を用いて説明を行う。
のである。
](kは1以上の自然数)を有する。
データ)として記憶する機能を有する。論理回路18は、デジタルメモリ21に記憶され
た時刻データを、信号SADCに付加し、出力する機能を有する。最終的に、アンテナ1
0から送信された無線信号RFは、センサ19が取得したデータと、センシングが行われ
た時刻の両方を含んでいる。
リとしては、例えば、フラッシュメモリの他、強誘電体メモリ(FeRAM)、磁気抵抗
メモリ(MRAM)、相変化メモリ(PRAM)、抵抗変化型メモリ(ReRAM)等を
用いることができる。また、デジタルメモリ21は、酸化物半導体を用いた不揮発性メモ
リを用いることが好ましい。なお、酸化物半導体を用いた不揮発性メモリの詳細は、実施
の形態2で説明を行う。
すればよい。
半導体装置2の動作の一例について、図5のタイミングチャートを用いて説明を行う。
モリのアドレスDM[0]及びDM[1]の電位を追加したものである。
ジタルメモリ21が有する他のアドレスの動作についても同様に説明することが可能であ
る。
刻データが書き込まれ、アドレスAM[1]に信号SSNSが書き込まれたと同時に、ア
ドレスDM[1]に、時刻データが書き込まれる。
RFとして送信される。
ればよい。
、無線信号RFが供給される期間P1及び期間P3においても、センサ19に電圧VDD
を与えて、センシングを行ってもよい。
と同様に、トランジスタに置き換えることが可能である。
取得することが可能になり、測定データの管理又は解析が容易になる。
半導体装置を用いて測定を行えば、データをまとめて読み出すときだけ、測定者とリーダ
ーを手配すれば良い。そのため、人手を節約することが可能になり、データの取得も効率
良く行うことができる。
置を用いて測定を行えば、データをまとめて読み出すときだけ、リーダーを用意すれば良
いので、測定者の負担を軽減することが可能になる。
電が可能な二次電池を用いた例を示したが、本実施の形態ではこれに限定されない。例え
ば、バッテリ13として放電のみを行う一次電池を用いてもよい。その場合、バッテリ1
3は、電圧VDDによって充電されることはないが、本実施の形態で示した電源制御回路
17によるパワーゲーティング、及び、クロック制御回路16によるクロックゲーティン
グにより、半導体装置1及び半導体装置2は、長期間の動作が可能になる。
本実施の形態では、実施の形態1で示したアナログメモリ20またはデジタルメモリ21
に適用可能な、酸化物半導体トランジスタ(Oxide Semiconductor
トランジスタ、以下、OSトランジスタ)を用いた不揮発性メモリについて説明を行う。
ロー・デコーダー回路361、ロー・ドライバ回路362、カラム・ドライバ回路363
、およびメモリセルアレイ370を有する。
は、メモリセルアレイ370の構成の一例を示す回路図である。図9には、[2j−1,
2k−1]−[2j,2k](j、kは1以上の整数)の4つのメモリセル380を代表
的に示す。
ここでは、トランジスタM70は、OSトランジスタとし、nチャネル型トランジスタで
ある。また、トランジスタM71、M72は、Siトランジスタであり、nチャネル型ト
ランジスタである。ノードFNがデータを電荷として保持するメモリセルアレイ370の
データ格納部であり、この例では、トランジスタM72のゲートに対応する。
イの回路図の一例を図10に示す。またM71、M72がpチャネル型トランジスタのと
き、キャパシタC70に接続する配線CWLを無くし、配線SLに接続することもできる
。この場合の回路図を図11に示す。図11に示すメモリ回路373は、配線CWLを省
略できるため、回路面積の縮小を図ることができる。
WWL、RWL、CWL、SL、WBL、RBL)が設けられている。メモリセル380
は、対応する列および行のこれら配線に接続されている。また、配線BGLがメモリセル
アレイ370の共通の配線として設けられている。配線BGLには、メモリセル380の
トランジスタM70のバックゲートが接続されている。
機能し、それぞれ、ロー・ドライバ回路362に接続されている。配線CWLは、キャパ
シタC70に印加する電圧を供給する配線として機能する。
ビット線として機能し、メモリセル380に書き込むメモリデータがカラム・ドライバ回
路363から供給される配線である。配線RBLは読み出し用のビット線として機能し、
メモリセル380から読み出したメモリデータが出力される配線である。配線SL、配線
WBLおよび配線RBLは、カラム・ドライバ回路363に接続されている。
の一方の端子はノードFNに接続され、他方の端子は配線CWLに接続されている。配線
CWLはロー・ドライバ回路362に接続されている。なお、メモリセル380の配線間
容量によりノードFNの電荷を保持できる場合は、キャパシタC70と配線CWLは設け
なくてもよい。
れる。そして、トランジスタM70をオフ状態にすることで、ノードFNが電気的に浮遊
状態となり、メモリセル380はデータ保持状態となる。トランジスタM70はOSトラ
ンジスタであるので、トランジスタM70のオフ状態でのソースードレイン間を流れるリ
ーク電流が極めて小さい。このため、メモリセル380は、リフレッシュ動作をせず、年
単位の期間(例えば10年間程度)データを保持することが可能であり、メモリセル38
0を不揮発性メモリセルとして用いることができる。また、バックゲートにVBGを印加
することでトランジスタM70のVthをプラスシフトさせているために、データ保持状
態でトランジスタM70のゲートにVthよりも小さい電圧をより確実に印加することが
できるため、データ保持エラーが抑えられたメモリセル380を得ることができる。
アナログメモリ20及びデジタルメモリ21に適用することで、信号RFを受信していな
い状態でも、データを保持することが可能である。以下、図12を参照して、メモリセル
アレイ370(メモリ回路300)の動作についてより詳細に説明する。
路の場合には、情報を保持する期間において、トランジスタには、所定の電圧が供給され
続けている場合がある。例えば、トランジスタのゲートには、トランジスタが完全にオフ
状態となるような電圧が供給され続けている場合がある。または、トランジスタのバック
ゲートには、トランジスタの閾値電圧がシフトして、トランジスタがノーマリオフ状態に
なるような電圧が供給され続けている場合がある。そのような場合には、情報を保持する
期間において、メモリ回路に電圧が供給されていることになるが、電流がほとんど流れな
いため、電力をほとんど消費しない。したがって、電力をほとんど消費しないことから、
仮に、所定の電圧がメモリ回路に供給されているとしても、実質的には、メモリ回路は不
揮発性であると表現することができる。
チャートである。図12には、具体的には、メモリセルアレイ370に入力される信号波
形を示しており、メモリセルアレイ370に含まれる配線およびノードのハイレベル(”
H”)とロウレベル(”L”)の電圧も示している。この例では、配線CWL、配線SL
および配線BGLには一定電圧が印加される。なお、図12に示す電圧は、以下の大小関
係が成り立つ。
。
状態とは、メモリ回路300において、データが保持されている状態である。配線WWL
、配線WBLおよび配線RBLは”L”であり、配線RWLは”H”である。
るので、トランジスタM70がオンとなり、ノードFNが配線WBLに接続される。配線
WBLはV_WBLが与えられているので、ノードFNもV_WBLが与えられる。配線
WWLを”L”にして、トランジスタM70をオフ状態にすることで、データ書き込み動
作が終了し、メモリセル380はスタンバイ状態になる。
加することにより、トランジスタM70のVthをプラスシフトさせているため、トラン
ジスタM70リーク電流は極めて小さくなり、ノードFNにおいて、年単位の期間(例え
ば、10年程度)、V_WBLとして認識される電圧を保持することが可能である。
に、データを読み出す行の配線RWLが”H”となり、その行のトランジスタM71がオ
ンになる。また、V_WBLがトランジスタM72のVthより大きい場合、トランジス
タM72もオンになる。配線SLと配線RBLとの間には、トランジスタM71、M72
を介して電流が流れ、配線RBLの電位は上昇する。やがて、トランジスタM72のゲー
ト(ノードFN)と配線RBLの電位差が、トランジスタM72のVthに達し、トラン
ジスタM72はオフになる。配線RBLの電位の上昇は止まり、配線RBLの電位は一定
に落ち着く。このときの配線RBLの電位(V_RBL)を読み出すことで、メモリセル
380に書き込まれたデータを読み出すことができる。
レベルは期間Tp1と同様である。
る。
は、メモリセルアレイ370の変形例である。メモリセルアレイ372では、配線WBL
と配線RBLが共通化され1つの配線BLで構成されている点がメモリセルアレイ370
と異なる。つまり、図9の例ではビット線を書き込み用と読み出し用で2本設けており、
図13の例では1本のビット線にしている。
示すように、メモリセルアレイ372も、メモリセルアレイ370と同様に駆動させるこ
とができる。配線BLが配線WBLおよび配線RBL双方の機能を果たす。
びV_RBLを、アナログデータとして扱えばよい。メモリ回路300をデジタルメモリ
として扱う場合、上述の説明において、V_WBL及びV_RBLを、”H”または”L
”のデジタルデータとして扱えばよい。
本実施の形態では、実施の形態2で示した、OSトランジスタの構成例について説明を行
う。
図15(A)乃至図15(D)は、トランジスタ600の上面図および断面図である。図
15(A)は上面図であり、図15(A)に示す一点鎖線Y1−Y2方向の断面が図15
(B)に相当し、図15(A)に示す一点鎖線X1−X2方向の断面が図15(C)に相
当し、図15(A)に示す一点鎖線X3−X4方向の断面が図15(D)に相当する。な
お、図15(A)乃至図15(D)では、図の明瞭化のために一部の要素を拡大、縮小、
または省略して図示している。また、一点鎖線Y1−Y2方向をチャネル長方向、一点鎖
線X1−X2方向をチャネル幅方向と呼称する場合がある。
ジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域
、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)と
ドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトラン
ジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのト
ランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では
、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値
または平均値とする。
電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領域にお
ける、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジ
スタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのト
ランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では
、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値
または平均値とする。
ル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示される
チャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に
形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示
される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の
方が大きくなる。
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel W
idth)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面TEM像などを取得して、その画像を解析することなどによって、
値を決定することができる。
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
に形成された導電膜674と、絶縁膜651及び導電膜674上に形成された絶縁膜65
6と、絶縁膜656上に形成された絶縁膜652と、絶縁膜652上に、半導体661、
半導体662の順で形成された積層と、半導体662の上面と接する導電膜671および
導電膜672と、半導体661、半導体662、導電膜671および導電膜672と接す
る半導体663と、半導体663上の絶縁膜653および導電膜673と、導電膜673
および絶縁膜653上の絶縁膜654と、絶縁膜654上の絶縁膜655を有する。なお
、半導体661、半導体662および半導体663をまとめて、半導体660と呼称する
。
は、トランジスタ600のドレイン電極としての機能を有する。
能を有する。
もよい。また導電膜674は、場合によっては省略することもできる。
構成をとることで、導電膜673の電界によって、半導体662を電気的に取り囲むこと
ができる(導電膜(ゲート電極)の電界によって、半導体を電気的に取り囲むトランジス
タの構造を、surrounded channel(s−channel)構造とよぶ
。)。そのため、半導体662の全体(バルク)にチャネルが形成される場合がある。s
−channel構造は、トランジスタのソース−ドレイン間に大電流を流すことができ
、導通時の電流(オン電流)を高くすることができる。また、s−channel構造は
、高周波でも動作可能なトランジスタを提供することができる。
le Integration)など微細化されたトランジスタが要求される半導体装置
に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導
体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、
トランジスタは、チャネル長が好ましくは10nm以上、1μm未満、さらに好ましくは
10nm以上、100nm未満、さらに好ましくは10nm以上、70nm未満、さらに
好ましくは10nm以上、60nm未満、さらに好ましくは10nm以上、30nm未満
の領域を有する。例えば、トランジスタは、チャネル幅が好ましくは10nm以上、1μ
m未満、さらに好ましくは10nm以上、100nm未満、さらに好ましくは10nm以
上、70nm未満、さらに好ましくは10nm以上、60nm未満、さらに好ましくは1
0nm以上、30nm未満の領域を有する。
トランジスタに適した構造といえる。該トランジスタを有する半導体装置は、高周波で動
作可能な半導体装置とすることが可能となる。
化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸
素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素
を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁膜652から脱離した酸素は
酸化物半導体である半導体660に供給され、酸化物半導体中の酸素欠損を低減すること
が可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めること
ができる。
ermal Desorption Spectroscopy)分析にて、膜の表面温
度が100℃以上700℃以下、酸素原子に換算した場合の酸素の脱離量が1.0×10
18atoms/cm3以上、好ましくは3.0×1020atoms/cm3以上であ
る酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上
700℃以下、または100℃以上500℃以下の範囲が好ましい。
き、絶縁膜652に含まれる酸素が減少することを防ぐ機能を有する。
きる機能を有する。絶縁膜654を設けることで、半導体660からの酸素の外部への拡
散と、外部から半導体660への水素、水等の入り込みを防ぐことができる。
する。
電流)が低いことが好適である。ここでは、オフ電流が低いとは、室温において、ソース
とドレインとの間の電圧を10Vとし、チャネル幅1μmあたりの規格化されたオフ電流
が10×10−21A以下であることをいう。このようにオフ電流が低いトランジスタと
しては、半導体に酸化物半導体を有するトランジスタが挙げられる。
は、例えば、インジウムを含むと、キャリア移動度(電子移動度)が高くなる。また、半
導体662は、元素Mを含むと好ましい。元素Mは、好ましくは、アルミニウム(Al)
、ガリウム(Ga)またはスズ(Sn)などとする。そのほかの元素Mに適用可能な元素
としては、シリコン(Si)、ホウ素(B)、チタン(Ti)、鉄(Fe)、ニッケル(
Ni)、ゲルマニウム(Ge)、イットリウム(Y)、ジルコニウム(Zr)、モリブデ
ン(Mo)、ランタン(La)、セリウム(Ce)、ネオジム(Nd)、ハフニウム(H
f)、タンタル(Ta)、タングステン(W)などがある。ただし、元素Mとして、前述
の元素を複数組み合わせても構わない場合がある。元素Mは、例えば、酸素との結合エネ
ルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素
である。または、元素Mは、例えば、酸化物半導体のエネルギーギャップを大きくする機
能を有する元素である。また、半導体662は、亜鉛(Zn)を含むと好ましい。酸化物
半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を
含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであって
も構わない。
エネルギーギャップは、例えば、2.5eV以上4.2eV以下、好ましくは2.8eV
以上3.8eV以下、さらに好ましくは3eV以上3.5eV以下とする。
種以上、または二種以上から構成される酸化物半導体である。半導体662を構成する酸
素以外の元素一種以上、または二種以上から半導体661および半導体663が構成され
るため、半導体661と半導体662との界面、および半導体662と半導体663との
界面において、界面準位が形成されにくい。
ic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%
より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%よ
り高いとする。半導体661をスパッタリング法で成膜する場合、上記の組成を満たすス
パッタリングターゲットを用いることが好ましい。例えば、In:M:Zn=1:3:2
が好ましい。
ic%としたとき、好ましくはInが25atomic%より高く、Mが75atomi
c%未満、さらに好ましくはInが34atomic%より高く、Mが66atomic
%未満とする。半導体662をスパッタリング法で成膜する場合、上記の組成を満たすス
パッタリングターゲットを用いることが好ましい。例えば、In:M:Zn=1:1:1
、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3
:1:2、In:M:Zn=4:2:4.1が好ましい。特に、スパッタリングターゲッ
トとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される半導
体662の原子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。
ic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%
より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%よ
り高くする。なお、半導体663は、半導体661と同種の酸化物を用いても構わない。
ただし、半導体661または/および半導体663がインジウムを含まなくても構わない
場合がある。例えば、半導体661または/および半導体663が酸化ガリウムであって
も構わない。
660の機能およびその効果について、図16(B)に示すエネルギーバンド構造図を用
いて説明する。図16(A)は、図15(B)に示すトランジスタ600のチャネル部分
を拡大した図で、図16(B)は、図16(A)にA1−A2の鎖線で示した部位のエネ
ルギーバンド構造を示している。また、図16(B)は、トランジスタ600のチャネル
形成領域のエネルギーバンド構造を示している。
れぞれ、絶縁膜652、半導体661、半導体662、半導体663、絶縁膜653の伝
導帯下端のエネルギーを示している。
空準位と価電子帯上端のエネルギーとの差(イオン化ポテンシャルともいう。)からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータを
用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光
分析(UPS:Ultraviolet Photoelectron Spectro
scopy)装置を用いて測定できる。
1、Ec662、およびEc663よりも真空準位に近い(電子親和力が小さい)。
いる。例えば、半導体662として、半導体661および半導体663よりも電子親和力
の0.07eV以上1.3eV以下、好ましくは0.1eV以上0.7eV以下、さらに
好ましくは0.15eV以上0.4eV以下大きい酸化物を用いる。なお、電子親和力は
、真空準位と伝導帯下端のエネルギーとの差である。
。そのため、半導体663がインジウムガリウム酸化物を含むと好ましい。ガリウム原子
割合[Ga/(In+Ga)]は、例えば、70%以上、好ましくは80%以上、さらに
好ましくは90%以上とする。
、電子親和力の大きい半導体662にチャネルが形成される。
領域を有する場合がある。また、半導体662と半導体663との間には、半導体662
と半導体663との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる
。そのため、半導体661、半導体662および半導体663の積層体は、それぞれの界
面近傍において、エネルギーが連続的に変化する(連続接合ともいう。)バンド構造とな
る。
として移動する。上述したように、半導体661および半導体662の界面における界面
準位密度、半導体662と半導体663との界面における界面準位密度を低くすることに
よって、半導体662中で電子の移動が阻害されることが少なく、トランジスタのオン電
流を高くすることができる。
できる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定
される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害
される。
被形成面、ここでは半導体661)の、1μm×1μmの範囲における二乗平均平方根(
RMS:Root Mean Square)粗さが1nm未満、好ましくは0.6nm
未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未満とすればよい。
また、1μm×1μmの範囲における平均面粗さ(Raともいう。)が1nm未満、好ま
しくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未
満とすればよい。また、1μm×1μmの範囲における最大高低差(P−Vともいう。)
が10nm未満、好ましくは9nm未満、さらに好ましくは8nm未満、より好ましくは
7nm未満とすればよい。RMS粗さ、RaおよびP−Vは、エスアイアイ・ナノテクノ
ロジー株式会社製走査型プローブ顕微鏡システムSPA−500などを用いて測定するこ
とができる。
動は阻害される。
水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水
素が入り込んだ状態をVOHと表記する場合がある。VOHは電子を散乱するため、トラ
ンジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよ
りも酸素が入る方が安定する。したがって、半導体662中の酸素欠損を低減することで
、トランジスタのオン電流を高くすることができる場合がある。
二次イオン質量分析法(SIMS:Secondary Ion Mass Spect
rometry)で測定される水素濃度は、1×1016atoms/cm3以上、2×
1020atoms/cm3以下、好ましくは1×1016atoms/cm3以上、5
×1019atoms/cm3以下、より好ましくは1×1016atoms/cm3以
上、1×1019atoms/cm3以下、さらに好ましくは1×1016atoms/
cm3以上、5×1018atoms/cm3以下とする。
、半導体661を介して半導体662まで移動させる方法などがある。この場合、半導体
661は、酸素透過性を有する層(酸素を通過または透過させる層)であることが好まし
い。
ネルが形成される。したがって、半導体662が厚いほどチャネル領域は大きくなる。即
ち、半導体662が厚いほど、トランジスタのオン電流を高くすることができる。
ましい。半導体663は、例えば、10nm未満、好ましくは5nm以下、さらに好まし
くは3nm以下の領域を有していればよい。一方、半導体663は、チャネルの形成され
る半導体662へ、隣接する絶縁体を構成する酸素以外の元素(水素、シリコンなど)が
入り込まないようブロックする機能を有する。そのため、半導体663は、ある程度の厚
さを有することが好ましい。半導体663は、例えば、0.3nm以上、好ましくは1n
m以上、さらに好ましくは2nm以上の厚さの領域を有していればよい。また、半導体6
63は、絶縁膜652などから放出される酸素の外方拡散を抑制するために、酸素をブロ
ックする性質を有すると好ましい。
しい。半導体661は、例えば、10nm以上、好ましくは20nm以上、さらに好まし
くは40nm以上、より好ましくは60nm以上の厚さの領域を有していればよい。半導
体661の厚さを、厚くすることで、隣接する絶縁体と半導体661との界面からチャネ
ルの形成される半導体662までの距離を離すことができる。ただし、半導体装置の生産
性が低下する場合があるため、半導体661は、例えば、200nm以下、好ましくは1
20nm以下、さらに好ましくは80nm以下の厚さの領域を有していればよい。
016atoms/cm3以上、1×1019atoms/cm3未満、好ましくは1×
1016atoms/cm3以上、5×1018atoms/cm3未満、さらに好まし
くは1×1016atoms/cm3以上、2×1018atoms/cm3未満のシリ
コン濃度となる領域を有する。また、半導体662と半導体663との間に、SIMSに
おいて、1×1016atoms/cm3以上、1×1019atoms/cm3未満、
好ましくは1×1016atoms/cm3以上、5×1018atoms/cm3未満
、さらに好ましくは1×1016atoms/cm3以上、2×1018atoms/c
m3未満のシリコン濃度となる領域を有する。
素濃度を低減すると好ましい。半導体661および半導体663は、SIMSにおいて、
1×1016atoms/cm3以上、2×1020atoms/cm3以下、好ましく
は1×1016atoms/cm3以上、5×1019atoms/cm3以下、より好
ましくは1×1016atoms/cm3以上、1×1019atoms/cm3以下、
さらに好ましくは1×1016atoms/cm3以上、5×1018atoms/cm
3以下の水素濃度となる領域を有する。また、半導体662の窒素濃度を低減するために
、半導体661および半導体663の窒素濃度を低減すると好ましい。半導体661およ
び半導体663は、SIMSにおいて、1×1016atoms/cm3以上、5×10
19atoms/cm3未満、好ましくは1×1016atoms/cm3以上、5×1
018atoms/cm3以下、より好ましくは1×1016atoms/cm3以上、
1×1018atoms/cm3以下、さらに好ましくは1×1016atoms/cm
3以上、5×1017atoms/cm3以下の窒素濃度となる領域を有する。
としても構わない。または、半導体661の上もしくは下、または半導体663上もしく
は下に、半導体661、半導体662および半導体663として例示した半導体のいずれ
か一を有する4層構造としても構わない。または、半導体661の上、半導体661の下
、半導体663の上、半導体663の下のいずれか二箇所以上に、半導体661、半導体
662および半導体663として例示した半導体のいずれか一を有するn層構造(nは5
以上の整数)としても構わない。
以下では、図15で示したトランジスタ600の作製方法について、図17及び図18で
説明を行う。なお、図17及び図18の左側には、トランジスタのチャネル長方向の断面
図(図15(A)における、一点鎖線Y1−Y2方向の断面図)を示し、図17及び図1
8の右側には、トランジスタのチャネル幅方向の断面図(図15(A)における、一点鎖
線X1−X2方向の断面図)を示している。
51bを成膜する(図17(A))。
。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコ
ニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体
基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリ
コン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウ
ムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域
を有する半導体基板、例えばSOI(Silicon On Insulator)基板
などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板など
がある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さ
らには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または
絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある
。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子
としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板640に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板640として
、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板640が
伸縮性を有してもよい。また、基板640は、折り曲げや引っ張りをやめた際に、元の形
状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板6
40の厚さは、例えば、5μm以上700μm以下、好ましくは10μm以上500μm
以下、さらに好ましくは15μm以上300μm以下とする。基板640を薄くすると、
半導体装置を軽量化することができる。また、基板640を薄くすることで、ガラスなど
を用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に
戻る性質を有する場合がある。そのため、落下などによって基板640上の半導体装置に
加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができ
る。
たはそれらの繊維などを用いることができる。可とう性基板である基板640は、線膨張
率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板640とし
ては、例えば、線膨張率が1×10−3/K以下、5×10−5/K以下、または1×1
0−5/K以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリ
オレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、
アクリル、ポリテトラフルオロエチレン(PTFE)などがある。特に、アラミドは、線
膨張率が低いため、可とう性基板である基板640として好適である。
酸化窒化シリコンまたは窒化酸化シリコンを含む材料を用いることが好ましい。または、
酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イッ
トリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物
を用いる事ができる。なお、本明細書中において、酸化窒化物とは、その組成として窒素
よりも酸素の含有量が多い材料を指し、窒化酸化物とは、その組成として、酸素よりも窒
素の含有量が多い材料を示す。
Ortho−Silicate)若しくはシラン等と、酸素若しくは亜酸化窒素等とを反
応させて形成した段差被覆性の良い酸化シリコンを用いてもよい。
Vapor Deposition)法(熱CVD法、MOCVD(Metal Org
anic CVD)法、PECVD(Plasma Enhanced CVD)法等を
含む)、MBE(Molecular Beam Epitaxy)法、ALD(Ato
mic Layer Deposition)法、またはPLD(Pulsed Las
er Deposition)法等で成膜してもよい。特に、当該絶縁膜をCVD法、好
ましくはプラズマCVD法によって成膜すると、被覆性を向上させることができるため好
ましい。またプラズマによるダメージを減らすには、熱CVD法、MOCVD法あるいは
ALD法が好ましい。
い。
アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)、ニッケ
ル(Ni)、クロム(Cr)、鉛(Pb)、錫(Sn)、鉄(Fe)、コバルト(Co)
、ルテニウム(Ru)、白金(Pt)、イリジウム(Ir)、ストロンチウム(Sr)の
低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電
膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステ
ンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅など
の低抵抗導電性材料で形成することが好ましい。さらに、Cu−Mn合金を用いると、酸
素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがCuの拡散を抑制する
機能を持つので好ましい。
、PECVD法等を含む)、MBE法、ALD法またはPLD法などを用いて形成するこ
とができる。
lishing)法で平坦化する(図17(B)参照)。
で平坦化しなくともよい。平坦化膜の形成には、例えば常圧CVD法や、塗布法などを用
いることができる。常圧CVD法を用いて形成できる膜としては例えば、BPSG(Bo
ron Phosphorus Silicate Glass)等が挙げられる。また
、塗布法を用いて形成できる膜としては例えば、HSQ(水素シルセスキオキサン)等が
挙げられる。
ことにする。
17(C)参照)。
D法、PECVD法等を含む)、MBE法、ALD法、またはPLD法等で成膜してもよ
い。
果を有することが好ましい。絶縁膜656としては、例えば、窒化物絶縁膜を用いること
ができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウ
ム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等
のブロッキング効果を有する酸化物絶縁膜を設けてもよい。先述の酸化物絶縁膜としては
、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イ
ットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
い。例えば、絶縁膜652として、酸化シリコンまたは酸化窒化シリコンを含む材料を用
いることが好ましい。または、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム等の金属酸化物を用いることもできる。
の成膜を行えばよい。または、成膜後の絶縁膜652に酸素を導入して酸素を過剰に含有
する領域を形成してもよく、双方の手段を組み合わせてもよい。
のいずれかを含む)を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法と
しては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラ
ズマ処理などを用いることができる。
えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる
。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水
素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよ
い。
平坦化処理を行ってもよい。
が好ましい。半導体661i及び半導体662iは、スパッタリング法、CVD法(熱C
VD法、MOCVD法、PECVD法等を含む)、MBE法またはPLD法、ALD法な
どを用いて成膜すればよい。
導体661及び半導体662の記載を参照すればよい。
D法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウム
及びジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、
トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメ
チルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代
えてジエチル亜鉛などを用いてもよい。
ば、成膜後の半導体661iに酸素(少なくとも酸素ラジカル、酸素原子、酸素イオンの
いずれかを含む)を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法とし
ては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズ
マ処理などを用いることができる。
えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる
。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水
素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよ
い。
は、250℃以上650℃以下、好ましくは300℃以上500℃以下の温度で、不活性
ガス雰囲気、酸化性ガスを10ppm以上含む雰囲気、または減圧状態で行えばよい。ま
た、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うた
めに酸化性ガスを10ppm以上含む雰囲気で行ってもよい。加熱処理は、半導体膜を成
膜した直後に行ってもよいし、半導体膜を加工して島状の半導体661及び半導体662
を形成した後に行ってもよい。加熱処理により、絶縁膜652や酸化物膜から半導体に酸
素が供給され、半導体中の酸素欠損を低減することができる。
ストマスクを除去することにより、島状の半導体661及び島状の半導体662の積層構
造を形成することができる(図17(D)参照)。なお、半導体膜のエッチングの際に、
絶縁膜652の一部がエッチングされ、半導体661及び半導体662に覆われていない
領域における絶縁膜652が薄膜化することがある。したがって、当該エッチングにより
絶縁膜652が消失しないよう、予め厚く形成しておくことが好ましい。
場合があるため、エッチングの耐性が高い材料、例えば無機膜または金属膜からなるいわ
ゆるハードマスクを用いてもよい。ここでハードマスク678として、導電膜を用いる例
を示す。ハードマスク678を用いて半導体膜を加工し、半導体661及び半導体662
を形成する例を示す。(図17(E)参照)。
(Au)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta
)、ニッケル(Ni)、クロム(Cr)、鉛(Pb)、錫(Sn)、鉄(Fe)、コバル
ト(Co)、ルテニウム(Ru)、白金(Pt)、イリジウム(Ir)、ストロンチウム
(Sr)の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物
を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立する
タングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウ
ムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Cu−Mn合金を用
いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがCuの拡散
を抑制する機能を持つので好ましい。
ナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これらの導電性酸化物
は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく、酸化物半導体の
酸素欠損を作りにくい。
VD法、PECVD法等を含む)、MBE法、ALD法またはPLD法などを用いて形成
することができる。
1及び導電膜672に加工する(図18(A)参照)。ここで、ハードマスク678のエ
ッチングの際に、半導体662や絶縁膜652の上部の一部がエッチングされ、導電膜6
71及び導電膜672と重ならない部分が薄膜化することがある。したがって、半導体6
62の厚さを、エッチングされる深さを考慮して予め厚く形成しておくことが好ましい。
ッチングにより加工し、その後レジストマスクを除去する(図18(B)参照)。
を加工し、その後レジストマスクを除去してゲート電極を形成する(図18(C)参照)
。
D法、MOCVD法、PECVD法等を含む)、MBE法またはPLD法、ALD法など
を用いて成膜すればよい。特に、CVD法、好ましくはプラズマCVD法によって成膜す
ると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減
らすには、熱CVD法、MOCVD法あるいはALD法が好ましい。
ングは、例えばレジストマスクを用いて行えばよい。または、形成した導電膜673をマ
スクとして絶縁膜653及び半導体663をエッチングしてもよい。
後の半導体663に酸素(少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを
含む)を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオ
ン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理など
を用いることができる。
えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる
。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水
素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよ
い。
照すればよい。
コン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イット
リウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タ
ンタルを一種以上含む絶縁膜を用いることができる。また、絶縁膜653は上記材料の積
層であってもよい。なお、絶縁膜653に、ランタン(La)、窒素、ジルコニウム(Z
r)などを、不純物として含んでいてもよい。
、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化
シリコンまたは酸化窒化シリコンを含むと好ましい。
て、酸化シリコンを用いた場合と比べて、絶縁膜653の膜厚を大きくできるため、トン
ネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジ
スタを実現することができる。
カリ土類金属等のブロッキングできる機能を有する。絶縁膜654は、例えばスパッタリ
ング法、CVD法(熱CVD法、MOCVD法、PECVD法等を含む)、MBE法、A
LD法またはPLD法などを用いて形成することができる。特に、当該絶縁膜をCVD法
、好ましくはプラズマCVD法によって成膜すると、被覆性を向上させることができるた
め好ましい。またプラズマによるダメージを減らすには、熱CVD法、MOCVD法ある
いはALD法が好ましい。
を有することが好ましい。絶縁膜654としては、例えば、窒化物絶縁膜を用いることが
できる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム
、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等の
ブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化ア
ルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウ
ム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
せない遮断効果が高いので絶縁膜654に適用するのに好ましい。また、酸化アルミニウ
ム膜に含まれる酸素を半導体660に拡散させることもできる。
52等から半導体660に対して酸素を供給し、半導体660中の酸素欠損を低減するこ
とができる。またこのとき、絶縁膜652から脱離した酸素は、絶縁膜656及び絶縁膜
654によってブロックされるため、当該酸素を効果的に閉じ込めることができる。その
ため半導体660に供給しうる酸素の量を増大させることができ、半導体660中の酸素
欠損を効果的に低減することができる。
(熱CVD法、MOCVD法、PECVD法等を含む)、MBE法、ALD法またはPL
D法などを用いて形成することができる。特に、CVD法、好ましくはプラズマCVD法
によって成膜すると、被覆性を良好なものとすることができるため好ましい。またプラズ
マによるダメージを減らすには、熱CVD法、MOCVD法あるいはALD法が好ましい
。また絶縁膜655として有機樹脂などの有機絶縁材料を用いる場合には、スピンコート
法などの塗布法を用いて形成してもよい。また、絶縁膜655を形成した後にその上面に
対して平坦化処理を行うことが好ましい。
シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲ
ルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化
ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。
また、絶縁膜655には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン
樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。また、絶縁膜
655は上記材料の積層であってもよい。
図15で示したトランジスタ600は、導電膜673をエッチングで形成する際に、半導
体663及び絶縁膜653を、同時にエッチングしてもよい。一例を図19に示す。図1
9は、図15(B)において、導電膜673の下のみに、半導体663及び絶縁膜653
が存在する場合である。
図15で示したトランジスタ600は、導電膜671及び導電膜672が、半導体661
の側面及び半導体662の側面と接していてもよい。一例を図20に示す。
面及び半導体662の側面と接している場合である。
図15で示したトランジスタ600は、導電膜671が、導電膜671a及び導電膜67
1bの積層構造としてもよい。また、導電膜672が、導電膜672a及び導電膜672
bの積層構造としてもよい。一例として、図21に示す。
の積層構造とし、導電膜672が、導電膜672a及び導電膜672bの積層構造とした
場合である。
化物半導体または酸化窒化物半導体を用いればよい。導電膜671bおよび導電膜672
bとしては、例えば、インジウム、スズおよび酸素を含む膜、インジウムおよび亜鉛を含
む膜、インジウム、タングステンおよび亜鉛を含む膜、スズおよび亜鉛を含む膜、亜鉛お
よびガリウムを含む膜、亜鉛およびアルミニウムを含む膜、亜鉛およびフッ素を含む膜、
亜鉛およびホウ素を含む膜、スズおよびアンチモンを含む膜、スズおよびフッ素を含む膜
またはチタンおよびニオブを含む膜などを用いればよい。または、これらの膜が水素、炭
素、窒素、シリコン、ゲルマニウムまたはアルゴンを含んでも構わない。
または、導電膜671bおよび導電膜672bは、可視光線、紫外線、赤外線もしくはX
線を、反射もしくは吸収することで透過させない性質を有しても構わない。このような性
質を有することで、迷光によるトランジスタの電気特性の変動を抑制できる場合がある。
障壁を形成しない層を用いると好ましい場合がある。こうすることで、トランジスタのオ
ン特性を向上させることができる。
シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、
亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウ
ム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で
用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、
銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび
酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
りも高抵抗の膜を用いると好ましい場合がある。また、導電膜671bおよび導電膜67
2bは、トランジスタのチャネルよりも低抵抗の膜を用いると好ましい場合がある。例え
ば、導電膜671bおよび導電膜672bの抵抗率を、0.1Ωcm以上100Ωcm以
下、0.5Ωcm以上50Ωcm以下、または1Ωcm以上10Ωcm以下とすればよい
。導電膜671bおよび導電膜672bの抵抗率を上述の範囲とすることにより、チャネ
ルとドレインとの境界部における電界集中を緩和することができる。そのため、トランジ
スタの電気特性の変動を低減することができる。また、ドレインから生じる電界に起因し
たパンチスルー電流を低減することができる。そのため、チャネル長の短いトランジスタ
においても、飽和特性を良好にすることができる。なお、ソースとドレインとが入れ替わ
らない回路構成であれば、導電膜671bおよび導電膜672bのいずれか一方のみ(例
えば、ドレイン側)を配置するほうが好ましい場合がある。
図22(A)及び図22(B)は、トランジスタ680の上面図および断面図である。図
22(A)は上面図であり、図22(A)に示す一点鎖線A−B方向の断面が図22(B
)に相当する。なお、図22(A)及び図22(B)では、図の明瞭化のために一部の要
素を拡大、縮小、または省略して図示している。また、一点鎖線A−B方向をチャネル長
方向と呼称する場合がある。
、第2のゲートとして機能する導電膜688と、半導体682と、ソース及びドレインと
して機能する導電膜683及び導電膜684と、絶縁膜681と、絶縁膜685と、絶縁
膜686と、絶縁膜687と、を有する。
681を間に挟んで、互いに重なる。また、導電膜688と、半導体682とは、絶縁膜
685、絶縁膜686及び絶縁膜687を間に挟んで、互いに重なる。また、導電膜68
3及び導電膜684は、半導体682に、接続されている。
記載を参照すればよい。
えられてもよい。トランジスタ680は、第2のゲート電極として機能する導電膜688
を設けることで、閾値を安定化させることが可能になる。なお、導電膜688は、場合に
よっては省略してもよい。
体682は、一層でも良いし、複数の半導体層の積層でも良い。
記載を参照すればよい。
された絶縁膜685乃至絶縁膜687が設けられている場合を例示しているが、半導体6
82、導電膜683及び導電膜684上に設けられる絶縁膜は、一層でも良いし、複数の
絶縁膜の積層でも良い。
が含まれており、加熱により上記酸素の一部を半導体682に供給する機能を有する絶縁
膜であることが望ましい。ただし、絶縁膜686を半導体682上に直接設けると、絶縁
膜686の形成時に半導体682にダメージが与えられる場合、図22(B)に示すよう
に、絶縁膜685を半導体682と絶縁膜686の間に設けると良い。絶縁膜685は、
その形成時に半導体682に与えるダメージが絶縁膜686の場合よりも小さく、なおか
つ、酸素を透過する機能を有する絶縁膜であることが望ましい。ただし、半導体682に
与えられるダメージを小さく抑えつつ、半導体682上に絶縁膜686を直接形成するこ
とができるのであれば、絶縁膜685は必ずしも設けなくとも良い。
含む材料を用いることが好ましい。または、酸化アルミニウム、酸化窒化アルミニウム、
酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフ
ニウム、酸化窒化ハフニウム等の金属酸化物を用いることもできる。
い。或いは、絶縁膜687は、水素、水の拡散を防ぐブロッキング効果を有することが、
望ましい。
り高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶
縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガ
リウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウ
ム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶
縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
脂や、パネルの外部に存在する水、水素などの不純物が、半導体682に侵入するのを防
ぐことができる。半導体682に酸化物半導体を用いる場合、酸化物半導体に侵入した水
または水素の一部は電子供与体(ドナー)となるため、上記ブロッキング効果を有する絶
縁膜687を用いることで、トランジスタ680の閾値電圧がドナーの生成によりシフト
するのを防ぐことができる。
ッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐことが
できる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので、ト
ランジスタ680の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
図23は、メモリセル380(図9)の構造をより具体的に記載した図面である。図23
は、メモリセル380を構成するトランジスタM70、M71、M72及びキャパシタC
70が、1つにチップに形成された例を示している。
らなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムからなる化合物半導
体基板や、SOI基板などを用いることができる。
、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基
板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材
料を含む紙、又は基材フィルム、などを用いてもよい。ガラス基板の一例としては、バリ
ウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある
。可撓性基板の一例としては、ポリエチレンテレフタレート(PET)、ポリエチレンナ
フタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチック、
又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例として
は、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある
。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、アラミド、エ
ポキシ、無機蒸着フィルム、又は紙類などがある。
もよい。半導体素子が転置される基板の一例としては、上述した基板に加え、紙基板、セ
ロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、
布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)
若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)
、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいト
ランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱
性の付与、軽量化、又は薄型化を図ることができる。
には、代表的に、トランジスタM71、トランジスタM72を示す。FET層260上に
配線層W1−W4が積層されている。配線層W4上にFET層261が積層されている。
チャネル形成領域272を挟むように設けられた低濃度不純物領域273及び高濃度不純
物領域274(これらを合わせて単に不純物領域とも呼ぶ)と、該不純物領域に接して設
けられた導電性領域275と、チャネル形成領域272上に設けられたゲート絶縁膜27
6と、ゲート絶縁膜276上に設けられたゲート電極277と、を有する。ゲート電極2
77の側面には、サイドウォール絶縁膜278、279が設けられている。なお、導電性
領域275には、金属シリサイド等を用いることができる。
れている。ここでは、トランジスタM70構造は、図19に示すトランジスタ600と同
様である。トランジスタM70の第2のゲート(バックゲート)として、配線層W4に導
電層280が形成されている。
62が積層され、キャパシタ層262上に配線層W8、W9が積層されている。キャパシ
タ層262は、キャパシタC70が形成されている。キャパシタC70は、導電層281
、282を有する。キャパシタ層262をFET層261に積層して設けることで、キャ
パシタC70の容量を大きくすることが容易である。また、キャパシタC70の容量の大
きさによるが、キャパシタC70をFET層261に設けることも可能である。この場合
、トランジスタM70のソース電極およびドレイン電極と同じ層の導電層と、同ゲート電
極と同じ層の導電層とで、キャパシタC70の2つの電極を形成すればよい。FET層2
61にキャパシタC70を設けることで、工程数が削減できるため、製造コストの削減に
つながる。
されている層を少なくとも1層含むことが好ましい。水、水素等は酸化物半導体中にキャ
リアを生成する要因の一つであるので、水素、水等に対するブロッキング層を設けること
により、トランジスタM70の信頼性を向上することができる。水素、水等に対するブロ
ッキング効果を有する絶縁物には、例えば、酸化アルミニウム、酸化窒化アルミニウム、
酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフ
ニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア(YSZ)等がある。
る。上記絶縁体には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸
化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化
ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸
化ハフニウム、酸化タンタルなどから選ばれた一種以上の材料を含む絶縁体を用いること
ができる。また、当該絶縁体には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シ
ロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。なお
、本明細書において、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいい、窒
化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。
本実施の形態では、実施の形態1に示した半導体装置1または半導体装置2を適用した無
線センサについて、図24及び図25を用いて説明を行う。
図24(A)および図24(B)は、本発明の一態様の無線センサ800の構成例を示す
外観図である。無線センサ800は、回路基板801と、バッテリ802と、センサ80
3と、を有する。バッテリ802には、ラベル804が貼られている。さらに、図24(
B)に示すように、無線センサ800は、端子806と、端子807と、アンテナ808
と、アンテナ809と、を有する。
13を介して、センサ803に接続される。なお、端子805の数は2個に限定されず、
必要に応じた数だけ設ければよい。
配線などが形成されていてもよい。
803の動作に悪影響を与える場合は、導線813の距離を長くして、センサ803を、
バッテリ802またはアンテナ808、809から離せばよい。例えば、導線813の長
さは、1cm以上、1m以下、好ましくは、1cm以上50cm以下、さらに好ましくは
1cm以上30cm以下であればよい。
3を設けずに回路基板801上に直接配置しても良い。
ってもよい。また、平面アンテナ、開口面アンテナ、進行波アンテナ、EHアンテナ、磁
界アンテナ、誘電体アンテナ等のアンテナを用いてもよい。または、アンテナ808若し
くはアンテナ809は、平板状の導体でもよい。この平板状の導体は、電界結合用の導体
の一つとして機能することができる。つまり、コンデンサの有する2つの導体のうちの一
つの導体として、アンテナ808若しくはアンテナ809を機能させてもよい。これによ
り、電磁界、磁界だけでなく、電界で電力のやり取りを行うこともできる。
。
り、アンテナ808により受電する電力量を大きくできる。
出力する機能を有する回路である。
層812を有する。層812は、例えばバッテリ802による電磁界を遮蔽する機能を有
する。層812としては、例えば磁性体を用いることができる。
図25は、本発明の一態様の無線センサ880の構成例を示す外観図である。無線センサ
880は、支持体850と、アンテナ851と、集積回路852と、回路基板853と、
センサ855と、バッテリ854と、を有する。
ンジスタやダイオードなどの半導体素子、抵抗素子または配線などが形成されていてもよ
い。
。
51の詳細は、無線センサ800のアンテナ808またはアンテナ809の記載を参照す
ればよい。
855は、支持体850の外に形成しても良いし、支持体850の上に形成しても良い。
出力する機能を有する回路である。
び負極の他方としての機能を有する端子859を有する。それぞれの端子は導線857及
び回路基板853を介して、集積回路852に接続されている。
・ホイル、タングステン・ホイル、可撓性基板、貼り合わせフィルム、基材フィルム、繊
維状の材料を含む紙、又は木材などを用いればよい。可撓性基板の一例としては、ポリエ
チレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテル
サルフォン(PES)に代表されるプラスチック、又はアクリル等の可撓性を有する合成
樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、
ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリ
エステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類
などがある。
を含めた厚さは、0.1mm以上、5mm以下、好ましくは0.1mm以上、3mm以下
、さらに好ましくは0.1mm以上、1mm以下であることが好ましい。無線センサ88
0を上記構成にすることで、ポスターや段ボールなどの紙類に無線センサ880を埋め込
むことが可能になる。
ッテリ854は、曲率半径30mm以上好ましくは曲率半径10mm以上の範囲で変形す
ることができることが好ましい。無線センサ880を上記構成にすることで、衣服や人体
などに無線センサ880を貼ることが可能になる。
バッテリ854の外装体として、例えば、第1の薄膜、第2の薄膜、第3の薄膜の順に形
成された三層構造のフィルムを用いればよい。なお、第3の薄膜は外装体の外面としての
機能を有する。第1の薄膜としては、ポリエチレン、ポリプロピレン、ポリカーボネート
、アイオノマー、ポリアミド等の材料を用いればよい。第2の薄膜としては、アルミニウ
ム、ステンレス、銅、ニッケル等の可撓性に優れた金属薄膜を用いればよい。第3の薄膜
としては、ポリアミド系樹脂、ポリエステル系樹脂等の絶縁性合成樹脂膜を用いればよい
。
本実施の形態では、上記実施の形態で説明した無線センサの応用例について、図26乃至
図28を用いて説明する。図26乃至図28に示す無線センサ900は、実施の形態4に
示した無線センサ800または無線センサ880を適用することが可能である。
922から無線信号911を送信する。無線信号911を受信した無線センサ900は、
センサによって物品921に触れることなく、温度等の情報を取得し、リーダー922に
送信することができる。
きる。例えば、トンネル壁面に無線センサ900を埋め込み、外部から無線信号911を
送信する。無線信号911を受信した無線センサ900は、センサによってトンネル壁面
の情報を取得し、送信することができる。無線センサ900に、実施の形態1で示した半
導体装置1または半導体装置2を用いることで、トンネル壁面の破損状況を効率よく調査
することが可能になる。
きる。例えば、橋梁の支柱の壁面に無線センサ900を埋め込み、外部から無線信号91
1を送信する。無線信号911を受信した無線センサ900は、センサによって橋梁の支
柱内の情報を取得し、送信することができる。無線センサ900に、実施の形態1で示し
た半導体装置1または半導体装置2を用いることで、橋梁の支柱内の破損状況を効率よく
調査することが可能になる。
例えば、接着パッド等を用いて人体に無線センサ900を取り付け、リーダー922から
無線信号911を送信する。無線信号911を受信した無線センサ900は、配線932
を介して人体に取り付けられた電極931等に信号を与えて生体情報等の情報を取得し、
送信することができる。取得した情報は、リーダー922の表示部933で確認すること
ができる。無線センサ900に、実施の形態1で示した半導体装置1または半導体装置2
を用いることで、人体の生体情報を効率よく取得することが可能になる。
本実施の形態では、上記実施の形態で説明した半導体装置を具備する電子機器について説
明する。電子機器の一例としては、コンピュータ、各種携帯情報端末(携帯電話、携帯型
ゲーム機、音響再生装置なども含む)、電子書籍端末、ワイヤレスキーボードなど、無線
通信手段を有する機器を挙げることができる。また、冷蔵庫、エアコン、自動車、洗濯機
、調理機器(電子レンジ等)においても、上記実施の形態で説明した信号処理装置を有す
る無線通信手段を設け、コンピュータ、各種携帯情報端末より遠隔操作することも可能で
ある。
3a、第2の表示部703bなどによって構成されている。筐体701と筐体702の少
なくとも一部には、先の実施の形態に示す半導体装置が設けられている。そのため、低消
費電力の携帯型の情報端末が実現される。
9(A)の左図のように、第1の表示部703aに表示される選択ボタン704により「
タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な
大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「
キーボード入力」を選択した場合、図29(A)の右図のように第1の表示部703aに
はキーボード705が表示される。これにより、従来の情報端末と同様に、キー入力によ
る素早い文字入力などが可能となる。
示部703a及び第2の表示部703bのうち、一方を取り外すことができる。第2の表
示部703bもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図
ることができ、一方の手で筐体702を持ち、他方の手で操作することができるため便利
である。
ンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編
集する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有す
ることができる。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端
子など)、記録媒体挿入部などを備える構成としてもよい。
書籍データなどを購入し、ダウンロードする構成とすることも可能である。更に、図29
(A)に示す筐体702にアンテナやマイク機能や無線機能を持たせ、携帯電話として用
いてもよい。なお、筐体701と筐体702が分離された状態においては、相互に無線通
信を介して情報をやり取りできる構成でもある。
の2つの筐体で構成されている。筐体711及び筐体712には、それぞれ表示部713
及び表示部714が設けられている。例えば、表示部714は電子ペーパーにより構成さ
れ、表示部713は液晶表示装置や有機発光型表示装置のように応答が速く動画を表示す
るのに好ましい表示装置で構成されてもよい。
開閉動作を行うことができる。また、筐体711は、電源スイッチ716、操作キー71
7、スピーカー718などを備えている。筐体711、筐体712の少なくとも一には、
先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力の電子書籍端
末が実現される。
B)の右図のように、それぞれの筐体を分離して駆動できるようにしてもよい。例えば、
筐体712には、携帯電話回線に接続できる通信機器と、近距離無線通信規格(例えば、
無線LANやブルートゥース(登録商標))に適合した機器を設け、筐体711には近距
離の無線通信機器を設ける構成としてもよい。この場合、筐体712が携帯電話回線から
受信したデータは、近距離無線通信規格で、筐体711に転送される。筐体711に入力
されたデータは、近距離無線通信規格で、筐体712に送信され、筐体712から携帯電
話回線に送信される。すなわち、筐体712は無線モデムとして機能する。
は途絶することが予想される)場合には、双方が警報音を発する、あるいは表示部713
にメッセージを表示する構成とすると、これらを紛失するリスクが減る。
、筐体711を手に持つか、取り出しやすい位置(例えば、衣類のポケット等)に置くこ
とで、簡単な操作は、筐体711で実行できる。例えば、データの一部あるいは全部を筐
体712に保存し、必要に応じて、近距離無線通信規格で、筐体711に送信し、筐体7
11で閲覧あるいは視聴することもできる。
723と、マイク724と、操作ボタン725等が設けられている。筐体721内には、
先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力のスマートフ
ォンが実現される。
れている。筐体731内には、先の実施の形態に示す半導体装置が設けられている。その
ため、低消費電力の腕輪型表示装置が実現される。
本実施の形態では、実施の形態3で示したOSトランジスタに適用可能な酸化物半導体膜
の構造について説明する。
配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、
「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をい
う。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている
状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」と
は、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
。
たは、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられ
る。
Crystalline Oxide Semiconductor)、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導
体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、微結晶酸化物
半導体などがある。
scope)によって、CAAC−OS膜の明視野像および回折パターンの複合解析像(
高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。
一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバ
ウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した
形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜
のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、閾値電圧がマイナスとなる電気特性(ノー
マリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真
性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜
を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時
間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く
、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる
場合がある。
8×1011/cm3未満、好ましくは1×1011/cm3未満、さらに好ましくは1
×1010/cm3未満であり、1×10−9/cm3以上である。酸化物半導体膜を高
純度真性化することで、トランジスタに安定した電気特性を付与することができる。
の変動が小さい。
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大き
さであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微
結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc
−OS(nanocrystalline Oxide Semiconductor)
膜と呼ぶ。また、nc−OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確
認できない場合がある。
3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXR
D装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面
を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ
径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を
行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子回折を
行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、
nc−OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。
ため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−O
S膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
lane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体(a−like OS:amorphous−like Oxide Semi
conductor)膜と呼ぶ。
る場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。a−like OS膜は、
TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なnc−OS膜であれば、TEMによる観察程度の微量な電
子照射による結晶化はほとんど見られない。
EM像を用いて行うことができる。例えば、InGaZnO4の結晶は層状構造を有し、
In−O層の間に、Ga−Zn−O層を2層有する。InGaZnO4の結晶の単位格子
は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層
状に重なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の
格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nm
と求められている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔
が0.28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInG
aZnO4の結晶のa−b面に対応する。
体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、
その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、a−
like OS膜の密度は78.6%以上92.3%未満となる。また、例えば、単結晶
の密度に対し、nc−OS膜の密度およびCAAC−OS膜の密度は92.3%以上10
0%未満となる。なお、単結晶の密度に対し密度が78%未満となる酸化物半導体膜は、
成膜すること自体が困難である。
数比]を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶InGaZnO4
の密度は6.357g/cm3となる。よって、例えば、In:Ga:Zn=1:1:1
[原子数比]を満たす酸化物半導体膜において、a−like OS膜の密度は5.0g
/cm3以上5.9g/cm3未満となる。また、例えば、In:Ga:Zn=1:1:
1[原子数比]を満たす酸化物半導体膜において、nc−OS膜の密度およびCAAC−
OS膜の密度は5.9g/cm3以上6.3g/cm3未満となる。
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。
晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。
本実施の形態では、本発明の一態様である、表示部を有する半導体装置について、図30
及び図31を用いて説明を行う。
置2と組み合わせることで、センサが取得したデータを表示部に表示する機能を有する。
1と、バッテリ59と、を有している。また、RFデバイス60は、電源回路51と、ア
ナログ回路52と、メモリ53と、論理回路54と、を有している。
えばリーダーなどの外部装置と信号の送受信を行う機能を有する。アンテナ50は、無線
信号RFの周波数帯に応じて複数設けられていてもよい。なお無線信号RFは、変調され
た搬送波である。変調方式には、例えばアナログ変調またはデジタル変調であり、振幅変
調、位相変調、周波数変調及びスペクトラム拡散のいずれかを用いればよい。
帯の長波帯、13.56MHz帯の短波帯、900MHz帯のUHF帯、2.45GHz
帯のマイクロ波帯等を用いることができる。無線信号RFの周波数帯に応じて、アンテナ
50の構造を選択すればよい。
51で生成される電圧は、半導体装置5が有する各回路に与えられる。なお、電源回路5
1が生成する電圧は、一つに限らず複数であってもよい。
ンドに従って、表示部61の発光状態を制御する機能を有する。
子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)、LED(白色L
ED、赤色LED、緑色LED、青色LEDなど)、トランジスタ(電流に応じて発光す
るトランジスタ)、電子放出素子、液晶素子、電子インク、電気泳動素子、MEMSを用
いた表示素子、DMD、DMS、MIRASOL(登録商標)、IMOD素子、シャッタ
ー方式のMEMS表示素子、光干渉方式のMEMS表示素子、エレクトロウェッティング
素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、などが挙
げられる。
B)に示すように、メモリ53と論理回路54との間に配線を設け、論理回路54を介し
て、メモリ53に記憶されたデータを表示部61に供給してもよい。
発性メモリを用いることが好ましい。特に、メモリ53は、実施の形態2で説明した酸化
物半導体を用いた不揮発性メモリを用いることが好ましい。酸化物半導体を用いた不揮発
性メモリを用いることで、メモリ53は、高温でのデータ保持が可能になる。また、酸化
物半導体を用いた不揮発性メモリを用いることで、メモリ53は、低電圧でデータを書き
込むことが可能になる。また、酸化物半導体を用いた不揮発性メモリを用いることで、メ
モリ53は、デジタルデータだけでなく、アナログデータも記憶することが可能になる。
シュメモリの他、強誘電体メモリ(FeRAM)、磁気抵抗メモリ(MRAM)、相変化
メモリ(PRAM)、抵抗変化型メモリ(ReRAM)等を用いることができる。
ばよい。特に、バッテリ59は、無線信号RFの電力で充電されることが好ましい。
が強いとき、電力制御回路55はバッテリ59を充電する機能を有する。また、無線信号
RFの強度が弱いとき、電力制御回路55はバッテリ59を放電し、RFデバイス60の
電力を補う機能を有する。
回路55は、無線信号RFの強度が強いときは、バッテリ59の放電を停止する機能を有
し、無線信号RFの強度が弱いときは、バッテリ59を放電し、RFデバイス60の電力
を補う機能を有する。
の電力だけでは駆動できない回路を駆動することが可能になる。
ていない期間でも、動作することが可能になる。また、半導体装置5は、無線信号RFが
供給されていない期間でも、表示部61に情報を表示することが可能になる。また、半導
体装置5は、バッテリ59の充放電を効率よく行うことが可能になり、長期間に渡って動
作することが可能になる。
リ72と、太陽電池73と、表示部74と、支持体75と、を有する。
いる。
給されていない場合でも、太陽電池73によって、バッテリ72を充電する機能を有する
。
性をもつことで、例えば、表示装置70を壁などに張ることが可能になる。また、表示装
置70を天井などから吊るすことが可能になる。
ン・ホイル、可撓性基板、貼り合わせフィルム、基材フィルム、繊維状の材料を含む紙、
又は木材などを用いればよい。可撓性基板の一例としては、ポリエチレンテレフタレート
(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)
に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り
合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又
はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド
、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。
する機能を有する。そのため、表示装置70は画像情報の更新を容易に行うことが可能で
ある。
トフォンなど、通行人が所持する携帯端末から発せられた無線信号を受信し、その人の嗜
好に合わせた広告を、表示部74に表示する機能を有する。
)の表示部61を、抵抗素子56、発光ダイオード57及びスイッチ58で表したもので
ある。
状態を制御する機能を有する。また、スイッチ58のオン・オフは、論理回路54で制御
される。
力だけでは発光させることが難しいが、半導体装置5は、バッテリ59を搭載することで
、発光ダイオード57を発光させることに成功した。
二次電池を用いた。
)を用いたリチウムイオン二次電池と比較して、より高温での動作が可能である。例えば
、100℃以上の環境下でも安全に使用することが可能である。
なお、OSトランジスタの酸化物半導体には、CAAC−OSを有するIn−Ga−Zn
酸化物(IGZO)を用いた。
Hz(UHF帯)であり、通信プロトコルはISO/IEC18000−6 Type
Cである。ダイサイズは5.0×5.0mm2である。
縦軸に示す「Pass ratio」とは、メモリ53に書き込まれたデータが、時間経
過とともに消えずに残っている割合を表す。図35に示すように、130℃で254時間
後、RFデバイス60が書き込みデータを保持していることが確認できた。
が確認された。特に、130℃、254時間においてデータ保持が可能であることが確認
された。これは、医療現場において、オートクレーブを使用した130℃滅菌処理508
回に相当する。そのため、半導体装置5は、医療での高温滅菌処理に使用することが可能
である。
することが可能である。このような物品として、例えば、手術器具、食器、料理器具、実
験器具、衣服など、高温での滅菌処理が行われる物品が挙げられる。
ける。そして、取り付ける器具の種類などの個体識別情報、使用履歴情報、洗浄/滅菌に
関する情報などを、リーダー/ライタにより半導体装置5に書き込む。手術器具を高圧水
蒸気によって滅菌処理しても、半導体装置5のデータは失われない。したがって、半導体
装置5を用いた個体識別管理システムにより、手術器具を効率良く、かつ適切に管理し、
また適切に廃棄することが可能になる。
B1−B7 信号
BL 配線
BGL 配線
C70 キャパシタ
CLK1 クロック信号
CLK2 クロック信号
CWL 配線
M70 トランジスタ
M71 トランジスタ
M72 トランジスタ
P1 期間
P2 期間
P3 期間
RBL 配線
RF 無線信号
RWL 配線
SADC 信号
SAM 信号
SCLK_CON 信号
SL 配線
SPOW_CON 信号
SSNS 信号
T1−T13 時刻
Tp1−Tp5 期間
W1−W9 配線層
WBL 配線
WWL 配線
1 半導体装置
2 半導体装置
5 半導体装置
10 アンテナ
11 整流回路
12 定電圧回路
13 バッテリ
14 発振回路
15 発振回路
16 クロック制御回路
17 電源制御回路
18 論理回路
19 センサ
20 アナログメモリ
21 デジタルメモリ
22 ADC
23 復調回路
24 変調回路
31 スイッチ
32 スイッチ
33 スイッチ
34 スイッチ
35 スイッチ
36 スイッチ
37 スイッチ
38 スイッチ
41 スイッチ
42 スイッチ
43 スイッチ
44 スイッチ
45 スイッチ
46 スイッチ
50 アンテナ
51 電源回路
52 アナログ回路
53 メモリ
54 論理回路
55 電力制御回路
56 抵抗素子
57 発光ダイオード
58 スイッチ
59 バッテリ
60 RFデバイス
61 表示部
70 表示装置
71 回路基板
72 バッテリ
73 太陽電池
74 表示部
75 支持体
81 配線
82 配線
83 配線
84 配線
85 配線
86 配線
87 配線
260 FET層
261 FET層
262 キャパシタ層
270 基板
271 ウェル
272 チャネル形成領域
273 低濃度不純物領域
274 高濃度不純物領域
275 導電性領域
276 ゲート絶縁膜
277 ゲート電極
278 サイドウォール絶縁膜
279 サイドウォール絶縁膜
280 導電層
281 導電層
282 導電層
291 絶縁層
293 絶縁層
300 メモリ回路
361 ロー・デコーダー回路
362 ロー・ドライバ回路
363 カラム・ドライバ回路
370 メモリセルアレイ
372 メモリセルアレイ
373 メモリ回路
380 メモリセル
600 トランジスタ
640 基板
651 絶縁膜
651a 絶縁膜
651b 絶縁膜
652 絶縁膜
653 絶縁膜
654 絶縁膜
655 絶縁膜
656 絶縁膜
660 半導体
661 半導体
661i 半導体
662 半導体
662i 半導体
663 半導体
671 導電膜
671a 導電膜
671b 導電膜
672 導電膜
672a 導電膜
672b 導電膜
673 導電膜
674 導電膜
678 ハードマスク
680 トランジスタ
681 絶縁膜
682 半導体
683 導電膜
684 導電膜
685 絶縁膜
686 絶縁膜
687 絶縁膜
688 導電膜
689 導電膜
701 筐体
702 筐体
703a 表示部
703b 表示部
704 選択ボタン
705 キーボード
711 筐体
712 筐体
713 表示部
714 表示部
715 軸部
716 電源スイッチ
717 操作キー
718 スピーカー
721 筐体
722 表示部
723 スピーカー
724 マイク
725 操作ボタン
731 筐体
732 表示部
800 無線センサ
801 回路基板
802 バッテリ
803 センサ
804 ラベル
805 端子
806 端子
807 端子
808 アンテナ
809 アンテナ
810 集積回路
812 層
813 導線
850 支持体
851 アンテナ
852 集積回路
853 回路基板
854 バッテリ
855 センサ
856 導線
857 導線
858 端子
859 端子
860 導線
880 無線センサ
900 無線センサ
911 無線信号
921 物品
922 リーダー
931 電極
932 配線
933 表示部
Claims (1)
- アンテナと、バッテリと、センサと、アナログメモリと、論理回路と、アナログデジタルコンバータと、整流回路と、定電圧回路と、を有し、
前記アンテナが供給する電力は、前記整流回路及び前記定電圧回路を介して、第1電力に変換され、前記論理回路に供給され、
前記バッテリは、前記第1電力を充電して、第2電力を供給する機能を有し、
前記アナログメモリは、前記第2電力を用いて、前記センサが取得したアナログデータを記憶する機能を有し、
前記アナログデジタルコンバータは、前記第1電力を用いて、前記アナログデータをデジタルデータに変換する機能を有する半導体装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014217284 | 2014-10-24 | ||
JP2014217284 | 2014-10-24 | ||
JP2014219299 | 2014-10-28 | ||
JP2014219299 | 2014-10-28 | ||
JP2015204443A JP6615565B2 (ja) | 2014-10-24 | 2015-10-16 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015204443A Division JP6615565B2 (ja) | 2014-10-24 | 2015-10-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020024748A JP2020024748A (ja) | 2020-02-13 |
JP6896827B2 true JP6896827B2 (ja) | 2021-06-30 |
Family
ID=55792252
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015204443A Expired - Fee Related JP6615565B2 (ja) | 2014-10-24 | 2015-10-16 | 半導体装置 |
JP2019201274A Active JP6896827B2 (ja) | 2014-10-24 | 2019-11-06 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015204443A Expired - Fee Related JP6615565B2 (ja) | 2014-10-24 | 2015-10-16 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9569713B2 (ja) |
JP (2) | JP6615565B2 (ja) |
KR (1) | KR20160048667A (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9711994B2 (en) * | 2014-01-31 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and its operation system |
JP2016111677A (ja) | 2014-09-26 | 2016-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置、無線センサ、及び電子機器 |
EP3124947B1 (de) * | 2015-07-31 | 2018-12-05 | Kistler Holding AG | Drucksensor |
EP3124943B1 (de) * | 2015-07-31 | 2021-06-02 | Kistler Holding AG | Piezoelektrischer drucksensor und verfahren zur herstellung dieses piezoelektrischen drucksensors |
US10305460B2 (en) | 2016-02-23 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Data comparison circuit and semiconductor device |
US10930205B2 (en) | 2016-05-19 | 2021-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Display system and moving object |
JP6717071B2 (ja) * | 2016-06-15 | 2020-07-01 | セイコーエプソン株式会社 | キャパシター回路、回路装置、物理量検出装置、電子機器及び移動体 |
JP2018014630A (ja) * | 2016-07-21 | 2018-01-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
US10867577B2 (en) | 2016-12-23 | 2020-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device including data conversion circuit |
KR20230170991A (ko) | 2017-05-03 | 2023-12-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 신경망, 전력 저장 시스템, 차량, 및 전자 기기 |
KR102637438B1 (ko) | 2017-06-27 | 2024-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 전자 부품 |
EP3499421A1 (fr) * | 2017-12-15 | 2019-06-19 | The Swatch Group Research and Development Ltd | Module à transpondeur rfid pour une communication d'informations à un dispositif de lecture |
US11127738B2 (en) * | 2018-02-09 | 2021-09-21 | Xcelsis Corporation | Back biasing of FD-SOI circuit blocks |
KR20210046063A (ko) | 2018-09-12 | 2021-04-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
US11356089B2 (en) * | 2018-09-28 | 2022-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2020079539A1 (ja) | 2018-10-18 | 2020-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN114631145A (zh) | 2019-11-11 | 2022-06-14 | 株式会社半导体能源研究所 | 信息处理装置及信息处理装置的工作方法 |
JP7242599B2 (ja) | 2020-03-17 | 2023-03-20 | 株式会社東芝 | 分子検出装置及び分子検出方法 |
US11846739B2 (en) * | 2021-01-12 | 2023-12-19 | Innocare Optoelectronics Corporation | Circuit for sensing X-ray |
Family Cites Families (130)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
US5059982A (en) | 1989-04-20 | 1991-10-22 | Harris Corporation | Back-sampling analog to digital converter |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JPH1078836A (ja) | 1996-09-05 | 1998-03-24 | Hitachi Ltd | データ処理装置 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP2001187611A (ja) * | 1999-10-21 | 2001-07-10 | Denso Corp | センサ付きidタグおよびこれを設けた容器、体温計並びに温度管理システム、位置管理システム |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
US6944045B2 (en) | 2001-11-19 | 2005-09-13 | Rohm Co., Ltd. | Data holding apparatus and data read out method |
JP2003242468A (ja) * | 2002-02-20 | 2003-08-29 | Sharp Corp | Icカードシステム、非接触icカード及びデータ通信処理方法 |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
US6788567B2 (en) | 2002-12-02 | 2004-09-07 | Rohm Co., Ltd. | Data holding device and data holding method |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
KR101078509B1 (ko) | 2004-03-12 | 2011-10-31 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 박막 트랜지스터의 제조 방법 |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006029931A (ja) | 2004-07-15 | 2006-02-02 | Hitachi Ltd | 建築構造物損傷検知装置 |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
CA2585071A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
CA2585190A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
EP1810335B1 (en) | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI481024B (zh) | 2005-01-28 | 2015-04-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US7659892B2 (en) * | 2005-03-17 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and portable terminal |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006323683A (ja) * | 2005-05-19 | 2006-11-30 | Canon Inc | カード装置及びその制御方法 |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
JP2007006290A (ja) | 2005-06-24 | 2007-01-11 | Toshiba Corp | デジタル集積回路およびその制御方法 |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101283444B (zh) | 2005-11-15 | 2011-01-26 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7965180B2 (en) * | 2006-09-28 | 2011-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Wireless sensor device |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US8044800B2 (en) * | 2006-11-14 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
EP1936541B1 (fr) * | 2006-12-22 | 2017-08-30 | EM Microelectronic-Marin SA | Chargeur de batterie fonctionnant par "tout ou rien" avec circuit de protection d'alimentation pour circuits intégrés monolithiques utilisant l'énergie de l'antenne |
JP5412034B2 (ja) * | 2006-12-26 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
US8274078B2 (en) | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP4977570B2 (ja) | 2007-10-03 | 2012-07-18 | 株式会社日立製作所 | デジタルキャリブレーション型アナログデジタル変換器及びそれを用いた無線受信回路及び無線送受信回路 |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
JP5181759B2 (ja) * | 2008-03-21 | 2013-04-10 | ソニー株式会社 | Icカード |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
US7821441B2 (en) | 2008-12-19 | 2010-10-26 | Silicon Laboratories Inc. | SAR analog-to-digital converter having variable currents for low power mode of operation |
SG178057A1 (en) | 2009-10-16 | 2012-03-29 | Semiconductor Energy Lab | Logic circuit and semiconductor device |
KR101969279B1 (ko) | 2009-10-29 | 2019-04-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101753927B1 (ko) | 2009-11-06 | 2017-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101738996B1 (ko) * | 2009-11-13 | 2017-05-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 메모리 소자를 포함하는 장치 |
EP2502272B1 (en) | 2009-11-20 | 2015-04-15 | Semiconductor Energy Laboratory Co. Ltd. | Nonvolatile latch circuit and logic circuit, and semiconductor device using the same |
KR101481398B1 (ko) | 2009-12-11 | 2015-01-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 래치 회로 및 cpu |
CN102668377B (zh) | 2009-12-18 | 2015-04-08 | 株式会社半导体能源研究所 | 非易失性锁存电路和逻辑电路以及使用它们的半导体器件 |
KR101861991B1 (ko) | 2010-01-20 | 2018-05-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 신호 처리 회로 및 신호 처리 회로를 구동하기 위한 방법 |
JP5299404B2 (ja) | 2010-11-10 | 2013-09-25 | 日本電気株式会社 | アナログデジタル変換装置及びアナログデジタル変換方法 |
US8610611B2 (en) | 2011-01-31 | 2013-12-17 | Qualcomm Incorporated | Analog-to-digital converter for biomedical signals |
US8446171B2 (en) | 2011-04-29 | 2013-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing unit |
US9110897B2 (en) * | 2012-11-16 | 2015-08-18 | Electronics And Telecommunications Research Institute | Sensor tag and method of providing service using the same |
JP2016111677A (ja) | 2014-09-26 | 2016-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置、無線センサ、及び電子機器 |
-
2015
- 2015-10-16 JP JP2015204443A patent/JP6615565B2/ja not_active Expired - Fee Related
- 2015-10-21 KR KR1020150146370A patent/KR20160048667A/ko active IP Right Grant
- 2015-10-22 US US14/920,161 patent/US9569713B2/en active Active
-
2019
- 2019-11-06 JP JP2019201274A patent/JP6896827B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6615565B2 (ja) | 2019-12-04 |
US9569713B2 (en) | 2017-02-14 |
KR20160048667A (ko) | 2016-05-04 |
US20160117584A1 (en) | 2016-04-28 |
JP2020024748A (ja) | 2020-02-13 |
JP2016085737A (ja) | 2016-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6896827B2 (ja) | 半導体装置 | |
JP7394938B2 (ja) | 半導体装置の作製方法 | |
JP6907349B2 (ja) | 発振回路 | |
JP6878539B2 (ja) | 半導体装置 | |
JP6937957B1 (ja) | 半導体装置、表示装置、表示モジュール、及び電子機器 | |
JP6899424B2 (ja) | 半導体装置 | |
JP7044464B2 (ja) | 半導体装置、表示装置及び電子機器 | |
TWI659606B (zh) | 半導體裝置及電子裝置 | |
JP6773453B2 (ja) | 記憶装置及び電子機器 | |
JP6498063B2 (ja) | 半導体装置、記憶装置、レジスタ回路、表示装置及び電子機器 | |
JP6775643B2 (ja) | 半導体装置 | |
TW201712412A (zh) | 資訊處理裝置 | |
JP2016111677A (ja) | 半導体装置、無線センサ、及び電子機器 | |
JP6463117B2 (ja) | 半導体装置 | |
JP2020102227A (ja) | 半導体装置、センサ装置及び電子機器 | |
JP6792336B2 (ja) | オフ電流を算出する方法 | |
TW201640498A (zh) | 半導體裝置、中央處理裝置及電子裝置 | |
JP6901831B2 (ja) | メモリシステム、及び情報処理システム | |
JP2016194966A (ja) | 記憶装置、半導体装置、および電子機器 | |
JP6956820B2 (ja) | 半導体装置 | |
JP2016115388A (ja) | 記憶装置、およびそれを有する半導体装置 | |
JP2017055338A (ja) | 半導体装置、及び電子機器 | |
JP2015111666A (ja) | 半導体装置およびその作製方法 | |
JP2016086420A (ja) | 発振回路、位相同期回路、および電子機器 | |
JP2016110679A (ja) | 記憶装置、およびそれを有する半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20201030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6896827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |