JP6822471B2 - 表示モジュール及び表示モジュールの製造方法 - Google Patents
表示モジュール及び表示モジュールの製造方法 Download PDFInfo
- Publication number
- JP6822471B2 JP6822471B2 JP2018519143A JP2018519143A JP6822471B2 JP 6822471 B2 JP6822471 B2 JP 6822471B2 JP 2018519143 A JP2018519143 A JP 2018519143A JP 2018519143 A JP2018519143 A JP 2018519143A JP 6822471 B2 JP6822471 B2 JP 6822471B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- substrate
- signal electrode
- electrode
- housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 167
- 239000000758 substrate Substances 0.000 claims description 387
- 238000000034 method Methods 0.000 claims description 190
- 230000008569 process Effects 0.000 claims description 69
- 238000012545 processing Methods 0.000 claims description 38
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 230000007423 decrease Effects 0.000 claims description 5
- 239000010408 film Substances 0.000 description 164
- 239000003566 sealing material Substances 0.000 description 112
- 239000010410 layer Substances 0.000 description 94
- 239000000463 material Substances 0.000 description 74
- 230000001681 protective effect Effects 0.000 description 67
- 230000004048 modification Effects 0.000 description 43
- 238000012986 modification Methods 0.000 description 43
- 238000001312 dry etching Methods 0.000 description 38
- 239000004020 conductor Substances 0.000 description 37
- 238000010586 diagram Methods 0.000 description 30
- 238000000605 extraction Methods 0.000 description 28
- 239000011347 resin Substances 0.000 description 26
- 229920005989 resin Polymers 0.000 description 26
- 230000000694 effects Effects 0.000 description 20
- 238000005530 etching Methods 0.000 description 19
- 238000007789 sealing Methods 0.000 description 17
- 239000012044 organic layer Substances 0.000 description 14
- 238000003672 processing method Methods 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 238000003754 machining Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 238000000059 patterning Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910004541 SiN Inorganic materials 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical compound N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910010282 TiON Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/841—Self-supporting sealing arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
- H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/851—Division of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
前記第2の基板の上面に位置し、前記画素に関する信号を外部とやり取りするための信号電極と、を備える、表示装置が提供される。
1.本開示に想到した背景
2.第1〜第4の実施形態
2−1.第1の実施形態
2−1−1.表示装置の構成
2−1−2.表示モジュールの構成
2−1−3.変形例
2−2.第2の実施形態
2−3.第3の実施形態
2−3−1.表示装置の構成
2−3−2.表示モジュールの構成
2−3−3.変形例
2−4.第4の実施形態
3.第5〜第11の実施形態
3−1.第5の実施形態
3−2.第6の実施形態
3−3.第7の実施形態
3−4.第8の実施形態
3−5.第9の実施形態
3−5−1.表示装置の構成
3−5−2.表示モジュールの構成
3−5−3.変形例
3−5−3−1.レーザ加工とドライエッチングの併用
3−5−3−2.小径の第2の基板を用いる変形例
3−6.第10の実施形態
3−7.第11の実施形態
4.補足
本開示の好適な実施形態について説明するに先立ち、本開示をより明確なものとするために、本発明者らが、本開示に想到した背景について説明する。
本開示の第1〜第4の実施形態について説明する。上述したように、既存の表示装置50では、チップ面内においてシール材521よりも外側、すなわちチップの外周近傍にI/O部525が設けられることが多い。このような構成を採用している理由の1つとして、例えばACF接続によりI/O部525とFPC529とを接続する際に加えられる熱から、有機EL素子515を保護する必要があることが挙げられる。具体的には、一般的に、有機EL素子515の特性を適切に保つためには、当該有機EL素子515に例えば約110℃よりも高い温度を掛けないことが好ましいとされている。これに対して、ACF接続では、その接続部には、例えば160℃程度の温度が加えられ得る。従って、ACF接続時に加えられる熱の影響を小さくするために、I/O部525は、チップ面内において有機EL素子515、すなわち画素領域533から比較的離れた、チップの外周近傍に設けられることが多いのである。このように、表示装置50においては、I/O部525におけるFPC529との接続方法に起因して、I/O部525を画素領域533から所定の距離だけ離して設ける必要があるため、チップ面積が増大しているという事情がある。
(2−1−1.表示装置の構成)
図3A〜図3Jを参照して、第1の実施形態に係る表示装置1の製造方法について説明するとともに、表示装置1の構成について説明する。図3A〜図3Jは、第1の実施形態に係る表示装置1の製造方法について説明するための図である。図3A〜図3Jは、表示装置1の積層方向(上下方向)と平行な断面を、当該表示装置1の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。図3A〜図3Iでは、ウエハ内において1つの表示装置1に対応する部分を抜き出して図示している。図3Jでは、ダイシングされ個片化された1つの表示装置1の断面を図示している。
図5を参照して、第1の実施形態に係る表示モジュール31の構成について説明する。図5は、第1の実施形態に係る表示モジュール31の概略構成を示す図である。
第1の実施形態の変形例として、上述したモジュール筐体21の筐体側信号電極203の形状が異なる変形例について説明する。なお、本変形例に係る表示モジュールは、筐体側信号電極203の形状が異なること以外は、上述した第1の実施形態に係る表示モジュール31と同様である。従って、以下の本変形例についての説明では、表示モジュール31と相違する事項について主に説明することとし、重複する事項についてはその詳細な説明を省略する。
図8を参照して、第2の実施形態に係る表示装置2の構成について説明する。図8は、第2の実施形態に係る表示装置2の概略構成を示す図である。図8では、図3A〜図3Jと同様に、表示装置2のx−z平面での断面を示している。
(2−3−1.表示装置の構成)
図9A〜図9Lを参照して、第3の実施形態に係る表示装置3の製造方法について説明するとともに、表示装置3の構成について説明する。図9A〜図9Lは、第3の実施形態に係る表示装置3の製造方法について説明するための図である。図9A〜図9Lは、図3A〜図3Jと同様に、表示装置3のx−z平面での断面を、当該表示装置3の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。図9A〜図9Kでは、ウエハ内において1つの表示装置3に対応する部分を抜き出して図示している。図9Lでは、ダイシングされ個片化された1つの表示装置3の断面を図示している。
図11を参照して、第3の実施形態に係る表示モジュール34の構成について説明する。図11は、第3の実施形態に係る表示モジュール34の概略構成を示す図である。
第3の実施形態の変形例として、上述したモジュール筐体24の筐体側信号電極213の形状が異なる変形例について説明する。なお、本変形例に係る表示モジュールは、筐体側信号電極213の形状が異なること以外は、上述した第3の実施形態に係る表示モジュール34と同様である。従って、以下の本変形例についての説明では、表示モジュール34と相違する事項について主に説明することとし、重複する事項についてはその詳細な説明を省略する。
図14A〜図14Eを参照して、第4の実施形態に係る表示装置4の製造方法について説明するとともに、表示装置4の構成について説明する。図14A〜図14Eは、第4の実施形態に係る表示装置4の製造方法について説明するための図である。図14A〜図14Eは、図3A〜図3Jと同様に、表示装置4のx−z平面での断面を、当該表示装置4の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。図14A〜図14Dでは、ウエハ内において1つの表示装置4に対応する部分を抜き出して図示している。図9Eでは、ダイシングされ個片化された1つの表示装置4の断面を図示している。
本開示の第5〜第11の実施形態について説明する。第5〜第11の実施形態は、以上説明した第1〜第4の実施形態とは異なる構成でI/O部を形成することにより、チップ面積の縮小化を図るものである。
図16A〜図16Fを参照して、第5の実施形態に係る表示装置5の製造方法について説明するとともに、表示装置5の構成について説明する。図16A〜図16Fは、第5の実施形態に係る表示装置5の製造方法について説明するための図である。図16A〜図16Fは、表示装置5の外周部近傍のx−z平面での断面を、当該表示装置5の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。なお、図16A〜図16Fでは、模擬的にチップ状態での1つの表示装置5の外周部に対応する領域を図示しているが、実際には、図16A〜図16Fに示す工程はウエハ状態において行われるため、当該外周部の隣には、他の表示装置5のチップが存在し得る。
図17を参照して、第6の実施形態に係る表示装置6の構成について説明する。図17は、第6の実施形態に係る表示装置6の概略構成を示す図である。図17では、図16A〜図16Fと同様に、表示装置6の外周部近傍のx−z平面での断面を示している。
図18を参照して、第7の実施形態に係る表示装置7の構成について説明する。図18は、第7の実施形態に係る表示装置7の概略構成を示す図である。図18では、図16A〜図16Fと同様に、表示装置7の外周部近傍のx−z平面での断面を示している。
図19を参照して、第8の実施形態に係る表示装置8の構成について説明する。図19は、第8の実施形態に係る表示装置8の概略構成を示す図である。図19では、図16A〜図16Fと同様に、表示装置8の外周部近傍のx−z平面での断面を示している。
(3−5−1.表示装置の構成)
図20A〜図20Mを参照して、第9の実施形態に係る表示装置9の製造方法について説明するとともに、表示装置9の構成について説明する。図20A〜図20Mは、第9の実施形態に係る表示装置9の製造方法について説明するための図である。図20A〜図20Mは、図16A〜図16Fと同様に、表示装置9の外周部近傍のx−z平面での断面を、当該表示装置9の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。
図21を参照して、第9の実施形態に係る表示モジュール37の構成について説明する。図21は、第9の実施形態に係る表示モジュール37の概略構成を示す図である。
上述した製造方法では、信号電極157と取り出し電極145とを接続するビアホール155の形成処理において、第2の基板103、シール材121及び保護膜117に貫通孔147を形成する際に(すなわち、取り出し電極145を開口する際に)、当該貫通孔147をレーザによって一括して形成していた。ただし、第9の実施形態はかかる例に限定されない。ここでは、第9の実施形態の変形例として、取り出し電極145の開口が異なる方法によって行われる場合について説明する。
一般的に、異なる材料に対する貫通孔の形成をレーザで一括加工する場合、レーザの条件を精密にコントロールする必要があるため、その制御が困難となる。その点で、加工技術としては、ドライエッチングの方が制御性に優れていると言える。一方、ドライエッチングでの加工速度はそのエッチングレートに依存しているため、高速化は困難である。つまり、加工速度の点ではレーザ加工の方が優れていると言える。
上述したように、第9の実施形態に係る表示装置9では、第2の基板103の厚みが、シール材121及び保護膜117の厚みに比べて非常に大きい。従って、貫通孔147の形成処理のTATは、第2の基板103に対する加工時間が律速している。そこで、第9の実施形態の他の変形例として、上述した表示装置9よりも小径の第2の基板を用いる。具体的には、本変形例では、取り出し電極145の少なくとも一部領域の直上に第2の基板が存在しない程度に小径の第2の基板を用いる。これにより、取り出し電極145を開口する際に、当該第2の基板に対しては加工を施す必要がなく、シール材121及び保護膜117のみ加工すればよいことになる。従って、取り出し電極145の開口処理の加工時間をより短くすることができる。
図24A〜図24Hを参照して、第10の実施形態に係る表示装置10の製造方法について説明するとともに、表示装置10の構成について説明する。図24A〜図24Hは、第10の実施形態に係る表示装置10の製造方法について説明するための図である。図24A〜図24Hは、図20A〜図20Mと同様に、表示装置10の外周部近傍のx−z平面での断面を、当該表示装置10の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。
図27A〜図27Cを参照して、第11の実施形態に係る表示装置11の製造方法について説明するとともに、表示装置11の構成について説明する。図27A〜図27Cは、第11の実施形態に係る表示装置11の製造方法について説明するための図である。図27A〜図27Cは、図20A〜図20Mと同様に、表示装置11の外周部近傍のx−z平面での断面を、当該表示装置11の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
(1)
画像を表示するための複数の画素が配列されてなる画素領域を基板の上面に有し、前記画素に関する信号を外部とやり取りするための装置側信号電極が前記基板の側面に配設されている表示装置と、
前記表示装置を格納し、前記装置側信号電極と対向する部位に、前記装置側信号電極と電気的に接続される筐体側信号電極を有するモジュール筐体と、
を備える、表示モジュール。
(2)
前記基板の側面のうち前記装置側信号電極が配設される電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に変化するテーパ形状を有する、
前記(1)に記載の表示モジュール。
(3)
前記基板の前記電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に大きくなる順テーパ形状を有する、
前記(2)に記載の表示モジュール。
(4)
前記基板の前記電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に小さくなる逆テーパ形状を有する、
前記(2)に記載の表示モジュール。
(5)
前記モジュール筐体の、前記筐体側信号電極が配設される部位は、前記基板の側面のうち前記装置側信号電極が配設される電極配設領域と略平行な面を有する、
前記(1)〜(4)のいずれか1項に記載の表示モジュール。
(6)
前記筐体側信号電極は板バネ形状を有する、
前記(5)に記載の表示モジュール。
(7)
前記筐体側信号電極はボール形状を有する、
前記(5)に記載の表示モジュール。
(8)
ボール形状を有する前記筐体側信号電極は、前記モジュール筐体の内壁面に対して垂直な方向に弾性的に移動可能である、
前記(7)に記載の表示モジュール。
(9)
前記筐体側信号電極は平面形状を有する、
前記(5)に記載の表示モジュール。
(10)
画像を表示するための複数の画素が配列されてなる画素領域を基板の上面に有し、前記画素に関する信号を外部とやり取りするための装置側信号電極が前記基板の側面に配設されている表示装置を作製する工程と、
前記装置側信号電極と電気的に接続される筐体側信号電極を有するモジュール筐体に、前記表示装置を格納する工程と、
を含む、表示モジュールの製造方法。
(11)
前記表示装置を作製する工程において、前記装置側信号電極を作製する工程は、
ウエハ状態の前記基板において、1つの前記表示装置に対応する領域の外周部に対応する領域をテーパ形状に加工する工程と、
前記基板の前記テーパ形状を有する領域に前記装置側信号電極に対応する配線パターンを形成する工程と、
を含む、
前記(10)に記載の表示モジュールの製造方法。
(12)
前記基板に形成される前記テーパ形状は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に大きくなる順テーパ形状である、
前記(11)に記載の表示モジュールの製造方法。
(13)
前記基板に形成される前記テーパ形状は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に小さくなる逆テーパ形状である、
前記(11)に記載の表示モジュールの製造方法。
(14)
前記モジュール筐体に前記表示装置を格納する工程では、前記筐体側信号電極に対して前記装置側信号電極が押圧されるように、前記モジュール筐体に前記表示装置が格納される、
前記(10)〜(13)のいずれか1項に記載の表示モジュールの製造方法。
(1)
画像を表示するための複数の画素が配列されてなる画素領域を上面に有する第1の基板と、
前記第1の基板の上層に、前記第1の基板と貼り合わすための貼り合わせ材を介して設けられ、前記画素からの出射光に対して透明な第2の基板と、
前記第2の基板の上面に位置し、前記画素に関する信号を外部とやり取りするための信号電極と、
を備える、表示装置。
(2)
前記信号電極と前記第1の基板とを電気的に接続する接続構造は、前記第2の基板を厚み方向に貫通して設けられる第1のビアホールを有する、
前記(1)に記載の表示装置。
(3)
前記接続構造は、
前記第1の基板上において、前記画素に関する所定の信号に係る配線と電気的に接続され、前記第1のビアホールの直下まで延設される取り出し配線と、
前記第1のビアホールの下面と前記取り出し配線とを電気的に接続する接続電極と、
を有する、
前記(2)に記載の表示装置。
(4)
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止するシール材であり、
前記接続電極は、面内方向において前記シール材の外側に位置する、
前記(3)に記載の表示装置。
(5)
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止するシール材であり、
前記接続電極は、面内方向において前記シール材の内側に位置する、
前記(3)に記載の表示装置。
(6)
前記画素の各々は、第1の電極、発光層及び第2の電極が、この順に積層されて構成される発光素子を有し、
前記接続構造は、
前記第1の電極と同一の層において、前記第1のビアホールの直下に対応する位置に表面が露出した状態で設けられ、前記画素に関する所定の信号に係る配線と電気的に接続された第1の取り出し電極と、
前記第1のビアホールの下面と前記第1の取り出し電極とを電気的に接続する接続電極と、
を有する、
前記(2)に記載の表示装置。
(7)
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止する、導電性を有するシール材であり、
前記接続構造は、前記導電性を有するシール材によって、前記第1のビアホールの下面と前記第1の基板とが電気的に接続されることによって構成される、
前記(2)に記載の表示装置。
(8)
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止するシール材であり、
前記接続構造は、
前記第1の基板上において、前記シール材の直下に位置し、前記画素に関する所定の信号に係る配線と電気的に接続される第2の取り出し電極と、
少なくとも前記シール材を厚み方向に貫通して前記第2の取り出し電極に達するように設けられ、前記第1のビアホールの直下に位置する第2のビアホールと、
を有する、
前記(2)に記載の表示装置。
(9)
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止するシール材であり、
前記信号電極と前記第1の基板とを電気的に接続する接続構造は、
前記第1の基板上において、一部領域が前記シール材の直下に位置し、他の領域が前記シール材から露出している、前記画素に関する所定の信号に係る配線と電気的に接続される第2の取り出し電極と、
少なくとも前記第2の基板の縁部及び前記シール材の縁部に沿って、前記第2の基板の上面と前記第2の取り出し電極との間に延設される配線と、
を有する、
前記(1)に記載の表示装置。
(10)
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止するシール材であり、
前記画素領域の上方に位置する空間であって、前記シール材の内側に対応する空間は、封止樹脂によって充填されている、
前記(1)〜(9)のいずれか1項に記載の表示装置。
(11)
画像を表示するための複数の画素が配列されてなる画素領域を上面に有する第1の基板と、
前記第1の基板の上層に、前記第1の基板と貼り合わすための貼り合わせ材を介して設けられ、前記画素からの出射光に対して透明な第2の基板と、
前記第2の基板の上面に位置し、前記画素に関する信号を外部とやり取りするための装置側信号電極と、
を有する表示装置と、
前記表示装置を格納するモジュール筐体と、
を備え、
前記モジュール筐体の前記装置側信号電極と対応する部位には、前記装置側信号電極とバンプを介して電気的に接続される筐体側信号電極が存在する、
表示モジュール。
(12)
第1の基板の上面に、画像を表示するための複数の画素が配列されてなる画素領域を形成する工程と、
前記第1の基板の上面に対して、貼り合わせ材を介して前記画素からの出射光に対して透明な第2の基板を貼り合わせる工程と、
を含み、
前記第2の基板の上面には、前記画素に関する信号を外部とやり取りするための信号電極が形成される、
表示装置の製造方法。
(13)
前記信号電極と前記第1の基板とを電気的に接続する接続構造は、前記第2の基板を厚み方向に貫通して設けられる第1のビアホールを有し、
前記第1のビアホール及び前記信号電極を形成する工程は、前記第1の基板に前記第2の基板を貼り合わせる前に行われ、
前記第2の基板に貫通孔を形成する工程と、
前記第2の基板に設けられた貫通孔内の少なくとも側壁に、前記第2の基板の上面と下面との間に延設されるように導電性材料を成膜する工程と、
導電性材料からなる膜を所定の形状にパターニングすることにより、前記貫通孔内に成膜された導電性材料と電気的に接続された前記信号電極を形成する工程と、
を含む、
前記(12)に記載の表示装置の製造方法。
(14)
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止するシール材であり、
前記信号電極と前記第1の基板とを電気的に接続する接続構造は、
前記第2の基板を厚み方向に貫通して設けられる第1のビアホールと、
前記第1の基板上において前記シール材の直下に位置し、前記画素に関する所定の信号に係る配線と電気的に接続される第2の取り出し電極と、
前記第1のビアホールの直下において少なくとも前記シール材を厚み方向に貫通して前記第2の取り出し電極に達するように設けられる第2のビアホールと、を有する、
前記(12)に記載の表示装置の製造方法。
(15)
前記第1のビアホール及び前記第2のビアホールを形成する工程は、前記第1の基板に前記第2の基板を貼り合わせた後に行われ、
前記第2の基板、及び前記第1の基板上の前記シール材を含む積層構造に前記第2の取り出し電極まで達するに貫通孔を形成する工程と、
前記第2の基板、及び前記第1の基板上の前記シール材を含む積層構造に設けられた前記貫通孔内の少なくとも側壁に、前記第2の基板の上面から前記第2の取り出し電極までの間に延設されるように導電性材料を成膜する工程と、
を含む、
前記(14)に記載の表示装置の製造方法。
(16)
前記第2の基板、及び前記第1の基板上の前記シール材を含む積層構造に貫通孔を形成する工程では、前記貫通孔は、レーザによって一括して形成される、
前記(15)に記載の表示装置の製造方法。
(17)
前記第2の基板、及び前記第1の基板上の前記シール材を含む積層構造に貫通孔を形成する工程では、前記第2の基板における前記貫通孔はレーザによって形成され、前記シール材を含む積層構造における前記貫通孔はドライエッチングによって形成される、
前記(15)に記載の表示装置の製造方法。
(18)
前記第1のビアホール及び前記第2のビアホールを形成する工程は、前記第1の基板に前記第2の基板を貼り合わせる前に行われ、
前記第2の基板に貫通孔を形成する工程と、
前記第2の基板の貫通孔内の少なくとも側壁に、前記第2の基板の上面から下面までの間に延設されるように導電性材料を成膜する工程と、
前記第1の基板上の前記シール材を含む積層構造に前記第2の取り出し電極まで達する貫通孔を形成する工程と、
前記シール材を含む積層構造の貫通孔内の少なくとも側壁に、前記シール材の上面から前記第2の取り出し電極までの間に延設されるように導電性材料を成膜する工程と、
を含み、
前記接続構造は、前記第1のビアホールの下面と前記第2のビアホールの上面とが互いに接触するように、前記第1のビアホールが形成された第2の基板を、前記第2のビアホールが形成された第1の基板に貼り合わせることによって形成される、
前記(14)に記載の表示装置の製造方法。
(19)
前記第2の基板における前記貫通孔はレーザ又はドリルによって形成され、前記第1の基板上の前記シール材を含む積層構造における前記貫通孔はレーザ又はドライエッチングによって形成される、
前記(18)に記載の表示装置の製造方法。
(20)
前記第1のビアホール及び前記第2のビアホールを形成する工程は、
前記第1の基板に前記第2の基板を貼り合わせる前に、前記第2の基板に貫通孔を形成する工程と、
前記第1の基板と前記第2の基板とを貼り合わせる工程と、
前記第1の基板上の前記シール材を含む積層構造の、前記第2の基板の貫通孔の底部に対応する部位に、前記第2の取り出し電極まで達する貫通孔を形成する工程と、
前記第2の基板、及び前記第1の基板上の前記シール材を含む積層構造の貫通孔内の少なくとも側壁に、前記第2の基板の上面から前記第2の取り出し電極までの間に延設されるように金属材料を成膜する工程と、
を含む、
前記(14)に記載の表示装置の製造方法。
21、22、23、24、25、26、27 モジュール筐体
31、32、33、34、35、36、37 表示モジュール
101 第1の基板
103 第2の基板
104 配線層
105 絶縁膜
107 配線層
107a 第1の電極
107b、129a、137 信号電極(装置側信号電極)
111 有機層
113 第2の電極(配線層)
115 有機EL素子
117 保護膜
119 CF層
121 シール材
123 封止樹脂
127 貼り合わせ樹脂材
129 配線層
131、145 取り出し電極
133 取り出し配線
135 ビアホール
139 接続電極
141 信号出力配線
143 導電性シール材
147 貫通孔
155 ビアホール
165、223、227、231 バンプ
175 ビアホール
201、211、219 筐体本体
203、207、209、213、215、217、221 信号電極(筐体側信号電極)
205 FPC
Claims (9)
- 画像を表示するための複数の画素が配列されてなる画素領域を基板の上面に有し、前記画素に関する信号を外部とやり取りするための装置側信号電極が前記基板の側面に配設されている表示装置と、
前記表示装置を格納し、前記装置側信号電極と対向する部位に、前記装置側信号電極と電気的に接続される筐体側信号電極を有するモジュール筐体と、
を備える、表示モジュール。 - 前記基板の側面のうち前記装置側信号電極が配設される電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に変化するテーパ形状を有する、
請求項1に記載の表示モジュール。 - 前記基板の前記電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に大きくなる順テーパ形状を有する、
請求項2に記載の表示モジュール。 - 前記基板の前記電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に小さくなる逆テーパ形状を有する、
請求項2に記載の表示モジュール。 - 前記モジュール筐体の、前記筐体側信号電極が配設される部位は、前記基板の側面のうち前記装置側信号電極が配設される電極配設領域と略平行な面を有する、
請求項2に記載の表示モジュール。 - 前記筐体側信号電極は板バネ形状を有する、
請求項5に記載の表示モジュール。 - 画像を表示するための複数の画素が配列されてなる画素領域を基板の上面に有し、前記画素に関する信号を外部とやり取りするための装置側信号電極が前記基板の側面に配設されている表示装置を作製する工程と、
前記装置側信号電極と電気的に接続される筐体側信号電極を有するモジュール筐体に、前記表示装置を格納する工程と、
を含む、表示モジュールの製造方法。 - 前記表示装置を作製する工程において、前記装置側信号電極を作製する工程は、
ウエハ状態の前記基板において、1つの前記表示装置に対応する領域の外周部に対応する領域をテーパ形状に加工する工程と、
前記基板の前記テーパ形状を有する領域に前記装置側信号電極に対応する配線パターンを形成する工程と、
を含む、
請求項7に記載の表示モジュールの製造方法。 - 前記モジュール筐体に前記表示装置を格納する工程では、前記筐体側信号電極に対して前記装置側信号電極が押圧されるように、前記モジュール筐体に前記表示装置が格納される、
請求項7に記載の表示モジュールの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016103231 | 2016-05-24 | ||
JP2016103231 | 2016-05-24 | ||
PCT/JP2017/015285 WO2017203885A1 (ja) | 2016-05-24 | 2017-04-14 | 表示装置、表示モジュール、表示装置の製造方法、及び表示モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017203885A1 JPWO2017203885A1 (ja) | 2019-03-22 |
JP6822471B2 true JP6822471B2 (ja) | 2021-01-27 |
Family
ID=60411976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018519143A Active JP6822471B2 (ja) | 2016-05-24 | 2017-04-14 | 表示モジュール及び表示モジュールの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11282911B2 (ja) |
JP (1) | JP6822471B2 (ja) |
CN (1) | CN109155117A (ja) |
WO (1) | WO2017203885A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023106561A1 (ko) * | 2021-12-06 | 2023-06-15 | 삼성전자주식회사 | 디스플레이 장치 및 디스플레이 장치 제조방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113631586A (zh) | 2019-03-29 | 2021-11-09 | 日产化学株式会社 | 低温固化性树脂组合物 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050068794A (ko) | 2003-12-30 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
JP2006146087A (ja) * | 2004-11-24 | 2006-06-08 | Fujitsu Hitachi Plasma Display Ltd | 表示パネルを備えた表示装置における電磁波遮蔽方法および表示装置 |
KR101252083B1 (ko) | 2005-12-22 | 2013-04-12 | 엘지디스플레이 주식회사 | 유기 전계발광 표시장치 및 그 제조방법 |
KR100645706B1 (ko) | 2006-01-27 | 2006-11-15 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
JP4993973B2 (ja) | 2006-09-08 | 2012-08-08 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
KR100872709B1 (ko) | 2007-02-26 | 2008-12-05 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
KR100879301B1 (ko) | 2007-06-28 | 2009-01-19 | 삼성에스디아이 주식회사 | 발광 장치 및 이 발광 장치를 광원으로 사용하는 표시 장치 |
JP5163430B2 (ja) | 2008-01-09 | 2013-03-13 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
KR101024535B1 (ko) | 2008-07-07 | 2011-03-31 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101952132B1 (ko) | 2012-10-17 | 2019-02-27 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
WO2014076912A1 (ja) | 2012-11-13 | 2014-05-22 | パナソニック株式会社 | 有機エレクトロルミネッセンス素子及び照明装置 |
KR102028505B1 (ko) | 2012-11-19 | 2019-10-04 | 엘지디스플레이 주식회사 | 유기발광 표시패널 및 이의 제조방법 |
KR101556672B1 (ko) | 2012-12-27 | 2015-10-01 | 제일모직 주식회사 | 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법 |
JP6636736B2 (ja) | 2014-07-18 | 2020-01-29 | 株式会社半導体エネルギー研究所 | 回路基板の作製方法、発光装置の作製方法、電子機器の作製方法、及び発光装置 |
DE102014111122A1 (de) | 2014-08-05 | 2016-02-11 | Valeo Schalter Und Sensoren Gmbh | Verfahren zum zumindest semi-autonomen Manövrieren eines Kraftfahrzeugs, Fahrerassistenzsystem sowie Kraftfahrzeug |
-
2017
- 2017-04-14 CN CN201780031263.0A patent/CN109155117A/zh active Pending
- 2017-04-14 JP JP2018519143A patent/JP6822471B2/ja active Active
- 2017-04-14 WO PCT/JP2017/015285 patent/WO2017203885A1/ja active Application Filing
- 2017-04-14 US US16/099,819 patent/US11282911B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023106561A1 (ko) * | 2021-12-06 | 2023-06-15 | 삼성전자주식회사 | 디스플레이 장치 및 디스플레이 장치 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20190115414A1 (en) | 2019-04-18 |
CN109155117A (zh) | 2019-01-04 |
WO2017203885A1 (ja) | 2017-11-30 |
US11282911B2 (en) | 2022-03-22 |
JPWO2017203885A1 (ja) | 2019-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109904186B (zh) | 一种显示基板及其制作方法、显示装置 | |
US10037980B2 (en) | Fabricating method of a semiconductor light emitting device | |
CN103378125B (zh) | 有机发光显示设备及其再制方法 | |
US20160163940A1 (en) | Package structure for light emitting device | |
TWI579995B (zh) | 晶片封裝體及其製造方法 | |
JP4994274B2 (ja) | 電子部品パッケージの製造方法 | |
TWI473223B (zh) | 晶片封裝體及其製造方法 | |
KR102322539B1 (ko) | 반도체 패키지 및 이를 포함하는 디스플레이 장치 | |
TW200814244A (en) | IC chip package, and image display apparatus using same | |
TWI559474B (zh) | 無穿矽埋孔結構的低散熱傳導係數中介層和其方法 | |
KR20150038842A (ko) | 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법 | |
WO2018216318A1 (ja) | 半導体モジュールおよびその製造方法 | |
KR20150018247A (ko) | 전자기기의 접합구조 | |
JP6822471B2 (ja) | 表示モジュール及び表示モジュールの製造方法 | |
TWI559464B (zh) | 封裝模組及其基板結構 | |
JP2006501641A (ja) | 光マイクロシステム及びその形成方法 | |
JP4577788B2 (ja) | 電子部品パッケージの製造方法ならびに電子部品パッケージの製造に用いられるウェハおよび基礎構造物 | |
KR101605610B1 (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
JP2008108987A (ja) | 半導体装置並びにこれを用いた表示装置及び電子機器 | |
CN112420682A (zh) | 半导体设备封装及其制造方法 | |
CN112436019A (zh) | 半导体设备封装和其制造方法 | |
US20170263581A1 (en) | Electronic device, part mounting board, and electronic apparatus | |
WO2022188859A1 (zh) | 半导体装置及其制造方法 | |
JP7056910B2 (ja) | 半導体装置およびその製造方法 | |
JP2014130877A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190208 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190214 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190515 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190522 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201221 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6822471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |