CN112420682A - 半导体设备封装及其制造方法 - Google Patents

半导体设备封装及其制造方法 Download PDF

Info

Publication number
CN112420682A
CN112420682A CN201910955401.5A CN201910955401A CN112420682A CN 112420682 A CN112420682 A CN 112420682A CN 201910955401 A CN201910955401 A CN 201910955401A CN 112420682 A CN112420682 A CN 112420682A
Authority
CN
China
Prior art keywords
substrate
conductive
semiconductor device
disposed
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910955401.5A
Other languages
English (en)
Inventor
陈明宏
陈胜育
叶昶麟
叶勇谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN112420682A publication Critical patent/CN112420682A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种半导体设备封装包含显示设备、电子模块和导电粘附层。所述显示设备包含第一衬底和薄膜晶体管(TFT)层。所述第一衬底具有第一表面和与所述第一表面相对的第二表面。所述TFT层安置在所述第一衬底的所述第一表面上。所述电子模块包含第二衬底和电子部件。所述第二衬底具有面向所述第一衬底的所述第二表面的第一表面和与所述第一表面相对的第二表面。所述电子部件安置在所述第二衬底的所述第二表面上。所述导电粘附层安置在所述第一衬底与所述第二衬底之间。

Description

半导体设备封装及其制造方法
技术领域
本公开总体上涉及一种半导体设备封装及其制造方法，并且涉及包含显示设备的半导体设备封装及其制造方法。
背景技术
可穿戴电子部件(例如，电子表、手带等)通常具有连接到容纳一些电子部件的壳体的带。可能需要将一或多种额外功能集成到手表中(地理信息收集或确定；生物信息收集或确定等)，这意味着更多的部件(如全球定位系统(GPS)模块、心率传感模块等)应该装入壳体中。因此，壳体的大小和重量可能会不可避免地增加，这可能会对用户的体验产生不利影响。
发明内容
根据本公开的一方面，半导体设备封装包含显示设备、电子模块和导电粘附层。所述显示设备包含第一衬底和TFT层。所述第一衬底具有第一表面和与所述第一表面相对的第二表面。所述TFT层安置在所述第一衬底的所述第一表面上。所述电子模块包含第二衬底和电子部件。所述第二衬底具有面向所述第一衬底的所述第二表面的第一表面和与所述第一表面相对的第二表面。所述电子部件安置在所述第二衬底的所述第二表面上。所述导电粘附层安置在所述第一衬底与所述第二衬底之间。
根据本公开的另一方面，一种制造半导体设备封装的方法包含：(a)提供显示设备，所述显示设备具有第一衬底和所述第一衬底的第一表面上的TFT层；(b)提供电子模块，所述电子模块具有第二衬底和安置在所述第二衬底的远离所述第一衬底的第一表面上的电子部件；以及(c)在所述第一衬底与所述第二衬底之间施加导电粘附层，以将所述第一衬底的与所述第一衬底的所述第一表面相对的第二表面连接到所述第二衬底的与所述第二衬底的所述第一表面相对的第二表面。
附图说明
图1A展示了根据本公开的一些实施例的半导体设备封装的横截面视图；
图1B展示了根据本公开的一些实施例的如图1A所示的半导体设备封装的一部分的放大视图；
图1C展示了根据本公开的一些实施例的如图1A所示的半导体设备封装的一部分的放大视图；
图1D展示了根据本公开的一些实施例的电子模块的横截面视图；
图1E展示了根据本公开的一些实施例的电子模块的横截面视图；
图1F展示了根据本公开的一些实施例的电子模块的横截面视图；
图2展示了根据本公开的一些实施例的半导体设备封装的横截面视图；
图3A和图3B展示了根据本公开的一些实施例的制造电子模块的方法；
图4A、图4A'、图4A”和图4B展示了根据本公开的一些实施例的制造显示设备的方法；
图5A和图5B展示了根据本公开的一些实施例的制造半导体设备封装的方法；
图6A和图6B展示了根据本公开的一些实施例的制造半导体设备封装的一部分的方法；并且
图7A和图7B展示了根据本公开的一些实施例的制造半导体设备封装的方法。
贯穿附图和详细描述，使用相同的附图标记来指示相同或类似的部件。根据结合附图作出的以下详细描述将容易理解本公开。
具体实施方式
以下公开提供了用于实施本主题的不同特征的许多不同的实施例或实例。下面描述了部件和布置的具体实例。当然，这些仅仅是实例并且不旨在是限制性的。在本公开中，在以下描述中，参考在第二特征上方或之上形成第一特征可以包含将第一特征和第二特征形成为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成额外特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各种实例中重复附图标记和/或字母。这种重复是为了简单和清晰，并且其本身并不指定所讨论的各个实施例和/或配置之间的关系。
以下将详细地讨论本公开的实施例。但是应理解，本公开提供了许多可应用的发明概念，它们可以实现在广泛的各种具体环境中。所讨论的具体的实施例仅是示例，而不是限制本公开的范围。
图1A展示了根据本公开的一些实施例的半导体设备封装1的横截面视图。半导体设备封装1包含显示设备100、电子模块200和连接层10(或结合层)。在一些实施例中，半导体设备封装1可以在可弯曲或柔性电子部件(例如，电子表、电子带等)中使用或实现。
显示设备100包含衬底110、130，薄膜晶体管(TFT)层120，发光设备140和包封体150。衬底110可以包含例如印刷电路板，如纸基铜箔层压板、复合铜箔层压板或聚合物浸渍玻璃纤维基铜箔层压板。衬底110可以包含互连结构，如再分布层(RDL)或接地元件。衬底110包含表面111和与表面111相对的表面112。在一些实施例中，衬底110为柔性衬底。
TFT层120安置在衬底110的第一表面111上。在一些实施例中，如图1A所示，TFT层120可以是或包含电连接到发光设备140的驱动电路。例如，驱动电路被配置成向发光设备140发送驱动电流(或电压)，并且发光设备140由驱动电流驱动以发射具有与驱动电流的幅度相对应的亮度的光。各种电路可用作用于驱动发光设备140的驱动电路。例如，驱动电路可以包含多个晶体管和至少一个储存电容器。例如，驱动电路可以包含指示为5T/1C类型、4T/1C类型、3T/1C类型和2T/1C类型等的驱动配置，其中t表示晶体管并且C表示储存电容器。在一些实施例中，如图1A所示，驱动电路的晶体管可以包含栅极121、栅极绝缘体(例如，电介质材料)122、半导体沟道123、漏极124、源极125和钝化层126。在一些实施例中，可以根据不同的设计要求改变或调整驱动电路的晶体管的结构。在一些实施例中，TFT层120和衬底110可统称为背板。
衬底130安置在TFT层120上。衬底130可以包含例如印刷电路板，如纸基铜箔层压板、复合铜箔层压板或聚合物浸渍玻璃纤维基铜箔层压板。衬底130可以包含互连结构，如RDL或接地元件。衬底130包含用于容纳发光设备140的腔130c。在一些实施例中，根据不同的设计要求，腔130c的深度可以大于、等于或小于发光设备140的厚度。
发光设备140安置在衬底130的腔130c内。发光设备140通过衬底130(例如，通过衬底130的互连结构)电连接到TFT层120。在一些实施例中，发光设备140可以是或包含微发光二极管(LED)。在一些实施例中，发光140可以是或包含液晶显示器(LCD)、有机发光二极管(OLED)或任何其它合适的发光单元。在一些实施例中，发光设备140和衬底130可以统称为前板。
包封体150安置在衬底130上以及衬底130的腔130c内。包封体150覆盖发光设备140以保护发光设备140。在一些实施例中，包封体150由透光材料形成或包含透光材料，以允许发光设备140发射的光通过。
电子模块220包含衬底210、电子部件220、221和222和封装体230。在一些实施例中，电子模块220可以称为系统级封装(SiP)模块。衬底210可以包含例如印刷电路板，如纸基铜箔层压板、复合铜箔层压板或聚合物浸渍玻璃纤维基铜箔层压板。衬底210可以包含互连结构，如RDL或接地元件。衬底210包含面向衬底110的表面211和与表面211相对的表面212。在一些实施例中，衬底210为柔性衬底。
电子部件220、221和222安置在衬底210的表面212上。电子部件220、221和222可以是或包含有源部件、无源部件和/或其组合。例如，电子部件220可以是芯片或管芯，包含半导体衬底、一或多个集成电路设备和其中的一或多个上覆的互连结构。例如，电子部件221可以是传感器或者微机电系统(MEMS)。例如，电子部件222可以是电容器。电子部件220、221和222通过衬底210(例如，互连结构)彼此电连接或连接到显示设备100。
封装体230安置在衬底210的表面212上并且覆盖电子部件220、221和222。在一些实施例中，所述封装体230包含具有分散在其中的填料的环氧树脂。
连接层10(例如，导电粘附层)安置在显示设备100与电子模块200之间。例如，连接10安置在衬底110与衬底210之间。连接层10将显示设备100与电子模块200连接(或结合)。连接层10提供显示设备100与电子模块200之间的电连接。
图1B展示了根据本公开的一些实施例的半导体设备封装1的由虚线正方形1A包围的一部分的放大视图。如图1B所示，连接层10包含多个导电颗粒11和覆盖导电颗粒11的粘附剂12。在连接层10被加热到预定温度并冷却后，导电颗粒11将移动到接近或邻近导电材料(例如，导电衬垫110p1、110p2、210p1、210p2、210p3和210p4)。在一些实施例中，预定温度为约140度。在一些实施例中，导电颗粒11包含热聚集材料。在一些实施例中，导电颗粒是焊料颗粒(例如，SnBi)或任何其它合适的导电颗粒。在一些实施例中，粘附剂12是热固化树脂(例如，环氧树脂)。在一些实施例中，粘附层10是自组装剂(SAP)。
如图1B所示，连接层10包含区域10A、10B和10C。区域10A位于衬底110的导电衬垫110p1与通过导电通孔210v电连接到导电衬垫210p3的衬底210的导电衬垫210p1之间。区域10B不与衬底110和衬底210的任何导电衬垫重叠。例如，区域10B与衬底110和衬底210的任何导电衬垫沿水平方向间隔开。区域10C位于衬底110的导电衬垫110p2与衬底210的不直接连接导电通孔的导电衬垫210p2之间。在一些实施例中，在区域10A或10C中的导电颗粒11的密度(例如，导电颗粒11的体积与粘附剂12的体积的比率或导电颗粒11与粘附剂12的数量的比率)大于其在区域10B中的密度。在一些实施例中，在区域10A中的导电颗粒11的密度大于其在区域10C中的密度。例如，导电衬垫110p1与210p1之间的电阻率小于导电衬垫110p2与210p2之间的电阻率。例如，导电衬垫110p1与210p1之间的导电性优于导电衬垫110p2与210p2之间的导电性。
在一些实施例中，图1B中的粘附层10可以通过从衬底210的表面212提供热量来加热。例如，热源(例如，烤箱)定位在衬底210的表面212附近。由于导电衬垫210p1连接到安置在衬底210的表面212处或附近的导电衬垫210p3，所以可以通过导电通孔210v将热量从导电衬垫210p3传递到导电衬垫210p1。然而，由于导电衬垫210p2不通过导电通孔直接连接到导电衬垫210p4，所以导电衬垫210p2的温度可能低于导电衬垫210p1的温度。因此，导电衬垫110p1与210p1之间(即区域10A中)的导电颗粒11的密度大于导电衬垫110p2与210p2之间(即区域10C)的导电颗粒11的密度。导电衬垫之间的此些不一致的导电性(或电阻率)将对半导体设备封装1的性能产生不利影响。
图1C展示了根据本公开的一些实施例的半导体设备封装1的由虚线正方形1A包围的一部分的放大视图。除了区域10A中的导电颗粒11的密度与区域10C中的导电颗粒11的密度基本上相同之外，图1C中所示的结构与图1B中所示的结构类似。例如，导电衬垫110p1与210p1之间的电阻率和导电衬垫110p2与210p2之间的电阻率基本上相同。例如，导电衬垫110p1与210p1之间的导电性和导电衬垫110p2与210p2之间的导电性基本上相同。
在一些实施例中，通过感应加热来加热图1C中的衬底110、210和连接层10。例如，衬底110、210和连接层10通过快速交变磁场施加，并且涡流将由导电衬垫(例如，110p1、110p2、210p1、210p2、210p3和210p4)产生，以加热这些导电衬垫。与图1B的实施例相比，无论任何导电衬垫(例如，210p1)是否不通过导电通孔连接到安置在衬底210的表面212处或附近的另一导电衬垫(例如，210p4)，图1C中所有的导电衬垫都可以均匀地加热到期望温度。因此，安置在衬底210的表面211上或附近的所有导电衬垫和安置在衬底110的表面112上或附近的相应导电衬垫具有基本上恒定的导电性(或电阻率)。这将在显示设备100与电子模块200之间提供稳定和更好的电连接(例如，通过衬底110、连接层10和衬底210)，进而改善半导体设备封装1的电性能。
另外，显示设备100和电子模块200在相对较低的温度(例如，140度)下连接，而不使用SAP作为连接层10提供压力，这将避免显示设备100在制造工艺中受到损坏。此外，使用SAP作为连接层10可以提供衬底110的导电衬垫与衬底210的相应导电衬垫之间的精确对准。
图1D展示了根据本公开的一些实施例的如图1A中所示的电子模块200的横截面视图。如图1D所示，衬底210包含从表面211朝表面212逐渐变窄的导电通孔210v。此外，电子部件220的背侧表面(例如，管芯或芯片)和电子部件221的背侧表面(例如，传感器或MEMS)从封装体230中暴露。在一些实施例中，图1D中的电子模块200可以通过以下操作形成：(i)提供载体，并将电子部件220、221和222的背侧表面放置在载体上；(ii)形成封装体230以覆盖电子部件220、221和222；(iii)暴露电子部件220、221和222的有源表面；以及(iv)在电子部件220、221和222的暴露表面上形成衬底210。
图1E展示了根据本公开的一些实施例的如图1A中所示的电子模块200的横截面视图。除了图1E中的电子模块还包含将电子元件220、221和222连接到衬底210的导电通孔220v之外，图1E中所示的电子模块与图1D中的电子模块类似。在一些实施例中，导电通孔220v可以通过以下操作形成：(i)形成穿透封装体230的开口，以通过例如激光暴露电子部件220、221和222的有源表面；以及(ii)使用导电材料填充开口。
图1F展示了根据本公开的一些实施例的如图1A中所示的电子模块200的横截面视图。图1F中所示的电子模块类似于图1D中的电子模块，并且以下描述了其间的差异。
电子部件220、221和222的背侧表面由封装体230覆盖。安置在衬底210内导电通孔210从表面212朝表面211逐渐变窄。在一些实施例中，图1F中的电子模块200可以通过以下操作形成：(i)形成衬底210；(ii)将电子部件220、221和222安置在衬底210上；以及(iii)在衬底210上形成封装体230以覆盖电子部件220、221和222。
图2展示了根据本公开的一些实施例的半导体设备封装2的横截面视图。半导体设备封装2类似于图1A中的半导体设备封装1，并且以下描述了其间的差异。
显示设备100和电子模块200通过连接层20连接。连接层20包含粘附层21(例如，粘附剂)和多个导电通孔22，所述导电通孔穿透粘附层21，以将安置在衬底110的表面112上或附近的导电衬垫电连接到安置在衬底210的表面211上或附近的相应导电衬垫。在一些实施例中，粘附层21可以包含柔性或弹性材料以在将发光设备140放置在衬底130的腔130c内时提供缓冲。
图3A和图3B是根据本公开的一些实施例的在不同制造阶段的电子模块的横截面视图。这些附图中的至少一些已经简化，以便更好地理解本公开的方面。在一些实施例中，图3A和3B中所示的操作可以用于制造如图1A或图2中所示的电子模块200。
参考图3A，提供了载体39。在载体39上形成衬底210。在一些实施例中，衬底210可以是柔性衬底。衬底210可以包含互连结构，如RDL或接地元件。然后，电子部件220、221和222安置在衬底210上并且电连接到衬底210。在一些实施例中，电子部件220、221和222可以通过例如倒装芯片技术、表面安装技术(SMT)、引线接合或任何其它合适的工艺而形成。
参考图3B，在衬底210上形成封装体230以覆盖电子部件220、221和222。在一些实施例中，封装体230通过模制技术(例如，压缩模制、传递模制等)或任何其它合适的工艺形成。
图4A和图4B是根据本公开的一些实施例的在不同制造阶段的显示设备的横截面视图。这些附图中的至少一些已经简化，以便更好地理解本公开的方面。在一些实施例中，图4A和4B中所示的操作可以用于制造如图1A或图2中所示的显示设备100。
参考图4A，提供了载体49。在载体49上形成衬底110。在一些实施例中，衬底110可以是柔性衬底。衬底110可以包含互连结构，如RDL或接地元件。然后在衬底110上形成TFT层120。
图4A'和图4A”展示了根据本公开的一些实施例的如图4A所示的衬底110和TFT层120(包含绝缘层115)的一部分的放大视图。
如图4A'所示，导电通孔110v安置在衬底110内，并且朝衬底110的远离TFT层120的绝缘层115的表面逐渐变窄。导电通孔115v安置在绝缘层115内，并且朝衬底110逐渐变窄。例如，导电通孔110v和115v沿相同方向逐渐变窄。导电通孔110v电连接到导电通孔115v。
如图4A”所示，导电通孔110v安置在衬底110内，并且朝绝缘层115逐渐变窄。导电通孔115v安置在绝缘层115内，并且朝衬底110逐渐变窄。例如，导电通孔110v和115v沿相反方向逐渐变窄。导电通孔110v电连接到导电通孔115v。
参考图4B，在TFT层120上形成衬底130。衬底130可以包含电连接到TFT层120的互连结构(如RDL或接地元件)。在衬底130上形成腔130c。发光设备140通过例如放置和选取技术安置在腔130c内。然后包封体150形成在衬底130上以及腔130c内以覆盖发光设备140。
图5A和图5B是根据本公开的一些实施例的在不同制造阶段的半导体设备封装的横截面视图。这些附图中的至少一些已经简化，以便更好地理解本公开的方面。在一些实施例中，图5A和5B中所示的操作可以用于制造如图1A所示的半导体设备封装1。
参考图5A，提供了显示设备100和电子模块200。在一些实施例中，显示设备100和电子模块200可以通过图4A-4B和图5A-5B中所示的操作来制造。例如，将如图3B中所示的载体39移除，并且将电子模块200的封装体230安置在载体39'上。例如，将如图4B中所示的载体49移除，并且将包封体150安置在载体49'上。
在显示设备100的衬底110与电子模块200的衬底210之间施加连接层10(包含导电颗粒和粘附剂)。然后，通过感应加热来加热显示设备100、电子模块200和连接层10。例如，将快速交变磁场施加到显示设备100、电子模块200和连接层10，并且由衬底110和210的导电衬垫产生涡流以加热这些导电衬垫。
如上所述，无论任何导电衬垫是否不通过导电通孔连接到安置在衬底210的表面212处或附近的另一导电衬垫，衬底210的所有导电衬垫都可以均匀地加热到期望温度(例如，140度)。因此，安置在衬底210的表面211上或附近的所有导电衬垫和安置在衬底110的表面112上或附近的相应导电衬垫具有基本上恒定的导电性(或电阻率)。这将在显示设备100与电子模块200之间提供稳定和更好的电连接，进而改善半导体设备封装1的电性能。
参考图5B，移除载体39'和49'以形成如图1A所示的半导体设备封装1。
图6A和图6B是根据本公开的一些实施例的在不同制造阶段的半导体设备封装的横截面视图。这些附图中的至少一些已经简化，以便更好地理解本公开的方面。在一些实施例中，图6A和6B中所示的操作可以用于制造如图2所示的半导体设备封装2的一部分。
在一些实施例中，图6A中的操作可以在图3B中的操作之后执行。参考图6A，将如图3B中所示的载体39移除，并且将图3B中的结构的封装体230安置在载体69上。然后在衬底210的表面211上形成粘附层21。
参考图6B，形成多个孔以穿透粘附层21，从而暴露安置在衬底210的表面211上或附近的导电衬垫。在一些实施例中，这些孔是通过例如激光钻孔或任何其它合适的工艺形成的。然后在这些孔内填充导电材料以形成导电通孔22。
图7A和图7B是根据本公开的一些实施例的在不同制造阶段的半导体设备封装的横截面视图。这些附图中的至少一些已经简化，以便更好地理解本公开的方面。在一些实施例中，图7A和7B中所示的操作可以用于制造如图2所示的半导体设备封装2。
参考图7A，提供了图6B所示的显示设备和结构。除了发光设备140不安置在衬底130的腔130c内之外，图7A中的显示设备可以通过图4A和图4B中的操作形成。然后，显示设备通过将显示设备的衬底110连接到连接层20(包含粘附层21和导电通孔22)而连接到图6B中所示的结构。在一些实施例中，由于在显示设备和图6B中所示的结构连接之前，发光设备140没有安置在衬底130的腔130c内，因此其间的连接可以通过层压来实现，而不会损坏发光设备140。
参考图7B，移除载体39'和49'。发光设备140安置在衬底130的腔130c内，并且包封体150在衬底130上和腔130c内形成以覆盖所述发光设备140。在一些实施例中，粘附层21可以包含柔性或弹性材料以在将发光设备140放置在衬底130的腔130c内时提供缓冲。
如本文所使用的并且未另外定义的，术语“基本上”、“基本”、“大约”和“约”用于描述和解释小的变化。例如，当与数值结合使用时，所述术语可以指代小于或等于所述数值的±10％，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％的变化范围。作为另一个实例，薄膜或层的厚度“基本上一致”可以指代小于或等于薄膜或层的平均厚度的±10％的标准偏差，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“基本上共面”可以指两个表面沿同一平面处于50μm内，如沿同一平面处于40μm内、30μm内、20μm内、10μm内或1μm内。例如，如果两个部件重叠或在200μm内，在150μm内，在100μm内，在50μm内，在40μm内，在30μm内，在20μm内，在10μm内，或在1μm内重叠，则两个部件可以被视为“基本上对准”。如果两个表面或部件之间的角度为例如90°±10°，如±5°、±4°、±3°、±2°、±1°、±0.5°、±0.1°、或±0.05°，则可以认为所述两个表面或部件是“基本上垂直的”。当结合事件或情形使用时，所述术语“基本上”、“基本”、“大约”和“约”可以指代事件或情形精确发生的实例以及事件或情形接近发生的实例。
在一些实施例的描述中，提供在另一个部件“上”的部件可以涵盖前一个部件直接在后一个部件上(例如，与其物理接触)的情况以及一或多个中间部件位于前一个部件与后一个部件之间的情况。
另外，量、比率和其它数值在本文中有时以范围格式呈现。可以理解的是，此些范围格式是为了方便和简洁而使用的，并且应该灵活地理解为不仅包含明确指定为范围的界限的数值，而且还包含所述范围内涵盖的所有单独数值或子范围，如同每个数值和子范围被明确指定一样。
虽然已经参考本公开的具体实施例描述和展示了本公开，但是这些描述和图示并非限制性的。本领域技术人员应当理解，在不脱离如由权利要求限定的本公开的精神和范围的情况下，可以作出各种改变并且可以取代等同物。图示可能不一定按比例绘制。由于制造工艺等中的可变因素，本公开中的艺术演示与实际装置之间可能存在区别。可能存在未具体展示的本公开的其它实施例。说明书和附图应被视为是说明性的而非限制性的。可以作出修改以使特定情况、材料、物质构成、方法或过程适于本公开的目标、精神和范围。所有此些修改旨在处于所附权利要求的范围内。虽然已经参考以特定顺序执行的特定操作描述了本文所公开的方法，但是应理解，可以在不脱离本公开的教导的情况下对这些操作进行组合、细分或重新排列以形成等效方法。因此，除非本文明确指出，否则操作的顺序和分组并不是本公开的限制。

Claims (21)

1.一种半导体设备封装，其包括：
显示设备，所述显示设备包括：
第一衬底，所述第一衬底具有第一表面和与所述第一表面相对的第二表面；以及
薄膜晶体管(TFT)层，所述TFT层安置在所述第一衬底的所述第一表面上；
电子模块，所述电子模块包括：
第二衬底，所述第二衬底具有面向所述第一衬底的所述第二表面的第一表面和与所述第一表面相对的第二表面；以及
电子部件，所述电子部件安置在所述第二衬底的所述第二表面上；以及
导电粘附层，所述导电粘附层安置在所述第一衬底与所述第二衬底之间。
2.根据权利要求1所述的半导体设备封装，其中所述显示设备进一步包括：
第三衬底，所述第三衬底安置在所述TFT层上，所述第三衬底具有腔；以及
发光设备，所述发光设备安置在所述第三衬底的所述腔内并且电连接到所述TFT层。
3.根据权利要求2所述的半导体设备封装，其中所述发光设备包含微型发光二极管LED、液晶显示器LCD或有机发光二极管OLED。
4.根据权利要求1所述的半导体设备封装，其中所述电子模块进一步包括封装体，所述封装体安置在所述第二衬底的所述第二表面上并覆盖所述电子部件。
5.根据权利要求1所述的半导体设备封装，其中所述导电粘附层包括多个导电颗粒和覆盖所述导电颗粒的粘附剂。
6.根据权利要求5所述的半导体设备封装，其中所述导电颗粒包含热聚集材料。
7.根据权利要求5所述的半导体设备封装，其中所述导电颗粒包含SnBi。
8.根据权利要求5所述的半导体设备封装，其中
所述导电粘附层包含第一区域，所述第一区域位于安置在所述第一衬底的所述第二表面附近的导电衬垫与安置在所述第二衬底的所述第一表面附近的导电衬垫之间；
所述导电粘附层包含与任何导电衬垫间隔开的第二区域，所述导电衬垫在水平方向上安置在所述第二衬底的所述第一表面附近；以及
所述第一区域内的所述导电颗粒的体积与所述粘附剂的体积之间的比率大于所述第二区域内的所述导电颗粒的体积与所述粘附剂的体积之间的比率。
9.根据权利要求5所述的半导体设备封装，其中
所述导电粘附层包含第一区域，所述第一区域位于安置在所述第一衬底的所述第二表面附近的导电衬垫与安置在所述第二衬底的所述第一表面附近的导电衬垫之间；
所述导电粘附层包含与任何导电衬垫间隔开的第二区域，所述导电衬垫在水平方向上安置在所述第二衬底的所述第一表面附近；以及
所述第一区域的电阻率小于所述第二区域的电阻率。
10.根据权利要求1所述的半导体设备封装，其中所述导电粘附层由应力吸收材料形成。
11.根据权利要求1所述的半导体设备封装，其中
所述TFT层包含安置在所述第一衬底的所述第一表面上的绝缘层；
所述绝缘层具有朝所述第一衬底逐渐变窄的导电通孔；并且
所述第一衬底具有朝所述第一衬底的所述第一表面逐渐变窄的导电通孔，并且与所述绝缘层的所述导电通孔电连接。
12.根据权利要求1所述的半导体设备封装，其中
所述TFT层包含安置在所述第一衬底的所述第一表面上的绝缘层；
所述绝缘层具有朝所述第一衬底逐渐变窄的导电通孔；并且
所述第一衬底具有从所述第一衬底的所述第一表面朝所述第一衬底的所述第二表面逐渐变窄的导电通孔，并且与所述绝缘层的所述导电通孔电连接。
13.根据权利要求1所述的半导体设备封装，其中
所述第一衬底具有第一导电衬垫和与所述第一导电衬垫间隔开的第二导电衬垫，所述第一导电衬垫和所述第二导电衬垫安置在所述第一衬底的所述第二表面附近；
所述第二衬底具有第三导电衬垫和与所述第三导电衬垫间隔开的第四导电衬垫，所述第三导电衬垫安置在所述第二衬底的所述第一表面附近并与所述第一导电衬垫相对应，所述第四导电衬垫安置在所述第二衬底的所述第一表面附近并与所述第二导电衬垫相对应，所述第三导电衬垫电连接到通孔，所述第四导电衬垫与任何通孔隔离；
所述导电粘附层具有多个导电颗粒和覆盖所述导电颗粒的粘附剂；并且
所述第一导电衬垫与所述第三导电衬垫之间的电阻率和所述第二导电衬垫与所述第四导电衬垫之间的电阻率基本上相同。
14.根据权利要求13所述的半导体设备封装，其中所述第一导电衬垫与所述第三导电衬垫之间的所述导电颗粒的体积与所述粘附剂的体积之间的比率和所述第二导电衬垫与所述第四导电衬垫之间的所述导电颗粒的体积与所述粘附剂的体积之间的比率基本上相同。
15.一种制造半导体设备封装的方法，其包括：
(a)提供显示设备，所述显示设备具有第一衬底和所述第一衬底的第一表面上的TFT层；
(b)提供电子模块，所述电子模块具有第二衬底和安置在所述第二衬底的远离所述第一衬底的第一表面上的电子部件；以及
(c)在所述第一衬底与所述第二衬底之间施加导电粘附层，以将所述第一衬底的与所述第一衬底的所述第一表面相对的第二表面连接到所述第二衬底的与所述第二衬底的所述第一表面相对的第二表面。
16.根据权利要求15所述的方法，其中所述导电粘附层是通过直接在所述导电粘附层上提供热量或感应加热来加热的。
17.根据权利要求15所述的方法，其进一步包括向所述第一衬底和所述第二衬底施加交变磁场。
18.根据权利要求15所述的方法，其中在操作(c)期间，安置在所述第二衬底的所述第二表面附近的导电衬垫基本上具有相同的温度。
19.根据权利要求15所述的方法，其中所述显示设备进一步包括安置在所述TFT层上并电连接到所述TFT层的发光设备。
20.根据权利要求15所述的方法，其中操作(c)进一步包括：
在所述第二衬底的所述第二表面上安置弹性粘附层；
形成穿透所述弹性粘附层的多个开口，以暴露所述第二衬底的所述第二表面的一部分；以及
使用导电材料填充所述开口。
21.根据权利要求20所述的方法，在操作(c)之后，进一步包括：将发光设备安置在所述TFT层上并电连接到所述TFT层。
CN201910955401.5A 2019-08-23 2019-10-09 半导体设备封装及其制造方法 Pending CN112420682A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/550,110 US11201200B2 (en) 2019-08-23 2019-08-23 Semiconductor device package and method of manufacturing the same
US16/550,110 2019-08-23

Publications (1)

Publication Number Publication Date
CN112420682A true CN112420682A (zh) 2021-02-26

Family

ID=74646053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910955401.5A Pending CN112420682A (zh) 2019-08-23 2019-10-09 半导体设备封装及其制造方法

Country Status (2)

Country Link
US (1) US11201200B2 (zh)
CN (1) CN112420682A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992918A (zh) * 2019-12-12 2021-06-18 群创光电股份有限公司 发光装置
US11862544B2 (en) * 2021-04-23 2024-01-02 Advanced Semiconductor Engineering, Inc. Electronic assembly

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432949B2 (ja) * 2006-09-15 2010-03-17 パナソニック株式会社 電気部品の接続方法
JP2014170091A (ja) * 2013-03-04 2014-09-18 Sony Corp 表示装置、表示駆動方法、表示装置の製造方法、および電子機器
US8791474B1 (en) * 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
JP6497858B2 (ja) * 2014-07-11 2019-04-10 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US20160095221A1 (en) * 2014-09-27 2016-03-31 Qualcomm Incorporated Integration of electronic elements on the backside of a semiconductor die
US10037981B2 (en) * 2016-05-18 2018-07-31 Globalfoundries Inc. Integrated display system with multi-color light emitting diodes (LEDs)
CN109786399B (zh) * 2017-11-13 2022-04-05 睿生光电股份有限公司 检测装置

Also Published As

Publication number Publication date
US20210057572A1 (en) 2021-02-25
US20220102453A1 (en) 2022-03-31
US11201200B2 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
US20070085187A1 (en) Vertically packaged MOSFET and IC power devices as integrated module using 3D interconnected laminates
US20140029201A1 (en) Power package module and manufacturing method thereof
US9437548B2 (en) Chip package and method for manufacturing the same
US11205636B2 (en) Semiconductor package and method of manufacturing the same
US20140233199A1 (en) Component built-in board and method of manufacturing the same, and mounting body
CN110718544A (zh) 半导体装置
JP2016063178A (ja) 半導体装置及びその製造方法
CN112420682A (zh) 半导体设备封装及其制造方法
US20110147905A1 (en) Semiconductor device and method of manufacturing the same
CN109712942B (zh) 半导体封装装置及其制造方法
JP2018182225A (ja) 半導体装置の製造方法および半導体装置
EP1627428B1 (en) An integrated circuit package employing a head-spreader member
US10115673B1 (en) Embedded substrate package structure
CN109792841B (zh) 发光器件及其制造方法
US20150351218A1 (en) Component built-in board and method of manufacturing the same, and mounting body
US20230005970A1 (en) Semiconductor device package and method of manufacturing the same
US20160056094A1 (en) Ball grid array package with more signal routing structures
CN112436019A (zh) 半导体设备封装和其制造方法
KR20140126137A (ko) 반도체 패키지 제조방법
TWI241695B (en) Structure of an electronic package and method for fabricating the same
US11997888B2 (en) Semiconductor device package and method of manufacturing the same
US8344500B2 (en) Integrated circuit package module and method of the same
US20210134690A1 (en) Semiconductor device packages and methods of manufacturing the same
US10458826B2 (en) Mass flow sensor module and method of manufacture
US9826646B2 (en) Component built-in board and method of manufacturing the same, and mounting body

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination