JP2018182225A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2018182225A JP2018182225A JP2017083853A JP2017083853A JP2018182225A JP 2018182225 A JP2018182225 A JP 2018182225A JP 2017083853 A JP2017083853 A JP 2017083853A JP 2017083853 A JP2017083853 A JP 2017083853A JP 2018182225 A JP2018182225 A JP 2018182225A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- semiconductor device
- connection terminal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Abstract
Description
前記半導体素子の全体を第1樹脂で封止する封止工程と、
前記接続端子から前記第1樹脂の表面に導出された配線導体を形成する配線形成工程と、を備える。
前記半導体素子および前記光半導体素子の全体を第1樹脂で封止する封止工程と、
前記接続端子から前記第1樹脂の表面に導出された配線導体を形成する配線形成工程と、
前記受発光部から前記第1樹脂の表面に導出された導光体を形成する導光体形成工程と、を備える。
前記半導体素子を、前記第2面が露出するように封止した第1樹脂体と、
前記接続端子から前記第1樹脂体の表面に導出された配線導体と、を備える。
受発光部が設けられた第3面と、該第3面と反対側の第4面とを有する光半導体素子と、
前記半導体素子および前記光半導体素子を、前記第2面および前記第4面が露出し、前記第2面および前記第4面が、同一の仮想平面上に位置するように封止した第1樹脂体と、
前記接続端子から前記第1樹脂体の表面に導出された配線導体と、
前記受発光部から前記第1樹脂体の表面に導出された導光体と、を備える。
2 粘着剤層
3 半導体素子
3a 第1面
3b 第2面
4 第1樹脂
4A 第1樹脂体
6 光半導体素子
6a 第3面
6b 第4面
8 放熱板
9 接合材層
31 接続端子
40 貫通孔
50 貫通導体
51 表面配線
61 接続端子
62 受発光部
70 導光体
100,200,300,400 半導体装置
Claims (10)
- 接続端子が設けられた第1面と、該第1面と反対側の第2面とを有する半導体素子を、基板上に、前記第2面が前記基板に当接するように載置する載置工程と、
前記半導体素子の全体を第1樹脂で封止する封止工程と、
前記接続端子から前記第1樹脂の表面に導出された配線導体を形成する配線形成工程と、を備える半導体装置の製造方法。 - 前記基板が、放熱板を含む、請求項1記載の半導体装置の製造方法。
- 前記基板が、支持基板を含み、
前記配線形成工程の後に、前記支持基板を除去する除去工程をさらに備える、請求項1記載の半導体装置の製造方法。 - 接続端子が設けられた第1面と、該第1面と反対側の第2面とを有する半導体素子、および受発光部が設けられた第3面と、該第3面と反対側の第4面とを有する光半導体素子を、基板上に、前記第2面および前記第4面が前記基板に当接するように載置する載置工程と、
前記半導体素子および前記光半導体素子の全体を第1樹脂で封止する封止工程と、
前記接続端子から前記第1樹脂の表面に導出された配線導体を形成する配線形成工程と、
前記受発光部から前記第1樹脂の表面に導出された導光体を形成する導光体形成工程と、を備える半導体装置の製造方法。 - 前記基板が、放熱板を含む、請求項4記載の半導体装置の製造方法。
- 前記基板が、支持基板を含み、
前記配線形成工程および前記導光体形成工程の後に、前記支持基板を除去する除去工程をさらに備える、請求項4記載の半導体装置の製造方法。 - 接続端子が設けられた第1面と、該第1面と反対側の第2面とを有する半導体素子と、
前記半導体素子を、前記第2面が露出するように封止した第1樹脂体と、
前記接続端子から前記第1樹脂体の表面に導出された配線導体と、を備える半導体装置。 - 前記半導体素子の前記第2面に当接した放熱板をさらに備える、請求項7記載の半導体装置。
- 接続端子が設けられた第1面と、該第1面と反対側の第2面とを有する半導体素子と、
受発光部が設けられた第3面と、該第3面と反対側の第4面とを有する光半導体素子と、
前記半導体素子および前記光半導体素子を、前記第2面および前記第4面が露出し、前記第2面および前記第4面が、同一の仮想平面上に位置するように封止した第1樹脂体と、
前記接続端子から前記第1樹脂体の表面に導出された配線導体と、
前記受発光部から前記第1樹脂体の表面に導出された導光体と、を備える半導体装置。 - 前記半導体素子の前記第2面および前記光半導体素子の前記第4面に当接した放熱板をさらに備える、請求項9記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017083853A JP6971052B2 (ja) | 2017-04-20 | 2017-04-20 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017083853A JP6971052B2 (ja) | 2017-04-20 | 2017-04-20 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018182225A true JP2018182225A (ja) | 2018-11-15 |
JP6971052B2 JP6971052B2 (ja) | 2021-11-24 |
Family
ID=64276228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017083853A Active JP6971052B2 (ja) | 2017-04-20 | 2017-04-20 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6971052B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111477733A (zh) * | 2020-04-26 | 2020-07-31 | 深圳市环基实业有限公司 | 一种晶片封装方法 |
KR102234554B1 (ko) * | 2019-10-28 | 2021-03-31 | 한국광기술원 | 미세 led 패키지 및 그의 제조방법 |
JP2022022051A (ja) * | 2020-07-23 | 2022-02-03 | 朋程科技股▲ふん▼有限公司 | チップパッケージング構造およびその製造方法 |
WO2024029086A1 (ja) * | 2022-08-05 | 2024-02-08 | 株式会社レゾナック | 電子部品装置及び電子部品装置の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008306071A (ja) * | 2007-06-08 | 2008-12-18 | Nec Corp | 半導体装置及びその製造方法 |
JP2009194322A (ja) * | 2008-02-18 | 2009-08-27 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法、半導体装置及び配線基板 |
WO2014097642A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
JP2014146741A (ja) * | 2013-01-30 | 2014-08-14 | Fujitsu Ltd | 半導体装置の製造方法及び導電性構造体 |
JP2015520518A (ja) * | 2012-06-08 | 2015-07-16 | エルジー イノテック カンパニー リミテッド | 発光素子パッケージ |
JP2016178272A (ja) * | 2014-06-19 | 2016-10-06 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
JP2017028316A (ja) * | 2016-10-13 | 2017-02-02 | 日立化成株式会社 | 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物 |
-
2017
- 2017-04-20 JP JP2017083853A patent/JP6971052B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008306071A (ja) * | 2007-06-08 | 2008-12-18 | Nec Corp | 半導体装置及びその製造方法 |
JP2009194322A (ja) * | 2008-02-18 | 2009-08-27 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法、半導体装置及び配線基板 |
JP2015520518A (ja) * | 2012-06-08 | 2015-07-16 | エルジー イノテック カンパニー リミテッド | 発光素子パッケージ |
WO2014097642A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
JP2014146741A (ja) * | 2013-01-30 | 2014-08-14 | Fujitsu Ltd | 半導体装置の製造方法及び導電性構造体 |
JP2016178272A (ja) * | 2014-06-19 | 2016-10-06 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
JP2017028316A (ja) * | 2016-10-13 | 2017-02-02 | 日立化成株式会社 | 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102234554B1 (ko) * | 2019-10-28 | 2021-03-31 | 한국광기술원 | 미세 led 패키지 및 그의 제조방법 |
CN111477733A (zh) * | 2020-04-26 | 2020-07-31 | 深圳市环基实业有限公司 | 一种晶片封装方法 |
JP2022022051A (ja) * | 2020-07-23 | 2022-02-03 | 朋程科技股▲ふん▼有限公司 | チップパッケージング構造およびその製造方法 |
JP7145190B2 (ja) | 2020-07-23 | 2022-09-30 | 朋程科技股▲ふん▼有限公司 | チップパッケージング構造およびその製造方法 |
WO2024029086A1 (ja) * | 2022-08-05 | 2024-02-08 | 株式会社レゾナック | 電子部品装置及び電子部品装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6971052B2 (ja) | 2021-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5161732B2 (ja) | 半導体装置の製造方法 | |
US7691672B2 (en) | Substrate treating method and method of manufacturing semiconductor apparatus | |
US9425175B2 (en) | Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods | |
US8952519B2 (en) | Chip package and fabrication method thereof | |
US10753551B2 (en) | Electronic component, electronic component mounting substrate, and electronic component mounting method to facilitate positional alignment between the electronic component and the mounting substrate | |
US7727862B2 (en) | Semiconductor device including semiconductor constituent and manufacturing method thereof | |
US8334174B2 (en) | Chip scale package and fabrication method thereof | |
US20080191335A1 (en) | Cmos image sensor chip scale package with die receiving opening and method of the same | |
KR100660604B1 (ko) | 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법 | |
US20050258537A1 (en) | Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package | |
CN109473408A (zh) | 半导体封装结构及其制造方法 | |
JP6971052B2 (ja) | 半導体装置の製造方法および半導体装置 | |
KR20080103473A (ko) | 다이 수용 스루홀을 갖는 cmos 이미지 센서 칩 스케일패키지 및 그 방법 | |
JP2008166824A (ja) | マルチチップパッケージおよびその形成方法 | |
JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
US9196571B2 (en) | Chip device packages and fabrication methods thereof | |
US8153479B2 (en) | Method of manufacturing semiconductor package | |
CN109509727B (zh) | 一种半导体芯片封装方法及封装结构 | |
TW201906021A (zh) | 半導體封裝結構及其製造方法 | |
US20050212129A1 (en) | Semiconductor package with build-up structure and method for fabricating the same | |
JP2004363279A (ja) | 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 | |
US20180108644A1 (en) | Methods of manufacturing semiconductor packages | |
JP2011155313A (ja) | 半導体装置 | |
US20170178993A1 (en) | Electronic component and methods of manufacturing the same | |
KR20100027934A (ko) | 접착 보호층을 구비한 반도체 웨이퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200923 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6971052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |