JP6683578B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP6683578B2
JP6683578B2 JP2016185435A JP2016185435A JP6683578B2 JP 6683578 B2 JP6683578 B2 JP 6683578B2 JP 2016185435 A JP2016185435 A JP 2016185435A JP 2016185435 A JP2016185435 A JP 2016185435A JP 6683578 B2 JP6683578 B2 JP 6683578B2
Authority
JP
Japan
Prior art keywords
substrate
flash
processing method
substrate processing
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016185435A
Other languages
English (en)
Other versions
JP2018049979A (ja
Inventor
隆泰 山田
隆泰 山田
将彦 春本
将彦 春本
田中　裕二
裕二 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2016185435A priority Critical patent/JP6683578B2/ja
Priority to PCT/JP2017/025747 priority patent/WO2018055881A1/ja
Priority to TW106123667A priority patent/TWI657485B/zh
Priority to US16/318,340 priority patent/US10840096B2/en
Publication of JP2018049979A publication Critical patent/JP2018049979A/ja
Application granted granted Critical
Publication of JP6683578B2 publication Critical patent/JP6683578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体ウェハー等の薄板状精密電子基板（以下、単に「基板」と称する）上にパターンを形成する基板処理方法に関し、より具体的には、誘導自己組織化技術を利用してパターンを形成する基板処理方法に関する。
従来より、半導体ウェハー等の基板上にパターンを形成する一般的な手法としてはフォトリソグラフィが用いられていた。フォトリソグラフィは、基板上に感光性物質であるレジストを塗布し、そのレジストに対して回路図の形状を描いたマスクを用いて露光処理を行い、その後現像処理によって余分なレジストを除去して回路図のパターンを形成する技術である。
半導体デバイスの集積度を高めるためにはパターンの微細化が必要であり、フォトリソグラフィによるパターンの微細化は、露光処理時により短波長の光源を使用することによって実現されてきた。現在、露光処理の光源としては例えばＡｒＦエキシマレーザー（波長１９３ｎｍ）が主に使用されているが、このような短波長の光源を用いたとしてもフォトリソグラフィによるパターンの微細化は４５ｎｍ程度が限界であると考えられている。
４５ｎｍよりもさらに微細なパターンを形成可能なフォトリソグラフィ技術としては、ＥＵＶ（極端紫外線）露光や電子線による直接描画等が提案されている。しかし、ＥＵＶ露光はコストが著しく高く、また電子線による直接描画はパターン形成に長時間を要するという問題がある。
このため、低コストかつ比較的短時間にパターンの微細化を実現する手法として、誘導自己組織化技術（ＤＳＡ:Directed Self-Assembly）が研究されている（例えば、特許文献１，２）。誘導自己組織化技術は、特定のブロック共重合体が球状、板状、または層状等となるように自己組織化する性質を利用したものである。
特開２０１４−２２５７０号公報 特表２０１６−５１８７０１号公報
しかしながら、誘導自己組織化技術では、形成されるパターンに多くの欠陥が生じやすいという問題がある。特に、パターンの位置がずれるディスロケーション(dislocation)と称される誘導自己組織化技術特有の欠陥も発生していた。
本発明は、上記課題に鑑みてなされたものであり、誘導自己組織化技術を用いて欠陥の少ないパターンを形成することができる基板処理方法を提供することを目的とする。
上記課題を解決するため、請求項１の発明は、基板上にパターンを形成する基板処理方法において、基板上に誘導自己組織化材料からなる処理膜を形成する成膜工程と、前記処理膜にフラッシュランプからフラッシュ光を照射するフラッシュ照射工程と、を備えることを特徴とする。
また、請求項２の発明は、請求項１の発明に係る基板処理方法において、前記フラッシュ照射工程の前に、前記処理膜を所定の処理温度にて予備加熱する予備加熱工程をさらに備えることを特徴とする。
また、請求項３の発明は、請求項２の発明に係る基板処理方法において、前記処理温度は前記誘導自己組織化材料が相分離する温度であることを特徴とする。
また、請求項４の発明は、請求項１から請求項３のいずれかの発明に係る基板処理方法において、前記フラッシュ照射工程では、トルエン、ヘプタン、アセトン、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノメチルエーテル、シクロヘキサノン、二硫化炭素およびテトラヒドロフランからなる群のうち少なくとも１の溶剤を含む雰囲気中にてフラッシュ光を照射することを特徴とする。
また、請求項５の発明は、請求項１から請求項４のいずれかの発明に係る基板処理方法において、前記フラッシュ照射工程では、フラッシュ光の照射時間によってパターンの線幅を制御することを特徴とする。
また、請求項６の発明は、請求項１から請求項５のいずれかの発明に係る基板処理方法において、前記フラッシュ照射工程を複数回繰り返すことを特徴とする。
請求項１から請求項６の発明によれば、誘導自己組織化材料からなる処理膜にフラッシュランプからフラッシュ光を照射するため、処理膜を構成する重合体の流動性が高まって欠陥の発生が抑制され、誘導自己組織化技術を用いて欠陥の少ないパターンを形成することができる。
特に、請求項４の発明によれば、フラッシュ照射工程では、トルエン、ヘプタン、アセトン、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノメチルエーテル、シクロヘキサノン、二硫化炭素およびテトラヒドロフランからなる群のうち少なくとも１の溶剤を含む雰囲気中にてフラッシュ光を照射するため、溶剤によって処理膜を膨潤させることができ、より欠陥の少ないパターンを形成することができる。
本発明に係る基板処理方法に使用する熱処理装置の要部構成を示す図である。 フラッシュランプの駆動回路を示す図である。 本発明に係る基板処理方法に使用する塗布処理装置の要部構成を示す図である。 基板上にパターンを形成する処理手順を示すフローチャートである。 ガイドパターンが形成された基板を模式的に示す断面図である。 誘導自己組織化材料の処理膜が形成された基板を模式的に示す断面図である。 処理膜に相分離が生じた基板を模式的に示す断面図である。 一方のパターンが除去された基板を模式的に示す断面図である。
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
まず、本発明に係る基板処理方法に使用する基板処理装置について説明する。図１は、本発明に係る基板処理方法に使用する熱処理装置１の要部構成を示す図である。熱処理装置１は、基板Ｗに対してフラッシュ光を照射するフラッシュランプアニール（ＦＬＡ）装置である。なお、図１および以降の各図においては、理解容易のため、必要に応じて各部の寸法や数を誇張または簡略化して描いている。
熱処理装置１は、基板Ｗを収容するチャンバー１０と、チャンバー１０内にて基板Ｗを載置して保持する保持プレート２１と、チャンバー１０から排気を行う排気部７７と、チャンバー１０内に処理ガスを供給するガス供給部７４と、基板Ｗにフラッシュ光を照射するフラッシュ照射部６０と、を備えている。また、熱処理装置１は、これらの各部を制御してフラッシュ光照射を実行させる制御部９０を備える。
チャンバー１０は、フラッシュ照射部６０の下方に設けられており、基板Ｗを収容可能な筐体である。チャンバー１０の上部開口にはチャンバー窓６９が装着されて閉塞されている。チャンバー１０の側壁および底壁とチャンバー窓６９とによって囲まれる空間が熱処理空間６５として規定される。チャンバー１０の天井部を構成するチャンバー窓６９は、石英により形成された板状部材であり、フラッシュ照射部６０から出射されたフラッシュ光を熱処理空間６５に透過する石英窓として機能する。
チャンバー１０の側壁には、基板Ｗの搬入および搬出を行うための搬送開口部６８が設けられている。搬送開口部６８は、図示を省略するシャッターによって開閉可能とされている。搬送開口部６８が開放されると、図外の搬送ロボットによってチャンバー１０に対する基板Ｗの搬入および搬出が可能となる。また、搬送開口部６８が閉鎖されると、熱処理空間６５が外部との通気が遮断された密閉空間となる。
保持プレート２１は、予備加熱機構２２を内蔵した金属製（例えば、アルミニウム）の略円板形状の部材であり、チャンバー１０内にて基板Ｗを載置して水平姿勢（主面の法線方向が鉛直方向に沿う姿勢）に保持する。予備加熱機構２２としては、例えばニクロム線等の抵抗発熱体を用いることができる。予備加熱機構２２は、少なくとも保持プレート２１のうちの載置する基板Ｗに対向する領域には均一な配設密度にて設けられている。このため予備加熱機構２２は、当該領域を均一に加熱することができる。予備加熱機構２２を備えることによって保持プレート２１はホットプレートとして機能する。
また、保持プレート２１の内部には熱電対を用いて構成された温度センサ２３が配設されている。温度センサ２３は保持プレート２１の上面近傍の温度を測定する。温度センサ２３による測定結果は制御部９０に伝達される。温度センサ２３によって測定される保持プレート２１の温度が予め設定された予備加熱温度となるように、制御部９０が予備加熱機構２２を制御する。すなわち、制御部９０は、温度センサ２３の測定結果に基づいて、保持プレート２１の温度をフィードバック制御する。なお、温度センサ２３は、保持プレート２１が載置する基板Ｗが対向する領域に複数設けるようにしても良い。
保持プレート２１の上面には、図示を省略する複数個（３個以上）のプロキシミティボールが配設されている。プロキシミティボールは、例えばアルミナ（Ａｌ２Ｏ３）等の部材によって構成され、その上端が保持プレート２１の上面から微少量だけ突出する状態で配設される。このため、複数個のプロキシミティボールによって基板Ｗを支持したときには、基板Ｗの裏面と保持プレート２１の上面との間にいわゆるプロキシミティギャップと称される微小間隔が形成される。なお、保持プレート２１の上面に石英製のサセプタを設置し、そのサセプタを介して基板Ｗを支持するようにしても良い。
保持プレート２１には、その上面に出没する複数本（本実施の形態では３本）のリフトピン２４が設けられている。３本のリフトピン２４の上端高さ位置は同一水平面内に含まれる。３本のリフトピン２４はエアシリンダ２５によって一括して鉛直方向に沿って昇降される。各リフトピン２４は、保持プレート２１に上下に貫通して設けられた挿通孔の内側に沿って昇降する。エアシリンダ２５が３本のリフトピン２４を上昇させると、各リフトピン２４の先端が保持プレート２１の上面から突出する。また、エアシリンダ２５が３本のリフトピン２４を下降させると、各リフトピン２４の先端が保持プレート２１の挿通孔の内部に埋入する。
ガス供給部７４は、チャンバー１０内に処理ガスを供給する。ガス供給部７４は、処理ガス供給源７５とバルブ７６とを備えており、バルブ７６を開放することによってチャンバー１０内の熱処理空間６５に処理ガスを供給する。本実施形態では、処理ガスとして窒素（Ｎ２）を用いるが、その他にチャンバー１０内を一旦窒素（Ｎ２）雰囲気に置換して低酸素雰囲気にした後、処理ガスとしてトルエン、ヘプタン、アセトン、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）、シクロヘキサノン、二硫化炭素またはテトラヒドロフラン等の溶剤の蒸気を供給するようにしても良い。なお、処理ガス供給源７５としては、熱処理装置１に設けられたタンクと送給ポンプなどによって構成するようにしても良いし、熱処理装置１が設置される工場の用力を用いるようにしても良い。
排気部７７は、排気装置７８およびバルブ７９を備えており、バルブ７９を開放することによってチャンバー１０内の雰囲気を排気する。排気装置７８としては、真空ポンプや熱処理装置１が設置される工場の排気ユーティリティを用いることができる。排気装置７８として真空ポンプを採用し、ガス供給部７４から何らのガス供給を行うことなく密閉空間である熱処理空間６５の雰囲気を排気すると、チャンバー１０内を真空雰囲気にまで減圧することができる。また、排気装置７８として真空ポンプを用いていない場合であっても、ガス供給部７４からガス供給を行うことなく排気を行うことにより、チャンバー１０内を大気圧よりも低い気圧に減圧することができる。
フラッシュ照射部６０は、チャンバー１０の上方に設けられている。フラッシュ照射部６０は、複数本のフラッシュランプＦＬからなる光源と、その光源の上方を覆うように設けられたリフレクタ６２と、を備えて構成される。フラッシュ照射部６０は、チャンバー１０内にて保持プレート２１に保持される基板Ｗに石英のチャンバー窓６９を介してフラッシュランプＦＬからフラッシュ光を照射する。
複数のフラッシュランプＦＬは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持プレート２１に保持される基板Ｗの主面に沿って（つまり水平方向に沿って）互いに平行となるように平面状に配列されている。よって、フラッシュランプＦＬの配列によって形成される平面も水平面である。
図２は、フラッシュランプＦＬの駆動回路を示す図である。同図に示すように、コンデンサ９３と、コイル９４と、フラッシュランプＦＬと、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）９６とが直列に接続されている。また、図２に示すように、制御部９０は、パルス発生器９８および波形設定部９９を備えるとともに、入力部６７に接続されている。入力部６７としては、キーボード、マウス、タッチパネル等の種々の公知の入力機器を採用することができる。入力部６７からの入力内容に基づいて波形設定部９９がパルス信号の波形を設定し、その波形に従ってパルス発生器９８がパルス信号を発生する。
フラッシュランプＦＬは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管（放電管）９２と、該ガラス管９２の外周面上に付設されたトリガー電極９１とを備える。コンデンサ９３には、電源ユニット９５によって所定の電圧が印加され、その印加電圧（充電電圧）に応じた電荷が充電される。また、トリガー電極９１にはトリガー回路９７から高電圧を印加することができる。トリガー回路９７がトリガー電極９１に電圧を印加するタイミングは制御部９０によって制御される。
ＩＧＢＴ９６は、ゲート部にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor）を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。ＩＧＢＴ９６のゲートには制御部９０のパルス発生器９８からパルス信号が印加される。ＩＧＢＴ９６のゲートに所定値以上の電圧（Highの電圧）が印加されるとＩＧＢＴ９６がオン状態となり、所定値未満の電圧（Lowの電圧）が印加されるとＩＧＢＴ９６がオフ状態となる。このようにして、フラッシュランプＦＬを含む駆動回路はＩＧＢＴ９６によってオンオフされる。ＩＧＢＴ９６がオンオフすることによってフラッシュランプＦＬと対応するコンデンサ９３との接続が断続され、フラッシュランプＦＬに流れる電流がオンオフ制御される。
コンデンサ９３が充電された状態でＩＧＢＴ９６がオン状態となってガラス管９２の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管９２内に電気は流れない。しかしながら、トリガー回路９７がトリガー電極９１に高電圧を印加して絶縁を破壊した場合には両端電極間の放電によってガラス管９２内に電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
図１に戻り、リフレクタ６２は、複数のフラッシュランプＦＬの上方にそれら全体を覆うように設けられている。リフレクタ６２の基本的な機能は、複数のフラッシュランプＦＬから出射されたフラッシュ光を熱処理空間６５の側に反射するというものである。リフレクタ６２はアルミニウム合金板にて形成されており、その表面（フラッシュランプＦＬに臨む側の面）はブラスト処理により粗面化加工が施されている。
制御部９０は、熱処理装置１に設けられた上記の種々の動作機構を制御する。制御部９０のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部９０は、各種演算処理を行う回路であるＣＰＵ、基本プログラムを記憶する読み出し専用のメモリであるＲＯＭ、各種情報を記憶する読み書き自在のメモリであるＲＡＭおよび制御用アプリケーションやデータなどを記憶しておく磁気ディスク等を備えて構成される。制御部９０のＣＰＵが所定の処理プログラムを実行することによって熱処理装置１における処理が進行する。
次に、図３は、本発明に係る基板処理方法に使用する塗布処理装置２の要部構成を示す図である。塗布処理装置２は、基板Ｗに対して誘導自己組織化材料からなる処理液を塗布して当該材料の処理膜を形成する。
塗布処理装置２は、基板Ｗを保持するスピンチャック３１、スピンチャック３１の周囲を取り囲むように設けられたカップ３７、および、処理液を吐出する塗布ノズル３５を備える。スピンチャック３１は、基板Ｗの下面中央部を真空吸着することによって当該基板Ｗを水平姿勢に保持する。スピンチャック３１は、駆動モータ３３によって水平面内にて回転駆動される。カップ３７は、回転する基板Ｗから飛散した余剰の処理液を受け止めて回収する。
塗布ノズル３５は、スピンチャック３１によって保持されて回転する基板Ｗの上面中心部に処理液を吐出する。塗布ノズル３５は、誘導自己組織化技術に用いられる誘導自己組織化材料からなる処理液を基板Ｗに吐出する。回転する基板Ｗの上面中心部に誘導自己組織化材料からなる処理液が吐出されると、遠心力によって当該処理液が基板Ｗの上面に拡がって当該処理液が塗布される。これにより、基板Ｗ上に誘導自己組織化材料からなる処理膜が形成されることとなる。誘導自己組織化材料は、複数種類の重合体によって構成されるブロック共重合体を含む。ブロック共重合体を構成する複数種類の重合体は、互いに非相溶であることが好ましい。
本実施形態では、２種類の重合体によって構成されるブロック共重合体を含む誘導自己組織化材料からなる処理液が塗布ノズル３５から吐出される。２種類の重合体の組み合わせとして、例えば、ポリスチレン−ポリメチルメタクリレート（ＰＳ−ＰＭＭＡ）、ポリスチレン−ポリジメチルシロキサン（ＰＳ−ＰＤＭＳ）、ポリエチレン−ポリフェロセニルジメチルシラン（ＰＳ−ＰＦＳ）、ポリスチレン−ポリエチレンオキシド（ＰＳ−ＰＥＯ）、ポリスチレン−ポリビニルピリジン（ＰＳ−ＰＶＰ）、ポリエチレン−ポリヒドロキシスチレン（ＰＳ−ＰＨＯＳＴ）、およびポリメチルメタクリレート−ポリメタクリレートポリヘドラルオリゴメリックシルスセスキオキサン（ＰＭＭＡ−ＰＭＡＰＯＳＳ）等が挙げられる。
次に、基板Ｗ上にパターンを形成する処理手順について説明する。図４は、基板Ｗ上にパターンを形成する処理手順を示すフローチャートである。まず、本発明に係る基板処理方法に先立って、処理対象となる基板Ｗには下地層およびガイドパターンが形成される（ステップＳ１）。図５は、ガイドパターンが形成された基板Ｗを模式的に示す断面図である。
基板Ｗの上面には下地層５１が形成されている。その下地層５１の上にガイドパターン５２が形成される。ガイドパターン５２は、公知のフォトリソグラフィの手法によって形成される。すなわち、下地層５１の上にレジストを塗布し、そのレジストに対してガイドパターン５２の形状を描いたマスクを用いて露光処理を行い、その後現像処理によって余分なレジストを除去してガイドパターン５２を形成する。
図５に示すようなガイドパターン５２が形成された基板Ｗが塗布処理装置２に搬入されて誘導自己組織化材料の処理膜が成膜される（ステップＳ２）。図６は、誘導自己組織化材料の処理膜が形成された基板Ｗを模式的に示す断面図である。塗布処理装置２においては、図５に示すような基板Ｗがスピンチャック３１に保持されて水平面内で回転される。その回転する基板Ｗの上面中心部に塗布ノズル３５から２種類の重合体によって構成される誘導自己組織化材料の処理液が吐出される。これにより、図６に示すように、ガイドパターン５２が形成されていない下地層５１上の領域に誘導自己組織化材料からなる処理膜５３が形成される。
次に、処理膜５３が形成された基板Ｗが熱処理装置１に搬入される。熱処理装置１のチャンバー１０内に搬入された基板Ｗは保持プレート２１の上面よりも上側に突き出た３本のリフトピン２４に渡される。基板Ｗを受け取ったリフトピン２４が下降してリフトピン２４の先端が保持プレート２１の挿通孔の内部に埋入することにより、当該基板Ｗは保持プレート２１の上に載置される。
また、基板Ｗがチャンバー１０内に搬入されて熱処理空間６５が密閉空間とされた後、ガス供給部７４がチャンバー１０内に窒素ガスを供給するとともに排気部７７が排気を行ってチャンバー１０内を窒素雰囲気に置換する。これにより、チャンバー１０内の熱処理空間６５は低酸素雰囲気（酸素濃度１０ｐｐｍ以下）とされる。
保持プレート２１は、内蔵する予備加熱機構２２によって予め設定された予備加熱温度に加熱されている。基板Ｗが保持プレート２１に載置されることによって、誘導自己組織化材料からなる処理膜５３を含む基板Ｗの全体が予備加熱される（ステップＳ３）。保持プレート２１による処理膜５３の予備加熱温度は、２種類の重合体によって構成される誘導自己組織化材料が相分離する温度であり、具体的には室温から３５０℃である（本実施形態では２５０℃）。なお、２種類の重合体の組み合わせによっては、室温で相分離するものもあり、そのような重合体の誘導自己組織化材料からなる処理膜５３の場合には、予備加熱機構２２は保持プレート２１を加熱することなく処理膜５３の予備加熱は行われない。或いは、予備加熱機構２２は保持プレート２１を所定の室温に正確に温調するようにしても良い。
処理膜５３が形成された基板Ｗが保持プレート２１によって予備加熱されることにより、誘導自己組織化材料からなる処理膜５３のミクロ相分離が生じる。図７は、処理膜５３に相分離が生じた基板Ｗを模式的に示す断面図である。処理膜５３は、２種類の重合体によって構成されるブロック共重合体を含む誘導自己組織化材料からなる。２種類の重合体を含む処理膜５３が所定の予備加熱温度で予備加熱されることによって、それら２種類の重合体が相分離し、一方の重合体からなるパターンＰ１と他方の重合体からなるパターンＰ２とが形成されるのである。図７の例では、ガイドパターン５２に沿うように、線状のパターンＰ１と線状のパターンＰ２とが交互に形成される。
これにより、従来のフォトリソグラフィの手法によって形成されたガイドパターン５２の線内により微細な線状のパターンＰ１およびパターンＰ２が形成されることとなる。従って、誘導自己組織化材料からなる処理膜５３の相分離を利用することにより、従来のフォトリソグラフィによるパターン微細化の限界であった４５ｎｍよりもさらに微細なパターンを形成することが可能となる。
但し、誘導自己組織化技術では、２種類の重合体が加熱されて相分離する際に、パターンに欠陥が生じやすい。例えば、隣り合う２本のパターンＰ１が合流して１本となるような欠陥が生じることがある。保持プレート２１による加熱のみであっても、より高温で処理膜５３を加熱する、または、加熱処理時間を長時間とすることによってこのような欠陥を低減することはできる。しかしながら、３５０℃よりも高い温度で処理膜５３を加熱すると、処理膜５３を構成する重合体が分解するという問題が生じる。また、３５０℃以下の加熱温度で欠陥を低減するには、加熱処理時間を１時間以上とする必要があり、現実的なスループットが得られない。
このため、本実施形態においては、誘導自己組織化材料からなる処理膜５３を予備加熱しつつ、処理膜５３にフラッシュランプＦＬからフラッシュ光を照射している（ステップＳ４）。フラッシュランプＦＬがフラッシュ光照射を行うに際しては、予め電源ユニット９５によってコンデンサ９３に電荷を蓄積しておく。そして、コンデンサ９３に電荷が蓄積された状態にて、制御部９０のパルス発生器９８からＩＧＢＴ９６にパルス信号を出力してＩＧＢＴ９６をオンオフ駆動する。
パルス信号の波形は、パルス幅の時間（オン時間）とパルス間隔の時間（オフ時間）とをパラメータとして順次設定したレシピを入力部６７から入力することによって規定することができる。このようなレシピをオペレータが入力部６７から制御部９０に入力すると、それに従って制御部９０の波形設定部９９はオンオフを繰り返すパルス波形を設定する。そして、波形設定部９９によって設定されたパルス波形に従ってパルス発生器９８がパルス信号を出力する。その結果、ＩＧＢＴ９６のゲートにはオンオフを繰り返すパルス信号が印加され、ＩＧＢＴ９６のオンオフ駆動が制御されることとなる。具体的には、ＩＧＢＴ９６のゲートに入力されるパルス信号がオンのときにはＩＧＢＴ９６がオン状態となり、パルス信号がオフのときにはＩＧＢＴ９６がオフ状態となる。
また、パルス発生器９８から出力するパルス信号がオンになるタイミングと同期して制御部９０がトリガー回路９７を制御してトリガー電極９１に高電圧（トリガー電圧）を印加する。コンデンサ９３に電荷が蓄積された状態にてＩＧＢＴ９６のゲートにパルス信号が入力され、かつ、そのパルス信号がオンになるタイミングと同期してトリガー電極９１に高電圧が印加されることにより、パルス信号がオンのときにはガラス管９２内の両端電極間で必ず電流が流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
このように、回路中にスイッチング素子たるＩＧＢＴ９６を接続してそのゲートにオンオフを繰り返すパルス信号を出力することにより、コンデンサ９３からフラッシュランプＦＬへの電荷の供給をＩＧＢＴ９６によって断続してフラッシュランプＦＬに流れる電流を制御している。その結果、いわばフラッシュランプＦＬの発光がチョッパ制御されることとなり、コンデンサ９３に蓄積された電荷が分割して消費され、極めて短い時間の間にフラッシュランプＦＬが点滅を繰り返す。但し、フラッシュランプＦＬに流れる電流値が完全に”０”になる前に次のパルスがＩＧＢＴ９６のゲートに印加されて電流値が再度増加するため、フラッシュランプＦＬが点滅を繰り返している間も発光出力が完全に”０”になるものではない。従って、比較的間隔の短いパルス信号がＩＧＢＴ９６に出力されているときには、その間フラッシュランプＦＬが連続して発光していることとなる。
ＩＧＢＴ９６によってフラッシュランプＦＬに流れる電流をオンオフ制御することにより、フラッシュランプＦＬの発光パターン（発光出力の時間波形）を自在に規定することができ、発光時間および発光強度を自由に調整することができる。ＩＧＢＴ９６のオンオフ駆動のパターンは、入力部６７から入力するパルス幅の時間とパルス間隔の時間とによって規定される。すなわち、フラッシュランプＦＬの駆動回路にＩＧＢＴ９６を組み込むことによって、入力部６７から入力するパルス幅の時間とパルス間隔の時間とを適宜に設定するだけで、フラッシュランプＦＬの発光パターンを自在に規定することができるのである。
具体的には、例えば、入力部６７から入力するパルス間隔の時間に対するパルス幅の時間の比率を大きくすると、フラッシュランプＦＬに流れる電流が増大して発光強度が強くなる。逆に、入力部６７から入力するパルス間隔の時間に対するパルス幅の時間の比率を小さくすると、フラッシュランプＦＬに流れる電流が減少して発光強度が弱くなる。また、入力部６７から入力するパルス間隔の時間とパルス幅の時間の比率を適切に調整すれば、フラッシュランプＦＬの発光強度が一定に維持される。さらに、入力部６７から入力するパルス幅の時間とパルス間隔の時間との組み合わせの総時間を長くすることによって、フラッシュランプＦＬに比較的長時間にわたって電流が流れ続けることとなり、フラッシュランプＦＬの発光時間が長くなる。本実施形態においては、フラッシュランプＦＬの発光時間が０．１ミリ秒〜１００ミリ秒の間に設定される。
このようにしてフラッシュランプＦＬから処理膜５３を含む基板Ｗの表面に０．１ミリ秒以上１００ミリ秒以下の照射時間にてフラッシュ光が照射される。フラッシュランプＦＬから放射されるフラッシュ光の一部は直接にチャンバー１０内へと向かい、他の一部は一旦リフレクタ６２により反射されてからチャンバー１０内へと向かう。
フラッシュ光が照射された処理膜５３を含む基板Ｗの表面は予備加熱温度から極短時間で昇温して瞬間的に２００℃以上５００℃以下にまで到達する。これにより、処理膜５３は、瞬間的に２００℃以上５００℃以下に加熱されてエネルギーを受け取り、重合体の流動性が高まって欠陥を低減することができる。処理膜５３を３５０℃よりも高い温度に加熱すると重合体が分解するおそれがあるが、フラッシュ光の照射時間は０．１ミリ秒以上１００ミリ秒以下の極めて短時間であり、そのような極短時間処理膜５３を３５０℃よりも高い温度に加熱したとしても重合体の分解は生じない。また、フラッシュ光の照射時間は０．１ミリ秒以上１００ミリ秒以下の極めて短時間であるため、スループットの低下も発生しない。
以上のように、誘導自己組織化材料からなる処理膜５３を保持プレート２１によって予備加熱しつつ、処理膜５３にフラッシュランプＦＬからフラッシュ光を照射することにより、処理膜５３を構成する２種類の重合体が適正に相分離し、欠陥の発生を抑制しつつ微細なパターンを形成することができる。
フラッシュ光照射が終了すると、基板Ｗの表面温度が急速に降温する。そして、３本のリフトピン２４が上昇し、保持プレート２１に載置されていた基板Ｗを突き上げて保持プレート２１から離間させる。基板Ｗが保持プレート２１から離間することによって、基板Ｗは予備加熱温度からもさらに降温する。その後、搬送開口部６８が開放され、基板Ｗがチャンバー１０から搬出され、熱処理装置１における基板処理が完了する。
次に、フラッシュ光照射による処理が完了した基板Ｗに対して露光処理が行われる（ステップＳ５）。露光処理は、熱処理装置１および塗布処理装置２とは異なる別途の露光処理装置によって行われる。ステップＳ５での露光処理は、マスクを用いてパターン露光ではなく、処理膜５３を含む基板Ｗの表面の全面に一括して均一な露光処理を施すものである。露光処理により、処理膜５３を構成する２種類の重合体のうちの一方の重合体と他方の重合体との間が切断され、パターンＰ１とパターンＰ２とが分離される。
その後、露光処理が終了した基板Ｗに対して現像処理が行われる（ステップＳ６）。現像処理は、熱処理装置１および塗布処理装置２とは異なる別途の現像処理装置によって行われる。現像処理装置は、塗布処理装置２と類似の構成を備える（図３）。現像処理では、処理膜５３を含む基板Ｗの表面に現像液を供給し、一方のパターンＰ１を溶解して除去する。
図８は、一方のパターンＰ１が除去された基板Ｗを模式的に示す断面図である。現像処理により一方のパターンＰ１が除去されることによって、基板Ｗ上のガイドパターン５２が形成されていない領域には他方のパターンＰ２が残存することとなる。このようにして、基板Ｗには最終的に微細なパターンが形成される。
本実施形態においては、誘導自己組織化材料からなる処理膜５３を単に相分離温度で加熱するだけでなく、処理膜５３を保持プレート２１によって相分離温度で予備加熱しつつ、処理膜５３にフラッシュランプＦＬからフラッシュ光を照射している。相分離が進行しつつある処理膜５３にフラッシュ光を照射することにより、重合体の流動性が高まって欠陥を低減することができる。すなわち、誘導自己組織化技術にフラッシュ光照射を適用することにより、欠陥の少ないパターンを形成することができるのである。また、誘導自己組織化技術であれば、４５ｎｍよりもさらに微細なパターンを形成することができる。
フラッシュ光照射によって、処理膜５３は瞬間的に重合体が分解する温度以上に加熱されるものの、そのような温度に加熱されている時間は１秒未満の極めて短時間であるため、重合体の分解は防止される。また、フラッシュ光の照射時間は０．１ミリ秒以上１００ミリ秒以下の極めて短時間であるため、スループットの低下も生じない。
また、本実施形態においては、チャンバー１０内が酸素濃度１０ｐｐｍ以下の低酸素雰囲気とされた状態にて処理膜５３にフラッシュ光を照射している。大気雰囲気中で処理膜５３を加熱すると、特に処理膜５３の膜表面近傍にて重合体の酸化による劣化が生じるのであるが、低酸素雰囲気にて処理膜５３を処理することにより、重合体の酸化に起因したパターンの劣化を防止することができる。その結果、より欠陥の少ないパターンを形成することができる。
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記実施形態においては、チャンバー１０内を窒素雰囲気としていたが、これに代えてチャンバー１０内に溶剤を含む雰囲気を形成して処理膜５３の処理を行うようにしても良い。チャンバー１０内に溶剤を含む雰囲気を形成するときには、ガス供給部７４がチャンバー１０内を一旦窒素（Ｎ２）雰囲気に置換して低酸素雰囲気にした後に、溶剤の蒸気を供給する。チャンバー１０内に形成する雰囲気は、トルエン、ヘプタン、アセトン、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）、シクロヘキサノン、二硫化炭素およびテトラヒドロフランからなる群のうち少なくとも１の溶剤を含む雰囲気である。このような溶剤を含む雰囲気中にて処理膜５３にフラッシュ光照射を行うことにより、溶剤によって誘導自己組織化材料からなる処理膜５３を膨潤させることができ、相分離を促進してより欠陥の少ないパターンを形成することができる。
また、フラッシュランプＦＬのフラッシュ光照射時間を調整することによってパターンの線幅を制御するようにしても良い。上述したように、本実施形態では、ＩＧＢＴ９６によってフラッシュランプＦＬに流れる電流をオンオフ制御することにより、フラッシュランプＦＬの発光時間を自由に調整することができる。もっとも、フラッシュランプＦＬは原理上長時間発光できるものではなく、フラッシュランプＦＬのフラッシュ光照射時間は０．１ミリ秒〜１００ミリ秒の間で自由に調整することができる。
フラッシュランプＦＬのフラッシュ光照射時間と保持プレート２１による予備加熱温度との組み合わせによって、パターンの線幅を調整することができる。本願発明者等の鋭意調査によれば、フラッシュ光照射時間が長いほど、また、予備加熱温度が高いほど基板Ｗ上に残存するパターンＰ２の線幅が太くなる。
また、上記実施形態においては、処理膜５３を形成した基板Ｗを予備加熱した後にフラッシュ光照射を１回行っていたが、予備加熱後にフラッシュランプＦＬによるフラッシュ光照射を複数回繰り返すようにしても良い。１回のフラッシュ光照射で処理膜５３に強いエネルギーを与えると重合体が分解するおそれのある場合には、比較的弱いエネルギーのフラッシュ光照射を複数回繰り返すのが好適である。
さらに、処理膜５３に対する予備加熱とフラッシュ光照射との組み合わせ自体を複数回繰り返すようにしても良い。すなわち、１回の予備加熱およびフラッシュ光照射が完了した後に、再び予備加熱およびフラッシュ光照射の手順を繰り返すのである。この場合、１回の予備加熱およびフラッシュ光照射が完了した後に、基板Ｗを一旦予備加熱温度よりも低い温度に冷却するのが好ましい。
１ 熱処理装置
２ 塗布処理装置
１０ チャンバー
２１ 保持プレート
２２ 予備加熱機構
３１ スピンチャック
３５ 塗布ノズル
５１ 下地層
５２ ガイドパターン
５３ 処理膜
６０ フラッシュ照射部
６５ 熱処理空間
６９ チャンバー窓
７４ ガス供給部
７７ 排気部
９０ 制御部
９６ ＩＧＢＴ
ＦＬ フラッシュランプ
Ｐ１，Ｐ２ パターン
Ｗ 基板

Claims (6)

  1. 基板上にパターンを形成する基板処理方法であって、
    基板上に誘導自己組織化材料からなる処理膜を形成する成膜工程と、
    前記処理膜にフラッシュランプからフラッシュ光を照射するフラッシュ照射工程と、
    を備えることを特徴とする基板処理方法。
  2. 請求項１記載の基板処理方法において、
    前記フラッシュ照射工程の前に、前記処理膜を所定の処理温度にて予備加熱する予備加熱工程をさらに備えることを特徴とする基板処理方法。
  3. 請求項２記載の基板処理方法において、
    前記処理温度は前記誘導自己組織化材料が相分離する温度であることを特徴とする基板処理方法。
  4. 請求項１から請求項３のいずれかに記載の基板処理方法において、
    前記フラッシュ照射工程では、トルエン、ヘプタン、アセトン、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノメチルエーテル、シクロヘキサノン、二硫化炭素およびテトラヒドロフランからなる群のうち少なくとも１の溶剤を含む雰囲気中にてフラッシュ光を照射することを特徴とする基板処理方法。
  5. 請求項１から請求項４のいずれかに記載の基板処理方法において、
    前記フラッシュ照射工程では、フラッシュ光の照射時間によってパターンの線幅を制御することを特徴とする基板処理方法。
  6. 請求項１から請求項５のいずれかに記載の基板処理方法において、
    前記フラッシュ照射工程を複数回繰り返すことを特徴とする基板処理方法。
JP2016185435A 2016-09-23 2016-09-23 基板処理方法 Active JP6683578B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016185435A JP6683578B2 (ja) 2016-09-23 2016-09-23 基板処理方法
PCT/JP2017/025747 WO2018055881A1 (ja) 2016-09-23 2017-07-14 基板処理方法
TW106123667A TWI657485B (zh) 2016-09-23 2017-07-14 基板處理方法
US16/318,340 US10840096B2 (en) 2016-09-23 2017-07-14 Method for processing substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016185435A JP6683578B2 (ja) 2016-09-23 2016-09-23 基板処理方法

Publications (2)

Publication Number Publication Date
JP2018049979A JP2018049979A (ja) 2018-03-29
JP6683578B2 true JP6683578B2 (ja) 2020-04-22

Family

ID=61690332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016185435A Active JP6683578B2 (ja) 2016-09-23 2016-09-23 基板処理方法

Country Status (4)

Country Link
US (1) US10840096B2 (ja)
JP (1) JP6683578B2 (ja)
TW (1) TWI657485B (ja)
WO (1) WO2018055881A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11644748B2 (en) 2021-04-09 2023-05-09 Applied Materials, Inc. Multi-volume baking chamber for mask clean

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5497288B2 (ja) 2008-12-29 2014-05-21 Ｈｏｙａ株式会社 フォトマスクブランクの製造方法及びフォトマスクの製造方法
JP2013160621A (ja) * 2012-02-03 2013-08-19 Toshiba Corp 欠陥検査方法、パターン計測方法および欠陥検査装置
JP6177958B2 (ja) * 2012-04-06 2017-08-09 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
JP5918122B2 (ja) 2012-04-06 2016-05-18 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
JP5726807B2 (ja) * 2012-04-24 2015-06-03 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
JP6239813B2 (ja) * 2012-07-18 2017-11-29 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 基板処理装置および基板処理方法
JP5752655B2 (ja) 2012-09-10 2015-07-22 株式会社東芝 パターン形成方法
JP5887244B2 (ja) 2012-09-28 2016-03-16 富士フイルム株式会社 パターン形成用自己組織化組成物、それを用いたブロックコポリマーの自己組織化によるパターン形成方法、及び自己組織化パターン、並びに電子デバイスの製造方法
US8877658B2 (en) * 2012-10-17 2014-11-04 Globalfoundries Inc. Directed self-assembly of block copolymers using laser annealing
US8889343B2 (en) * 2012-12-26 2014-11-18 Globalfoundries Inc. Optimizing lithographic processes using laser annealing techniques
JP5823424B2 (ja) * 2013-02-15 2015-11-25 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9209014B2 (en) 2013-03-15 2015-12-08 Tokyo Electron Limited Multi-step bake apparatus and method for directed self-assembly lithography control
JP6241384B2 (ja) * 2014-07-17 2017-12-06 ウシオ電機株式会社 自己組織化単分子膜のパターニング装置、光照射装置及び自己組織化単分子膜のパターニング方法
JP6393148B2 (ja) * 2014-10-23 2018-09-19 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US10437153B2 (en) * 2014-10-23 2019-10-08 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus
JP2015179272A (ja) * 2015-04-01 2015-10-08 東京エレクトロン株式会社 パターン形成方法、パターン形成装置及びコンピュータ可読記憶媒体

Also Published As

Publication number Publication date
US10840096B2 (en) 2020-11-17
WO2018055881A1 (ja) 2018-03-29
US20190228964A1 (en) 2019-07-25
TWI657485B (zh) 2019-04-21
JP2018049979A (ja) 2018-03-29
TW201814767A (zh) 2018-04-16

Similar Documents

Publication Publication Date Title
JP7094336B2 (ja) フィールドガイドによる埋設式露光、及び露光後ベークプロセス
JP6306747B2 (ja) 電場／磁場案内された酸拡散
US9064914B2 (en) Method of and apparatus for heat-treating exposed substrate
US9280070B2 (en) Field guided exposure and post-exposure bake process
JP2009260018A (ja) 熱処理方法および熱処理装置
US9996006B2 (en) Resist sensitivity and profile improvement via acid anion control during field-guided post exposure bake
TWI572996B (zh) 熱處理方法及熱處理裝置
JP2012174819A (ja) 熱処理装置および熱処理方法
JP6683578B2 (ja) 基板処理方法
JP5951209B2 (ja) 熱処理方法
CN111668135A (zh) 热处理方法及热处理装置
JP2012174820A (ja) 熱処理方法および熱処理装置
JP2016181641A (ja) 熱処理装置
JP2018113382A (ja) 結晶構造制御方法および熱処理方法
US20050077183A1 (en) Anodic oxidation apparatus, anodic oxidation method, and panel for display device
JP6393148B2 (ja) 熱処理方法および熱処理装置
JP3878470B2 (ja) 処理装置
JP7242475B2 (ja) 熱処理方法および熱処理装置
JP2022148647A (ja) 基板処理方法
JP2021040026A5 (ja)
TW202324635A (zh) 烘烤後冷卻基板的腔室和方法
CN112447502A (zh) 基片处理装置、基片处理方法和存储介质
JP2016115830A (ja) 熱処理方法
JP2003229353A (ja) 表面処理装置
JP2012141490A (ja) 熱処理方法および熱処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200326

R150 Certificate of patent or registration of utility model

Ref document number: 6683578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250