TW201814767A - 基板處理方法 - Google Patents

基板處理方法 Download PDF

Info

Publication number
TW201814767A
TW201814767A TW106123667A TW106123667A TW201814767A TW 201814767 A TW201814767 A TW 201814767A TW 106123667 A TW106123667 A TW 106123667A TW 106123667 A TW106123667 A TW 106123667A TW 201814767 A TW201814767 A TW 201814767A
Authority
TW
Taiwan
Prior art keywords
flash
substrate
film
processing
pattern
Prior art date
Application number
TW106123667A
Other languages
English (en)
Other versions
TWI657485B (zh
Inventor
山田隆泰
春本将彦
田中裕二
Original Assignee
斯庫林集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 斯庫林集團股份有限公司 filed Critical 斯庫林集團股份有限公司
Publication of TW201814767A publication Critical patent/TW201814767A/zh
Application granted granted Critical
Publication of TWI657485B publication Critical patent/TWI657485B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一種基板處理方法，係可以使用定向自組裝技術來形成缺陷較少的圖案。
形成有由定向自組裝材料所構成的處理膜的基板W係載置於內建預備加熱機構22的保持板21上來預備加熱。基板W之周邊係形成為低氧氛圍。預備加熱溫度係藉由二種類之聚合物所構成的定向自組裝材料相位分離的溫度。藉由預備加熱處理膜就能使二種類之聚合物相位分離而形成微細的圖案。又，藉由一邊預備加熱處理膜，一邊從閃光燈FL對該處理膜照射閃光，就能提高構成處理膜的聚合物之流動性且可以一邊抑制缺陷之發生一邊形成微細的圖案。

Description

基板處理方法
本發明係關於一種在半導體晶圓等之薄板狀精密電子基板(以下，簡稱為「基板」)上形成圖案的基板處理方法，更具體而言係關於一種利用定向自組裝(DSA：Directed Self-Assembly)技術來形成圖案的基板處理方法。
習知以來，已有使用光微影(photolithography)作為在半導體晶圓等之基板上形成圖案的一般手法。光微影係一種在基板上塗布屬於感光性物質的阻劑(resist)，且使用描繪有電路圖之形狀的遮罩(mask)對該阻劑進行曝光處理，之後藉由顯影處理來去除多餘的阻劑以形成電路圖之圖案的技術。
為了提高半導體裝置之積體度而需要圖案之微細化，藉由光微影所為的圖案之微細化係藉由在進行曝光處理時使用更短波長之光源來實現。雖然目前主要是使用例如氟化氬準分子雷射(ArF excimer laser)(波長193nm)作為曝光處理之光源，但是即便使用如此的短波長之光源仍得考慮 藉由光微影所為的圖案之微細化的界限在45nm左右。
已有提出藉由EUV(Extreme Ultra Violet；超紫外線)曝光或電子射線所為的直接描繪等，來作為能夠形成比45nm更微細之圖案的光微影技術。但是，EVU曝光係有成本顯著變高的問題，且藉由電子射線所為的直接描繪會有圖案形成需要長時間的問題。
因此，已有研究一種定向自組裝技術來作為低成本且相對短時間地實現圖案之微細化的手法(例如專利文獻1、2)。定向自組裝技術係利用特定之嵌段共聚物(block copolymer)能自組裝成為球狀、板狀、或層狀等的性質之技術。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特開2014-22570號公報。
專利文獻2：日本特表2016-518701號公報。
然而，在定向自組裝技術中係有容易在所形成的圖案中發生較多之缺陷的問題。特別是亦會發生圖案之位置偏移之被稱為脫格(dislocation)的定向自組裝技術特有的缺 陷。
本發明係有鑑於前述課題而開發完成，其目的在於提供一種可以使用定向自組裝技術來形成缺陷較少的圖案的基板處理方法。
為了解決前述課題，方案1的發明係提供一種基板處理方法，係在基板上形成圖案，其具備：成膜步驟，係在基板上形成由定向自組裝材料所構成的處理膜；以及閃光照射步驟，係從閃光燈對前述處理膜照射閃光。
又，方案2的發明係如方案1之發明的基板處理方法，其中更具備：預備加熱步驟，係在前述閃光照射步驟之前以預定之處理溫度來預備加熱前述處理膜。
又，方案3的發明係如方案2之發明的基板處理方法，其中前述處理溫度係前述定向自組裝材料相位分離的溫度。
又，方案4的發明係如方案1至3中任一方案之發明的基板處理方法，其中在前述閃光照射步驟中係在包含由甲苯(toluene)、庚烷(heptane)、丙酮(acetone)、丙二醇甲醚醋酸酯(propylene glycol monomethyl ether acetate)、丙二醇 甲醚(propylene glycol monomethyl ether)、環己酮(cyclohexanone)、二硫化碳及四氫呋喃(tetrahydrofuran)所構成的群組中之至少一個溶劑的氛圍中照射閃光。
又，方案5的發明係如方案1至3中任一方案之發明的基板處理方法，其中在前述閃光照射步驟中係藉由閃光之照射時間來抑制圖案之線寬。
又，方案6的發明係如方案1至3中任一方案之發明的基板處理方法，其中重複複數次前述閃光照射步驟。
依據方案1至方案6的發明，因是從閃光燈(flash lamp)對由定向自組裝材料所構成的處理膜照射閃光，故而能提高構成處理膜的聚合物之流動性以抑制缺陷之發生，且可以使用定向自組裝技術來形成缺陷較少的圖案。
特別是依據方案4的發明，因在閃光照射步驟中係在包含由甲苯、庚烷、丙酮、丙二醇甲醚醋酸酯、丙二醇甲醚、環己酮、二硫化碳及四氫呋喃所構成的群組中之至少一個溶劑的氛圍中照射閃光，故而可以藉由溶劑使處理膜膨潤，且可以形成缺陷更少的圖案。
1‧‧‧熱處理裝置
2‧‧‧塗布處理裝置
10‧‧‧腔室
21‧‧‧保持板
22‧‧‧預備加熱機構
23‧‧‧溫度感測器
24‧‧‧升降銷
25‧‧‧氣缸
31‧‧‧旋轉夾盤
33‧‧‧驅動馬達
35‧‧‧塗布噴嘴
37‧‧‧杯體
51‧‧‧底層
52‧‧‧導引圖案
53‧‧‧處理膜
60‧‧‧閃光照射部
62‧‧‧反射器
65‧‧‧熱處理空間
67‧‧‧輸入部
68‧‧‧搬運開口部
69‧‧‧腔室窗
74‧‧‧氣體供給部
75‧‧‧處理氣體供給源
76、79‧‧‧閥
77‧‧‧排氣部
78‧‧‧排氣裝置
90‧‧‧控制部
91‧‧‧觸發電極
92‧‧‧玻璃管(放電管)
93‧‧‧電容器
94‧‧‧線圈
95‧‧‧電源單元
96‧‧‧IGBT
97‧‧‧觸發電路
98‧‧‧脈衝產生器
99‧‧‧波形設定部
FL‧‧‧閃光燈
P1、P2‧‧‧圖案
W‧‧‧基板
圖1係顯示本發明之基板處理方法中所使用的熱處理裝置之主要部分構成的示意圖。
圖2係顯示閃光燈之驅動電路的示意圖。
圖3係顯示本發明之基板處理方法中所使用的塗布處理裝置之主要部分構成的示意圖。
圖4係顯示在基板上形成圖案的處理順序之流程圖。
圖5係示意性地顯示形成有導引圖案(guide pattern)的基板的剖視圖。
圖6係示意性地顯示形成有定向自組裝材料之處理膜的基板的剖視圖。
圖7係示意性地顯示已在處理膜發生相位分離的基板的剖視圖。
圖8係示意性地顯示一方之圖案已被去除的基板的剖視圖。
以下，一邊參照圖式一邊詳細說明本發明之實施形態。
首先，針對本發明之基板處理方法中所使用的基板處理裝置加以說明。圖1係顯示本發明之基板處理方法中所使用的熱處理裝置1之主要部分構成的示意圖。熱處理裝置1係指對基板W照射閃光的閃光燈退火(FLA：flash lamp annealing)裝置。再者，在圖1及以後之各圖中係為了容易 理解起見，而依需要誇張或簡化各部之尺寸或數目來描繪。
熱處理裝置1係具備：腔室(chamber)10，用以收容基板W；保持板21，用以在腔室10內載置基板W而予以保持；排氣部77，用以從腔室10進行排氣；氣體供給部74，用以將處理氣體供給至腔室10內；以及閃光照射部60，用以對基板W照射閃光。又，熱處理裝置1係具備：控制部90，係控制此等的各部以使執行閃光照射。
腔室10係設置於閃光照射部60之下方，且為能夠收容基板W的框體。在腔室10之上部開口係安裝有腔室窗69並予以閉塞。藉由腔室10之側壁及底壁與腔室窗69所包圍的空間係被限定作為熱處理空間65。構成腔室10之頂板部的腔室窗69係藉由石英所形成的板狀構件，且具有作為使從閃光照射部60所射出的閃光穿透熱處理空間65的石英窗的功能。
在腔室10之側壁係設置有用以進行基板W之搬入及搬出的搬運開口部68。搬運開口部68係能夠藉由省略圖示的擋門(shutter)進行開放與閉鎖。當搬運開口部68開放時，就能夠藉由圖外的搬運機器人對腔室10進行基板W之搬入及搬出。又，當搬運開口部68閉鎖時，熱處理空間65就成為阻斷與外部之通氣的密閉空間。
保持板21係指內建有預備加熱機構22的金屬製(例如鋁)的大致圓板形狀之構件，且在腔室10內載置基板W並保持於水平姿勢(主面之法線方向沿著鉛直方向的姿勢)。可以使用例如鎳鉻合金(nichrome)線等的電阻發熱體作為預備加熱機構22。預備加熱機構22係以均一之配設密度至少設置於保持板21中之與載置的基板W對向的區域。因此，預備加熱機構22係可以均一地加熱該區域。保持板21係藉由具備預備加熱機構22而具有作為加熱板(hot plate)的功能。
又，在保持板21之內部係配設有使用熱電偶所構成的溫度感測器23。溫度感測器23係測定保持板21之上表面近旁的溫度。藉由溫度感測器23所得的測定結果係傳遞至控制部90。控制部90係控制預備加熱機構22，以使藉由溫度感測器23所測定的保持板21之溫度成為事先所設定的預備加熱溫度。亦即，控制部90係基於溫度感測器23之測定結果來回授(feedback)控制保持板21之溫度。再者，溫度感測器23亦可設置複數個於可供保持板21載置的基板W所對向的區域。
在保持板21之上表面係配設有省略圖示的複數個(三個以上)貼近球(proximity ball)。貼近球係藉由例如氧化鋁(Al2O3)等的構件所構成，且在貼近球的上端從保持板21之 上表面僅突出微少量的狀態下所配設。因此，在藉由複數個貼近球支撐基板W時，就會在基板W之背面與保持板21之上表面之間形成有被稱為貼近間隙(proximity gap)的微小間隔。再者，在保持板21之上表面形成石英製的承載體(susceptor)，亦可透過該承載體來支撐基板W。
在保持板21係設置有出沒於其上表面的複數根(在本實施形態中為三根)升降銷(lift pin)24。三根升降銷24之上端高度位置係包含在同一水平面內。三根升降銷24係藉由氣缸(air cylinder)25成批地沿著鉛直方向升降。各個升降銷24係沿著上下貫通設置於保持板21的插通孔之內側升降。當氣缸25使三根升降銷24上升時，各個升降銷24的前端就會從保持板21之上表面突出。又，當氣缸25使三根升降銷24下降時，各個升降銷24之前端就會埋入於保持板21的插通孔之內部。
氣體供給部74係供給處理氣體至腔室10內。氣體供給部74係具備處理氣體供給源75和閥(valve)76，且藉由開放閥76來對腔室10內的熱處理空間65供給處理氣體。雖然在本實施形態中係使用氮(N2)作為處理氣體，但是除此之外，亦可在腔室10內一度置換成氮(N2)氛圍並形成為低氧氛圍之後，供給甲苯、庚烷、丙酮、丙二醇甲醚醋酸酯(PGMEA)、丙二醇甲醚(PGME)、環己酮、二硫化碳及四氫呋喃等的溶劑之蒸氣來作為處理氣體。再者，作為處理 氣體供給源75係既可藉由設置於熱處理裝置1的槽(tank)和給水泵(feed pump)等所構成，又可使用可供熱處理裝置1設置的工廠之資源。
排氣部77係具備排氣裝置78及閥79，且藉由開放閥79來對腔室10內部之氛圍進行排氣。作為排氣裝置78係可以使用真空泵或可供熱處理裝置1設置的工廠之排氣設施(exhaust utility)。當採用真空泵作為排氣裝置78且不從氣體供給部74進行任何的氣體供給而對密閉空間的熱處理空間65之氛圍進行排氣時，就可以將腔室10內部減壓至真空氛圍為止。又，即便是在不使用真空泵作為排氣裝置78的情況下，仍可以藉由不從氣體供給部74進行氣體供給就進行排氣，來將腔室10內部減壓至比大氣壓更低的氣壓。
閃光照射部60係設置於腔室10之上方。閃光照射部60係具備光源及反射器(reflector)62所構成，該光源係由複數支閃光燈FL所構成，該反射器62係以覆蓋該光源之上方的方式所設置。閃光照射部60係透過石英之腔室窗69從閃光燈FL對在腔室10內由保持板21所保持的基板W照射閃光。
複數支閃光燈FL係指各支閃光燈具有長條之圓筒形狀的棒狀燈，且以各支閃光燈之長邊方向沿著由保持板21 所保持的基板W之主面(也就是沿著水平方向)相互地成為水平的方式排列成平面狀。因而，藉由閃光燈FL之排列所形成的平面亦為水平面。
圖2係顯示閃光燈FL之驅動電路的示意圖。如同圖所示，電容器(condenser)93、線圈(coil)94、閃光燈FL、IGBT(Insulated Gate Bipolar Transistor；絕緣閘極雙極性電晶體)96係串聯連接著。又，如圖2所示，控制部90係具備脈衝(pulse)產生器98及波形設定部99，並且連接於輸入部67。作為輸入部67係可以採用鍵盤(keyboard)、滑鼠(mouse)、觸控面板(touch panel)等的各種公知之輸入機器。波形設定部99係基於來自輸入部67之輸入內容來設定脈衝信號之波形，而脈衝產生器98則按照該波形來產生脈衝信號。
閃光燈FL係具備：棒狀之玻璃管(放電管)92，係在其內部封入有氙氣(xenon gas)且在其兩端部配設有陽極及陰極；以及觸發(trigger)電極91，係附設於該玻璃管92之外周面上。在電容器93係藉由電源單元95而施加有預定之電壓，且充電相應於該施加電壓(充電電壓)的電荷。又，在觸發電極91係可以從觸發電路97來施加高電壓。觸發電路97對觸發電極91施加電壓的時序(timing)係藉由控制部90所控制。
IGBT96係指在閘極部組入有MOSFET(Metal Oxide Semiconductor Field Effect Transistor；金屬氧化物半導體場效電晶體)的雙極性電晶體，且為適於處理大功率的開關元件。在IGBT96之閘極係從控制部90之脈衝產生器98施加有脈衝信號。當對IGBT96之閘極施加有預定值以上之電壓(High(高)的電壓)時IGBT96就會變成接通(ON)狀態，而當施加有未滿預定值之電壓(Low(低)的電壓)時IGBT96就變成斷開(OFF)狀態。如此，包含閃光燈FL的驅動電路係能藉由IGBT96而接通斷開。藉由IGBT96接通斷開就能使閃光燈FL與對應的電容器93之連接斷續，且能接通斷開控制流動至閃光燈FL的電流。
由於即便是在電容器93已充電的狀態下IGBT96變成接通狀態並對玻璃管92之兩端電極施加有高電壓，氙氣仍是電性絕緣體，所以在普通的狀態下電不會流動至玻璃管92內。然而，在觸發電路97對觸發電極91施加高電壓並已破壞絕緣的情況下，電流會藉由兩端電極間之放電而瞬時流動至玻璃管92內，且藉由當時的氙原子或分子的激勵而釋放出光。
回到圖1，反射器62係設置於複數個閃光燈FL之上方以覆蓋其等整體。反射器62之基本的功能係將從複數個閃光燈FL所射出的閃光反射至熱處理空間65之側。反射器62係由鋁合金板所形成，而反射器62之表面(面對閃光 燈FL側的面)係藉由噴砂(blast)處理來施予粗面化加工。
控制部90係控制設置於熱處理裝置1的前述之各種動作機構。作為控制部90之硬體(hardware)的構成係與一般的電腦(computer)同樣。亦即，控制部90係具備CPU(Central Processing Unit；中央處理單元)、ROM(Read Only Memory；唯讀記憶體)、RAM(Random Access Memory；隨機存取記憶體)及磁碟等所構成，該CPU係指進行各種運算處理的電路，該ROM係指記憶基本程式(program)的讀取專用之記憶體，該RAM係指記憶各種資訊的讀寫自如之記憶體，該磁碟係指事先記憶控制用應用程式(application)或資料(data)等。藉由控制部90之CPU執行預定之處理程式就能進行熱處理裝置1中的處理。
其次，圖3係顯示本發明之基板處理方法中所使用的塗布處理裝置2之主要部分構成的示意圖。塗布處理裝置2係對基板W塗布由定向自組裝材料所構成的處理液以形成該材料之處理膜。
塗布處理裝置2係具備：旋轉夾盤(spin chuck)31，用以保持基板W；杯體(cup)37，係以包圍旋轉夾盤31之周圍的方式所設置；以及塗布噴嘴35，用以吐出處理液。旋轉夾盤31係藉由真空吸附基板W之下表面中央部來將該基板W保持於水平姿勢。旋轉夾盤31係藉由驅動馬達33 而在水平面內旋轉驅動。杯體37係接住從旋轉的基板W飛散之多餘的處理液並予以回收。
塗布噴嘴35係對藉由旋轉夾盤31所保持而旋轉的基板W之上表面中心部吐出處理液。塗布噴嘴35係將由定向自組裝技術中所使用的定向自組裝材料所構成的處理液吐出至基板W。當對旋轉的基板W之上表面中心部吐出由定向自組裝材料所構成的處理液時，就會藉由離心力使該處理液於基板W之上表面擴展來塗布該處理液。藉此，在基板W上形成有由定向自組裝材料所構成的處理液。定向自組裝材料係包含藉由複數種類之聚合物所構成的嵌段共聚物。構成嵌段共聚物的複數種類之聚合物係互為非相溶的較佳。
在本實施形態中係從塗布噴嘴35吐出由定向自組裝材料所構成的處理液，該定向自組裝材料係包含藉由二種類之聚合物所構成的嵌段共聚物。作為二種類之聚合物的組合，例如可列舉聚苯乙烯-聚甲基丙烯酸甲酯(polystyrene-polymethyl rmethacrylate：PS-PMMA)、聚苯乙烯-聚二甲基矽氧烷(polystyrene-polydimethylsiloxane：PS-PDMS)、聚苯乙烯-聚二茂鐵基二甲基矽烷(polystyrene-poly ferrocenyl dimethylsilane：PS-PFS)、聚苯乙烯-聚環氧乙烷(polystyrene-polyethylene oxide)：PS-PEO)、聚苯乙烯-聚乙烯吡咯啶酮(polystyrene-polyvinyl pyridone)： PS-PVP)、聚苯乙烯-聚羥基苯乙烯(polystyrene-polyhydroxystyrene：PS-PHOST)、及聚甲基丙烯酸甲酯-聚丙烯酸甲酯多面體聚矽氧烷(polymethylmethacrylate-polymethacrylate polyhedral oligomeric silsesquioxane：PMMA-PMAPOSS)等。
其次，針對在基板W上形成圖案的處理順序加以說明。圖4係顯示在基板W上形成圖案的處理順序之流程圖。首先，在本發明的基板處理方法之前，先行在作為處理對象的基板W形成有底層及導引圖案(guide pattern)(步驟S1)。圖5係示意性地顯示形成有導引圖案的基板W的剖視圖。
在基板W之上表面係形成有底層51。在該底層51之上方形成有導引圖案52。導引圖案52係藉由公知的光微影之手法所形成。亦即，在底層51之上方塗布阻劑，且使用已描繪有導引圖案52之形狀的遮罩對該阻劑進行曝光處理，之後藉由顯影處理來去除多餘的阻劑以形成導引圖案52。
將形成有如圖5所示之導引圖案52的基板W搬入於塗布處理裝置2以形成定向自組裝材料之處理膜(步驟S2)。圖6係示意性地顯示形成有定向自組裝材料之處理膜的基板W的剖視圖。在塗布處理裝置2中，如圖5所示的基板W係由旋轉夾盤31所保持並在水平面內旋轉。從塗布噴嘴 35將藉由二種類之聚合物所構成的定向自組裝材料之處理液吐出至該旋轉的基板W之上表面中心部。藉此，如圖6所示，在未形成有導引圖案52的底層51上之區域形成有由定向自組裝材料所構成的處理膜53。
其次，使形成有處理膜53的基板W搬入於熱處理裝置1。已搬入於熱處理裝置1之腔室10內的基板W係交給比保持板21之上表面更朝向上側突出的三根升降銷24。藉由已接受基板W的升降銷24下降且升降銷24之前端埋入於保持板21的插通孔之內部，該基板W就能載置於保持板21之上方。
又，在基板W搬入於腔室10內而熱處理空間65形成為密閉空間之後，氣體供給部74就供給氮氣至腔室10內，並且排氣部77會進行排氣以將腔室10內部置換成氮氣氛圍。藉此，腔室10內的熱處理空間65就會形成為低氧氛圍(氧濃度10ppm以下)。
保持板21係藉由內建的預備加熱機構22來加熱至事先所設定的預備加熱溫度。藉由基板W載置於保持板21，就能預備加熱包含由定向自組裝材料所構成的處理膜53的基板W之整體(步驟S3)。藉由保持板21所為的處理膜53之預備加熱溫度係指藉由二種類之聚合物所構成的定向自組裝材料相位分離的溫度。具體而言是從室溫到350 ℃(在本實施形態中為250℃)。再者，隨著二種類之聚合物的組合不同也有在室溫相位分離的，在由該種之聚合物的定向自組裝材料所構成的處理膜53的情況下，預備加熱機構22係不用加熱保持板21且不進行處理膜53之預備加熱。或是，預備加熱機構22亦可將保持板21正確地調溫至預定之室溫。
形成有處理膜53的基板W係藉由保持板21所預備加熱，藉此會發生由定向自組裝材料所構成的處理膜53之微相位分離。圖7係示意性地顯示已在處理膜53發生相位分離的基板W的剖視圖。處理膜53係由定向自組裝材料所構成，該定向自組裝材料係包含藉由二種類之聚合物所構成的嵌段共聚物。包含二種類之聚合物的處理膜53係以預定之預備加熱溫度來預備加熱，藉此使其等二種類之聚合物相位分離，且形成有由一方之聚合物所構成的圖案P1以及由另一方之聚合物所構成的圖案P2。在圖7之例中係以沿著導引圖案52之方式交替地形成有線狀的圖案P1和線狀的圖案P2。
藉此，就能藉由導引圖案52之線內來形成微細之線狀的圖案P1及圖案P2，該導引圖案52係藉由習知的光微影之手法所形成。從而，藉由利用由定向自組裝材料所構成的處理膜53之相位分離，就能夠形成比藉由習知之光微影所為的圖案微細化之界限的45nm更微細的圖案。
但是，在定向自組裝技術中係在二種類之聚合物被加熱而相位分離時，容易在圖案中發生缺陷。例如，有時會發生相鄰的二條圖案P1會合而成為一條的缺陷。即便是僅有藉由保持板21所為的加熱，仍可以以更高溫來加熱處理膜53，或可以藉由使加熱處理時間成為長時間來減低如此的缺陷。然而，當以比350℃更高之溫度來加熱處理膜53時，就會發生構成處理膜53的聚合物分解的問題。又，為了以350℃以下之加熱溫度來減低缺陷，有必要將加熱處理時間設為1小時以上，且無法獲得切實的產能(throughput)。
因此，在本實施形態中係一邊預備加熱由定向自組裝材料所構成的處理膜53，一邊從閃光燈FL對處理膜53照射閃光(步驟S4)。在閃光燈FL進行閃光照射時係事先藉由電源單元95在電容器93儲存電荷。然後，在電容器93已儲存電荷的狀態下，從控制部90之脈衝產生器98輸出脈衝信號至IGBT96以接通斷開驅動IGBT96。
脈衝信號之波形係可以藉由從輸入部67輸入配方(recipe)來規範，該配方係將脈衝寬度之時間(接通時間)和脈衝間隔之時間(斷開時間)依順序設定作為參數。當操作者將如此的配方從輸入部67輸入至控制部90時，控制部90之波形設定部99就會依此來設定重複接通斷開的脈衝 波形。然後，脈衝產生器98會按照藉由波形設定部99所設定的脈衝波形來輸出脈衝信號。結果，在IGBT96之閘極係施加有重複接通斷開的脈衝信號，而能控制IGBT96之接通斷開驅動。具體而言，IGBT96會在輸入至IGBT96之閘極的脈衝信號接通時成為接通狀態，且IGBT96會在脈衝信號斷開時成為斷開狀態。
又，控制部90會與從脈衝產生器98輸出的脈衝信號成為接通的時序同步控制觸發電路97並對觸發電極91施加高電壓(觸發電壓)。在電容器93儲存有電荷的狀態下對IGBT96之閘極輸入脈衝信號，且與該脈衝信號成為接通的時序同步對觸發電極91施加高電壓，藉此在脈衝信號為接通時電流必會在玻璃管92內之兩端電極間流動，且能藉由當時的氙之原子或分子的激勵而放出光。
如此，藉由在電路中連接作為開關元件的IGBT96並對該IGBT96之閘極輸出重複接通斷開的脈衝信號，就能使從電容器93往閃光燈FL的電荷之供給藉由IGBT96斷續以控制流動至閃光燈FL的電流。結果，說起來閃光燈FL之發光能獲得截波(chopper)控制，儲存於電容器93的電荷能分割消耗，而閃光燈FL能在極短的時間之期間內重複閃爍。但是，在流動至閃光燈FL的電流值完全地變成“0”之前，因下一個脈衝會施加於IGBT96之閘極而使電流值再度增加，故而在閃光燈FL重複閃爍的期間仍不 會使發光輸出完全地變成“0”。從而，在間隔相對地短的脈衝信號輸出至IGBT96時，該期間閃光燈FL會連續發光。
藉由IGBT96來接通斷開控制流動至閃光燈FL的電流，藉此就可以自如地限定閃光燈FL之發光模式(發光輸出之時間波形)，且可以自由地調整發光時間及發光強度。IGBT96之接通斷開驅動的模式係藉由從輸入部67輸入的脈衝寬度之時間和脈衝間隔之時間所規範。亦即藉由將IGBT96組入於閃光燈FL之驅動電路內，則只要適當地設定從輸入部67輸入的脈衝寬度之時間和脈衝間隔之時間，就可以自如地限定閃光燈FL之發光模式。
具體而言，例如當增大從輸入部67輸入之相對於脈衝間隔之時間的脈衝寬度之時間的比率時，流動至閃光燈FL的電流就會增大並使發光強度變強。反之，當減小從輸入部67輸入之相對於脈衝間隔之時間的脈衝寬度之時間的比率時，流動至閃光燈FL的電流就會減少並使發光強度變弱。又，只要適當地調整從輸入部67輸入的脈衝間隔之時間與脈衝寬度之時間的比率，閃光燈FL的發光強度就能維持於一定。進一步地，藉由加長從輸入部67輸入的脈衝寬度之時間與脈衝間隔之時間的組合之總時間，就能使電流在相對長的時間內持續地流動至閃光燈FL，且閃光燈FL的發光時間會變長。在本實施形態中係將閃光燈FL之 發光時間設定在0.1毫秒至100毫秒之間。
如此就能從閃光燈FL對包含處理膜53的基板W之表面以0.1毫秒以上100毫秒以下之照射時間來照射閃光。從閃光燈FL輻射的閃光之一部分係直接朝向腔室10內，另一部分則是在一度藉由反射器62反射之後朝向腔室10內。
包含照射到閃光之處理膜53的基板W之表面係從預備加熱溫度在極短時間內升溫並瞬間到達200℃以上500℃以下。藉此，處理膜53係能瞬間被加熱至200℃以上500℃以下並接受能量，且聚合物之流動性會變高而可以減低缺陷。雖然當將處理膜53加熱至比350℃更高的溫度時恐有聚合物分解之虞，但是閃光之照射時間為0.1毫秒以上100毫秒以下的極短時間，即便在如此的極短時間將處理膜53加熱至比350℃更高的溫度仍不會發生聚合物之分解。又，因閃光之照射時間為0.1毫秒以上100毫秒以下的極短時間，故而亦不會發生產能之降低。
如以上般一邊藉由保持板21來預備加熱由定向自組裝材料所構成的處理膜53，一邊從閃光燈FL對處理膜53照射閃光，藉此就可以使構成處理膜53的二種類之聚合物適當地相位分離，且可以一邊抑制缺陷之發生一邊形成微細的圖案。
當閃光照射結束時，基板W之表面溫度就會急速地降溫。然後，三根升降銷24上升，將載置於保持板21的基板W往上頂並使其從保持板21離開。藉由基板W從保持板21離開，基板W就能從預備加熱溫度更進一步降溫。之後，搬運開口部68被開放，基板W從腔室10搬出，完成熱處理裝置1中的基板處理。
其次，對完成藉由閃光照射所為之處理的基板W進行曝光處理(步驟S5)。曝光處理係藉由與熱處理裝置1及塗布處理裝置2不同之另外的曝光裝置所進行。在步驟S5的曝光處理並非是使用遮罩的圖案曝光，而是對包含處理膜53的基板W之表面的全面成批地施予均一之曝光處理。藉由曝光處理，構成處理膜53的二種類之聚合物中之一方的聚合物與另一方的聚合物之間就能被切斷，且能使圖案P1與圖案P2分離。
之後，對已結束曝光處理的基板W進行顯影處理(步驟S6)。顯影處理係藉由與熱處理裝置1及塗布處理裝置2不同之另外的顯影處理裝置所進行。顯影處理裝置係具備與塗布處理裝置2類似的構成(圖3)。在顯影處理中係對包含處理膜53的基板W之表面供給顯影液，且溶解一方之圖案P1並予以去除。
圖8係示意性地顯示一方之圖案P1已被去除的基板W的剖視圖。藉由顯影處理來去除一方之圖案P1，藉此在基板W上之未形成有導引圖案52的區域係殘存有另一方之圖案P2。如此，在基板W係最終形成有微細的圖案。
在本實施形態中，並非是單純以相位分離溫度來加熱由定向自組裝材料所構成的處理膜53，而是一邊藉由保持板21以相位分離溫度來預備加熱處理膜53，一邊從閃光燈FL對處理膜53照射閃光。藉由對正在持續進行相位分離的處理膜53照射閃光，就可以提高聚合物之流動性並減低缺陷。亦即，藉由對定向自組裝技術中應用閃光照射就可以形成缺陷較少的圖案。又，只要是定向自組裝技術，就可以形成比45nm更微細的圖案。
雖然藉由閃光照射，處理膜53係加熱至聚合物會瞬間分解的溫度以上，但是因加熱至如此的溫度之時間為未滿1秒的極短時間，故而能防止聚合物之分解。又，因閃光之照射時間為0.1毫秒以上100毫秒以下的極短時間，故而亦不會發生產能之降低。
又，在本實施形態中係在腔室10內部被形成為氧濃度10ppm以下之低氧氛圍的狀態下對處理膜53照射閃光。當在大氣氛圍中加熱處理膜53時，雖然特別會在處理膜53之膜表面近旁發生藉由聚合物之氧化所致的劣化，但是藉 由在低氧氛圍中處理處理膜53，就可以防止因聚合物之氧化所引起的圖案之劣化。結果，可以形成缺陷更少的圖案。
以上，雖然已針對本發明之實施形態加以說明，但是本發明只要未脫離其趣旨之範圍內就能夠進行除了上面所述以外的各種變更。例如，在前述實施形態中，雖然是將腔室10內部形成為氮氣氛圍，但是取而代之，亦可在腔室10內形成包含溶劑的氛圍並進行處理膜53之處理。在腔室10內形成包含溶劑的氛圍時係在氣體供給部74將腔室10內部一度置換成氮(N2)氛圍並形成為低氧氛圍之後，供給溶劑之蒸氣。形成於腔室10內的氛圍係指包含由甲苯、庚烷、丙酮、丙二醇甲醚醋酸酯(PGMEA)、丙二醇甲醚(PGME)、環己酮、二硫化碳及四氫呋喃所構成的群組中之至少一個溶劑的氛圍。藉由在包含如此的溶劑之氛圍中對處理膜53進行閃光照射，就可以藉由溶劑使由定向自組裝材料所構成的處理膜53膨潤，且可以促進相位分離以形成缺陷更少的圖案。
又，亦可藉由調整閃光燈FL之閃光照射時間來控制圖案之線寬。如上面所述般，在本實施形態中係藉由IGBT96來接通斷開控制流動至閃光FL的電流，藉此就可以自由地調整閃光燈FL之發光時間。不過，閃光燈FL並非是可以在原理上進行長時間發光，閃光燈FL之閃光照射時間係可以在0.1毫秒至100毫秒之間自由地調整。
藉由閃光燈FL之閃光照射時間與藉由保持板21所為的預備加熱溫度之組合，就可以調整圖案之線寬。依據本案發明人等之精心調查，閃光照射時間越長，又，預備加熱溫度越高，殘存於基板W上的圖案P2之線寬就變越粗。
又，雖然在前述實施形態中係在預備加熱形成有處理膜53的基板W之後進行一次閃光照射，但是亦可在預備加熱後重複複數次之藉由閃光燈FL所為的閃光照射。在當以一次之閃光照射來對處理膜53提供較強的能量時恐有聚合物會分解之虞的情況下，較佳是重複複數次的能量比較弱之閃光照射。
進一步地，亦可將對處理膜53的預備加熱與閃光照射之組合本身重複複數次。亦即，在一次之預備加熱及閃光照射完成之後，再次重複預備加熱及閃光照射之程序。在此情況下，較佳是在完成一次之預備加熱及閃光照射之後，將基板W一度冷卻至比預備加熱溫度更低的溫度。

Claims (6)

  1. 一種基板處理方法，係在基板上形成圖案，該基板處理方法具備：成膜步驟，係在基板上形成由定向自組裝材料所構成的處理膜；以及閃光照射步驟，係從閃光燈對前述處理膜照射閃光。
  2. 如請求項1所記載之基板處理方法，其中更具備：預備加熱步驟，係在前述閃光照射步驟之前以預定之處理溫度來預備加熱前述處理膜。
  3. 如請求項2所記載之基板處理方法，其中前述處理溫度係前述定向自組裝材料相位分離的溫度。
  4. 如請求項1至3中任一項所記載之基板處理方法，其中在前述閃光照射步驟中係在包含由甲苯、庚烷、丙酮、丙二醇甲醚醋酸酯、丙二醇甲醚、環己酮、二硫化碳及四氫呋喃所構成的群組中之至少一個溶劑的氛圍中照射閃光。
  5. 如請求項1至3中任一項所記載之基板處理方法，其中在前述閃光照射步驟中係藉由閃光之照射時間來抑制圖案之線寬。
  6. 如請求項1至3中任一項所記載之基板處理方法，其中重複複數次前述閃光照射步驟。
TW106123667A 2016-09-23 2017-07-14 基板處理方法 TWI657485B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-185435 2016-09-23
JP2016185435A JP6683578B2 (ja) 2016-09-23 2016-09-23 基板処理方法

Publications (2)

Publication Number Publication Date
TW201814767A true TW201814767A (zh) 2018-04-16
TWI657485B TWI657485B (zh) 2019-04-21

Family

ID=61690332

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123667A TWI657485B (zh) 2016-09-23 2017-07-14 基板處理方法

Country Status (4)

Country Link
US (1) US10840096B2 (zh)
JP (1) JP6683578B2 (zh)
TW (1) TWI657485B (zh)
WO (1) WO2018055881A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11644748B2 (en) 2021-04-09 2023-05-09 Applied Materials, Inc. Multi-volume baking chamber for mask clean

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5497288B2 (ja) 2008-12-29 2014-05-21 Ｈｏｙａ株式会社 フォトマスクブランクの製造方法及びフォトマスクの製造方法
JP2013160621A (ja) * 2012-02-03 2013-08-19 Toshiba Corp 欠陥検査方法、パターン計測方法および欠陥検査装置
JP6177958B2 (ja) * 2012-04-06 2017-08-09 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
JP5918122B2 (ja) 2012-04-06 2016-05-18 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
JP5726807B2 (ja) * 2012-04-24 2015-06-03 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
JP6239813B2 (ja) * 2012-07-18 2017-11-29 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 基板処理装置および基板処理方法
JP5752655B2 (ja) 2012-09-10 2015-07-22 株式会社東芝 パターン形成方法
JP5887244B2 (ja) 2012-09-28 2016-03-16 富士フイルム株式会社 パターン形成用自己組織化組成物、それを用いたブロックコポリマーの自己組織化によるパターン形成方法、及び自己組織化パターン、並びに電子デバイスの製造方法
US8877658B2 (en) * 2012-10-17 2014-11-04 Globalfoundries Inc. Directed self-assembly of block copolymers using laser annealing
US8889343B2 (en) * 2012-12-26 2014-11-18 Globalfoundries Inc. Optimizing lithographic processes using laser annealing techniques
JP5823424B2 (ja) * 2013-02-15 2015-11-25 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9209014B2 (en) 2013-03-15 2015-12-08 Tokyo Electron Limited Multi-step bake apparatus and method for directed self-assembly lithography control
JP6241384B2 (ja) * 2014-07-17 2017-12-06 ウシオ電機株式会社 自己組織化単分子膜のパターニング装置、光照射装置及び自己組織化単分子膜のパターニング方法
JP6393148B2 (ja) * 2014-10-23 2018-09-19 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US10437153B2 (en) * 2014-10-23 2019-10-08 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus
JP2015179272A (ja) * 2015-04-01 2015-10-08 東京エレクトロン株式会社 パターン形成方法、パターン形成装置及びコンピュータ可読記憶媒体

Also Published As

Publication number Publication date
US10840096B2 (en) 2020-11-17
WO2018055881A1 (ja) 2018-03-29
US20190228964A1 (en) 2019-07-25
TWI657485B (zh) 2019-04-21
JP2018049979A (ja) 2018-03-29
JP6683578B2 (ja) 2020-04-22

Similar Documents

Publication Publication Date Title
JP6582081B2 (ja) 電場／磁場案内された酸拡散
KR102610050B1 (ko) 액침 필드 가이드 노광 및 노광-후 베이크 프로세스
TWI806503B (zh) 用於光刻膠晶圓的曝光後處理的裝置
US10108093B2 (en) Controlling photo acid diffusion in lithography processes
KR102414176B1 (ko) 노출 후 베이크를 위한 장치
US9280070B2 (en) Field guided exposure and post-exposure bake process
JP5116463B2 (ja) プラズマドーピング方法及び装置
JP2002182000A (ja) 電子ビーム処理装置
TWI657485B (zh) 基板處理方法
KR20220020961A (ko) 노출 후 프로세싱을 위한 방법들 및 장치
CN110114854B (zh) 用于光刻胶层中场引导酸轮廓控制的设备
JP6393148B2 (ja) 熱処理方法および熱処理装置
TWI775127B (zh) 熱處理方法及熱處理裝置
TW202324635A (zh) 烘烤後冷卻基板的腔室和方法
TWI245313B (en) Substrate processing method and substrate processing apparatus
JP2003229353A (ja) 表面処理装置