CN110114854B - 用于光刻胶层中场引导酸轮廓控制的设备 - Google Patents

用于光刻胶层中场引导酸轮廓控制的设备 Download PDF

Info

Publication number
CN110114854B
CN110114854B CN201780080204.2A CN201780080204A CN110114854B CN 110114854 B CN110114854 B CN 110114854B CN 201780080204 A CN201780080204 A CN 201780080204A CN 110114854 B CN110114854 B CN 110114854B
Authority
CN
China
Prior art keywords
chamber body
coupled
sidewall
processing volume
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780080204.2A
Other languages
English (en)
Other versions
CN110114854A (zh
Inventor
卢多维克·戈代
克里斯汀·Y·欧阳
维加斯拉夫·巴巴扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN202310643944.XA priority Critical patent/CN116610008A/zh
Publication of CN110114854A publication Critical patent/CN110114854A/zh
Application granted granted Critical
Publication of CN110114854B publication Critical patent/CN110114854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本文描述的实施方式涉及用于处理基板的设备和方法。更特定地，提供了一种具有可移动电极的处理腔室，可移动电极用于在填充有流体的处理容积内产生平行场。在一个实施方式中，处理腔室的长轴线垂直地定向，且基板支撑件与沿着处理腔室的长轴线延伸的多个可移动电极相对设置。在某些实施方式中，基板支撑件是电浮动的且能够在处理基板期间围绕处理腔室的短轴线旋转。

Description

用于光刻胶层中场引导酸轮廓控制的设备
技术领域
本公开内容的实施方式大体涉及用于处理基板的设备。更特定地，本文描述的实施方式涉及处理其上设置有光刻胶层的基板的设备。
背景技术
集成电路已经发展成可在单个芯片上包括数百万个部件(例如，晶体管、电容器和电阻器)的复杂装置。光刻可用于在芯片上形成部件。通常光刻的处理涉及几个阶段。首先，在基板上形成光刻胶层。光刻胶层可通过(例如)旋涂而形成。化学放大光刻胶可包括抗蚀剂树脂(resist resin)和光酸产生剂。光酸产生剂在随后的曝光阶段中曝露于电磁辐射时会改变光刻胶在显影处理中的溶解度。电磁辐射可具有任何合适的波长，诸如极紫外区域中的波长。电磁辐射可来自任何合适的源，诸如例如193nm的ArF激光器、电子束、离子束或其他源。接着可在曝光前烘烤处理中移除过量的溶剂。
在曝光阶段，可使用光掩模或掩模版来选择性地将设置在基板上的光刻胶层的某些区域曝露于电磁辐射。其他曝光方法可为无掩模曝光方法。曝光可分解光酸产生剂，光酸产生剂产生酸并在抗蚀剂树脂中产生潜酸图像(latent acid image)(至少部分由“潜像线(latent image line)”界定)。在曝光之后，基板可在曝光后烘烤处理中被加热。在曝光后烘烤处理期间，光酸产生剂产生的酸与光刻胶层中的抗蚀剂树脂发生反应，从而改变在后续的显影处理期间光刻胶层的抗蚀剂的溶解度。
在曝光后烘烤之后，可使基板及特别是光刻胶层显影并对其进行清洗。在显影和清洗之后，接着在基板上形成图案化的光刻胶层，以便经由各种蚀刻处理将图案转印到被图案化的光刻胶层中的开口所曝露的下面的材料层。然而，光刻曝光处理的不准确控制或低分辨率可能导致光刻胶层形成有非期望的尺寸，诸如不可接受的线宽粗糙(LWR)。此外，在曝光处理期间，由光酸产生剂产生的酸可能随机地扩散，包括扩散到掩模下不希望扩散酸的区域。这种不希望的扩散可能在图案化的光刻胶层与开口的界面处产生非期望的摆动及/或非期望的粗糙轮廓。光刻胶层的线宽粗糙(LWR)和非期望的轮廓可能导致向下面的材料层的不准确的特征转印，这可能导致装置失效及/或产率损失。
因此，对用于改进光刻胶层中的轮廓控制的设备和方法存在需求。
发明内容
在一个实施方式中，提供了一种用于处理基板的设备。所述设备包括腔室主体，所述腔室主体具有侧壁且界定处理容积。处理容积的长轴线垂直地定向，且处理容积的短轴线水平地定向。可移动的门耦接到腔室主体，真空卡盘耦接到门，且滑动密封件耦接到腔室主体的侧壁并至少部分地界定处理容积的一部分。多个可移动电极与真空卡盘相对而设置在处理容积中，且多个轴从多个电极延伸。所述轴延伸穿过滑动密封件，且马达耦接到多个轴。
在另一个实施方式中，提供了一种用于处理基板的设备。所述设备包括：腔室主体，具有侧壁且界定处理容积；多个第一流体端口，形成在腔室主体的侧壁中；及多个第二流体端口，与多个第一流体端口相对而形成在腔室主体的侧壁中。所述设备还包括：可移动的门，耦接到腔室主体；真空卡盘，耦接到所述门；滑动密封件，耦接到腔室主体的侧壁并至少部分地界定处理容积的一部分。另外，所述设备包括：多个可移动电极，与真空卡盘相对而设置在处理容积中；多个轴，从多个电极延伸且所述轴延伸穿过滑动密封件；及马达，耦接到多个轴。
在又另一个实施方式中，提供了一种用于处理基板的设备。所述设备包括腔室主体，所述腔室主体具有侧壁且界定处理容积，且处理容积的长轴线垂直地定向，处理容积的短轴线水平地定向。所述设备还包括：多个第一流体端口，形成在腔室主体的侧壁中；及多个第二流体端口，沿着处理容积的长轴线与多个第一流体端口相对而形成在腔室主体的侧壁中。此外，所述设备包括：可移动的门，耦接到腔室主体；真空卡盘，具有设置于其中的加热元件且耦接到所述门；及滑动真空密封件，耦接到腔室主体的侧壁，并至少部分地界定处理容积的一部分。另外，所述设备包括：多个可移动电极，与真空卡盘相对而设置在处理容积中；多个轴，从多个电极延伸，所述轴穿过滑动密封件延伸到与处理容积相对设置的空腔中；及马达，耦接到多个轴。
附图说明
为了能够详细理解本公开内容的上述特征的方式，可通过参考实施方式而获得上面简要概述的本公开内容的更特定的描述，一些实施方式绘示在附图中。然而，要注意的是附图仅绘示了示例性实施方式，且因此不被认为是限制其范围，可允许其他等效的实施方式。
图1绘示了根据本文描述的实施方式的处理腔室的截面图。
图2绘示了根据本文描述的实施方式的图1的处理腔室的一部分的详细视图。
图3绘示了根据本文描述的实施方式的图1的处理腔室的各个部件的示意性侧视图。
图4A-4B绘示了根据本文描述的实施方式的曝光处理期间的光刻胶层的酸分布控制。
为促进理解，在可能的情况下使用相同的标号来指示各图共用的相同元件。预期一个实施方式的元件和特征可有利地并入其他实施方式中而不需要进一步的详述。
具体实施方式
本文描述的实施方式涉及一种用于处理基板的设备和方法。更特定地，提供了一种具有可移动电极的处理腔室，所述可移动电极用于在填充有流体的处理容积内产生与基板平行的场。在一个实施方式中，处理腔室的长轴线垂直地定向，且基板支撑件与沿着处理腔室的长轴线延伸的多个可移动电极相对设置。在某些实施方式中，基板支撑件是电浮动的且能够在处理基板期间围绕处理腔室的短轴线旋转。
图1绘示了根据本文描述的实施方式的处理腔室100的示意性截面图。在一个实施方式中，处理腔室100被配置为用于执行浸没场引导的曝光后烘烤(iFGPEB)处理。腔室100被定位在垂直定向上，使得当处理基板时，基板的长轴线垂直地定向且基板的短轴线水平地定向。尽管所绘示的实施方式涉及处于垂直定向的腔室100，但预期腔室100可有利地以水平定向来实施。腔室100包括腔室主体102，腔室主体102由金属材料制成，所述金属材料诸如铝、不锈钢及其合金和组合。替代地，腔室主体102由诸如聚四氟乙烯(PTFE)的聚合物材料或诸如聚醚醚酮(PEEK)的高温塑料制成。
主体102至少部分地界定处理容积104于其中。例如，主体102的侧壁148界定了处理容积104的直径。处理容积104的长轴线垂直地定向，且处理容积104的短轴线水平地定向。多个第一流体端口126穿过侧壁148形成在腔室主体102中。多个第二流体端口128与多个第一流体端口126相对而亦形成在腔室主体102的侧壁148中。多个第一流体端口126经由第一导管134与处理流体源132流体连通。多个第二流体端口128经由第二导管138与流体出口136流体连通。处理流体源132(单独或与其他设备相结合)被配置为在流体进入处理容积104之前将处理流体预热至在约70℃与约130℃之间的温度，诸如约110℃。
在一个实施方式中，净化气体源150也经由第一流体导管134和多个第一流体端口126而与处理容积104流体连通。由净化气体源150提供的气体可包括氮气、氩气、其它惰性气体及类似者，以在iFGPEB处理期间或之后净化处理容积104。在一个实施方式中，来自净化气体源150的净化气体被提供给处理容积104，以从处理容积104移除处理流体。在另一个实施方式中，净化气体可用于在用处理流体处理基板之后使基板干燥。当需要时，净化气体可经由流体出口136从处理容积104排出。
门106被可操作地耦接到腔室主体102。在所示的实施方式中，门106定向在处理位置中，使得门106邻近腔室主体102设置并邻接腔室主体102。门106由与为腔室主体102选择的材料相似的材料形成。替代地，腔室主体102可由诸如聚合物材料的第一材料形成，且门106可由与第一材料不同的第二材料(诸如金属材料)形成。轴107延伸穿过门106并提供轴线(亦即Z轴线)，门106围绕所述轴线转动以打开和关闭门106。
门106可耦接到轨道(未示出)，且门106被配置为沿着轨道在X轴线上平移。马达(未示出)可耦接到门106和/或轨道，以促进门106沿着X轴线移动。尽管门106被绘示为处于关闭的处理位置，但是可通过在使门106围绕Z轴线旋转之前沿着X轴线移动门106离开腔室主体102来执行门106的打开和关闭。例如，门106可从所示的处理位置旋转约90°到装载位置，使得可在装载期间以降低的基板破裂的可能性执行基板110在真空卡盘108上的定位。
背板112耦接至门106，且真空卡盘108耦接至背板112。根据期望的实施方式，背板112由与门106或腔室主体102相似的材料形成。真空卡盘108可由非金属材料或其他绝缘材料(诸如陶瓷材料或类似者)形成。另外，用于真空卡盘108的材料可为非氧化性材料，以实质上减少或防止经由处理流体与真空卡盘108的反应而使基板氧化的可能性。用于真空卡盘108的材料在处理容积104内提供期望的电流均匀性。更特定地，用于真空卡盘的材料被选择为在处理期间对腔室100内产生的电场的影响可忽略不计。
在一个实施方式中，真空卡盘108是电浮动的。结果，设置在真空卡盘108上的基板110是电浮动的。因此，基板110不电耦接到处理腔室100的任何导电元件或接地。更特别地，使基板110电浮动有助于将电场成形为其中电场线保持基本上平行于基板110的顶(和/或底)表面的配置，基板110的顶(和/或底)表面通常平行于真空卡盘108的基板支撑表面。
真空卡盘108经调整尺寸以容许基板110贴附于其上。真空卡盘108亦经调整尺寸以允许邻近腔室主体102和处理容积104定位。在一个实施方式中，真空卡盘108被固定到背板112和门106。在另一个实施方式中，真空卡盘108被可旋转地耦接到背板112和门106。在此实施方式中，马达109耦接到门106且被配置为在背板112或真空卡盘108任一者上施加旋转运动。
真空源116与真空卡盘108的基板接收表面流体连通。真空源116耦接到导管114，导管114从真空源116延伸穿过门106、背板112和真空卡盘108。通常，真空源116被配置为将基板110真空吸附到真空卡盘108。
在一个实施方式中，热源118、温度感测设备120、任选的电场影响装置122及任选的感测设备124耦接到真空卡盘108。热源118向设置在真空卡盘108内的一个或多个加热元件(诸如电阻加热器或陶瓷加热器)提供电力。还设想到热源118向设置在背板112内的加热元件提供电力。热源118通常被配置为加热真空卡盘108和/或背板112，以促进在iFGPEB处理期间预热基板110和/或流体。除了或不同于预热处理流体，热源118还可用于在基板处理期间维持基板和/或处理流体的期望温度。在一个实施方式中，热源118被配置为将真空卡盘108加热到在约70℃与约130℃之间的温度，诸如约110℃。
温度感测设备120(诸如热电偶或类似者)通信地耦接到热源118以提供温度反馈并促进真空卡盘108的加热。任选的电场影响装置122被配置为确保真空卡盘108在处理期间保持电浮动。任选的感测设备124(诸如电压计或类似者)通信地耦接到任选的电场影响装置122，以提供电反馈。
多个电极162、164与真空卡盘108相对而设置在处理容积104内。在一个实施方式中，电极162、164是金属天线或棒。在另一个实施方式中，电极162、164是导电碳化硅或石墨，并可减小处理腔室100内的金属污染的可能性。电极162、164可具有任何期望的形状，诸如圆形截面、椭圆形截面或多边形截面。电极162、164延伸近似于或大于基板110的直径的长度。例如，对于300mm直径的基板而言，电极162、164可具有类似于或大于约300mm的长度。第一电极162邻近具有耦接到侧壁148的第一导管134的侧壁148而设置。第二电极164邻近具有耦接到侧壁148的第二导管138的侧壁148而设置。
尽管电极162、164被绘示为靠近侧壁148设置，其中电极162、164之间的间隔接近基板110的直径，但是设想到处理容积104可经调整尺寸而使得电极162、164间隔开大于基板110的直径。在这个示例中，电极162、164设置在基板110的直径之外。因此，处理腔室100的侧壁148可具有更大的直径以使得电极162、164定位超出基板110的直径。类似地，真空卡盘108和背板112可具有合适的尺寸，以使得当处理容积104具有大于基板110的直径的直径时，能够将真空卡盘108配合到主体102。
第一电极162耦接到延伸穿过密封件166的第一轴170。类似地，第二电极164耦接到延伸穿过密封件166的第二轴172。密封件166在侧壁148处耦接到主体102，并径向向内延伸，其中密封件166耦接到设置在密封件166之间的主体的一部分。密封件166面向并至少部分地界定处理容积104的一部分。因此，密封件166在处理期间曝露于保持在处理容积104内的条件，包括曝露于处理流体和电场。
在一个实施方式中，密封件166是滑动真空密封件。例如，密封件166允许第一轴170和第二轴172的线性移动，同时防止流体从处理容积104透过密封件166而到达位于密封件166后方的空腔168。还设想到密封件166可防止颗粒从空腔168进入处理容积104。密封件166由适合于防止流体透过密封件166同时允许轴170、172的移动的材料形成。在某些实施方式中，密封件166由一个或多个垫圈形成，一个或多个垫圈由弹性体材料形成。
类似于密封件166，空腔168设置在侧壁148和设置在密封件166之间的主体102的部分之间。空腔168通常没有障碍物，以使得轴170、172能够在空腔168中移动。例如，当电极162、164在处理容积104中线性移动时(如垂直双箭头所示)，空腔168的宽度经调整尺寸以容纳电极162、164的行程长度。空腔168还延伸到设置在密封件166之间的主体102部分的后面(例如与处理容积104相对)，且经调整尺寸以通过为公共轴(第一轴170和第二轴172相遇处)提供线性平移的空间而使电极162、164能够移动。
轴170、172(经由公共轴)耦接到设置在主体102的外部并耦接到主体102的马达174。可耦接到电源(未示出)的马达174被配置为将线性移动赋予轴170、172，并最终在处理容积104内移动电极162、164。马达174可为步进马达或伺服马达或类似者。在一个实施方式中，马达174被配置为在单一平面内光栅扫描(例如来回线性移动，以及在所示的实施方式中，取决于期望的实施方式，重复的上下移动，所述重复的上下移动可为连续的或逐步的)。
第一电源176电耦接到第一电极162。例如，导线或类似者可从第一电源176穿过第一轴170延伸到第一电极162。第二电源178电耦接到第二电极162。类似于第一电源176，导线或类似者可从第二电源178穿过第二轴172延伸到第二电极164。第一电源176被配置为以第一极性向第一电极162提供电流，且第二电源178被配置为以与第一极性相反的第二极性向第二电极164提供电流。例如，第一电极162可为“正”，而第二电极164为“负”。
一起地，电极162、164的配置和基板110电浮动的事实有助于产生期望的电场配置。更特定地，电极162、164被配置为产生平行于基板110的短轴线的电场。换句话说，电极162、164被配置为产生垂直于基板110的长轴线的电场。基板110的电浮动有助于使电场沿着基板110的很大部分基本上平行。
电源176、178可具有各种特性以提供上述的电场。例如，电源176、178可被配置为向电极162、164供应约500V与约100kV之间的电压，以产生强度在约50V/mm与约100MV/m之间的电场，例如，在约100V/mm和约1MV/mm之间，诸如约200V/mm。在一些实施方式中，电源176、178的任一者或两者是直流(DC)电源或脉冲DC电源。在脉冲DC实施方式中，脉冲DC波可来自半波整流器或全波整流器。DC电力可具有在约10Hz和1MHz之间的频率。脉冲DC电力的占空比可来自约5％与约95％之间，诸如在约20％与约60％之间。在一些实施方式中，脉冲DC电力的占空比可在约20％和约40％之间。在其他实施方式中，脉冲DC电力的占空比可为约60％。脉冲DC电力的上升和下降时间可在约1ns与约1000ns之间，诸如在约10ns与约500ns之间。在其他实施方式中，脉冲DC电力的上升和下降时间可在约10ns和约100ns之间。在一些实施方式中，脉冲DC电力的上升和下降时间可为约500ns。
在一些实施方式中，电源176、178的任一者或两者提供交流电源。由此类交流电源施加的波形可为正弦波形。此类正弦波形的频率可在1Hz到1KHz之间，但频率不限于这些数字。这种AC波形亦可与脉冲结合。在其他实施方式中，电源176、178的任一者或两者是直流电源。在一些实施方式中，电源176、178的任一者或两者可使用DC偏移。所述DC偏移可为例如在所施加电压的约0％与约75％之间，诸如在所施加电压的约5％与约60％之间。
电极162、164相对于基板110的位置使得在不使用过多的电力的情况下保持期望的场强度。还设想到在基板的边缘与电极162、164之间的距离为几毫米的量级，以在产生水平场时最小化垂直场贡献(contribution)。尽管仅示出了两个电极(电极162、164)，但是预期可有利地实施附加电极。例如，可使用多个附加的电极对。在这些实施方式中，附加的电极对被供电，使得所述对的一个电极为“正”，所述对的另一电极为“负”。布置在处理容积104中的电极的定向使得相邻的电极有相反的极性。换句话说，电极序列中的每个电极具有与紧邻的电极相反的极性(例如+、-、+、-)。
在施加电场和热的同时移动电极162、164有助于使设置在基板110上的抗蚀剂中的带电物种(酸)在期望的方向上移动，使得由潜像界定的界面比没有施加电场的情况平滑。设想到电极可以避免产生处理流体的紊流的方式而移动，以防止产生具有与处理流体的介电常数不同的介电常数的气泡。此外，相信电极162、164的移动有助于平衡邻近电极162、164的电场中的不均匀性。由于前述的电极布置和移动，在曝光设置于基板110上的抗蚀剂时所产生的酸可在iFGPEB处理期间进行调制，以改善图案化以及抗蚀剂去保护(de-protection)特性。
图2绘示根据本文描述的实施方式的图1的处理腔室100的一部分的详细视图。在操作中，在iFGPEB处理期间处理容积104被处理流体填充。为了减少处理流体泄漏出处理容积的可能性，使用多个O形环来保持处理容积的流体容纳完整性。第一O形环202设置在真空卡盘108中，在真空卡盘108的基板接收表面上。第一O形环202可从基板110的外径径向向内定位在真空卡盘108上。
在一个示例中，第一O形环202在真空卡盘108上定位在从基板110的外径径向向内约1mm与约10mm之间的距离处。第一O形环被定位成当基板110被吸附到真空卡盘108时接触基板110的背侧。侧壁148的第一表面206经调整形状和尺寸以当基板110处于所示的处理位置时接触基板110的边缘区域。
在另一个示例中，当基板110设置在处理位置中时，侧壁的第一表面206不接触基板110的边缘区域。在这个示例中，至少部分地界定处理容积104的侧壁148的直径大于基板110的直径。这个实施方式在处理容积104内提供了用于使电极162、164移动的增加的面积，并从电极162、164提供足够的面积以移动超过基板110的直径。在这个实施方式中，预期的是在与基板110的周边相邻的区域处或附近，场影响可能更深，以进一步改善图案化以及抗蚀剂去保护特性。
在一个实施方式中，第一O形环202设置在与侧壁148的第一表面206相对的真空卡盘108中。可设想第一O形环202可防止处理流体从处理容积104泄漏到基板110的后面的区域，诸如真空卡盘108的基板支撑表面。有利地，保持基板110的真空吸附并防止处理流体到达真空源116。
真空卡盘108具有设置在第一O形环径向外侧的凸缘210。凸缘210从第一O形环202的位置径向向外设置。第二O形环204在凸缘210的径向外侧耦接到真空卡盘108。侧壁148的第二表面208经调整形状和尺寸以邻近于真空卡盘108的外径而接触真空卡盘108，并从真空卡盘108的外径径向向内延伸。在一个实施方式中，当基板110设置在处理位置时，第二O形环204设置成接触侧壁148的第二表面208。可设想第二O形环204可防止处理流体从处理容积104泄漏超过真空卡盘108的外径。
O形环202、204的每一个由弹性体材料形成，诸如聚合物或类似者。在一个实施方式中，O形环202、204具有圆形截面。在另一个实施方式中，O形环202、204具有非圆形截面，诸如三角形截面或类似者。还可设想O形环202、204的每一个受到适合于防止处理流体越过O形环202、204且流体密封处理容积104的压缩力。
图3绘示了根据本文描述的实施方式的图1的处理腔室100的各个部件的示意性侧视图。绘示了处理容积104，其中形成有多个第一流体端口126和多个第二流体端口128。多个第一通道302耦接在多个第一流体端口126和第一导管134之间。多个第二通道304耦接在多个第二流体端口128和第二导管138之间。
尽管绘示了多个第一通道302的10个通道，但是预期可实施约5个通道与约30个通道之间的通道，例如，在约9个通道与约21个通道之间。类似地，约5个通道和约30个通道之间可用于多个第二通道304，例如，在约9个通道和约21个通道之间。通道302、304的数量经选择以在处理容积104的填充期间实现合适的流体流量。通道302、304还被配置为当真空卡盘108和基板110抵靠腔室主体102的第一表面206定位时保持处理容积104的刚性。在一个实施方式中，9个第一通道302和9个第二通道304耦接到处理容积104。在另一个实施方式中，21个第一通道302和21个第二通道304耦接到处理容积104。
多个第一通道302和多个第二通道304形成在处理腔室100的主体102中。多个第一通道302和多个第二通道304的每一个分别在第一流体端口126和第二流体端口128处具有在约3.0mm和约3.5mm之间的直径，诸如约3.2mm。在另一个实施方式中，沿处理容积104的直径的每个通道的直径是不同的。在一个实施方式中，多个第一通道302的通道跨处理容积104的直径均匀地间隔开。类似地，多个第二通道304的通道跨处理容积104的直径均匀地间隔开。还设想到多个第一和第二通道302、304的通道亦可跨处理容积104的直径不均匀地间隔开。
多个第一和第二通道302、304的通道的间隔经配置以减少进入和离开处理容积104的处理流体的紊流。因为紊流在处理流体中产生气泡，且气泡在随后施加的电场内作为绝缘体，故采取措施以减少气泡的形成。如下面详细描述的，结合多个第一和第二通道302、304的设计来调节处理流体的流率，以减少紊流。
处理流体的流动路径源自处理流体源132并通过第一导管134行进到多个第一通道302中。流体经由第一流体端口126离开多个第一通道302进入处理容积104中。一旦处理容积104被处理流体填充，处理流体就经由第二流体端口128离开处理容积104进入多个第二通道304中。处理流体继续进入第二导管138并最终在流体出口136中从处理腔室100移除。
在一个操作实施方式中，在启用电场之前用于以处理流体填充处理容积104的第一流率在约5L/min和约10L/min之间。一旦处理容积104被处理流体填充，就施加电场，且在iFGPEB处理期间使用约0L/min和约5L/min之间的处理流体的第二流率。处理流体填充和处理时间在约30秒和约90秒之间，诸如约60秒。在一个实施方式中，处理流体在iFGPEB处理期间继续流动。在这个实施方式中，每处理一基板，处理容积104的容积更换约1次和约10次之间。在另一个实施方式中，处理流体在处理期间主要是静态的。在这个实施方式中，处理容积104的容积在每个基板的基板处理期间不更换。
在另一种操作实施方式中，使用第一流率来初始填充处理容积104。第一流率小于5L/min持续一段时间，以填充处理容积104，使得第一流体端口126被淹没。接着使用大于5L/min的第二流率来填充处理容积104的剩余部分。在iFGPEB处理中施加电场期间，使用小于5L/min的第三流率。第一和第二流率之间的流率调节被配置为减少处理容积104内的流体的紊流并减少或消除其中的气泡的形成。然而，若形成气泡，则气泡的浮力使得气泡能够经由第二流体端口128从处理容积104中逸出，由此使iFGPEB处理期间气泡对电场的绝缘效果最小化。因此，可实现更均匀的电场来改善iFGPEB处理。
图4A描绘了在光刻曝光处理期间设置在材料层402上的光刻胶层404，材料层402形成在基板400上。如上所论述的，在曝光后烘烤处理期间施加来自电极162、164的电场。在光刻曝光处理期间，辐射412被引导到光刻胶层404的第一区域408，同时光刻胶层404的第二区域406被光掩模410保护。当光酸产生剂(PAG)曝露于辐射412(诸如紫外线(UV)辐射)时，在光刻胶层404中的曝露的第一区域408中产生如图4A中的e-所示的光酸。尽管图4A用“e-”符号绘示光酸，但这并不特别反映光酸化合物的实际电荷，而是反映光酸化合物通常带电的事实。
在传统处理中，在曝光处理期间，光酸主要在光刻胶层404的曝露的第一区域408中产生。在曝光后烘烤时段期间，光酸的移动通常是随机的，光刻胶层404内包括产生的光酸的区域与不包括产生的光酸的区域之间的界面可能包含不清楚的边界(亦即，界面430)。例如，如箭头422所示，随机移动可能导致光酸的至少一部分扩散到第二区域406。这种光酸漂移可能导致线边缘粗糙、分辨率损失、光刻胶边脚化(footing)和轮廓变形，这可能导致特征不准确地转移到下面的材料层402。特征的不准确转移可能导致装置故障。
通过在曝光后烘烤处理期间将上述电场施加到光刻胶层404，可有效控制和限制曝露的第一区域408中的光酸分布。施加到光刻胶层404的电场可使光酸在垂直方向(例如，基本上垂直于基板400的平坦表面的、箭头416和420所示的y方向)上移动而有最小的横向运动(例如，箭头422所示的x方向)。就是说，光酸通常不扩散到相邻的第二区域406。通常，光酸具有可能受到施加于光酸的电场影响的某一极性。这种施加的电场将使光酸分子在与电场一致的方向上定向。当施加此种电场时，光酸在期望的方向上移动，使得光酸通常不跨越到第二区域406中。
在另一实施方式中，基板110还可相对于电极162、164以潜像线而定向，使得光酸在水平方向(例如，z方向414)上移动，以改善线边缘粗糙。因此，设想到可以各种结合来利用基板110和电极162、164的定向，以提供改进的图案化及抗蚀剂去保护特性。
图4B描绘了光刻胶层404的俯视图，包括由界面430描绘轮廓的第一区域408和第二区域406的一部分。在将电场和/或磁场施加到光刻胶层404之后，光酸450的分布通常被约束到第一区域408而没有扩散跨越到第二区域406。因此，通过施加如上所述的电场和/或磁场，可获得明确界定的界面430，由此形成具有鲜明轮廓、高分辨率和减少的线边缘粗糙和缺陷的图案化光刻胶层。
总之，提供了一种用于改进iFGPEB处理的设备和方法。本文描述的处理腔室能够在iFGPEB操作期间有效使用处理流体并改善电场的施加。处理腔室的可移动电极和其他方面提供了改善的场分布和均匀性，从而能够以改善的分辨率和减小的线粗糙轮廓来改进光刻胶显影。因此，可通过使用本文描述的设备和方法来改进iFGPEB处理操作。
尽管前述内容涉及本公开内容的实施方式，但是可在不背离本公开内容的基本范围的情况下设计本公开内容的其他和进一步的实施方式，且本公开内容的范围由随附的权利要求书确定。

Claims (20)

1.一种用于处理基板的设备，包含：
腔室主体，具有侧壁且界定处理容积，其中所述处理容积的长轴线垂直地定向，且所述处理容积的短轴线水平地定向；
可移动的门，耦接到所述腔室主体；
真空卡盘，耦接到所述门；
滑动密封件，耦接到所述腔室主体的侧壁并至少部分地界定所述处理容积的一部分；
多个可移动电极，与所述真空卡盘相对而设置在所述处理容积中，所述多个可移动电极适于产生平行于所述处理容积的所述长轴线的电场；
多个轴，从所述多个可移动电极延伸，所述轴延伸穿过所述滑动密封件；及
马达，耦接到所述多个轴。
2.如权利要求1所述的设备，进一步包含：
背板，设置在所述真空卡盘和所述门之间。
3.如权利要求1所述的设备，其中所述可移动电极由一种或更多种金属材料制成。
4.如权利要求1所述的设备，其中所述可移动电极由碳化硅材料制成。
5.如权利要求1所述的设备，其中所述可移动电极由含石墨材料制成。
6.如权利要求1所述的设备，其中所述可移动电极被成形为棒并具有圆形截面。
7.如权利要求1所述的设备，进一步包含：
多个第一流体端口，形成在所述腔室主体的所述侧壁中，其中所述多个第一流体端口与第一导管流体连通。
8.如权利要求7所述的设备，进一步包含：
多个第二流体端口，形成在所述腔室主体的所述侧壁中，其中所述多个第二流体端口经由第二导管与流体出口流体连通。
9.如权利要求8所述的设备，其中所述多个第二流体端口沿着所述处理容积的所述长轴线与所述多个第一流体端口相对而设置。
10.如权利要求1所述的设备，其中所述滑动密封件是滑动真空密封件。
11.如权利要求10所述的设备，其中所述滑动真空密封件包含多个弹性体垫圈。
12.如权利要求1所述的设备，其中耦接到所述多个轴的所述马达可操作以平行于所述处理容积的所述长轴线移动所述电极。
13.如权利要求1所述的设备，进一步包含：
旋转马达，耦接到所述真空卡盘。
14.如权利要求2所述的设备，进一步包含：
旋转马达，耦接到所述背板。
15.如权利要求1所述的设备，进一步包含：
加热元件，设置在所述真空卡盘中。
16.如权利要求1所述的设备，其中所述多个轴的至少一部分设置在与所述处理容积相对设置的空腔中，其中所述空腔由所述侧壁和所述腔室主体界定。
17.一种用于处理基板的设备，包含：
腔室主体，具有侧壁且界定处理容积；
多个第一流体端口，形成在所述腔室主体的所述侧壁中；
多个第二流体端口，与所述多个第一流体端口相对而形成在所述腔室主体的所述侧壁中；
可移动的门，耦接到所述腔室主体；
真空卡盘，耦接到所述门；
滑动密封件，耦接到所述腔室主体的侧壁并至少部分地界定所述处理容积的一部分；
多个可移动电极，与所述真空卡盘相对而设置在所述处理容积中；
多个轴，从所述多个电极延伸，所述轴延伸穿过所述滑动密封件；及
马达，耦接到所述多个轴。
18.如权利要求17所述的设备，其中所述滑动密封件设置在所述处理容积和与所述处理容积相对设置的空腔之间。
19.一种用于处理基板的设备，包含：
腔室主体，具有侧壁且界定处理容积，其中所述处理容积的长轴线垂直地定向且所述处理容积的短轴线水平地定向；
多个第一流体端口，形成在所述腔室主体的所述侧壁中；
多个第二流体端口，沿着所述处理容积的所述长轴线与所述多个第一流体端口相对而形成在所述腔室主体的所述侧壁中；
可移动的门，耦接到所述腔室主体；
真空卡盘，具有设置于其中的加热元件且耦接到所述门；
滑动真空密封件，耦接到所述腔室主体的侧壁，并至少部分地界定所述处理容积的一部分；
多个可移动电极，与所述真空卡盘相对而设置在所述处理容积中；
多个轴，从所述多个电极延伸，所述轴穿过所述滑动真空密封件延伸到与所述处理容积相对设置的空腔中；及
马达，耦接到所述多个轴。
20.如权利要求19所述的设备，其中所述多个轴在公共轴处连接，且其中所述公共轴耦接到所述马达。
CN201780080204.2A 2016-12-29 2017-11-07 用于光刻胶层中场引导酸轮廓控制的设备 Active CN110114854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310643944.XA CN116610008A (zh) 2016-12-29 2017-11-07 用于光刻胶层中场引导酸轮廓控制的设备

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662440016P 2016-12-29 2016-12-29
US62/440,016 2016-12-29
US15/448,060 US10615058B2 (en) 2016-12-29 2017-03-02 Apparatus for field guided acid profile control in a photoresist layer
US15/448,060 2017-03-02
PCT/US2017/060298 WO2018125381A2 (en) 2016-12-29 2017-11-07 Apparatus for field guided acid profile control in a photoresist layer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310643944.XA Division CN116610008A (zh) 2016-12-29 2017-11-07 用于光刻胶层中场引导酸轮廓控制的设备

Publications (2)

Publication Number Publication Date
CN110114854A CN110114854A (zh) 2019-08-09
CN110114854B true CN110114854B (zh) 2023-06-16

Family

ID=62710660

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310643944.XA Pending CN116610008A (zh) 2016-12-29 2017-11-07 用于光刻胶层中场引导酸轮廓控制的设备
CN201780080204.2A Active CN110114854B (zh) 2016-12-29 2017-11-07 用于光刻胶层中场引导酸轮廓控制的设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310643944.XA Pending CN116610008A (zh) 2016-12-29 2017-11-07 用于光刻胶层中场引导酸轮廓控制的设备

Country Status (7)

Country Link
US (1) US10615058B2 (zh)
EP (2) EP3563404B1 (zh)
JP (2) JP6750122B2 (zh)
KR (2) KR102279565B1 (zh)
CN (2) CN116610008A (zh)
TW (2) TWI806187B (zh)
WO (1) WO2018125381A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10203604B2 (en) 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
US11650506B2 (en) 2019-01-18 2023-05-16 Applied Materials Inc. Film structure for electric field guided photoresist patterning process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106249554A (zh) * 2015-06-08 2016-12-21 应用材料公司 浸没场引导的曝光和曝光后烘烤工艺

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308431A (en) * 1986-04-18 1994-05-03 General Signal Corporation System providing multiple processing of substrates
JPH07106235A (ja) * 1993-10-08 1995-04-21 Matsushita Electric Ind Co Ltd パターン形成方法
JPH08115906A (ja) * 1994-10-14 1996-05-07 Dainippon Screen Mfg Co Ltd プラズマアッシング装置
TW464944B (en) 1997-01-16 2001-11-21 Tokyo Electron Ltd Baking apparatus and baking method
JPH11226479A (ja) * 1998-02-18 1999-08-24 Dainippon Screen Mfg Co Ltd ステージ旋回装置および基板処理システム
US6241825B1 (en) * 1999-04-16 2001-06-05 Cutek Research Inc. Compliant wafer chuck
US6686132B2 (en) 2001-04-20 2004-02-03 The Regents Of The University Of California Method and apparatus for enhancing resist sensitivity and resolution by application of an alternating electric field during post-exposure bake
US6841342B2 (en) * 2001-08-08 2005-01-11 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
JP2003156858A (ja) 2001-11-22 2003-05-30 Tokyo Electron Ltd 基板処理方法及び基板処理システム
JP3958993B2 (ja) * 2002-05-14 2007-08-15 東京エレクトロン株式会社 液処理装置および液処理方法
JP2004141698A (ja) * 2002-10-21 2004-05-20 Matsushita Electric Ind Co Ltd レジストパターンの形成方法とそれを用いた太陽電池の製造方法、ならびに、レジストパターン形成装置
JP4198443B2 (ja) * 2002-11-08 2008-12-17 東京エレクトロン株式会社 ガス処理装置
KR100605788B1 (ko) 2002-12-30 2006-07-31 주식회사 하이닉스반도체 전기장을 이용한 수직한 포토레지스트 패턴의 형성방법
US7374867B2 (en) * 2003-10-06 2008-05-20 Intel Corporation Enhancing photoresist performance using electric fields
US7214600B2 (en) * 2004-06-25 2007-05-08 Applied Materials, Inc. Method to improve transmittance of an encapsulating film
JP2006030506A (ja) * 2004-07-15 2006-02-02 Jsr Corp 微細パターンの形成方法と、それに用いる露光後ベーク用媒体
JP4209819B2 (ja) * 2004-07-15 2009-01-14 東京エレクトロン株式会社 基板加熱装置及び基板加熱方法
US7541137B2 (en) 2005-12-19 2009-06-02 Beach James V Resist resolution using anisotropic acid diffusion
US20080050679A1 (en) 2006-02-22 2008-02-28 Sokudo Co., Ltd. Methods and systems for performing immersion processing during lithography
JP4859229B2 (ja) 2006-12-08 2012-01-25 東京エレクトロン株式会社 熱処理装置
DE102006062031B3 (de) 2006-12-29 2008-06-19 Advanced Micro Devices, Inc., Sunnyvale System zum Antreiben und Steuern einer bewegbaren Elektrodenanordnung in einer elektro-chemischen Prozessanlage
US7864502B2 (en) * 2007-05-15 2011-01-04 International Business Machines Corporation In situ monitoring of wafer charge distribution in plasma processing
US8636458B2 (en) 2007-06-06 2014-01-28 Asml Netherlands B.V. Integrated post-exposure bake track
JP5107645B2 (ja) * 2007-09-25 2012-12-26 日本フェンオール株式会社 加熱装置及び半導体製造用の熱処理装置
KR20090044420A (ko) 2007-10-31 2009-05-07 주식회사 하이닉스반도체 반도체 소자 제조용 플라즈마 공정 장치
US8097402B2 (en) 2009-03-31 2012-01-17 Tokyo Electron Limited Using electric-field directed post-exposure bake for double-patterning (D-P)
KR101050463B1 (ko) 2009-05-07 2011-07-20 삼성모바일디스플레이주식회사 플라즈마 처리 장치
US8288174B1 (en) 2011-03-24 2012-10-16 Tokyo Electron Limited Electrostatic post exposure bake apparatus and method
KR102051627B1 (ko) * 2013-01-07 2019-12-03 삼성전자주식회사 반도체 소자 제조 장치 및 이를 이용한 반도체 소자의 제조 방법
US9377692B2 (en) * 2014-06-10 2016-06-28 Applied Materials, Inc. Electric/magnetic field guided acid diffusion
US9798240B2 (en) * 2014-07-10 2017-10-24 Applied Materials, Inc. Controlling photo acid diffusion in lithography processes
US9366966B2 (en) * 2014-07-10 2016-06-14 Applied Materials, Inc. Electric/magnetic field guided acid profile control in a photoresist layer
US9733579B2 (en) 2014-10-15 2017-08-15 Applied Materials, Inc. Tooling configuration for electric/magnetic field guided acid profile control in a photoresist layer
US10095114B2 (en) 2014-11-14 2018-10-09 Applied Materials, Inc. Process chamber for field guided exposure and method for implementing the process chamber
JP2016115792A (ja) * 2014-12-15 2016-06-23 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
US9823570B2 (en) 2015-04-02 2017-11-21 Applied Materials, Inc. Field guided post exposure bake application for photoresist microbridge defects
US9864276B2 (en) * 2015-04-07 2018-01-09 Applied Materials, Inc. Laser annealing and electric field
WO2017059645A1 (zh) * 2015-10-09 2017-04-13 北京北方微电子基地设备工艺研究中心有限责任公司 加热装置以及加热腔室
US10203604B2 (en) * 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
US9958782B2 (en) * 2016-06-29 2018-05-01 Applied Materials, Inc. Apparatus for post exposure bake

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106249554A (zh) * 2015-06-08 2016-12-21 应用材料公司 浸没场引导的曝光和曝光后烘烤工艺

Also Published As

Publication number Publication date
CN116610008A (zh) 2023-08-18
TWI806187B (zh) 2023-06-21
TW201830165A (zh) 2018-08-16
EP4012751A1 (en) 2022-06-15
EP4012751B1 (en) 2023-09-27
WO2018125381A3 (en) 2018-08-09
WO2018125381A2 (en) 2018-07-05
KR102398589B1 (ko) 2022-05-17
KR20210107040A (ko) 2021-08-31
CN110114854A (zh) 2019-08-09
JP6750122B2 (ja) 2020-09-02
JP2021007150A (ja) 2021-01-21
KR20190092595A (ko) 2019-08-07
KR102279565B1 (ko) 2021-07-21
EP3563404A4 (en) 2020-08-05
EP3563404B1 (en) 2022-02-09
TW202205034A (zh) 2022-02-01
JP2020515045A (ja) 2020-05-21
TWI744451B (zh) 2021-11-01
US20180190518A1 (en) 2018-07-05
JP6959413B2 (ja) 2021-11-02
EP3563404A2 (en) 2019-11-06
US10615058B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
JP7389174B2 (ja) 露光後ベークのための装置
CN106814556B (zh) 用于光刻胶晶片的曝光后处理的方法和装置
JP6959413B2 (ja) フォトレジスト層におけるフィールド誘導型酸プロファイル制御のための装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant