KR20190092595A - 포토레지스트 층에서의 필드 유도식 산 프로파일 제어를 위한 장치 - Google Patents

포토레지스트 층에서의 필드 유도식 산 프로파일 제어를 위한 장치 Download PDF

Info

Publication number
KR20190092595A
KR20190092595A KR1020197022065A KR20197022065A KR20190092595A KR 20190092595 A KR20190092595 A KR 20190092595A KR 1020197022065 A KR1020197022065 A KR 1020197022065A KR 20197022065 A KR20197022065 A KR 20197022065A KR 20190092595 A KR20190092595 A KR 20190092595A
Authority
KR
South Korea
Prior art keywords
process volume
chamber body
coupled
sidewalls
substrate
Prior art date
Application number
KR1020197022065A
Other languages
English (en)
Other versions
KR102279565B1 (ko
Inventor
루도비치 고뎃
크리스틴 와이. 우양
비아치슬라프 바바얀
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Priority to KR1020217022149A priority Critical patent/KR102398589B1/ko
Publication of KR20190092595A publication Critical patent/KR20190092595A/ko
Application granted granted Critical
Publication of KR102279565B1 publication Critical patent/KR102279565B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본원에 설명된 구현들은, 기판을 처리하기 위한 장치 및 방법들에 관한 것이다. 더 구체적으로, 유체로 채워진 프로세스 체적 내에 평행한 필드를 생성하기 위한 이동가능한 전극들을 갖는 프로세스 챔버가 제공된다. 일 구현에서, 프로세스 챔버의 장축은 수직으로 배향되고 기판 지지부는 프로세스 챔버의 장축을 따라 연장되고 복수의 이동가능한 전극들에 대향하여 배치된다. 특정 구현들에서, 기판 지지부는 전기적으로 플로팅되고 기판의 처리 동안에 프로세스 챔버의 단축을 중심으로 회전할 수 있다.

Description

포토레지스트 층에서의 필드 유도식 산 프로파일 제어를 위한 장치
본 개시내용의 구현들은 일반적으로, 기판들을 처리하기 위한 장치에 관한 것이다. 더 구체적으로, 본원에 설명된 구현들은, 기판 상에 포토레지스트 층이 배치된 기판을 처리하는 장치에 관한 것이다.
집적 회로들은 단일 칩 상에 수백만 개의 구성요소들(예를 들어, 트랜지스터들, 커패시터들 및 저항기들)을 포함할 수 있는 복합 디바이스들로 진화되었다. 포토리소그래피는 칩 상에 구성요소들을 형성하는 데 사용될 수 있다. 일반적으로, 포토리소그래피의 프로세스는 수 개의 기본 스테이지들을 수반한다. 처음에, 포토레지스트 층이 기판 상에 형성된다. 포토레지스트 층은, 예를 들어, 스핀 코팅에 의해 형성될 수 있다. 화학적으로 증폭된 포토레지스트는 레지스트 수지 및 광산발생제를 포함할 수 있다. 광산발생제는, 후속 노출 단계에서 전자기 방사선에 노출 시에, 현상 프로세스에서 포토레지스트의 용해도를 변경한다. 전자기 방사선은 임의의 적합한 파장, 예컨대, 극자외선 영역의 파장을 가질 수 있다. 전자기 방사선은 임의의 적합한 공급원, 예컨대, 이를테면, 193 nm ArF 레이저, 전자 빔, 이온 빔, 또는 다른 공급원으로부터일 수 있다. 그 다음, 과잉 용매는 노출 전 베이크 프로세스에서 제거될 수 있다.
노출 단계에서, 포토마스크 또는 레티클은 기판 상에 배치된 포토레지스트 층의 특정 영역들을 전자기 방사선에 선택적으로 노출시키는 데 사용될 수 있다. 다른 노출 방법들은 마스크없는 노출 방법들일 수 있다. 광에의 노출은 광산발생제를 분해할 수 있으며, 이는 산을 발생시키고 레지스트 수지에 (적어도 부분적으로 "잠상 라인들"에 의해 한정된) 산 잠상을 초래한다. 노출 후에, 기판은 노출 후 베이크 프로세스에서 가열될 수 있다. 노출 후 베이크 프로세스 동안, 광산발생제에 의해 발생된 산은 포토레지스트 층의 레지스트 수지와 반응하여, 후속 현상 프로세스 동안 포토레지스트 층의 레지스트의 용해도를 변화시킨다.
노출 후 베이크 후에, 기판, 그리고 특히, 포토레지스트 층이 현상되고 헹굼될 수 있다. 현상 및 헹굼 이후에, 패터닝된 포토레지스트 층의 개구부들에 의해 노출된 아래놓인 물질 층에 다양한 식각 프로세스들을 통해 패턴을 전사하기 위해, 패터닝된 포토레지스트 층이 기판 상에 형성된다. 그러나, 리소그래피 노출 프로세스의 낮은 분해능 또는 부정확한 제어는, 바람직하지 않은 치수들, 예컨대, 수용불가능한 라인 폭 거칠기(LWR)로 형성된 포토레지스트 층을 초래할 수 있다. 게다가, 노출 프로세스 동안, 광산발생제로부터 생성된 산은, 그러한 산이 확산되는 것이 의도되지 않은, 마스트 아래의 영역들을 포함하여, 무작위로 확산할 수 있다. 이러한 의도되지 않은 확산은, 개구부들을 갖는 패터닝된 포토레지스트 층의 계면에 바람직하지 않은 위글링 및/또는 바람직하지 않은 거칠기 프로파일을 생성할 수 있다. 포토레지스트 층의 바람직하지 않은 프로파일들 및 라인 폭 거칠기(LWR)는 아래놓인 물질 층으로의 부정확한 피쳐 전사를 초래할 수 있고, 이는 디바이스 고장 및/또는 수율 손실로 이어질 수 있다.
그러므로, 포토레지스트 층에서의 프로파일 제어를 개선하기 위한 장치 및 방법들이 필요하다.
일 구현에서, 기판을 처리하기 위한 장치가 제공된다. 장치는, 측벽들을 갖는, 프로세스 체적을 한정하는 챔버 몸체를 포함한다. 프로세스 체적의 장축은 수직으로 배향되고 프로세스 체적의 단축은 수평으로 배향된다. 이동가능한 도어가 챔버 몸체에 결합되고, 진공 척이 도어에 결합되고, 슬라이딩 밀봉부가 챔버 몸체의 측벽들에 결합되고 프로세스 체적의 일부를 적어도 부분적으로 한정한다. 복수의 이동가능한 전극들이 프로세스 체적에 진공 척에 대향하여 배치되고, 복수의 샤프트들이 복수의 전극들로부터 연장된다. 샤프트들은 슬라이딩 밀봉부 및 복수의 샤프트들에 결합된 모터를 통해 연장된다.
다른 구현에서, 기판을 처리하기 위한 장치가 제공된다. 장치는, 측벽들을 갖는, 프로세스 체적을 한정하는 챔버 몸체, 챔버 몸체의 측벽들에 형성된 제1 복수의 유체 포트들, 및 챔버 몸체의 측벽들에 제1 복수의 유체 포트들에 대향하여 형성된 제2 복수의 유체 포트들을 포함한다. 장치는 또한, 챔버 몸체에 결합된 이동가능한 도어, 도어에 결합된 진공 척, 챔버 몸체의 측벽들에 결합되고 프로세스 체적의 일부를 적어도 부분적으로 한정하는 슬라이딩 밀봉부를 포함한다. 추가적으로, 장치는 프로세스 체적에 진공 척에 대향하여 배치된 복수의 이동가능한 전극들, 복수의 전극들로부터 연장된 복수의 샤프트들 ― 샤프트들은 슬라이딩 밀봉부를 통해 연장됨 ―, 및 복수의 샤프트들에 결합된 모터를 포함한다.
또 다른 구현에서, 기판을 처리하기 위한 장치가 제공된다. 장치는, 측벽들을 갖는, 프로세스 체적을 한정하는 챔버 몸체를 포함하고, 프로세스 체적의 장축은 수직으로 배향되고 프로세스 체적의 단축은 수평으로 배향된다. 장치는 또한, 챔버 몸체의 측벽들에 형성된 제1 복수의 유체 포트들, 및 챔버 몸체의 측벽들에 제1 복수의 유체 포트들에 대향하여 프로세스 체적의 장축을 따라 형성된 제2 복수의 유체 포트들을 포함한다. 추가로, 장치는 챔버 몸체에 결합된 이동가능한 도어, 가열 요소를 갖고 도어에 결합된 진공 척 ― 가열 요소는 진공 척에 배치됨 ―, 및 챔버 몸체의 측벽들에 결합되고 프로세스 체적의 일부를 적어도 부분적으로 한정하는 슬라이딩 진공 밀봉부를 포함한다. 추가적으로, 장치는 프로세스 체적에 진공 척에 대향하여 배치된 복수의 이동가능한 전극들, 복수의 전극들로부터 연장된 복수의 샤프트들 ― 샤프트들은 슬라이딩 밀봉부를 통해, 프로세스 체적에 대향하여 배치된 공동 내로 연장됨 ―, 및 복수의 샤프트들에 결합된 모터를 포함한다.
본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있도록, 위에 간략히 요약된 본 개시내용의 더 구체적인 설명이 구현들을 참조하여 이루어질 수 있으며, 이들 중 일부는 첨부 도면들에 예시되어 있다. 그러나, 첨부 도면들은 단지 예시적인 구현들만을 예시하고 따라서 그의 범위를 제한하는 것으로 간주되어서는 안 되며, 다른 동등하게 효과적인 구현들을 허용할 수 있다는 점에 주목해야 한다.
도 1은 본원에 설명된 구현들에 따른 프로세스 챔버의 단면도를 예시한다.
도 2는 본원에 설명된 구현들에 따른, 도 1의 프로세스 챔버의 일부의 상세도를 예시한다.
도 3은 본원에 설명된 구현들에 따른, 도 1의 프로세스 챔버의 다양한 구성요소들의 개략적인 측면도를 예시한다.
도 4a-4b는 본원에 설명된 구현들에 따른, 노출 프로세스 동안의 포토레지스트 층의 산 분배 제어를 예시한다.
이해를 용이하게 하기 위해, 가능한 경우, 도면들에 공통된 동일한 요소들을 지시하는 데에 동일한 참조 번호들이 사용되었다. 일 구현의 요소들 및 특징들이 추가의 언급 없이 다른 구현들에 유익하게 포함될 수 있다는 것이 고려된다.
본원에 설명된 구현들은, 기판을 처리하기 위한 장치 및 방법들에 관한 것이다. 더 구체적으로, 유체로 채워진 프로세스 체적 내에 기판에 평행한 필드를 생성하기 위한 이동가능한 전극들을 갖는 프로세스 챔버가 제공된다. 일 구현에서, 프로세스 챔버의 장축은 수직으로 배향되고 기판 지지부는 프로세스 챔버의 장축을 따라 연장되고 복수의 이동가능한 전극들에 대향하여 배치된다. 특정 구현들에서, 기판 지지부는 전기적으로 플로팅되고 기판의 처리 동안에 프로세스 챔버의 단축을 중심으로 회전할 수 있다.
도 1은 본원에 설명된 구현들에 따른 프로세스 챔버(100)의 개략적인 단면도를 예시한다. 일 구현에서, 프로세스 챔버(100)는 액침 필드 유도식 노출 후 베이크(iFGPEB) 프로세스들을 수행하도록 구성된다. 챔버(100)는, 기판이 처리되고 있을 때 기판의 장축이 수직으로 배향되고 기판의 단축이 수평으로 배향되도록, 수직 배향으로 위치된다. 예시된 구현들은 수직 배향의 챔버(100)에 관한 것이지만, 챔버(100)가 수평 배향으로 유리하게 구현될 수 있다는 것이 고려된다. 챔버(100)는, 금속성 물질, 예컨대, 알루미늄, 스테인리스강, 및 이들의 합금들 및 조합들로 제조된 챔버 몸체(102)를 포함한다. 대안적으로, 챔버 몸체(102)는 중합체 물질들, 예컨대, 폴리테트라플루오로에틸렌(PTFE), 또는 고온 플라스틱들, 예컨대, 폴리에테르 에테르 케톤(PEEK)으로 제조된다.
몸체(102)는, 적어도 부분적으로, 그 안에 프로세스 체적(104)을 한정한다. 예를 들어, 몸체(102)의 측벽(148)은 프로세스 체적(104)의 직경을 한정한다. 프로세스 체적(104)의 장축은 수직으로 배향되고 프로세스 체적(104)의 단축은 수평으로 배향된다. 제1 복수의 유체 포트들(126)은 측벽(148)을 통해 챔버 몸체(102)에 형성된다. 제2 복수의 유체 포트들(128)은 또한, 제1 복수의 유체 포트들(126)에 대향하는, 챔버 몸체(102)의 측벽(148)에 형성된다. 제1 복수의 유체 포트들(126)은 제1 도관(134)을 통해 프로세스 유체 공급원(132)과 유체 연통한다. 제2 복수의 유체 포트들(128)은 제2 도관(138)을 통해 유체 배출구(136)와 유체 연통한다. 프로세스 유체 공급원(132)은, 단독으로 또는 다른 장치와 조합하여, 유체가 프로세스 체적(104)에 진입하기 이전에, 약 70 ℃ 내지 약 130 ℃, 예컨대, 약 110 ℃의 온도로 프로세스 유체를 예열하도록 구성된다.
일 구현에서, 퍼지 가스 공급원(150)이 또한, 제1 유체 도관(134) 및 제1 복수의 유체 포트들(126)을 통해 프로세스 체적(104)과 유체 연통한다. 퍼지 가스 공급원(150)에 의해 제공되는 가스들은 iFGPEB 처리 동안 또는 그 후에 처리 체적(104)을 퍼지하기 위해 질소, 아르곤, 다른 불활성 가스들 등을 포함할 수 있다. 일 구현에서, 퍼지 가스 공급원(150)으로부터의 퍼지 가스는, 프로세스 체적(104)으로부터 프로세스 유체를 제거하기 위해, 프로세스 체적(104)에 제공된다. 다른 구현에서, 퍼지 가스는, 프로세스 유체를 이용하여 기판을 처리한 이후에 기판을 건조시키는 데에 활용될 수 있다. 원하는 경우, 퍼지 가스들은 유체 배출구(136)를 통해 처리 체적(104)으로부터 배출될 수 있다.
도어(106)는 챔버 몸체(102)에 작동가능하게 결합된다. 예시된 구현에서, 도어(106)는, 도어(106)가 챔버 몸체(102)에 인접하여 배치되고 그에 접하도록 처리 위치에 배향된다. 도어(106)는 챔버 몸체(102)에 대해 선택된 물질들과 유사한 물질들로 형성된다. 대안적으로, 챔버 몸체(102)는 제1 물질, 예컨대, 중합체 물질로 형성될 수 있고, 도어(106)는 제1 물질과 상이한 제2 물질, 예컨대, 금속성 물질로 형성될 수 있다. 샤프트(107)는 도어(106)를 통해 연장되며, 도어(106)를 개폐하기 위해 도어(106)가 회전하는 축(즉, Z 축)을 제공한다.
도어(106)는 트랙(도시되지 않음)에 결합될 수 있고, 도어(106)는 트랙을 따라 X 축으로 병진운동하도록 구성된다. 모터(도시되지 않음)는 X 축을 따른 도어(106)의 이동을 용이하게 하기 위해 도어(106) 및/또는 트랙에 결합될 수 있다. 도어(106)가 폐쇄된 처리 위치로 예시되지만, 도어(106)의 개방 및 폐쇄는, 도어(106)를 Z 축을 중심으로 회전시키기 이전에 X 축을 따라 챔버 몸체(02)로부터 멀리 도어(106)를 이동시킴으로써 수행될 수 있다. 예를 들어, 도어(106)는, 로딩 동안 기판 파손의 확률이 감소된 상태로 진공 척(108) 상에의 기판(110)의 위치결정이 수행될 수 있도록, 예시된 처리 위치로부터 로딩 위치로 약 90 도 회전할 수 있다.
후면판(112)은 도어(106)에 결합되고, 진공 척(108)은 후면판(112)에 결합된다. 후면판(112)은, 원하는 구현에 따라, 도어(106) 또는 챔버 몸체(102)와 유사한 물질들로 형성된다. 진공 척(108)은 비금속성 물질 또는 다른 절연성 물질, 예컨대, 세라믹 물질 등으로 형성될 수 있다. 추가적으로, 진공 척(108)에 활용되는 물질은, 진공 척(108)과 프로세스 유체의 반응을 통한 기판 산화의 확률을 실질적으로 감소시키거나 방지하기 위해, 비산화성 물질일 수 있다. 진공 척(108)에 활용되는 물질들은 프로세스 체적(104) 내에 바람직한 전류 균일성을 제공한다. 더 구체적으로, 진공 척에 활용되는 물질들은 처리 동안에 챔버(100) 내에 생성된 전기장의 무시할만한 영향을 갖도록 선택된다.
일 구현에서, 진공 척(108)은 전기적으로 플로팅된다. 결과적으로, 진공 척(108) 상에 배치된 기판(110)은 전기적으로 플로팅된다. 따라서, 기판(110)은 처리 챔버(100)의 임의의 전도성 요소들에 또는 접지에 전기적으로 결합되지 않는다. 더 구체적으로, 기판(110)을 전기적으로 플로팅시키는 것은, 전기장을 전기장 라인들이 기판(100)의 최상부(및/또는 바닥) 표면 ― 이 표면은 일반적으로, 진공 척(108)의 기판 지지 표면에 대해 평행함 ― 에 대해 실질적으로 평행하게 유지되는 구성으로 성형하는 것을 돕는다.
진공 척(108)은 상부에 기판(110)의 부착을 수용하도록 크기가 정해진다. 진공 척(108)은 또한, 챔버 몸체(102) 및 프로세스 체적(104)에 인접한 위치결정을 허용하도록 크기가 정해진다. 일 구현에서, 진공 척(108)은 후면판(112) 및 도어(106)에 고정된다. 다른 구현에서, 진공 척(108)은 후면판(112) 및 도어(106)에 회전가능하게 결합된다. 이러한 구현에서, 모터(109)는 도어(106)에 결합되고, 후면판(112) 또는 진공 척(108) 상에 회전 운동을 부여하도록 구성된다.
진공원(116)은 진공 척(108)의 기판 수용 표면과 유체 연통한다. 진공원(116)은 도어(106), 후면판(112), 및 진공 척(108)을 통해 진공원(116)으로부터 연장되는 도관(114)에 결합된다. 일반적으로, 진공원(116)은 기판(110)을 진공 척(108)에 진공 척킹하도록 구성된다.
일 구현에서, 열원(118), 온도 감지 장치(120), 선택적인 전기장 영향 디바이스(122), 및 선택적인 감지 장치(124)가 진공 척(108)에 결합된다. 열원(118)은 진공 척(108) 내에 배치된 하나 이상의 가열 요소, 예컨대, 저항성 가열기들 또는 세라믹 가열기들에 전력을 제공한다. 또한, 열원(118)이, 후면판(112) 내에 배치된 가열 요소들에 전력을 제공한다는 점이 고려된다. 열원(118)은 일반적으로, iFGPEB 프로세스들 동안 유체 및/또는 기판(110)의 예열을 용이하게 하기 위해, 진공 척(108) 및/또는 후면판(112) 중 어느 하나를 가열하도록 구성된다. 열원(118)은 또한, 프로세스 유체를 예열하는 것에 추가하여 또는 그와 별개로 기판 처리 동안 프로세스 유체 및/또는 기판의 원하는 온도를 유지하는 데 활용될 수 있다. 일 구현에서, 열원(118)은 진공 척(108)을 약 70 ℃ 내지 약 130 ℃, 예컨대, 약 110 ℃의 온도로 가열하도록 구성된다.
온도 감지 장치(120), 예컨대, 열전대 등은 온도 피드백을 제공하고 진공 척(108)의 가열을 용이하게 하기 위해 열원(118)에 통신가능하게 결합된다. 선택적인 전기장 영향 디바이스(122)는 처리 동안 진공 척(108)이 전기적으로 플로팅 상태로 유지되는 것을 보장하도록 구성된다. 선택적인 감지 장치(124), 예컨대, 전압계 등은 전기 피드백을 제공하기 위해, 선택적인 전기장 영향 디바이스(122)에 통신가능하게 결합된다.
복수의 전극들(162, 164)은 프로세스 체적(104) 내에 진공 척(108)에 대향하여 배치된다. 일 구현에서, 전극들(162, 164)은 금속성 안테나들 또는 기둥들이다. 다른 구현에서, 전극들(162, 164)은 전도성 탄화규소 또는 흑연이고, 프로세스 챔버(100) 내에서의 금속 오염의 확률을 감소시킬 수 있다. 전극들(162, 164)은 임의의 바람직한 형상, 예컨대, 원형 단면, 장방형 단면, 또는 다각형 단면을 가질 수 있다. 전극들(162, 164)은 기판(110)의 직경과 유사하거나 그 초과인 길이로 연장된다. 예를 들어, 300 mm 직경 기판의 경우, 전극들(162, 164)은 약 300 mm와 유사하거나 그 초과인 길이를 가질 수 있다. 제1 전극(162)은 측벽(148)에 인접하여 배치되고, 측벽(148)은 측벽(148)에 결합된 제1 도관(134)을 갖는다. 제2 전극(164)은 측벽(148)에 인접하여 배치되고, 측벽(148)은 측벽(148)에 결합된 제2 도관(138)을 갖는다.
전극들(162, 164)이, 기판(110)의 직경에 근사한, 전극들(162, 164) 사이의 간격으로 측벽(148) 근처에 배치된 것으로 예시되지만, 프로세스 체적(104)이, 전극들(162, 164)이 기판(110)의 직경을 초과하여 이격되도록 크기가 정해질 수 있다는 것이 고려된다. 이러한 예에서, 전극들(162, 164)은 기판(110)의 직경을 넘어 배치된다. 이에 따라, 프로세스 챔버(100)의 측벽(148)은, 기판(110)의 직경을 넘는 전극들(162, 164)의 위치결정을 가능하게 하기 위해 더 큰 직경을 가질 수 있다. 유사하게, 진공 척(108) 및 후면판(112)은, 프로세스 체적(104)이 기판(110)의 직경보다 큰 직경을 가질 때 몸체(102)에 대한 진공 척(108)의 정합을 가능하게 하도록 적합한 크기로 결정될 수 있다.
제1 전극(162)은 밀봉부(166)를 통해 연장된 제1 샤프트(170)에 결합된다. 유사하게, 제2 전극(164)은 밀봉부(166)를 통해 연장된 제2 샤프트(172)에 결합된다. 밀봉부(166)는 측벽(148)에서 몸체(102)에 결합되고, 밀봉부(166)가, 밀봉부(166) 사이에 배치된, 몸체의 일부에 결합되는 방사상 내측으로 연장된다. 밀봉부(166)는 프로세스 체적(104)의 일부를 향하고 그를 적어도 부분적으로 한정한다. 이로써, 밀봉부(166)는, 프로세스 유체 및 전기장들에 대한 노출을 포함하여, 처리 동안에 프로세스 체적(104) 내에 유지되는 조건들에 노출된다.
일 구현에서, 밀봉부(166)는 슬라이딩 진공 밀봉부이다. 예를 들어, 밀봉부(166)는 제1 및 제2 샤프트들(170, 172)의 선형 이동을 허용하는 반면, 프로세스 체적(104)으로부터, 밀봉부(166) 뒤에 위치된 공동(168)에 도달하려는 유체들의 통과를 방지한다. 또한, 밀봉부(166)가 입자들이 공동(168)으로부터 프로세스 체적(104)에 진입하는 것을 방지할 수 있다는 것이 고려된다. 밀봉부(166)는 밀봉부를 통한 유체의 통과를 방지하면서 샤프트들(170, 172)의 이동을 허용하기에 적합한 물질들로 형성된다. 특정 구현들에서, 밀봉부(166)는 엘라스토머 물질로 형성된 하나 또는 복수의 개스킷으로 형성된다.
밀봉부(166)와 유사하게, 공동(168)은, 밀봉부(166) 사이에 배치된, 몸체(102)의 일부와 측벽(148) 사이에 배치된다. 공동(168)은 일반적으로, 내부의 샤프트들(170, 172)의 이동을 가능하게 하기 위해 장애물들이 없다. 예를 들어, 공동(168)의 폭은 전극들(162, 164)이 (수직 이중 화살표들에 의해 표시된 바와 같이) 프로세스 체적(104)에서 선형으로 이동될 때 전극들(162, 164)의 스트로크 길이를 수용하도록 크기가 정해진다. 공동(168)은 또한, 밀봉부(166) 사이에 배치된, 몸체(102)의 일부 뒤로 (예를 들어, 프로세스 체적(104)에 대향하여) 연장되고, (제1 샤프트(170) 및 제2 샤프트(172)가 만나는) 공통 샤프트가 선형으로 병진운동하기 위한 공간을 제공함으로써 전극들(162, 168)의 이동을 가능하게 하도록 크기가 정해진다.
샤프트들(170, 172)은, 몸체(102) 외부에 배치되고 몸체(102)에 결합된 모터(174)에 (공통 샤프트를 통해) 결합된다. 전원(도시되지 않음)에 결합될 수 있는 모터(174)는 선형 이동을 샤프트들(170, 172)에 부여하고 궁극적으로 전극들(162, 164)을 프로세스 체적(104) 내에서 이동시키도록 구성된다. 모터(174)는 스테퍼 또는 서보 모터 등일 수 있다. 일 구현에서, 모터(174)는 단일 평면에 래스터 주사하도록 구성된다(예를 들어, 원하는 구현에 따라, 연속적이거나 단계적일 수 있는, 전후 선형 이동, 및 예시된 구현에서, 반복적 상하 이동).
제1 전원(176)은 제1 전극(162)에 전기적으로 결합된다. 예를 들어, 전도성 와이어 등이 제1 전원(176)으로부터 제1 샤프트(170)를 통해 제1 전극(162)으로 연장될 수 있다. 제2 전원(178)은 제2 전극(164)에 전기적으로 결합된다. 제1 전원(176)과 유사하게, 전도성 와이어 등이 제2 전원(178)으로부터 제2 샤프트(172)를 통해 제2 전극(164)으로 연장될 수 있다. 제1 전원(176)은 제1 극성을 갖는 제1 전극(162)에 전류를 제공하도록 구성되고, 제2 전원(178)은 제1 극성에 반대되는 제2 극성을 갖는 제2 전극(164)에 전류를 제공하도록 구성된다. 예를 들어, 제1 전극(162)은 "양"일 수 있는 반면 제2 전극(164)은 "음"이다.
종합하여, 전극들(162, 164)의 구성 및 기판(110)이 전기적으로 플로팅된다는 사실은, 원하는 전기장 구성을 생성하는 것을 돕는다. 더 구체적으로, 전극들(162, 164)은 기판(110)의 단축에 평행한 전기장을 생성하도록 구성된다. 다시 말해서, 전극들(162, 164)은 기판(110)의 장축에 수직인 전기장을 생성하도록 구성된다. 기판(110)의 전기적 플로팅은 전기장으로 하여금 기판(110)의 실질적으로 대부분을 따라 실질적으로 평행하게 하는 것을 돕는다.
전원들(176, 178)은 위에서 설명된 전기장을 제공하기 위해 다양한 특징들을 가질 수 있다. 예를 들어, 전원들(176, 178)은 약 50 V/mm 내지 약 100 MV/mm, 예를 들어, 약 100 V/mm 내지 약 1 MV/mm, 예컨대, 약 200 V/mm의 강도를 갖는 전기장을 생성하기 위해, 약 500 V 내지 약 100 kV를 전극들(162, 164)에 공급하도록 구성될 수 있다. 일부 구현들에서, 전원들(176, 178) 중 어느 하나 또는 둘 모두는 직류(DC) 전력 공급부이거나 펄싱된 DC 전력 공급부이다. 펄싱된 DC 구현들에서, 펄싱된 DC 파들은 반파 정류기 또는 전파 정류기로부터일 수 있다. DC 전력은 약 10 Hz 내지 1 MHz의 주파수를 가질 수 있다. 펄싱된 DC 전력의 듀티 사이클은 약 5% 내지 약 95%, 예컨대, 약 20% 내지 약 60%로부터일 수 있다. 일부 구현들에서, 펄싱된 DC 전력의 듀티 사이클은 약 20% 내지 약 40%일 수 있다. 다른 구현들에서, 펄싱된 DC 전력의 듀티 사이클은 약 60%일 수 있다. 펄싱된 DC 전력의 상승 및 하강 시간은 약 1 ns 내지 약 1000 ns, 예컨대, 약 10 ns 내지 약 500 ns일 수 있다. 다른 구현들에서, 펄싱된 DC 전력의 상승 및 하강 시간은 약 10 ns 내지 약 100 ns일 수 있다. 일부 구현들에서, 펄싱된 DC 전력의 상승 및 하강 시간은 약 500 ns일 수 있다.
일부 구현들에서, 전원들(176, 178) 중 어느 하나 또는 둘 모두는 교류 전력 공급부를 제공한다. 그러한 교류 전력 공급부에 의해 인가되는 파형은 사인파 파형일 수 있다. 그러한 사인파 파형의 주파수는 1 Hz 내지 1 KHz일 수 있지만, 주파수는 그러한 숫자들로 제한되지 않는다. 이러한 AC 파형은 펄스와도 조합될 수 있다. 다른 구현들에서, 전원들(176, 178) 중 어느 하나 또는 둘 모두는 직류 전력 공급부이다. 일부 구현들에서, 전원들(176, 178) 중 어느 하나 또는 둘 모두는 DC 오프셋을 사용할 수 있다. DC 오프셋은, 예를 들어, 인가된 전압의 약 0% 내지 약 75%, 예컨대, 인가된 전압의 약 5% 내지 약 60%일 수 있다.
기판(110)에 대한 전극들(162, 164)의 위치는 과도한 전력을 사용하지 않고 원하는 필드 강도가 유지되도록 하는 위치이다. 또한, 수평 필드를 생성함에 있어서 수직 필드 기여를 최소화하기 위해 기판의 에지와 전극들(162, 164) 사이의 거리가 대략 수 밀리미터인 것이 고려된다. 오직 2개의 전극들(전극들(162, 164))만이 도시되었지만, 추가적인 전극들이 유리하게 구현될 수 있다는 것이 고려된다. 예를 들어, 전극들의 다수의 추가적인 쌍들이 활용될 수 있다. 이러한 구현들에서, 전극들의 추가적인 쌍들은, 쌍의 하나의 전극이 "양"이고 쌍의 다른 전극이 "음"이도록 전력을 공급받는다. 프로세스 체적(104)에 배치된 전극들의 배향은, 인접한 전극들이 반대 극성들을 갖도록 하는 배향이다. 다시 말해서, 일련의 전극들에서 각각의 전극은 바로 인접한 전극과 반대되는 극성을 갖는다(예를 들어, +, -, +, -).
전기장 및 열이 인가되는 동안 전극들(162, 164)을 이동시키는 것은, 기판(110) 상에 배치된 레지스트의 대전된 종들(산)로 하여금 원하는 방향으로 이동하게 하여, 전기장이 인가되지 않는 경우보다 잠상에 의해 한정된 계면들이 더 매끈해지는 것을 허용하는 것을 돕는다. 프로세스 유체의 유전 상수와 상이한 유전 상수를 갖는 기포들의 생성을 방지하기 위해, 전극들이, 프로세스 유체의 난류를 생성하는 것을 회피하는 방식으로 이동될 수 있는 것이 고려된다. 게다가, 전극들(162, 164)의 이동이, 전극들(162, 164)에 인접한 전기장에서의 불균일성들을 평균화하는 것을 돕는다고 여겨진다. 전술된 전극 배열 및 이동의 결과로서, 기판(110) 상에 배치된 레지스트의 노출 시에 발생된 산은, 패터닝 및 레지스트 탈보호 특징들을 개선하기 위해, iFGPEB 처리 동안에 조절될 수 있다.
도 2는 본원에 설명된 구현들에 따른, 도 1의 프로세스 챔버(100)의 일부의 상세도를 예시한다. 작동 시에, 프로세스 체적(104)은 iFGPEB 처리 동안 프로세스 유체로 채워진다. 프로세스 체적 밖으로의 프로세스 유체 누설의 확률을 감소시키기 위해, 프로세스 체적의 유체 격납 무결성을 유지하기 위해 복수의 O-링이 활용된다. 제1 O-링(202)은 진공 척(108)에, 진공 척(108)의 기판 수용 표면 상에 배치된다. 제1 O-링(202)은 진공 척(108) 상에, 기판(110)의 외측 직경으로부터 방사상 내측으로 위치될 수 있다.
일 예에서, 제1 O-링(202)은 진공 척(108) 상에, 기판(110)의 외측 직경으로부터 방사상 내측으로 약 1 mm 내지 약 10 mm의 거리에 위치된다. 제1 O-링은 기판이 진공 척(108)에 척킹될 때 기판(110)의 후면과 접촉하도록 위치된다. 측벽(148)의 제1 표면(206)은, 기판(110)이, 예시된 처리 위치에 있을 때 기판(110)의 에지 영역과 접촉하도록 성형되고 크기가 정해진다.
다른 예에서, 측벽의 제1 표면(206)은, 기판(110)이 처리 위치에 배치될 때 기판(110)의 에지 영역과 접촉하지 않는다. 이러한 예에서, 프로세스 체적(104)을 적어도 부분적으로 한정하는 측벽(148)은 기판(110)의 직경보다 큰 직경을 갖는다. 이러한 구현은, 프로세스 체적(104) 내에 전극들(162, 164)이 이동하기 위한 증가된 영역을 제공하고, 전극들(162, 164)로부터 기판(110)의 직경을 넘어 이동하기에 충분한 영역을 제공한다. 이러한 구현에서, 패터닝 및 레지스트 탈보호 특징들을 더 개선하기 위해, 기판(110)의 둘레에 인접한 영역들에서 또는 그러한 영역들 근처에서 필드 영향이 더 깊을 수 있다는 것이 고려된다.
일 구현에서, 제1 O-링(202)은 진공 척(108)에 측벽(148)의 제1 표면(206)에 대향하여 배치된다. 제1 O-링(202)이 프로세스 체적(104)으로부터, 기판(110) 뒤의 영역, 예컨대, 진공 척(108)의 기판 지지 표면으로의 프로세스 유체의 누설을 방지할 수 있다는 것이 고려된다. 유리하게, 기판(110)의 진공 척킹이 유지되고, 프로세스 유체는 진공원(116)에 도달하는 것이 방지된다.
진공 척(108)은 제1 O-링의 방사상 외측에 배치된 레지(210)를 갖는다. 레지(210)는 제1 O-링(202)의 위치로부터 방사상 외측에 배치된다. 제2 O-링(204)은 레지(210)의 방사상 외측으로 진공 척(108)에 결합된다. 측벽(148)의 제2 표면(208)은, 진공 척(108)의 외측 직경으로부터 방사상 내측으로 연장되고 그에 인접하여 진공 척(108)과 접촉하도록 성형되고 크기가 정해진다. 일 구현에서, 제2 O-링(204)은 기판(110)이 처리 위치에 배치될 때 측벽(148)의 제2 표면(208)과 접촉하여 배치된다. 제2 O-링(204)이, 프로세스 체적(108)으로부터 진공 척(108)의 외측 직경을 넘는 프로세스 유체의 누설을 방지할 수 있다는 것이 고려된다.
O-링들(202, 204) 각각은, 엘라스토머 물질, 예컨대, 중합체 등으로 형성된다. 일 구현에서, O-링들(202, 204)은 원형 단면을 갖는다. 다른 구현에서, O-링들(202, 204)은 비원형 단면, 예컨대, 삼각형 단면 등을 갖는다. 또한, O-링들(202, 204) 각각이, O-링들(202, 204)을 넘는 프로세스 유체의 통과를 방지하고 프로세스 체적(104)을 유체 밀봉하기에 적합한 압축력을 받는 것이 고려된다.
도 3은 본원에 설명된 구현들에 따른, 도 1의 프로세스 챔버(100)의 다양한 구성요소들의 개략적인 측면도를 예시한다. 프로세스 체적(104)은, 제1 복수의 유체 포트들(126) 및 제2 복수의 유체 포트들(128)이 프로세스 체적에 형성된 것으로 예시된다. 제1 복수의 채널들(302)은 제1 복수의 유체 포트들(126)과 제1 도관(134) 사이에 결합된다. 제2 복수의 채널들(304)은 제2 복수의 유체 포트들(128)과 제2 도관(138) 사이에 결합된다.
제1 복수의 채널들(302) 중 10개의 채널들이 예시되어 있지만, 약 5개 채널들 내지 약 30개 채널들, 예를 들어, 약 9개 채널들 내지 약 21개 채널들이 구현될 수 있다는 것이 고려된다. 유사하게, 제2 복수의 채널들(304)에 대해 약 5개 채널들 내지 약 30개 채널들, 예를 들어, 약 9개 채널들 내지 약 21개 채널들이 활용될 수 있다. 채널들(302, 304)의 개수는 프로세스 체적(104)의 충전 동안 적합한 유체 유량들을 가능하게 하도록 선택된다. 채널들(302, 304)은 또한, 진공 척(108) 및 기판(110)이 챔버 몸체(102)의 제1 표면(206)에 대해 위치될 때 프로세스 체적(104)의 강성을 유지하도록 구성된다. 일 구현에서, 9개의 제1 채널들(302) 및 9개의 제2 채널들(304)이 프로세스 체적(104)에 결합된다. 다른 구현에서, 21개의 제1 채널들(302) 및 21개의 제2 채널들(304)이 제1 프로세스 체적(104)에 결합된다.
제1 복수의 채널들(302) 및 제2 복수의 채널들(304)은 프로세스 챔버(100)의 몸체(102)에 형성된다. 제1 및 제2 복수의 채널들(302, 304) 각각은 제1 유체 포트들(126) 및 제2 유체 포트들(128)에서, 각각, 약 3.0 mm 내지 약 3.5 mm, 예컨대, 약 3.2 mm의 직경을 갖는다. 다른 구현에서, 프로세스 체적(104)의 직경에 따른 각각의 채널의 직경은 상이하다. 일 구현에서, 제1 복수의 채널들(302)의 채널들은 프로세스 체적(104)의 직경에 걸쳐 균등하게 이격된다. 유사하게, 제2 복수의 채널들(304)의 채널들은 프로세스 체적(104)의 직경에 걸쳐 균등하게 이격된다. 또한, 제1 및 제2 복수의 채널들(302, 304)의 채널들이 또한, 프로세스 체적(104)의 직경에 걸쳐 불균등하게 이격될 수 있다는 것이 고려된다.
제1 및 제2 복수의 채널들(302, 304)의 채널들의 간격은, 프로세스 유체의 난류가 프로세스 체적(104)에 진입하고 빠져나가는 것을 감소시키도록 구성된다. 난류는 프로세스 유체에 기포들을 발생시키고 기포들은 후속하여 인가되는 전기장 내에서 절연체들로서 작용하기 때문에, 기포들의 형성을 감소시키기 위한 방안이 취해진다. 이하에 상세히 설명되는 바와 같이, 프로세스 유체의 유량들은 난류를 감소시키기 위해 제1 및 제2 복수의 채널들(302, 304)의 설계와 함께 조절된다.
프로세스 유체의 유동 경로는 프로세스 유체 공급원(132)으로부터 유래하여 제1 도관(134)을 통해 제1 복수의 채널들(302)로 이어진다. 유체는 제1 유체 포트들(126)을 통해 제1 복수의 채널들(302)을 빠져나가 프로세스 체적(104) 내로 유동한다. 일단 프로세스 체적(104)이 프로세스 유체로 채워지면, 프로세스 유체는 제2 유체 포트들(128)을 통해 프로세스 체적(104)을 빠져나가 제2 복수의 채널들(304)로 유동한다. 프로세스 유체는 계속해서 제2 도관(138) 내로 유동하고, 궁극적으로, 유체 배출구(136)에서 프로세스 챔버(100)로부터 제거된다.
하나의 작동 구현에서, 전기장의 활성화 이전에 프로세스 유체로 프로세스 체적(104)을 채우는 데에 활용되는 제1 유량은 약 5 L/분 내지 약 10 L/분이다. 일단 프로세스 체적(104)이 프로세스 유체로 채워지면, 전기장이 인가되고, iFGPEB 처리 동안 프로세스 유체의 약 0 L/분 내지 약 5L/분의 제2 유량이 활용된다. 프로세스 유체 충전 및 처리 시간은 약 30 초 내지 약 90 초, 예컨대, 약 60 초이다. 일 구현에서, 프로세스 유체는 iFGPEB 처리 동안 계속 유동한다. 이러한 구현에서, 프로세스 체적(104)의 체적은 처리되는 기판당 약 1 회 내지 약 10 회 교환된다. 다른 구현에서, 프로세스 유체는 처리 동안 주로 정적이다. 이러한 구현에서, 프로세스 체적(104)의 체적은 각각의 기판의 기판 처리 동안 교환되지 않는다.
다른 작동 구현에서, 처음에 프로세스 체적(104)을 채우기 위해 제1 유량이 활용된다. 제1 유량은, 제1 유체 포트들(126)이 침지되도록 프로세스 체적(104)을 채우기 위해 소정의 양의 시간 동안 5 L/분 미만이다. 그 다음, 5 L/분 초과의 제2 유량은, 프로세스 체적(104)의 나머지를 채우기 위해 활용된다. iFGPEB 처리에서 전기장의 인가 동안, 5 L/분 미만의 제3 유량이 활용된다. 제1 유량과 제2 유량 사이의 유량 조절은, 프로세스 체적(104)에서 함께 유체의 난류를 감소시키고 프로세스 체적에서의 기포들의 형성을 감소시키거나 제거하도록 구성된다. 그러나, 기포들이 형성되는 경우, 기포들의 부력은 기포들이 제2 유체 포트들(128)을 통해 프로세스 체적(104)으로부터 탈출할 수 있게 하고, 이로써, iFGPEB 처리 동안 전기장에 대한 기포들의 절연 효과를 최소화한다. 이에 따라, iFGPEB 처리를 개선하기 위해 더 균일한 전기장이 달성될 수 있다.
도 4a는 리소그래피 노출 프로세스 동안 기판(400) 상에 형성된 물질 층(402) 상에 배치된 포토레지스트 층(404)을 도시한다. 위에서 논의된 바와 같이, 노출 후 베이킹 프로세스 동안 전극들(162, 164)로부터의 전기장이 인가된다. 리소그래피 노출 프로세스 동안, 방사선(412)은 포토레지스트 층(404)의 제1 영역(408)으로 지향되고, 반면에 포토레지스트 층(404)의 제2 영역(406)은 포토마스크(410)에 의해 보호된다. 광산발생제(PAG)가 방사선(412), 예컨대, 자외(UV) 방사선에 노출될 때, 도 4a에서 e-로 도시된 광산이 포토레지스트 층(404)의 노출된 제1 영역(408)에 생성된다. 도 4a는 광산을 "e-" 기호로 예시했지만, 이는 광산 화합물들의 실제 전하를 구체적으로 반영하는 것이 아니라, 광산 화합물들이 일반적으로 전기적으로 대전된다는 사실을 반영한다.
종래의 프로세스에서, 광산은 광 노출 프로세스 동안 포토레지스트 층(404)의 노출된 제1 영역(408)에서 주로 생성된다. 노출 후 베이크 기간 동안에, 광산의 이동은 일반적으로 무작위이고, 생성된 광산을 포함하는, 포토레지스트 층(404) 내의 영역들과, 생성된 광산을 포함하지 않는, 포토레지스트 층(404) 내의 영역들 사이의 계면은 불명확한 경계(즉, 계면(430))를 포함할 수 있다. 예를 들어, 무작위 이동은 광산의 적어도 일부가, 화살표(422)로 도시된 바와 같이, 제2 영역(406) 내로 확산되는 것을 초래할 수 있다. 그러한 광산 이동은 라인 에지 거칠기, 분해능 손실, 포토레지스트 푸팅, 및 프로파일 변형을 초래할 수 있고, 이는 아래놓인 물질 층(402)으로의 피쳐들의 부정확한 전사를 야기할 수 있다. 피쳐들의 이러한 부정확한 전사는 디바이스 고장으로 이어질 수 있다.
위에서 설명된 전기장을 노출 후 베이크 프로세스 동안 포토레지스트 층(404)에 인가함으로써, 노출된 제1 영역(408)에서의 광산의 분포는 효율적으로 제어되고 한정될 수 있다. 포토레지스트 층(404)에 인가된 바와 같은 전기장은 최소한의 측방향(예를 들어, 화살표(422)에 의해 도시된 x 방향) 움직임으로 광산을 수직 방향들(예를 들어, 기판(400)의 평면 표면에 실질적으로 수직인, 화살표들(416 및 420)에 의해 도시된 y 방향)로 이동시킬 수 있다. 즉, 광산은 일반적으로, 인접한 제2 영역(406) 내로 확산되지 않는다. 일반적으로, 광산은, 광산에 인가된 전기장에 의해 영향을 받을 수 있는 특정 극성을 갖는다. 그러한 인가된 전기장은 광산 분자들을 전기장에 따른 방향들로 배향시킬 것이다. 그러한 전기장이 인가될 때, 광산은, 광산이 일반적으로 제2 영역(406) 내로 건너가지 않도록, 원하는 방향으로 이동한다.
다른 구현에서, 기판(110)은 또한, 라인 에지 거칠기를 개선하기 위해 광산이 수평 방향들(예를 들어, z 방향(414))로 이동되도록 전극들(162, 164)에 대해 잠상 라인들과 함께 배향될 수 있다. 따라서, 개선된 패터닝 및 레지스트 탈보호 특징들을 제공하기 위해, 기판(110) 및 전극들(162, 164)의 배향이, 다양한 조합들로 활용될 수 있다는 것이 고려된다.
도 4b는, 계면(430)에 의해 표시된, 제1 영역(408) 및 제2 영역(406)의 일부를 포함하는 포토레지스트 층(404)의 상면도를 도시한다. 전기장 및/또는 자기장이 포토레지스트 층(450)에 인가된 후, 광산(450)의 분포는 일반적으로, 제2 영역(406)으로 넘어간 확산 없이 제1 영역(408)으로 한정된다. 따라서, 위에서 설명된 바와 같이 전기장 및/또는 자기장을 인가함으로써, 명확하게 한정된 계면(430)이 획득될 수 있고, 따라서, 예리한 프로파일, 높은 분해능, 및 감소된 라인 에지 거칠기 및 결함들을 갖는 패터닝된 포토레지스트 층을 형성한다.
요약하면, iFGPEB 처리를 개선하기 위한 장치 및 방법들이 제공된다. 본원에 설명된 프로세스 챔버는 iFGPEB 작동들 동안에 프로세스 유체의 효율적인 사용 및 전기장의 개선된 인가를 가능하게 한다. 프로세스 챔버의 이동가능한 전극들 및 다른 양상들은 개선된 필드 분포 및 균일성을 제공하고, 이로써, 개선된 분해능 및 감소된 라인 거칠기 프로파일들을 이용하여, 개선된 포토레지스트 현상을 가능하게 한다. 따라서, iFGPEB 처리 작동들은 본원에 설명된 장치 및 방법들을 활용함으로써 개선될 수 있다.
전술한 내용은 본 개시내용의 구현들에 관한 것이지만, 본 개시내용의 다른 및 추가적인 구현들은 그의 기본 범위로부터 벗어나지 않고 안출될 수 있으며, 그의 범위는 이하의 청구항들에 의해 결정된다.

Claims (15)

  1. 기판을 처리하기 위한 장치로서,
    측벽들을 갖는, 프로세스 체적을 한정하는 챔버 몸체 ― 상기 프로세스 체적의 장축은 수직으로 배향되고 상기 프로세스 체적의 단축은 수평으로 배향됨 ―;
    상기 챔버 몸체에 결합된 이동가능한 도어;
    상기 도어에 결합된 진공 척;
    상기 챔버 몸체의 측벽들에 결합되고 상기 프로세스 체적의 일부를 적어도 부분적으로 한정하는 슬라이딩 밀봉부;
    상기 프로세스 체적에 상기 진공 척에 대향하여 배치된 복수의 이동가능한 전극들 ― 상기 복수의 이동가능한 전극들은 상기 프로세스 체적의 장축에 평행한 전기장을 생성하도록 적응됨 ―;
    상기 복수의 전극들로부터 연장된 복수의 샤프트들 ― 상기 샤프트들은 상기 슬라이딩 밀봉부를 통해 연장됨 ―; 및
    상기 복수의 샤프트들에 결합된 모터를 포함하는, 기판을 처리하기 위한 장치.
  2. 제1항에 있어서,
    상기 진공 척과 상기 도어 사이에 배치된 후면판을 더 포함하는, 기판을 처리하기 위한 장치.
  3. 제1항에 있어서,
    상기 이동가능한 전극들은 하나 이상의 금속성 물질로 만들어지는, 기판을 처리하기 위한 장치.
  4. 제1항에 있어서,
    상기 이동가능한 전극들은 탄화규소 물질로 만들어지는, 기판을 처리하기 위한 장치.
  5. 제1항에 있어서,
    상기 이동가능한 전극들은 흑연 함유 물질로 만들어지는, 기판을 처리하기 위한 장치.
  6. 제1항에 있어서,
    상기 이동가능한 전극들은 기둥들로서 성형되고 원형 단면을 갖는, 기판을 처리하기 위한 장치.
  7. 제1항에 있어서,
    상기 챔버 몸체의 측벽들에 형성된 제1 복수의 유체 포트들을 더 포함하고, 상기 제1 복수의 유체 포트들은 제1 도관과 유체 연통하는, 기판을 처리하기 위한 장치.
  8. 제7항에 있어서,
    상기 챔버 몸체의 측벽들에 형성된 제2 복수의 유체 포트들을 더 포함하고, 상기 제2 복수의 유체 포트들은 제2 도관을 통해 유체 배출구와 유체 연통하는, 기판을 처리하기 위한 장치.
  9. 제8항에 있어서,
    상기 제2 복수의 유체 포트들은 상기 제1 복수의 유체 포트들에 대향하여 상기 프로세스 체적의 장축을 따라 배치된, 기판을 처리하기 위한 장치.
  10. 제1항에 있어서,
    상기 슬라이딩 밀봉부는 슬라이딩 진공 밀봉부인, 기판을 처리하기 위한 장치.
  11. 제1항에 있어서,
    상기 슬라이딩 진공 밀봉부는 복수의 엘라스토머 개스킷들을 포함하는, 기판을 처리하기 위한 장치.
  12. 제1항에 있어서,
    상기 복수의 샤프트들에 결합된 상기 모터는 상기 전극들을 상기 프로세스 체적의 장축에 평행하게 이동시키도록 작동가능한, 기판을 처리하기 위한 장치.
  13. 기판을 처리하기 위한 장치로서,
    측벽들을 갖는, 프로세스 체적을 한정하는 챔버 몸체;
    상기 챔버 몸체의 측벽들에 형성된 제1 복수의 유체 포트들;
    상기 챔버 몸체의 측벽들에 상기 제1 복수의 유체 포트들에 대향하여 형성된 제2 복수의 유체 포트들;
    상기 챔버 몸체에 결합된 이동가능한 도어;
    상기 도어에 결합된 진공 척;
    상기 챔버 몸체의 측벽들에 결합되고 상기 프로세스 체적의 일부를 적어도 부분적으로 한정하는 슬라이딩 밀봉부;
    상기 프로세스 체적에 상기 진공 척에 대향하여 배치된 복수의 이동가능한 전극들;
    상기 복수의 전극들로부터 연장된 복수의 샤프트들 ― 상기 샤프트들은 상기 슬라이딩 밀봉부를 통해 연장됨 ―; 및
    상기 복수의 샤프트들에 결합된 모터를 포함하는, 기판을 처리하기 위한 장치.
  14. 기판을 처리하기 위한 장치로서,
    측벽들을 갖는, 프로세스 체적을 한정하는 챔버 몸체 ― 상기 프로세스 체적의 장축은 수직으로 배향되고 상기 프로세스 체적의 단축은 수평으로 배향됨 ―;
    상기 챔버 몸체의 측벽들에 형성된 제1 복수의 유체 포트들;
    상기 챔버 몸체의 측벽들에 상기 제1 복수의 유체 포트들에 대향하여 상기 프로세스 체적의 장축을 따라 형성된 제2 복수의 유체 포트들;
    상기 챔버 몸체에 결합된 이동가능한 도어;
    진공 척에 배치된 가열 요소를 갖는, 상기 도어에 결합된 진공 척;
    상기 챔버 몸체의 측벽들에 결합되고 상기 프로세스 체적의 일부를 적어도 부분적으로 한정하는 슬라이딩 진공 밀봉부;
    상기 프로세스 체적에 상기 진공 척에 대향하여 배치된 복수의 이동가능한 전극들;
    상기 복수의 전극들로부터 연장된 복수의 샤프트들 ― 상기 샤프트들은 상기 슬라이딩 밀봉부를 통해, 상기 프로세스 체적에 대향하여 배치된 공동 내로 연장됨 ―; 및
    상기 복수의 샤프트들에 결합된 모터를 포함하는, 기판을 처리하기 위한 장치.
  15. 제14항에 있어서,
    상기 복수의 샤프트들은 공통 샤프트에서 연결되고, 상기 공통 샤프트는 상기 모터에 결합된, 기판을 처리하기 위한 장치.
KR1020197022065A 2016-12-29 2017-11-07 포토레지스트 층에서의 필드 유도식 산 프로파일 제어를 위한 장치 KR102279565B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217022149A KR102398589B1 (ko) 2016-12-29 2017-11-07 포토레지스트 층에서의 필드 유도식 산 프로파일 제어를 위한 장치

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662440016P 2016-12-29 2016-12-29
US62/440,016 2016-12-29
US15/448,060 US10615058B2 (en) 2016-12-29 2017-03-02 Apparatus for field guided acid profile control in a photoresist layer
US15/448,060 2017-03-02
PCT/US2017/060298 WO2018125381A2 (en) 2016-12-29 2017-11-07 Apparatus for field guided acid profile control in a photoresist layer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217022149A Division KR102398589B1 (ko) 2016-12-29 2017-11-07 포토레지스트 층에서의 필드 유도식 산 프로파일 제어를 위한 장치

Publications (2)

Publication Number Publication Date
KR20190092595A true KR20190092595A (ko) 2019-08-07
KR102279565B1 KR102279565B1 (ko) 2021-07-21

Family

ID=62710660

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197022065A KR102279565B1 (ko) 2016-12-29 2017-11-07 포토레지스트 층에서의 필드 유도식 산 프로파일 제어를 위한 장치
KR1020217022149A KR102398589B1 (ko) 2016-12-29 2017-11-07 포토레지스트 층에서의 필드 유도식 산 프로파일 제어를 위한 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217022149A KR102398589B1 (ko) 2016-12-29 2017-11-07 포토레지스트 층에서의 필드 유도식 산 프로파일 제어를 위한 장치

Country Status (7)

Country Link
US (1) US10615058B2 (ko)
EP (2) EP3563404B1 (ko)
JP (2) JP6750122B2 (ko)
KR (2) KR102279565B1 (ko)
CN (2) CN116610008A (ko)
TW (2) TWI806187B (ko)
WO (1) WO2018125381A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10203604B2 (en) 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
US11650506B2 (en) 2019-01-18 2023-05-16 Applied Materials Inc. Film structure for electric field guided photoresist patterning process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030032302A1 (en) * 2001-08-08 2003-02-13 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
KR20090044420A (ko) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 반도체 소자 제조용 플라즈마 공정 장치
US20130337605A1 (en) * 2009-05-07 2013-12-19 Samsung Display Co., Ltd. Substrate plasma-processing apparatus
US20160357107A1 (en) * 2015-06-08 2016-12-08 Applied Materials, Inc. Immersion field guided exposure and post-exposure bake process

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308431A (en) * 1986-04-18 1994-05-03 General Signal Corporation System providing multiple processing of substrates
JPH07106235A (ja) * 1993-10-08 1995-04-21 Matsushita Electric Ind Co Ltd パターン形成方法
JPH08115906A (ja) * 1994-10-14 1996-05-07 Dainippon Screen Mfg Co Ltd プラズマアッシング装置
TW464944B (en) 1997-01-16 2001-11-21 Tokyo Electron Ltd Baking apparatus and baking method
JPH11226479A (ja) * 1998-02-18 1999-08-24 Dainippon Screen Mfg Co Ltd ステージ旋回装置および基板処理システム
US6241825B1 (en) * 1999-04-16 2001-06-05 Cutek Research Inc. Compliant wafer chuck
US6686132B2 (en) 2001-04-20 2004-02-03 The Regents Of The University Of California Method and apparatus for enhancing resist sensitivity and resolution by application of an alternating electric field during post-exposure bake
JP2003156858A (ja) 2001-11-22 2003-05-30 Tokyo Electron Ltd 基板処理方法及び基板処理システム
JP3958993B2 (ja) * 2002-05-14 2007-08-15 東京エレクトロン株式会社 液処理装置および液処理方法
JP2004141698A (ja) * 2002-10-21 2004-05-20 Matsushita Electric Ind Co Ltd レジストパターンの形成方法とそれを用いた太陽電池の製造方法、ならびに、レジストパターン形成装置
JP4198443B2 (ja) * 2002-11-08 2008-12-17 東京エレクトロン株式会社 ガス処理装置
KR100605788B1 (ko) 2002-12-30 2006-07-31 주식회사 하이닉스반도체 전기장을 이용한 수직한 포토레지스트 패턴의 형성방법
US7374867B2 (en) * 2003-10-06 2008-05-20 Intel Corporation Enhancing photoresist performance using electric fields
US7214600B2 (en) * 2004-06-25 2007-05-08 Applied Materials, Inc. Method to improve transmittance of an encapsulating film
JP2006030506A (ja) * 2004-07-15 2006-02-02 Jsr Corp 微細パターンの形成方法と、それに用いる露光後ベーク用媒体
JP4209819B2 (ja) * 2004-07-15 2009-01-14 東京エレクトロン株式会社 基板加熱装置及び基板加熱方法
US7541137B2 (en) 2005-12-19 2009-06-02 Beach James V Resist resolution using anisotropic acid diffusion
US20080050679A1 (en) 2006-02-22 2008-02-28 Sokudo Co., Ltd. Methods and systems for performing immersion processing during lithography
JP4859229B2 (ja) 2006-12-08 2012-01-25 東京エレクトロン株式会社 熱処理装置
DE102006062031B3 (de) 2006-12-29 2008-06-19 Advanced Micro Devices, Inc., Sunnyvale System zum Antreiben und Steuern einer bewegbaren Elektrodenanordnung in einer elektro-chemischen Prozessanlage
US7864502B2 (en) * 2007-05-15 2011-01-04 International Business Machines Corporation In situ monitoring of wafer charge distribution in plasma processing
US8636458B2 (en) 2007-06-06 2014-01-28 Asml Netherlands B.V. Integrated post-exposure bake track
JP5107645B2 (ja) * 2007-09-25 2012-12-26 日本フェンオール株式会社 加熱装置及び半導体製造用の熱処理装置
US8097402B2 (en) 2009-03-31 2012-01-17 Tokyo Electron Limited Using electric-field directed post-exposure bake for double-patterning (D-P)
US8288174B1 (en) 2011-03-24 2012-10-16 Tokyo Electron Limited Electrostatic post exposure bake apparatus and method
KR102051627B1 (ko) * 2013-01-07 2019-12-03 삼성전자주식회사 반도체 소자 제조 장치 및 이를 이용한 반도체 소자의 제조 방법
US9377692B2 (en) * 2014-06-10 2016-06-28 Applied Materials, Inc. Electric/magnetic field guided acid diffusion
US9798240B2 (en) * 2014-07-10 2017-10-24 Applied Materials, Inc. Controlling photo acid diffusion in lithography processes
US9366966B2 (en) * 2014-07-10 2016-06-14 Applied Materials, Inc. Electric/magnetic field guided acid profile control in a photoresist layer
US9733579B2 (en) 2014-10-15 2017-08-15 Applied Materials, Inc. Tooling configuration for electric/magnetic field guided acid profile control in a photoresist layer
US10095114B2 (en) 2014-11-14 2018-10-09 Applied Materials, Inc. Process chamber for field guided exposure and method for implementing the process chamber
JP2016115792A (ja) * 2014-12-15 2016-06-23 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
US9823570B2 (en) 2015-04-02 2017-11-21 Applied Materials, Inc. Field guided post exposure bake application for photoresist microbridge defects
US9864276B2 (en) * 2015-04-07 2018-01-09 Applied Materials, Inc. Laser annealing and electric field
WO2017059645A1 (zh) * 2015-10-09 2017-04-13 北京北方微电子基地设备工艺研究中心有限责任公司 加热装置以及加热腔室
US10203604B2 (en) * 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
US9958782B2 (en) * 2016-06-29 2018-05-01 Applied Materials, Inc. Apparatus for post exposure bake

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030032302A1 (en) * 2001-08-08 2003-02-13 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
KR20090044420A (ko) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 반도체 소자 제조용 플라즈마 공정 장치
US20130337605A1 (en) * 2009-05-07 2013-12-19 Samsung Display Co., Ltd. Substrate plasma-processing apparatus
US20160357107A1 (en) * 2015-06-08 2016-12-08 Applied Materials, Inc. Immersion field guided exposure and post-exposure bake process

Also Published As

Publication number Publication date
CN116610008A (zh) 2023-08-18
TWI806187B (zh) 2023-06-21
TW201830165A (zh) 2018-08-16
EP4012751A1 (en) 2022-06-15
EP4012751B1 (en) 2023-09-27
WO2018125381A3 (en) 2018-08-09
CN110114854B (zh) 2023-06-16
WO2018125381A2 (en) 2018-07-05
KR102398589B1 (ko) 2022-05-17
KR20210107040A (ko) 2021-08-31
CN110114854A (zh) 2019-08-09
JP6750122B2 (ja) 2020-09-02
JP2021007150A (ja) 2021-01-21
KR102279565B1 (ko) 2021-07-21
EP3563404A4 (en) 2020-08-05
EP3563404B1 (en) 2022-02-09
TW202205034A (zh) 2022-02-01
JP2020515045A (ja) 2020-05-21
TWI744451B (zh) 2021-11-01
US20180190518A1 (en) 2018-07-05
JP6959413B2 (ja) 2021-11-02
EP3563404A2 (en) 2019-11-06
US10615058B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
JP7089010B2 (ja) 露光後ベークのための装置
TWI806503B (zh) 用於光刻膠晶圓的曝光後處理的裝置
JP6959413B2 (ja) フォトレジスト層におけるフィールド誘導型酸プロファイル制御のための装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant