JP6626447B2 - 多層コンデンサの音響ノイズキャンセル - Google Patents

多層コンデンサの音響ノイズキャンセル Download PDF

Info

Publication number
JP6626447B2
JP6626447B2 JP2016543220A JP2016543220A JP6626447B2 JP 6626447 B2 JP6626447 B2 JP 6626447B2 JP 2016543220 A JP2016543220 A JP 2016543220A JP 2016543220 A JP2016543220 A JP 2016543220A JP 6626447 B2 JP6626447 B2 JP 6626447B2
Authority
JP
Japan
Prior art keywords
conductor
plates
plate
capacitor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016543220A
Other languages
English (en)
Other versions
JP2017510057A (ja
Inventor
ジェフリー ジー. コレル,
ジェフリー ジー. コレル,
ピー. ジェフリー アンガー,
ピー. ジェフリー アンガー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2017510057A publication Critical patent/JP2017510057A/ja
Application granted granted Critical
Publication of JP6626447B2 publication Critical patent/JP6626447B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/35Feed-through capacitors or anti-noise capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/12Arrangements for reducing harmonics from ac input or output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

本明細書に記載される実施形態は、コンデンサ設計の分野に関し、特に、過渡電圧を最小にするために使用されるコンデンサの実装に関するものである。
電子回路において、マイクロプロセッサ又はシステムオンチップ(SoC)などの複雑な構成部品は、変動する電力需要を有しているので、電流需要の変化につれて、電源電圧を安定に保持するために、これらのデバイスの近くにコンデンサを配置している。これらのいわゆる「デカップリング」又は「バイパス」コンデンサは、電源とグラウンドとの間に接続され、ローカルな低インピーダンス電圧源として作用し、負荷の変動に伴って発生する過渡電流を処理することができる。アルミニウム又はタンタルの電解質から製造されたコンデンサは、その低コスト及び大容量によって、デカップリングのための1つの選択肢となっている。更に、いくつかの実施形態では、これらのコンデンサを利用した電源電圧の電圧レベルは、動作中に比較的一定に保持され、電解コンデンサを好適な選択肢にしている。
より小型の携帯用機器に対する需要によって、より小さい構成要素を必要とする小型化の要求が促進される。電解コンデンサは、最小のコンデンサの解決策を提供することができないので、最善の選択肢を提供することはできない。更に、電池寿命を改善する電力低減技術によって、デバイスの活動レベルに応じて電源電圧を調整するシステムがもたらされた。現代の携帯用機器は、ミリ秒のオーダとなることもあり得る時間間隔で、デカップリングコンデンサを複数のレベル(例えば、0.8V及び1.8Vなど)間で、動的にステップする電圧下に置くことが多いであろう。電解コンデンサは、変化する電圧レベルに、必要な限り迅速に応答することができないので、ここでもまた、電解コンデンサは、最良の選択肢を提供することができない。その代わりに、セラミック技術の進歩によって、多層セラミックコンデンサ(MLCC)がもたらされた。このMLCCは、物理的に小さい構成要素を提供することができ、電圧レベルのより速い変化を受容するので、デカップリングコンデンサとしての用途に好適である。
しかし、MLCC技術と動的な電源電圧を組み合わせると、問題が発生する恐れがある。MLCCは、かかるコンデンサの導電板を横切る電界が変動すると、わずかに形状が変化し得るセラミック誘電体材料(例えば、チタン酸バリウム)を使用している。これらの形状変化は、圧電効果、電歪、及びクーロン力を含むさまざまな物理現象から生じる可能性があり、これによって、MLCCに、かかるコンデンサの端子を横切る電圧レベルの変化に応答して、機械的に振動させる恐れがある。この振動は、コンデンサの取付点を介して連結されて、回路基板の機械的振動を励起し、可聴範囲内の周波数で、電圧レベルの変化が発生する場合、続いて、デバイスに可聴ノイズを生じさせることになる。
MLCCのこの可聴特性(一般に「コンデンサの音鳴り(capacitor singing)」と呼ばれる)は、AC信号のフィルタリングを含むMLCCの応用において最初に認められたが、電子デバイスから放出される騒音の原因となる恐れがある。測定及び計算によると、コンデンサの物理的変位は非常に小さく、コンデンサの表面は、おそらく、単一原子幅の一部分の長さのみしか移動しない程度であることが分かる。しかし、内包し得る大きな力のために、システムに連結された全動力は、巨視的かつ人間にとって可聴であり得る。したがって、このような特性を低減又は除去するための技法が、必要とされるであろう。1つの手法として、MLCCと回路基板との間の連結を低減するために、コンデンサ取付部を変更してもよい。別の手法として、大半のノイズが、回路基板の非可聴の共振モードに連結されるように、複数のコンデンサを配置してもよい。しかしながら、振動の物理的な原因は多様であり、ほとんど理解されていないという事実、及びコンデンサの形状変化の詳細は、その内部設計及びベンダの処理加工の詳細によって影響されるという事実によって、双方の技術とも阻害される恐れがあり、これによって、かかる解決策の量産化が困難になる。
電源電圧に依存する回路から電源電圧の過渡電圧を分離できるデバイスが望まれる。この望まれるデバイスはまた、携帯用機器に使用される小さなフォームファクタを有し、先程説明したコンデンサの音鳴りの特徴に対して、耐性を示さなければならない。低騒音の容量性デバイスに関するシステム及び方法が、以下に提示される。
コンデンサのさまざまな実施形態を開示する。広く言えば、以下の機器、システム、及び方法が意図される。この機器は、共通パッケージ内の第1ノードに連結された第1セットの導電板と、共通パッケージ内の第2ノードに連結された第2セットの導電板と、共通パッケージ内の第3ノードに連結された第3セットの導電板を備えている。第1セットの導電板は、第2セットの導電板のうちの1つの導電板と、第3セットの導電板のうちの1つの導電板との間に配置することができる。
更なる実施形態では、第1セットの導電板のうちの別の導電板は、第2セットの導電板のうちの2つ以上の導電板の間に配置され、第1セットの導電板のうちの第3の導電板は、第3セットの導電板のうちの2つ以上の導電板の間に配置されてもよい。一実施形態では、第2セットの導電板のうちの1つの導電板は、第3セットの導電板のうちの1つの導電板に隣接して配置されてもよい。
別の実施形態では、第1セットの導電板のうちの1つの導電板と、第2セットの導電板のうちの1つの導電板との間の空間は、誘電体材料を含むことができ、第1セットの導電板のうちの1つの導電板と、第3セットの導電板のうちの1つの導電板との間の空間は、この誘電体材料を含むことができる。追加の実施形態では、誘電体材料は、セラミック材料からなっていてもよい。いくつかの実施形態では、誘電体材料は、電圧レベルの低下に応答して収縮し、電圧レベル変動の増加に応答して膨張するように構成されてもよい。他の実施形態では、誘電体材料は、電圧レベル変動の増加に応答して収縮し、電圧レベル変動の低下に応答して膨張するように構成されてもよい。
以下の詳細な説明は、添付の図面を参照しており、これらの図面は以下に簡単に説明する。
電圧レギュレータ及びSoCを含む回路の実施形態のブロック図を例示する。
電圧レギュレータ及びSoCを含む回路の考えられる波形を例示する。
図3(A)、図3(B)、及び図3(C)を含む図3は、いくつかの電圧電位での多層コンデンサの垂直応力を例示している。
電圧レギュレータ及びSoCを含む回路の別の実施形態を例示する。
図5(A)、図5(B)、及び図5(C)を含む図5は、いくつかの電圧電位での多層容量性ネットワークの垂直応力を例示している。
図6(A)、図6(B)、及び図6(C)を含む図6は、いくつかの電圧電位での多層コンデンサに平行な応力を例示している。
図7(A)、図7(B)、及び図7(C)を含む図7は、いくつかの電圧電位での多層容量性ネットワークに平行な応力を例示している。
SoCから過渡電圧を分離する方法の一実施形態のフローチャートを例示している。
電圧レギュレータ及びSoCを含む回路の別の実施形態を例示している。
3つのコンデンサを含む多層容量性ネットワークの一実施形態を例示している。
電源電圧から過渡電圧を分離する方法の一実施形態のフローチャートを例示している。
本開示は、種々の変更及び代替形態を許容可能であるが、その特定の実施例については、図面中で例として示し、これから本明細書の中で詳細に述べる。しかし、図面及びそれらに対する詳細な説明は、本開示を、例示されている特定の形態に限定することを意図するものではなく、逆にその意図は、添付の請求項によって画定される本開示の趣旨及び範囲内に入る全ての変更、均等物及び代替物を範囲に含むことを理解されたい。本明細書で使用される表題は、構成目的のみに過ぎず、説明の範囲を制限するために使用することを意図するものではない。この出願全体を通じて用いられるとき、「〜してもよい(may)」という単語は、義務的な意味(即ち、〜しなければならない(must)を意味する)ではなく、許容的な意味(即ち、〜する可能性を有することを意味する)で用いられる。同様に、「含む(include)」、「含む(including)」、及び「含む(includes)」という単語は、何かを含むことを意味するが、それには限定されない。
各種のユニット、回路、又は他の構成要素は、1つ以上のタスクを実施「するように構成される(configured to)」と記述され得る。かかる状況において、「〜するように構成される」は、動作中に1つ以上のタスクを実行する「回路を有する」ことを一般的に意味する構造を広く説明するものである。したがって、ユニット/回路/構成要素は、これらが現在動作していない場合であっても、タスクを実行するよう構成することができる。一般的に、「〜ように構成される」に対応する構造を形成する回路は、ハードウェア回路を含み得る。同様に、各種のユニット/回路/構成要素は、説明の便宜上、1つ以上のタスクを実行すると記載される場合がある。かかる説明は、「構成される」という句を含むものとして解釈しなければならない。1つ以上のタスクを実行するように構成されるユニット/回路/構成要素と表現することは、そのユニット/回路/構成要素に関する米国特許法第112条(f)の解釈が適用されないことを、明示的に意図するものである。より一般的には、任意の要素の記述は、「〜のための手段」又は「〜のためのステップ」という用語が具体的に記述されない限り、本明細書の35U.S.C.§112(f)の解釈が適用されないことを、明示的に意図するものである。
携帯用機器がより小型の実装で設計され、より多くの機能がそれらの設計に含まれるにつれて、これらの設計において使用する構成要素に対する物理的に小型化の要求が、絶えず増加している。例えば、コンデンサは、さまざまな理由のために、携帯用機器に使用することができる。コンデンサは、例えば、過渡電流の需要下に置かれる電圧レベルの安定化を補助する(「デカップリング」又は「バイパス」とも呼ばれる)ために、使用することができる。必要なフォームファクタを実現するために、いくつかの製造業者は、例えば、多層セラミックコンデンサ(MLCC)などのセラミック技術を使用して、かかるデカップリングコンデンサを製造することができる。
MLCCは、「コンデンサの音鳴り」として知られ得る特性を示す場合がある。コンデンサの音鳴りとは、コンデンサを横切る電圧レベルの変化に応答して、MLCC内の誘電体材料が反応することにより、MLCCが機械的に振動し得る特性のことを言う。
デカップリング回路におけるコンデンサの音鳴りの現象を低減するために、デカップリング回路の案及びコンデンサ設計の案を含む解決策が、本明細書に開示されている。一つの解決策では、一つの領域の形状の変化が、別の領域の、等しいけれども反対方向である形状変化によって補償することができるように、MLCC内でコンデンサを適切に形成する電極を交互に配置してもよい。その結果、コンデンサは、全体として、全体形状の変化をほとんど受けることがなく、(本解決策によらなければ)騒音として放出されたであろうエネルギーは、コンデンサ内にとどまり、無視できるほどの量の熱として消散することができる。この手法の潜在的な利点は、本手法が、形状変化の原因の理解には依存せず、材料特性が、量産を通じて又はMLCCの経年変化と共に、異なる場合であっても、有効であり続けることができることである。かかる解決策の詳細を以下に提示する。
調整されたシステムの概要
図1に、電圧レギュレータ及びSoCを含むシステムの一実施形態のブロック図が示されている。図示の実施形態では、システム100は、電源電圧102に連結された電圧レギュレータ101を備えている。VREG出力103は、電圧レギュレータ101によって生成された出力であり、SoC104に供給することができる。いくつかの実施形態では、電圧レギュレータ101とSoC104との間の連結は、寄生インダクタンスL105を含む場合がある。コンデンサC106は、システム100の一実施形態に含まれる場合がある。
電圧レギュレータ101は、入力として、電源電圧102などの第1電圧レベルを受け取り、第2電圧レベルのVREG出力103を生成することができる。いくつかの実施形態では、第1電圧レベルは、第2電圧レベルより高い場合がある。他の実施形態では、第2電圧レベルは、第1電圧レベルより高い場合がある。電圧レギュレータ101は、例えば、スイッチ又はリニア式、降圧型又は昇圧型、及びAC−DC又はDC−DCなどの、種々の特性を有する任意の好適なレギュレータの設計とすることができる。
電源電圧102は、システム100に、より具体的には、電圧レギュレータ101に、電力を提供することができる。電源電圧102は、例えば電池などのDC電源、又は、例えば、壁コンセントなどのAC電源とすることができる。いくつかの実施形態では、電源電圧102は、他の電圧レギュレータの出力、又は、例えば、バッテリ充電器の出力などの電圧整流器の出力であってもよい。電源電圧102の電圧レベルは、SoC104に好適な値と異なる値であってもよく、したがって電圧レギュレータ101によって、好適な電圧レベルへの調整を必要とする場合がある。
VREG出力103は、SoC104の電源とすることができる。VREG出力103は、いくつかの実施形態では、安定した公称電圧レベル、例えば、1.8Vに固定したままとしてもよい。しかし、他の実施形態では、VREG出力は、SoC104によって、又はシステム内の別のプロセッサによって設定され得るプログラム可能な公称電圧レベルを有することができる。かかる実施形態では、VREG出力103の電圧レベルは、SoC104の活動レベルに適合する電圧レベルをSoC104に供給するように、必要に応じて調整することができる。
SoC104は、プロセッサ、メモリ、及び任意の数の機能ブロックを含んでもよい。さまざまな実施形態では、SoC104は、マイクロプロセッサ、特定用途向けIC(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、又は電圧レギュレータ101に変動する負荷をかける可能性がある任意の他の回路であってもよい。SoC104は、スマートフォン、タブレット、又はメディアプレーヤなどの携帯用コンピューティング機器のメインプロセッサであってもよい。他の実施形態では、SoC104は、グラフィックス処理、音声処理、あるいは無線通信などの特定のタスク、又は関連するタスクを実行するように設計されたコプロセッサとすることができる。SoC104は、現在実行しているタスクに応じて、1つの公称電圧レベルで動作してもよいし、又は、複数の電圧レベルで動作してもよい。いくつかの実施形態では、SoC104は、消電力モードに出入りすることができ、活動が低い場合には、消費電力を低減し、そして、1つ以上のタスクを迅速に実行するためには、消費電力を増大させることができる。活動レベルの変化は、急速に起こり、例えば、毎秒複数回起こる場合がある。SoC104は、電圧レギュレータ101に連結され、VREG出力に関する目標電圧レベルを設定することができる。他の実施形態では、システムの別のプロセッサが、VREG出力に関する電圧レベルを設定し、VREG出力に応じて作動するよう、SoC104に指示してもよい。
いくつかの実施形態では、寄生インダクタンスL105を含む場合がある。インダクタンスL105は、さまざまな実施形態では、システム100が構築されている回路基板上の配線トレースの自己インダクタンスを表し得る。即ち、インダクタンスL105は、独立した構成要素ではなく、システム内の他の設計選択の望ましくない影響であり得る。他の実施形態では、インダクタンスL105は、電圧レギュレータ101の設計の一部である場合がある。インダクタの両端の電圧降下は、インダクタを通る電流の時間変化率に比例するので、電力需要の突然の変化(例えば、SoC104が、省電力モードから出たり入ったりする場合など)に応答して、VREG出力103の電圧レベルは、インダクタンスL105によって、下降又は上昇する可能性がある。
インダクタンスL105によるか、又は、VREG出力103の電圧不安定性を誘起する可能性がある他の因子による、VREG出力103の電圧レベルの変動を補償するために、いくつかの実施形態では、コンデンサC106を含む場合がある。コンデンサは、電荷を蓄積し、突然の電圧変化に抗するので、C106は、突然の電流需要(例えば、SoC104が、省電力モードを出て、突然多くの電力を消費し始める場合など)に応じるために、蓄積された電荷を使用することができ、これによって、VREG出力103上に、より安定した電圧レベルを維持することができる。C106は、SoC104による電力需要の突然の増加に応答して、電荷を供給することができると同時に、電圧レギュレータ101は、新たな電力消費レベルに安定させる。逆に、電力消費が急減する場合(例えば、SoC104が省電力モードに入る場合)には、電圧レギュレータ101が、新たな電力消費レベルに安定させるまで、C106は、余分な電荷を吸収することができる。
図1のブロック図は、単なる一例に過ぎない。図1のシステム100は、本明細書の実施形態の説明のために必要な構成要素のみを示している。他の実施形態では、システム100は、図1に示されていないさまざまな他の構成要素を含んでもよい。
コンデンサC106の効果は、図2に示すことができる。図2は、時間に対するVREG出力103の電圧レベルを表し得る、システム100の動作中の想定される波形を例示している。図1のシステム100及び図2の波形を合わせて参照すると、波形201は、C106などのコンデンサを含まないシステム100の一実施形態におけるVREG出力103の電圧レベルを表し得る。反対に、波形202は、内蔵コンデンサを有するシステム100の一実施形態におけるVREG出力103の電圧レベルを表し得る。
波形201は、VREG出力103とグラウンドとの間に連結されたコンデンサなしの電圧レギュレータ101に対する電流需要の突然の変化の影響を、例示するものである。波形201は、破線で示された箇所で生じる電流需要の変化に応答した、電圧レベルの大きな山と谷を示している。上向きのピークは、SoC10による活動の突然の減少に起因する、SoC10による電流消費の突然の低下により、生じ得るものである。インダクタンスL105を引き起こす寄生効果は、電圧レギュレータ101が電流消費の突然の低下に迅速に反応するのを妨げる。その結果、VREG出力103上に電荷の蓄積が生じるが、この電荷は行き場がないので、続いて一時的な電圧上昇が発生する。電圧レギュレータ101は、電流消費の新しいレベルに安定することができるので、ピーク電圧は、VREG出力103に関する公称電圧レベルに戻ることができる。
ピークと交互になる点で、波形201はまた、VREG出力103に大きな谷を例示している。下向きの谷は、SoC104活動の突然の増加によって、引き起こされ得る。また、電圧レギュレータ101が安定している場合、寄生インダクタンスL105は、レギュレータ101からの電流の変化に抗するであろう。その結果、電流需要の突然の増大に応えるのには不十分な電流が、SoC104に流れ込むことになる。電流の欠乏の結果として、電圧レギュレータ101がインダクタンスL105の影響を克服し、新たな電流需要に適合できるまで、VREG出力103の電圧レベルは低下する可能性がある。電圧レギュレータ101が安定すると、VREG出力103の電圧レベルは、公称電圧レベルまで上昇し得る。
波形202は、対照的に、VREG出力103とシステム100のグラウンドとの間に、コンデンサC106を追加した効果を例示することができる。波形202は、示された点での、電流需要の変化に応答したかなり小さい山と谷を示している。更に、山と谷の持続時間は、C106が除外された場合と比較して、C106が含まれる場合の方が、より短くなり得る。電流需要が突然減少した場合に、波形201の例では行き場がなかった蓄積電荷はC106に流れることができるが、その結果として、VREG出力103の電圧レベルのわずかな上昇だけが生じることになる。電流需要が、突然増加した場合には、反対のことが生じて、C106に蓄積された電荷は、電圧レギュレータ101が安定するまで、SoC104に一時的に流れることができる。
図2の波形は、1つのあり得る実施形態を表す例である。図2に例示する波形は、図1の実施形態に関連する概念を説明するのに過ぎない。システム100に関連する実際の波形は、いくつかある要因の中でも特に、回路設計、使用される構成要素、使用される技術、システム100が動作している環境条件に基づいて変化し得る。
多層セラミックコンデンサ
上述したように、セラミックコンデンサ、特に、MLCCは、例えば、図1のC106などのデカップリングコンデンサとして使用するのに、好適な選択肢である。図3(A)、図3(B)及び図3(C)を含む図3を参照すると、安定した公称電圧レベルでのMLCCの図が(A)に、電圧レベルの突然の負の変動の場合が(B)に、突然の正の電圧変動の場合が(C)に、例示されている。コンデンサ300は、グラウンドに連結された導体301、及び電圧源304に連結された導体302を備えている。導体301及び導体302は、誘電体303によって互いに絶縁されている。
導体301及び導体302は、誘電体303によって分離された複数の金属層を含んでもよい。導体301を構成する層は、コンデンサ300の一方の端部で互いに連結されてもよく、導体302を構成する層は、反対側の端部で互いに連結されてもよいが、他の構成も可能である。金属層(板とも称される)は、導体301と導体302との間で交互になるように分散されてもよい。導体301及び導体302には、説明を容易にするために、各7つの板が示されている。板の実際の数は、いくつかの実施形態では、1000を超えてもよく、板の総数は、コンデンサ300の容量値を決定する1つの要因となり得る。
誘電体303は、例えば、セラミック材料(例えば、チタン酸バリウム又は二酸化チタン)などの非導電性材料から作製してもよい。コンデンサの特性のいくつかを調節するために、この材料は、チタン酸バリウムを用いる場合には、例えば、ケイ酸アルミニウムもしくはケイ酸マグネシウムなど、及び二酸化チタンを用いる場合には、亜鉛又はジルコニウムなど、の添加剤を含んでもよい。他の実施形態では、他の好適な物質を、誘電体303として、使用することができる。電圧(V)304の電圧レベルが安定している場合、即ち、上述したように、電流需要の変化により電圧レベルが変動しない場合、誘電体は、導体301の板と導体302の板との間で、厚さが適度に均一となり得る。図3(A)は、公称動作電圧におけるコンデンサ300を示している。
電圧(V−ΔV)304の電圧レベルが、図3(B)に示すようにΔVの値だけ低下した場合、誘電体303は収縮して、導体301の板と導体302の板との間の誘電体303の各層の厚さを減少させることになる。他の実施形態では、誘電体303は、電圧レベルの負の変動に応答して、膨張する場合がある。コンデンサ300が、数百層以上の板を有している場合には、累積効果によって、コンデンサの全体の大きさに顕著な変動が生じ、コンデンサ300の質量中心が移動し、その結果として、コンデンサ300が取り付けられた回路基板に、移動による物理的な力が伝達されるであろう。
電圧(V+ΔV)304の電圧レベルが、図3(C)に示すように、公称電圧レベルからΔVの値だけ増加した場合、反対の効果が生じる可能性があり、誘電体層303は、膨張して、コンデンサ300の質量中心は、誘電体が収縮された場合と反対方向に移動することになる。他の実施形態では、誘電体303は、電圧レベルの負の変動に応答して、収縮する場合がある。図1を参照すると、C106が、コンデンサ300などのMLCCに相当し、消費電力の周期的な増加と減少が発生するように、SoC104が動作している場合、周期的な電力消費の変化によって、導体301と導体302との間に電圧変動が生じ、その結果として、電力消費の変動周期に反比例する周波数で、コンデンサ300が振動することになる。この振動は、回路基板に伝達され、周波数が可聴範囲である場合には、ハミング又は他の騒音が聞こえることがある。たとえ周波数は可聴範囲外の場合でも、結果として生じる振動は、コンデンサ300の回路基板への取付点に応力を加える可能性があり、この取付点が破損すれば、回路の物理的故障の原因となり得る。
図3の説明図は、説明の目的のためのみであることに留意されたい。図面は簡略化され、MLCCの形状に及ぼす電圧遷移の影響を強調するように誇張されている。更に、各導体について示される板の数は実際のMLCCにおいては、はるかに大きくなり得る。
次に図4に移ると、電圧レギュレータ及びSoCを含むシステムの別の実施形態のブロック図が示されている。図示の実施形態では、システム400は、電源電圧402に連結された電圧レギュレータ401を備えている。VREG出力403は電圧レギュレータ401によって生成され、SoC404に供給することができる。いくつかの実施形態では、電圧レギュレータ401とSoC404との間の連結には、寄生インダクタンスL405が含まれる場合がある。インダクタンスL405は、電圧レギュレータ401のリード線部によって、又はシステム400の回路基板上の導電トレースによって、もたらされる可能性がある。コンデンサC407は、VREG出力403をグラウンドに対して分離することができ、コンデンサC408は、VREG出力403を電源電圧402に対して分離することができる。
電圧レギュレータ401、電源電圧402、VREG出力403、SoC404、及びインダクタンスL405は全て、図1の電圧レギュレータ101、電源電圧102、VREG出力103、SoC104及びインダクタンスL105と、それぞれ同様にしてもよく、それによって、図1を参照して上述したように動作することができる。システム400は、VREG出力403と電源電圧402との間にコンデンサC408を含むことができる。図1のC106と比較して、同等レベルのデカップリングを提供するために、C407及びC408の容量値を合わせて、C106の容量値にすることができる。このようにして、C106に蓄積された電荷と等しい量の電荷を、C407及びC408に蓄積することができる。
図2の波形に戻って参照すると、VREG出力403の電圧レベル上の上向きスパイクは、C407に正のΔVを生成することになる。しかし、この上向きスパイクは、C408に反対の影響を及ぼし得るが、C408は、グラウンドではなく、電源電圧402に連結されているので、等しいけれども負のΔVを生成することになる。VREG出力403の電圧レベル上の下向きスパイクは、同様に、C407上に負のΔVを生成し、C408上に、ΔVと等しいけれども逆向きのΔVを生成することになる。この等しいけれども反対方向の特性は、MLCCの誘電体材料によって実証されるモーフィング現象を軽減するために使用することができる。
図4のブロック図は、上述の概念を説明するために、簡略化されたものである。図4のシステム400は、本明細書の実施形態の説明のために必要な構成要素のみを示している。他の実施形態では、システム400は、図4に示されていないさまざまな他の構成要素を含んでもよい。
図5(A)、図5(B)及び図5(C)を含む図5を参照すると、MLCCの別の実施形態が示されている。図5は、公称電圧レベルでのコンデンサ500(A)、電圧レベルの突然の負の変動下での(B)、及び突然の正の電圧変動下での(C)、を示す3つの説明図を含んでいる。コンデンサ500は、電圧(V)504に連結された導体501、及びグラウンドに連結された導体502を備えている。導体501及び導体502は、誘電体503によって、互いに絶縁されている。コンデンサ500はまた、電源電圧(電源)506に連結された導体505を備えている。
コンデンサ500は、1つの共用導体2及び2つの別個の導体を有する2つのコンデンサを含むことができる。第1のコンデンサは、導体501及び導体502の配列によって形成され得る。このコンデンサは、図4のC407に対応し得る。第2のコンデンサは、導体501及び導体505の配列によって形成することができ、図4のC408に対応し得る。同一パッケージ内でコンデンサC407及びC408を組み合わせることにより、コンデンサC407及びC408の両端の電圧の変化に応答して、誘電体503が変化する影響は、以下で説明するように、軽減することができる。
導体501は、図3の導体301と実質的に同様とすることができる。さまざまな実施形態において、導体501は、導体301よりも多いか又は少ない板を有し、この板は、同様の又は異なる形状を有してもよい。導体502は、図3の導体302に同様とすることができる。しかし、導体502は、導体501に対して、より少ない板を有してもよい。導体505は、組成及び構造において、導体502と同様とすることができる。導体505は、導体502と同じ数の板を有してもよいし、あるいは導体505は、導体502より多くの又はより少ない板を有してもよい。いくつかの実施形態では、導体502及び505の板の数の合計は、導体501の板の数と等しくすることができる。他の実施形態では、導体502及び505を合わせて、導体501よりも多い又は少ない板を有してもよい。図5の説明図では、導体505と502が交差して見え得るように、導体505が描かれている。しかし、コンデンサ500内の導体502と505との間に、導電性経路を確立することはできない。
導体502及び導体505の板は、あるパターンが生じるように、導体501の板の間に分散している。このパターンは、最上部の導体502の板から始まって、次に、導体501の板、続いて導体505の板、次に導体501の板となる。このパターンは、その後、繰り返して、502−501−505−501−502等となる。このパターンは、3つの導体の板を分散させる多くの可能な方法のうちの1つに過ぎない。例えば、別の好適な配置は、501−505−501−505−501−502−501−502、とし、その後、これを繰り返してもよい。いくつかの実施形態では、繰り返しパターンを有することは、導体502及び導体505の板の混合を維持すること程、重要ではないことがある。導体502の板は、導体505の板に隣接すると、電源電圧506とグラウンドとの間に第3のコンデンサを生じ得るので、導体505の板に隣接していないことに留意されたい。しかし、他の実施形態では、これは望まれる場合があり、本書類で後に詳細に説明する。
図3に関して上述したように、電圧504の電圧レベルが安定している場合、誘電体は、導体501の板と502の板との間、及び導体501の板と505の板との間で、適度に均一な厚さであってもよい。図5(A)は、公称動作電圧でのコンデンサ500を示している。電源電圧506は安定したままであると仮定すると、電圧(V−ΔV)504の電圧レベルがΔVの値だけ低下した場合、図3に関連して上述したように、誘電体503は、導体501と導体502との間で収縮するであろう。しかしながら、図4を参照して説明したように、C408は、C407が遭遇するΔVと、等しいけれども反対向きであるΔVに遭遇するので、誘電体503は、導体501と導体505との間で、膨張するであろう。3種類の導体の板及び誘電体503が、好適に配置されている場合には、コンデンサの全体形状は、図5(B)に示すように、有意には変化しないであろう。
電圧(V+ΔV)504の電圧レベルが、ΔVの値だけ、減少するのではなくむしろ増加すると、誘電体503は、ちょうど説明したのとは逆の態様で、膨張及び収縮することができる。図5(C)に示すように、導体501の板と502の板との間の誘電体503の膨張は、導体501の板と505の板との間の誘電体503の収縮を相殺することができるので、ここでもまた、コンデンサ500の全体形状は有意には変化しないことになる。
図5の実施形態では、誘電体503は、負の電圧レベルの変動に応答して収縮し、正の電圧レベルの変動に応答して膨張するように示されている。図3に関して上述したように、誘電体503は、他の実施形態では、正の電圧レベルの変動に応答して収縮し、負の電圧レベルの変動に応答して膨張し得る。いずれの実施形態においても、3つの導体及び誘電体材料の好適な配置によって、やはりコンデンサ500の形状変化の低減をもたらすことができる。
図5の実施形態はまた、単一の誘電体である誘電体503を示している。他の実施形態では、導電板の異なる層の間に、異なる誘電体材料を使用してもよい。例えば、負の電圧レベルの変動に応答して収縮する第1の誘電体材料を、導電板のいくつかの層の間に使用してもよい。負の電圧レベルの変動に応答して膨張する別の誘電体材料を、導電板のいくつかの層の間に使用してもよい。異なる物理的特性を有することに加えて、上述の種々の誘電体材料はまた、異なる電気的特性(例えば誘電率など)を有してもよい。
いくつかの実施形態では、この積層としては、導体505の2枚の板の間に導体502の板が存在しないように、及びその逆も同様にして、導体502の全ての板の間に導体501の板を分散させ、続いて、導体505の全ての板の間に導体501の板を分散させることが含まれる。この配置は、コンデンサ500の全体の形状を維持することができるが、質量の中心は、更にパッケージ内で変位を受け、その結果として、物理的な力が、やはり回路基板に伝達される恐れがある。いくつかの実施形態では、3つの導体の間で繰り返しパターンを有することは、導体502及び導体505の板の混合を維持すること程、重要ではない場合があることを上述した。導体505の板の間に導体502の板を分散させる目的は、結果として生じる物理的な力が減少するように、コンデンサ500のパッケージ内で、質量の移動を分散させることであろう。
図5の説明図は、説明目的のためのみであることに留意されたい。図面は簡略化され、MLCCの形状に及ぼす電圧遷移の影響を強調するように誇張されている。更に、各導体について示される板の数は、MLCCの種々の実施形態では異なっていてもよい。
図3及び図5は、導体の板の平面に垂直な、誘電体の膨張及び収縮の影響を例示している。また、図6(A)、図6(B)、及び図6(C)を含む図6は、誘電体材料がまた、どのようにして、板に平行に膨張及び収縮することができるかを例示している。図6には、図3のコンデンサ300と同様の構造を有するコンデンサ600の3つの説明図が含まれる。図6の3つの説明図は、電圧(V)604の公称電圧レベルを伴うコンデンサ600(A)、電圧(V−ΔV)604の電圧レベルにおけるΔVの突然の低下を伴う(B)、電圧(V+ΔV)604の電圧レベルにおけるΔVの突然の上昇を伴う(C)を示している。図6のこれらの3つの説明図において、平行な影響のみが示されている。上述した垂直の影響は、例示されていない。
図6(A)では、コンデンサ600は、電圧604の公称電圧レベル下にあり、誘電体603は、その基準形状をとり得る。図6(B)では、電圧604の電圧レベルは、ΔVだけ低下することになる。電圧レベルの低下に応答して、誘電体603は、導体601と導体602の板に平行に収縮することになる。図6(C)では、電圧604の電圧レベルは、低下しないで、ΔVだけ増加することになる。その結果、誘電体603は、導体の板と平行に増大するであろう。上述により開示したように、誘電体603の形状変化は、回路基板への振動の伝達をもたらし、これによって、対応する電圧レベルの変化が可聴周波数で生じる場合には、聞き取れるものとなり得る。
図6の説明図は、説明のために過ぎない。説明図の一部は簡略化され、他の部分は、MLCCの形状に及ぼす電圧遷移の影響を強調するように誇張されている。さまざまな実施形態では、図示された板の数と相対的な寸法は、実際のMLCCの説明図と異なる可能性がある。
図7を参照すると、図5に示すものと類似のMLCC構造の実施形態が例示されている。図7には、図7(A)、図7(B)、及び図7(C)の3つの説明図が含まれる。これらは、電圧(V)704の公称電圧レベルを伴うコンデンサ700(A)、電圧(V−ΔV)704の電圧レベルにおけるΔVの突然の低下を伴う(B)、電圧(V+ΔV)704の電圧レベルにおけるΔVの突然の上昇を伴う(C)を示している。ここでもまた、理解を容易にするために、平行な影響だけが示されている。
図7(A)は、電圧704上に公称電圧レベルを受けている間の、基準形状を有する誘電体703を示す。電圧704の電圧レベルが、図7(B)に示すようにΔVだけ低下した場合、誘電体703は、導体702の板の周りの板面に平行に収縮することになる。しかし、導体705の板の周りでは、誘電体703は膨張するであろう。この膨張と収縮の組み合わせは、誘電体703の幾分「ジグザグ状」の端部を生じ得るが、全体的な形状の変化は、同じ条件下の図6のコンデンサ600に比べて、微小となるであろう。電圧704の電圧レベルが、低下しないでΔVだけ増大する場合、同様な影響を図7(C)に示すことができる。この場合、誘電体703は、導体702の板の周りに板面に平行に膨張し、導体705の板の周りに収縮することになる。これは、誘電体703について、同様であるが逆のジグザグ状の端部をもたらすであろう。
図7に示す説明図は、単に概念を伝える例に過ぎない。図面は簡略化され、MLCCの形状に及ぼす電圧遷移の影響を強調するように誇張されている。さまざまな実施形態では、図示された板の数と相対的な寸法は、実際のMLCCのものと異なる可能性がある。
過渡電圧を分離する方法
図8を参照すると、過渡電圧を分離する方法のフローチャートが示されている。この方法は、図4に示すシステム400及び図5のコンデンサ500に対応する。図4、図5、及び図8をまとめて参照すると、この方法は、ブロック801から開始することができる。
例えば、電圧レギュレータ401によって、調整された電圧を生成することができる(ブロック802)。電圧レギュレータ401は、入力として、電源電圧402を受けて、調整された電圧VREG出力403を出力することができる。電圧レギュレータ401、及び/又はシステム400が構築された回路基板は、例えば、インダクタンスL405などの寄生インダクタンスを含み、その結果、SoC404による電流消費の変化に応答して、電圧変動を引き起こす恐れがある。
VREG出力403の電圧レベルの変動を低減するため、即ち、VREG出力403の電圧レベルを安定させるために、例えば、C407などの第1のコンデンサを、VREG出力403からグラウンドに連結してもよい(ブロック803)。このコンデンサは、VREG出力403の電圧レベルにおける突然の上昇に応答して、電圧レギュレータ401からの余剰電荷を蓄積することができる。更に、C407は、VREG出力403の電圧レベルにおける突然の減少に応答して、SoC404に蓄積された電荷を供給することができる。他の実施形態では、第1のコンデンサは、グラウンド以外の信号に連結してもよい。VREG出力403の最大動作電圧レベルよりも小さい安定した電圧レベルを有する任意の信号が好適であり得る。
VREG出力403を更に安定させるために、例えば、C408などの、第2のコンデンサを、VREG出力403から電源電圧402に連結してもよい(ブロック804)。このコンデンサは、VREG出力403の電圧レベルにおける突然の低下に応答して、電圧レギュレータ401からの余剰電荷を蓄積することができる。更に、C408は、VREG出力403の電圧レベルにおける突然の増大に応答して、SoC404に蓄積された電荷を供給することができる。他の実施形態では、第2のコンデンサは、電源電圧402以外の信号に連結してもよい。VREG出力403の最小動作電圧レベルよりも大きい安定した電圧レベルを有する任意の信号が好適であり得る。
コンデンサ用の第1の導体をVREG出力403に連結することができる。(ブロック805)この第1の導体は、図5の導体501に対応し得る。第1の導体は、平行に配置されて互いに離間された導電性材料の複数の板で構成することができる。この複数の板は、共通の側で共に連結してもよい。
コンデンサC407の更なる構成要素として、第2の導体をグラウンドに連結してもよい(ブロック806)。この第2の導体は、導体502に対応し得る。第2導体は、第1導体と同様に配置された導電性材料の複数の板で構成することができる。いくつかの実施形態では、第2導体は第1導体よりも、より少数の板を有していてもよい。
また、コンデンサC408に関する第3導体は、例えば、電源電圧402などの電源電圧に連結してもよい(ブロック807)。この第3の導体は、導体505に対応し得る。第3の導体は、第2導体と同様に構成され、平行に配置されて共通の側で共に連結された複数の板を有してもよい。
この方法の次のステップは、第1導体の板にわたって、第2導体の板を分散させる(ブロック808)ことであり得る。分散させることによって、第2導体の板の全部ではないが、大半が、第1導体の板の少なくとも1つの板の近くに存在するように、第1導体の板と平行に第2導体の板を配置することができる。第1導体のどの部分も、第2導体のいずれの部分にも接触させないことができる。第1と第2の導体の各板の間に、小さくて均一なギャップを保持することができる。この小さくて均一なギャップは、例えば、セラミック化合物などの好適な誘電体材料で充填してもよい。
この方法では、次に、第1の導体の残りの板全体にわたって、第3の導体の板を分散させる(ブロック809)ことができる。第3導体の板の一部又は全てが、第1導体の板の少なくとも1つの板の近くに存在するように、第1導体の板と平行に第3導体の板を配置することができる。第2導体の場合と同様に、小さくて均一なギャップを、第1と第3の導体の各板の間に保持することができ、これを同様な誘電体材料で充填してもよい。第3導体のどの部分も、第1導体又は第2導体のいずれの部分にも接触させないことができる。
第2導体のどの板も、第3導体の板との間に第1導体の板が存在することなく第3導体の板に近接しないように、第1導体の板にわたって、第2導体及び第3導体の板を分散させることができる。板を分散させることによって、第2の導体の板のうち少なくともいくつかが、第3の導体のうち少なくとも幾つかの間に存在するような、そして第1の導体の板が、第2及び第3の導体の板の任意の対の間に存在するような、パターンを更に生じることができる。例えば、「1」は第1導体の板を表し、「2」は第2導体の板を表わし「3」は第3導体の板を表わすことにすると、好適なパターンは、1−2−1−3−1−2−1−3−1又は2−1−3−1−3−1−2−1−2−1としてもよい。いくつかの実施形態において用いることができる別の好適なパターンは、1−2−1−1−3−1−1−2−1−1−3−1である。この場合、上述した誘電体材料以外の好適な絶縁材料を、繰り返し1−1層の間に使用してもよい。好適な絶縁材料は、誘電体材料よりも薄くてもよいし、誘電体よりも柔らかくてもよく、したがって誘電体の収縮及び膨張によって生成される力の一部を吸収することができる。分散のパターンは、繰り返しても、繰り返さなくてもよい。この方法は、ブロック810で終了することができる。
変化する電圧レベルにさらされた場合に、形状モーフィングを示すコンデンサの例として、(本明細書で)MLCCが使用されてきたことに留意されたい。しかし、この文献に開示された特徴は、MLCC技術に限定されることを意図するものではない。本明細書で表される特徴は、各導体を1つ以上の板から構成することができて、かつ導体又は誘電体が、変化する電圧レベルに応答して、形状モーフィングに遭遇することのある、任意のコンデンサ技術に適用することができる。
図8の方法は、単なる一例である。いくつかの実施形態では、ステップの数が異なっていてもよく、及び/又は異なる順序で生じてもよい。このステップは、一連の順序で行われるように示されているが、いくつかのステップは並列に実行されてもよい。
図5を参照した上述の説明では、導体502の板が導体505の板に隣接している場合、追加の第3のコンデンサが形成され得ることを述べたが、これによって、いくつかの実施形態では、電源の電圧レベルに更なる安定性を提供することができる。
次に図9に移ると、システム900が示されている。システム900は、電源電圧902に連結された電圧レギュレータ901などの、システム400の構成要素に類似した構成要素を含むことができる。VREG出力903は電圧レギュレータ901によって生成された出力であってもよく、SoC904に供給することができる。いくつかの実施形態では、電圧レギュレータ901とSoC904との間の連結には、寄生インダクタンスL905が含まれる可能性がある。コンデンサC907は、VREG出力903をグラウンドに対して分離することができ、コンデンサC908は、VREG出力903を電源電圧902に対して分離することができる。寄生インダクタンスL909は、電源電圧902とC908との間に含まれる可能性がある。寄生インダクタンスL910は、グラウンドとC907との間に含まれる可能性がある。コンデンサC911は、グラウンドに対して、電源電圧902を分離することができる。
電圧レギュレータ901、電源電圧902、VREG出力903、SoC904、インダクタンスL905は、コンデンサC907及びC908は全て、図4の、電圧レギュレータ401、電源電圧402、VREG出力403、SoC404及びインダクタンスL405、コンデンサC407及びC408と、同様にしてもよく、それによって、図4を参照して上述したように動作することができる。
システム900は、システム400で参照されることのない、インダクタンスL909及びL910を含めた追加の構成要素を備えている。いくつかの実施形態では、インダクタンスL909及びL910は寄生インダクタンスである場合がある。インダクタンスL909には、電源電圧902内の寄生インダクタンスだけではなく、システム900が構築される回路基板上の電源電圧902の導電トレースに由来する寄生インダクタンスも含まれ得る。インダクタンスL910には、回路基板上でグラウンドに通じる導電トレースの寄生インダクタンスが含まれ得る。電圧レギュレータ901によるか又は電源電圧902に連結することができる任意の他の回路(図示せず)による電流消費の変動に起因して、電源電圧902にかかる負荷が変化するので、インダクタンスL909及びL910を追加すると、電源電圧902及びグラウンドトレース上に、更なる過渡電圧が生じる可能性がある。
L909及びL910の追加の寄生効果を補償するために、第3のコンデンサのC911を、電源電圧902からグラウンドに連結してもよい。本明細書に記載された他のデカップリングコンデンサと同様に、C911は、電源電圧902に通じるトレースの電圧レベルの突然の増加に応答して、電荷を蓄積することができ、電源電圧902に通じるトレースの電圧レベルの突然の減少に応答して、電荷を供給することができる。グラウンドに通じるトレースに関して、反対のことが言える。グラウンドに通じるトレースの電圧レベルが低下すると、結果として、C911は電荷を蓄積することができ、グラウンドに通じるトレースの電圧レベルが増加すると、結果として、C911は電荷を供給することができる。
図9のブロック図は、上述の概念を説明するために簡略化されている。図9のシステム900は、本明細書の実施形態の説明のために必要な構成要素のみを示している。他の実施形態では、システム900は、図9に示されていないさまざまな他の構成要素を含んでもよい。
図10を参照すると、例えば、MLCCなどの別のコンデンサの実施形態が例示されている。コンデンサ1000は、電圧(V)1004に連結された導体1001、及びグラウンドに連結された導体1002を備えている。導体1001及び導体1002は、誘電体1003によって、互いに絶縁することができる。コンデンサ1000はまた、電源電圧(電源)1006に連結された導体1005を備えている。誘電体1007は、導体1002の板を導体1005の板から分離するために用いることができる。
コンデンサ1000は、導体1001と1002との間、及び、導体1001と1005との間のコンデンサの構成に関して、図5のコンデンサ500と同様であってもよい。導体1001及び1002の板によって形成されるコンデンサは、図9のC907に対応し得る。同様に、導体1001及び1005によって形成されるコンデンサは、図9のC908に対応し得る。図10の説明図では、導体1005と1002が交差して見えるように、導体1005が描かれている。しかし、コンデンサ500に関して述べたように、コンデンサ1000内の導体1002と1005との間に、導電性経路を確立することはできない。
コンデンサ1000は、導体1005の板に平行に、かつその近傍に導体1002の板を有しており、誘電体1007によって分離されているという点で、コンデンサ1000はコンデンサ500と異なり得る。誘電体1007は、誘電体1003の一部であってもよいし、誘電体1007は、誘電体1003から分離していてもよい。導体1005の板に平行でかつそれに近接している導体1002の板は、電源電圧1006とグラウンドとの間に、第3のコンデンサを形成することができる。この第3のコンデンサは、図9のC911に対応し得る。
図10の説明図は、説明目的のためのみであることに留意されたい。図面は簡略化され、多層コンデンサの形状に及ぼす電圧遷移の影響を強調するように誇張されている。更に、各導体について示される板の数は、物理的な実施形態では、はるかに大きくなり得る。
電源電圧を分離する方法
図11に移動すると、電源電圧を分離する方法のフローチャートが示されている。この方法は、図9に示すシステム900及び図10のコンデンサ1000に対応し得る。図9、図10、及び図11を合わせて参照すると、この方法は、図8の方法のステップ809の後に続いて、ブロック1101から開始することができる。
グラウンドに連結された導体(導体1002など)の板の間に、電源電圧902に連結された導体(導体1005など)の板を分散させることにより、第3のコンデンサを形成することができる(ブロック1102)。導体1002のうちの少なくとも1つの板が、導体1005のうちの少なくとも1つの板に平行であって、かつこれに近接するように、導体1002の板は、導体1005の板と平行に配置してもよい。小さくて均一なギャップを、導体1002と1005の各板の間に保持することができ、これを好適な誘電体材料で充填してもよい。いくつかの実施形態では、図11に関連して説明するように、このコンデンサ板の配置は、上述したように、コンデンサの誘電体材料の変形を低減し、これによって、コンデンサの「音鳴り」に関連した、可聴ノイズを除去することができる。
例えば、電源電圧902などの電源電圧を安定化するために、図9のC911によって例示されるように、電源電圧902とグラウンドとの間に第3のコンデンサを連結することができる(ブロック1103)。この第3のコンデンサは、電源電圧902に連結された回路基板上のトレースの電圧レベルが突然上昇すると、それに応答して、過剰な電荷を蓄積することができる。更に、この第3のコンデンサは、電源電圧902に連結された回路基板上のトレースの電圧レベルが突然減少すると、それに応答して、蓄積された電荷を供給することができる。他の実施形態では、第3のコンデンサは、電源電圧902及びグラウンド以外の信号に連結してもよく、コンデンサC907及びC908の、システム900への連結のされ方に依存し得る。
図11の方法は、単に例であることに留意されたい。いくつかの実施形態では、ステップの数は異なっていてもよく、及び/又は異なる順序で生じてもよい。これらのステップは、一連の順序で起こるように示されているが、ステップは、並列に実行されてもよい。
上記の開示を十分に理解すれば、数多くの変形及び変更が当業者に明らかになるであろう。以下の請求項は、かかる変形及び変更の全てを包含するように解釈されることを意図している。

Claims (12)

  1. システムであって、
    正極端子と負極端子との間に第1の電圧レベルを提供するように構成された電源と、
    前記電源に連結された電圧レギュレータであって、前記電圧レギュレータは、出力端子に第2の電圧レベルを生成するように構成され、前記第2の電圧レベルは前記第1の電圧レベルに依存する、電圧レギュレータと、
    前記出力端子と前記負極端子との間に連結された第1コンデンサであって、前記第1コンデンサは、前記出力端子に連結された第1の複数の導体板のうちの第1の導体板と、前記負極端子に連結された第2の複数の導体板のうちの第1の導体板と、を含む、第1コンデンサと、
    前記出力端子と前記正極端子との間に接続された第2コンデンサであって、前記第2コンデンサは、前記出力端子に連結された前記第1の複数の導体板のうちの前記第1の導体板と、前記正極端子に連結された第3の複数の導体板のうちの第1の導体板と、を含む、第2コンデンサと、
    前記正極端子と前記負極端子との間に接続された第3コンデンサであって、前記第3コンデンサは、前記負極端子に連結された前記第2の複数の導体板のうちの第2の導体板と、前記正極端子に連結された前記第3の複数の導体板のうちの第2の導体板と、を含み、前記第2の複数の導体板のうちの前記第2の導体板のうちの少なくともひとつの導体板は前記第3の複数の導体板のうちの前記第2の導体板のうちの二つの導体板の間にある、第3コンデンサと、を備え、
    前記第1の複数の導体板のうちの少なくとも1つの導体板は、前記第2の複数の導体板のうちの少なくとも1つの導体板と、前記第3の複数の導体板のうちの少なくとも1つの導体板との間に配置されており、
    前記第1の複数の導体板のうちの前記第1の導体板と、前記第2の複数の導体板のうちの前記第1の導体板との間の第1の空間は、セラミック材料を含み、前記第1の複数の導体板のうちの前記第1の導体板と、前記第3の複数の導体板のうちの前記第1の導体板との間の第2の空間は、前記セラミック材料を含む、システム。
  2. 前記第2の複数の導体板のうちの前記第2の導体板は前記第2の複数の導体板のうちの前記第1の導体板とは異なり、前記第3の複数の導体板のうちの前記第2の導体板は前記第3の複数の導体板のうちの前記第1の導体板とは異なる、請求項に記載のシステム。
  3. 共通パッケージは、前記出力端子に連結された第1端子と、前記負極端子に連結された第2端子と、前記正極端子に連結された第3端子と、を含む、請求項に記載のシステム。
  4. 前記第1端子は、前記第1の複数の導体板に連結され、前記第2端子は、前記第2の複数の導体板に連結され、前記第3端子は、前記第3の複数の導体板に連結されている、請求項に記載のシステム。
  5. 前記第1の複数の導体板のうちの前記第1の導体板は、前記セラミック材料によって、前記第2の複数の導体板のうちの前記第1の導体板から分離され、前記第1の複数の導体板の前記第1の導体板は、前記セラミック材料によって、前記第3の複数の導体板の前記第1の導体板から分離されており、
    前記第1の複数の導体板および前記第2の複数の導体板および前記第3の複数の導体板は、前記出力端子の電圧レベルの変化に応じた前記共通パッケージの形の変化を低減するように、前記共通パッケージ内に分布している、請求項に記載のシステム。
  6. 前記第3の複数の導体板の前記第2の導体板は、セラミック材料によって、前記第2の複数の導体板の前記第2の導体板から分離されている、請求項に記載のシステム。
  7. 方法であって、
    第2の電圧レベルの入力電圧信号に依存する第1の電圧レベルの出力電圧信号を生成することと、
    前記出力電圧信号とグラウンド基準との間に第1コンデンサを連結することによって、前記出力電圧信号を安定させることであって、前記第1コンデンサは、前記出力電圧信号に連結された第1の複数の導体板のうちの第1の導体板と、前記グラウンド基準に連結された第2の複数の導体板のうちの第1の導体板と、を含み、前記第1の複数の導体板のうちの前記第1の導体板は、前記第2の複数の導体板のうちの前記第1の導体板に隣接し、前記第1の複数の導体板のうちの前記第1の導体板と前記第2の複数の導体板のうちの前記第1の導体板との間にセラミック材料が配置されている、ことと、
    前記出力電圧信号と前記入力電圧信号との間に第2コンデンサを連結することによって、前記出力電圧信号を安定させることと、
    を含み、
    前記第2コンデンサは、前記出力電圧信号に連結された前記第1の複数の導体板のうちの前記第1の導体板及び前記入力電圧信号に連結された第3の複数の導体板のうちの第1の導体板を含み、前記第1の複数の導体板のうちの前記第1の導体板は、前記第3の複数の導体板のうちの前記第1の導体板に隣接し、前記第1の複数の導体板のうちの前記第1の導体板と、前記第3の複数の導体板のうちの前記第1の導体板との間にセラミック材料が配置されており、
    本方法はさらに、
    前記入力電圧信号と前記グラウンド基準との間に第3コンデンサを連結することによって、前記入力電圧信号を安定させることを含み、
    前記第3コンデンサは、前記グラウンド基準に連結された前記第2の複数の導体板のうちの第2の導体板と、前記入力電圧信号に連結された前記第3の複数の導体板うちの第2の導体板と、を含む、方法。
  8. 前記第2の複数の導体板のうちの前記第2の導体板は前記第2の複数の導体板のうちの前記第1の導体板とは異なり、前記第3の複数の導体板のうちの前記第2の導体板は前記第3の複数の導体板のうちの前記第1の導体板とは異なる、請求項に記載の方法。
  9. 前記出力電圧信号は、共通パッケージ内の第1端子に連結され、前記グラウンド基準は、前記共通パッケージ内の第2端子に連結され、前記入力電圧信号は、前記共通パッケージ内の第3端子に連結されている、請求項に記載の方法。
  10. 前記第1端子は、前記第1の複数の導体板に連結され、前記第2端子は、前記第2の複数の導体板に連結され、前記第3端子は、前記第3の複数の導体板に連結されており、
    前記第1の複数の導体板および前記第2の複数の導体板および前記第3の複数の導体板は、前記出力電圧信号の電圧レベルの変化に応じた前記共通パッケージの形の変化を低減するように、前記共通パッケージ内に分布している、請求項に記載の方法。
  11. 前記セラミック材料は、少なくとも第1セラミック材料と第2セラミック材料とを含む、請求項に記載の方法。
  12. 前記第1セラミック材料は、負の電圧レベルの変化に応答して収縮し、正の電圧レベルの変化に応答して膨張するように構成され、前記第2セラミック材料は、正の電圧レベルの変化に応答して収縮し、負の電圧レベルの変化に応答して膨張するように構成されている、請求項11に記載の方法。
JP2016543220A 2014-01-13 2014-12-31 多層コンデンサの音響ノイズキャンセル Active JP6626447B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461926506P 2014-01-13 2014-01-13
US61/926,506 2014-01-13
US14/476,250 2014-09-03
US14/476,250 US9672986B2 (en) 2014-01-13 2014-09-03 Acoustic noise cancellation in multi-layer capacitors
PCT/US2014/072978 WO2015105719A1 (en) 2014-01-13 2014-12-31 Acoustic noise cancellation in multi-layer capacitors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018137055A Division JP6744364B2 (ja) 2014-01-13 2018-07-20 多層コンデンサの音響ノイズキャンセル

Publications (2)

Publication Number Publication Date
JP2017510057A JP2017510057A (ja) 2017-04-06
JP6626447B2 true JP6626447B2 (ja) 2019-12-25

Family

ID=53521939

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016543220A Active JP6626447B2 (ja) 2014-01-13 2014-12-31 多層コンデンサの音響ノイズキャンセル
JP2018137055A Active JP6744364B2 (ja) 2014-01-13 2018-07-20 多層コンデンサの音響ノイズキャンセル
JP2020085982A Active JP7050113B2 (ja) 2014-01-13 2020-05-15 多層コンデンサの音響ノイズキャンセル

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2018137055A Active JP6744364B2 (ja) 2014-01-13 2018-07-20 多層コンデンサの音響ノイズキャンセル
JP2020085982A Active JP7050113B2 (ja) 2014-01-13 2020-05-15 多層コンデンサの音響ノイズキャンセル

Country Status (7)

Country Link
US (1) US9672986B2 (ja)
EP (2) EP3754678B1 (ja)
JP (3) JP6626447B2 (ja)
KR (2) KR102075281B1 (ja)
CN (2) CN110033946B (ja)
TW (1) TWI564920B (ja)
WO (1) WO2015105719A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6115516B2 (ja) * 2014-05-09 2017-04-19 株式会社村田製作所 電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法
JP6115517B2 (ja) * 2014-05-09 2017-04-19 株式会社村田製作所 電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法
US9893604B2 (en) * 2015-07-21 2018-02-13 Robert W. Horst Circuit with low DC bias storage capacitors for high density power conversion
TWI595736B (zh) * 2016-01-21 2017-08-11 建準電機工業股份有限公司 電熱裝置
JP7150733B2 (ja) * 2017-01-25 2022-10-11 ケメット エレクトロニクス コーポレーション 自己減衰型mlccアレイ
JP6861567B2 (ja) * 2017-04-19 2021-04-21 矢崎総業株式会社 車両用回路体
CN108983018B (zh) * 2018-05-23 2021-04-06 奇酷互联网络科技(深圳)有限公司 电容啸叫检测方法、系统、可读存储介质及装置
US10811192B2 (en) 2018-09-28 2020-10-20 Apple Inc. Reliable capacitor structures
KR20200083023A (ko) * 2018-12-31 2020-07-08 삼성전자주식회사 주파수 부스터에 기반하여 음향 잡음을 제거하는 전자장치
EP3934079A1 (en) 2020-07-01 2022-01-05 Shenzhen Goodix Technology Co., Ltd. Adaptive dc-dc boost converter arrangement
KR20220140933A (ko) 2021-04-09 2022-10-19 주식회사 알머스 소음 제거 구조의 음향 기기 및 이의 제조방법
KR20230040667A (ko) 2021-09-16 2023-03-23 삼성전자주식회사 전력 관리 집적 회로를 포함하는 전자 장치 및 그 운용 방법
KR20240019532A (ko) 2022-08-04 2024-02-14 주식회사 알머스 소음 제거 구조의 음향 기기 및 이의 제조방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157513A (en) * 1981-03-23 1982-09-29 Murata Manufacturing Co Capacitor
JPH0491415A (ja) * 1990-08-02 1992-03-24 Mitsubishi Electric Corp 積層コンデンサ
JP3073035B2 (ja) * 1991-02-21 2000-08-07 毅 池田 Lcノイズフィルタ
JPH0653075A (ja) * 1992-07-27 1994-02-25 Mitsubishi Materials Corp 平衡線路用積層セラミックコンデンサ
JP2002232110A (ja) * 2001-02-02 2002-08-16 Tohoku Pioneer Corp 積層セラミックコンデンサを実装した回路基板
JP2002299162A (ja) * 2001-04-02 2002-10-11 Matsushita Electric Ind Co Ltd 電源用レギュレータ
US6920316B2 (en) * 2001-09-04 2005-07-19 Freescale Semiconductor, Inc. High performance integrated circuit regulator with substrate transient suppression
JP3833145B2 (ja) * 2002-06-11 2006-10-11 Tdk株式会社 積層貫通型コンデンサ
JP2004193352A (ja) 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd 積層コンデンサ及び積層コンデンサ実装体
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
JP2006100646A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd 積層コンデンサ
JP2006100682A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd 3端子型積層コンデンサ実装回路基板及び3端子型積層コンデンサ
ITMI20051027A1 (it) * 2005-06-01 2006-12-02 St Microelectronics Srl Architettura per implementare una capacita' integrata
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP4150394B2 (ja) 2005-09-29 2008-09-17 Tdk株式会社 積層型フィルタの製造方法
JP5202878B2 (ja) 2006-06-15 2013-06-05 日本特殊陶業株式会社 配線基板
US20070297244A1 (en) * 2006-06-21 2007-12-27 Macronix International Co., Ltd. Top Dielectric Structures in Memory Devices and Methods for Expanding a Second Bit Operation Window
JP4293561B2 (ja) * 2006-08-21 2009-07-08 Tdk株式会社 積層型貫通コンデンサアレイの実装構造
JP2008085081A (ja) * 2006-09-27 2008-04-10 Kyocera Corp 可変容量コンデンサ
KR100843403B1 (ko) * 2006-12-19 2008-07-03 삼성전기주식회사 렌즈 이송장치
US7920370B2 (en) * 2007-02-05 2011-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
KR100920614B1 (ko) * 2007-02-05 2009-10-08 삼성전기주식회사 적층형 칩 커패시터
JP2008205135A (ja) 2007-02-19 2008-09-04 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びコンデンサ実装回路基板
US7804678B2 (en) * 2007-04-25 2010-09-28 Industrial Technology Research Institute Capacitor devices
JP4548492B2 (ja) * 2008-02-13 2010-09-22 Tdk株式会社 積層コンデンサアレイ
US8159813B2 (en) 2008-04-01 2012-04-17 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
DE102008062023A1 (de) * 2008-12-12 2010-06-17 Epcos Ag Elektrisches Vielschichtbauelement und Schaltungsanordnung damit
JP2010124010A (ja) * 2010-03-12 2010-06-03 Tdk Corp 貫通コンデンサ
JP2012156193A (ja) * 2011-01-24 2012-08-16 Tdk Corp 積層コンデンサ
KR101539808B1 (ko) 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
JP5573868B2 (ja) * 2012-03-07 2014-08-20 株式会社村田製作所 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置
JP5974653B2 (ja) * 2012-06-12 2016-08-23 株式会社村田製作所 積層コンデンサの使用方法
JP5664597B2 (ja) 2012-06-12 2015-02-04 株式会社村田製作所 実装構造及び実装方法
KR20140080019A (ko) 2012-12-20 2014-06-30 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101504015B1 (ko) * 2013-07-09 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6115517B2 (ja) * 2014-05-09 2017-04-19 株式会社村田製作所 電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法
US10204737B2 (en) * 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors

Also Published As

Publication number Publication date
KR20180036796A (ko) 2018-04-09
KR20160106158A (ko) 2016-09-09
EP3078040A1 (en) 2016-10-12
CN105900194B (zh) 2019-04-12
KR102075281B1 (ko) 2020-02-07
JP2020145460A (ja) 2020-09-10
EP3754678A1 (en) 2020-12-23
US20150200056A1 (en) 2015-07-16
TW201546846A (zh) 2015-12-16
CN110033946B (zh) 2021-11-16
JP2017510057A (ja) 2017-04-06
TWI564920B (zh) 2017-01-01
JP7050113B2 (ja) 2022-04-07
EP3754678B1 (en) 2024-01-10
JP6744364B2 (ja) 2020-08-19
JP2018191000A (ja) 2018-11-29
EP3078040B1 (en) 2020-08-19
CN105900194A (zh) 2016-08-24
CN110033946A (zh) 2019-07-19
WO2015105719A1 (en) 2015-07-16
KR101845491B1 (ko) 2018-04-11
US9672986B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
JP7050113B2 (ja) 多層コンデンサの音響ノイズキャンセル
US8159813B2 (en) Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
CN101034621B (zh) 层叠电容器及其安装构造
JP5071079B2 (ja) 電力制御装置
US10069335B2 (en) Power transfer system with capacitive coupling
WO2016103870A1 (ja) コンデンサ回路、コンデンサモジュールおよび電力変換システム
JP2018512038A (ja) 非対称型スイッチングコンデンサレギュレータ
US9666373B2 (en) Voltage smoothing circuit, voltage conversion circuit, and method for controlling voltage to be applied to multilayer capacitor
JP4857988B2 (ja) 電力制御装置及び電源装置
TWI544301B (zh) 多級分壓電路
JP4792847B2 (ja) Dc−dcコンバータ
US9666375B2 (en) Voltage smoothing circuit, voltage conversion circuit, and method for controlling voltage to be applied to multilayer capacitor
KR20200083023A (ko) 주파수 부스터에 기반하여 음향 잡음을 제거하는 전자장치
JP2015211102A (ja) 電子装置
KR100961134B1 (ko) 적층형 칩 커패시터, 이를 구비하는 마더보드 장치 및 전력분배망
KR20160022059A (ko) 튜너블 커패시터 및 이를 이용한 에너지 수집장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180720

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180801

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191129

R150 Certificate of patent or registration of utility model

Ref document number: 6626447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250