CN110033946B - 多层电容器中的声学噪声消除 - Google Patents

多层电容器中的声学噪声消除 Download PDF

Info

Publication number
CN110033946B
CN110033946B CN201910301475.7A CN201910301475A CN110033946B CN 110033946 B CN110033946 B CN 110033946B CN 201910301475 A CN201910301475 A CN 201910301475A CN 110033946 B CN110033946 B CN 110033946B
Authority
CN
China
Prior art keywords
conductive plates
capacitor
conductive
voltage level
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910301475.7A
Other languages
English (en)
Other versions
CN110033946A (zh
Inventor
J·G·科勒
P·J·尤恩加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of CN110033946A publication Critical patent/CN110033946A/zh
Application granted granted Critical
Publication of CN110033946B publication Critical patent/CN110033946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/35Feed-through capacitors or anti-noise capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/12Arrangements for reducing harmonics from ac input or output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

本发明呈现了一种设备,该设备用于解耦发生于由稳压器产生的电压信号上的电压瞬变。该设备可将电压瞬变从耦接到稳压器的电路解耦。该设备可包括可被包含在单个封装中的两个电容器。该两个电容器可耦接到来自稳压器的电压信号,使得一个电容器还耦接到接地部参考并且另一个电容器还耦接到供电电压。在多层陶瓷电容器(MLCC)工艺中构造该电容器。形成MLCC的材料可被布置,使得该MLCC封装不会响应于电压信号的电压电平波动而改变形状或振动。

Description

多层电容器中的声学噪声消除
本申请是申请日为2014年12月31日、申请号为201480073012.5、发明名称为“多层电容器中的声学噪声消除”的发明专利申请的分案申请。
技术领域
本文所述的实施方案涉及电容器设计领域,并且更具体地涉及用于使电压瞬变最小化的电容器的具体实施。
背景技术
在电子电路中,复杂部件如微处理器或片上系统(SoC)具有波动的功率需求,因此在这些设备附近放置电容器以在电流需求变化时保持供电电压稳定。这些所谓的“解耦”或“旁路”电容器被连接在电源和接地部之间,并且充当能够处理负载波动时发生的瞬态电流的本地低阻抗电压源。由铝或钽电解质制造的电容器是用于解耦的一个选择,因为其成本低并且电容大。此外,在一些实施方案中,在操作期间,利用这些电容器的供电电压的电压电平保持相对恒定,从而使得电解质电容器是一种合适的选择。
对更小的便携式设备的需求驱动对更小部件需求的小型化要求。电解质电容器可能未提供最好的选项,因为它们可能无法提供最小的电容器方案。此外,改善电池寿命的功率降低技术带来了根据设备的活动电平而调节其供电电压的系统。现代便携式设备可能常常使解耦电容器在毫秒量级的时间间隔处受到在多个电平之间动态阶跃的电压影响,该电平例如是0.8V和1.8V。而且,电解质电容器可能不会提供最好的选项,因为其可能不会如所需要的那样快地对变化的电压电平作出响应。另选地,陶瓷技术的发展带来了适合用作解耦电容器的多层陶瓷电容器(MLCC),其可提供物理尺寸很小的部件并允许电压电平更快地变化。
然而,MLCC技术和动态供电电压的结合可能会导致问题。MLCC使用在此类电容器的导电板两端的电场变化时其形状可能会稍微改变的陶瓷电介质材料(例如,钛酸钡)。这些形状改变可能是由于多种物理现象,包括压电效应、电致伸缩和库仑力,并可能导致MLCC响应于这种电容器的端子两端的电压电平的变化而机械振动。这种振动可能会通过电容器安装点来耦接,在电路板中引起机械振动,如果在可听范围中的频率发生电压电平变化,则然后可能导致设备发射可听到的噪声。
MLCC的这种可听到的特性(通常被称为“电容器歌唱”)首先在涉及AC信号滤波的MLCC应用中观察到,并且可能是源自电子设备的噪声的原因。测量和计算表明电容器中的物理位移可能极小,使得电容器表面可能仅移动单个原子宽度的一部分。然而,由于可能涉及到很大的力,耦合到系统中的总机械功率可能对于人而言是宏观的并且可以听到。因此,可能需要技术来减小或消除诸如这种特性。一种方式可为修改电容器安装,以减小MLCC和电路板之间的耦接。另一种方式可为布置多个电容器,使得将大部分噪声耦合到电路板的不可听到的共振模式中。然而,两种技术都可能受到如下事实的阻碍:振动的物理原因各式各样并且知之甚少,并且电容器形状改变的细节受到其内部设计和卖家处理细节的影响,由此使得此类方案的批量生产很困难。
希望存在一种设备可根据供电电压从电路解耦供电电压上的电压瞬变。期望的设备还应当是小外形的,以用于便携式设备中,并可抵抗刚刚描述的电容器歌唱特性。下文给出了用于低噪声电容设备的系统和方法。
发明内容
本发明公开了电容器的各种实施方案。广义地讲,设想出一种设备、一种系统和一种方法,其中该设备包括耦接到公共封装中的第一节点的第一组导电板、耦接到公共封装中的第二节点的第二组导电板、以及耦接到公共封装中的第三节点的第三组导电板。第一组导电板中的导电板可被布置在第二组导电板中的导电板和第三组导电板中的导电板之间。
在另外一个实施方案中,第一组导电板中的另一个导电板可被布置在第二组导电板中的两个或更多个导电板之间,并且第一组导电板中的第三导电板可被布置在第三组导电板中的两个或更多个导电板之间。在一个实施方案中,第二组导电板中的导电板可与第三组导电板中的导电板相邻布置。
在另一个实施方案中,第一组导电板中的导电板和第二组导电板中的导电板之间的空间可包括电介质材料,并且第一组导电板中的导电板和第三组导电板中的导电板之间的空间可包括电介质材料。在附加实施方案中,该电介质材料可由陶瓷材料构成。在一些实施方案中,该电介质材料可被配置为响应于电压电平减小而收缩并且响应于电压电平变化增大而膨胀。在其他实施方案中,该电介质材料可被配置为响应于电压电平变化增大而收缩并且响应于电压电平变化减小而膨胀。
附图说明
下面的具体实施方式将参照附图进行描述,现在对附图进行简要说明。
图1示出了包括稳压器和SoC的电路的实施方案的框图。
图2示出了包括稳压器和SoC的电路的可能的波形。
图3A、图3B和图3C示出了在若干个电压电势处的多层电容器上的垂直应力。
图4示出了包括稳压器和SoC的电路的另一个实施方案。
图5包括图5(A)、图5(B)和图5(C),其示出了在若干个电压电势处的多层电容式网络上的垂直应力。
图6包括图6(A)、图6(B)和图6(C),其示出了在若干个电压电势处的多层电容器上的平行应力。
图7包括图7(A)、图7(B)和图7(C),其示出了在若干个电压电势处的多层电容式网络上的平行应力。
图8示出了用于将电压瞬变从SoC解耦的方法的实施方案的流程图。
图9示出了包括稳压器和SoC的电路的另一个实施方案。
图10示出了包括三个电容器的多层电容式网络的实施方案。
图11示出了用于将电压瞬变从供电电压解耦的方法的实施方案的流程图。
尽管本公开容易作出各种修改形式和替代形式,但附图中以举例的方式示出并将在本文中详细描述其具体实施方案。然而,应当理解,附图及具体实施方式并非旨在将本公开限制于例示的特定形式,而正相反,其目的在于覆盖落在由所附权利要求书限定的本公开的实质和范围内的所有修改形式、等同形式和替代形式。本文所使用的标题仅用于组织的目的,并非意在用于限制说明书的范围。如在整个专利申请中所使用的那样,以允许的意义(即,意味着具有可能性)而不是强制的意义(即,意味着必须)来使用字词“可能”。类似地,字词“包括”(“include”,“including”,和“includes”)意味着包括但不限于。
各种单元、电路或其他部件可被描述为“被配置为”执行一项或多项任务。在此类上下文中,“被配置为”是对通常意味着“具有”在操作期间执行这一项或多项任务的“电路”的结构的广义表述。如此,即使在单元/电路/部件当前未接通时,单元/电路/部件也可被配置为执行该任务。通常,形成与“被配置为”对应的结构的电路可包括硬件电路。类似地,为了描述中方便,可将各种单元/电路/部件描述为执行一项或多项任务。此类描述应当被解释成包括短语“被配置为”。表述被配置为执行一项或多项任务的单元/电路/部件明确地旨在对该单元/电路/部件不调用35U.S.C.§112(f)的解释。更一般地,对任何元件的表述都明确旨在不调用35U.S.C.§112(f)针对该元件的解释,除非特别表述了“用于......的装置”或“用于......的步骤”的语言。
具体实施方式
随着便携式设备被设计到更小的封装中并且在其设计中包括更多功能,在这些设计中使用的部件在物理方面更小的需求一直在增加。例如,可能由于各种原因在便携式设备中使用电容器。可例如采用电容器来帮助稳定受到瞬态电流需求影响的电压电平(也被称为“解耦”或“旁路”)。为了实现必要的形状因子,一些制造商可能使用了陶瓷技术,诸如例如用于制造此类解耦电容器的多层陶瓷电容器(MLCC)。
MLCC可能呈现出可被称为“电容器歌唱”的特性。电容器歌唱是指由于MLCC内电介质材料的反应,响应于电容器两端的电压电平的变化,该MLCC可能进行机械振动的特性。
为了减小解耦电路中的电容器歌唱的效应,本文公开了包括提议的解耦电路和提议的电容器设计的方案。方案可以是适当地交织形成MLCC中的电容器的电极,使得一个区域中的形状改变可被另一个区域中的相等但相反的形状改变补偿。因此,电容器作为整体可经受很少总体形状改变乃至没有总体形状改变,可能作为声学噪声发射的能量可被保持在电容器内并作为可忽略量的热量而耗散。这种方式的潜在优点是其不依赖于对形状变化原因的理解,即使在批量生产期间材料属性不同或随着MLCC老化而漂移,也可继续工作。下文给出这种方案的详情。
经调节的系统的概述
在图1中,示出了包括稳压器和SoC的系统的实施方案的框图。在例示的实施方案中,系统100包括耦接到供电电压102的稳压器101。VREG输出103可以是由稳压器101产生的输出并可被提供到SoC 104。在一些实施方案中,稳压器101和SoC 104之间的耦接可包括寄生电感L105。在系统100的实施方案中可包括电容器C106。
稳压器101可接收第一电压电平诸如供电电压102作为输入,并产生具有第二电压电平的VREG输出103。在一些实施方案中,第一电压电平可高于第二电压电平。在其他实施方案中,第二电压电平可高于第一电压电平。稳压器101可以是具有各种特性的任何适当的稳压器设计,诸如例如开关式的或线性的、降压的或升压的、以及交流到直流的或直流到直流的。
供电电压102可向系统100提供电力,并且更具体地可向稳压器101提供电力。供电电压102可以是直流电源诸如电池,或交流电源诸如壁上插座。在一些实施方案中,供电电压102可以是另一稳压器或电压整流器的输出,诸如例如电池充电器的输出。供电电压102的电压电平可处在与适于SoC 104的值不同的值处,因此可能需要稳压器101调节到适当电压电平。
VREG输出103可以是用于SoC 104的电源。在一些实施方案中,VREG输出103可保持在稳定的标称电压电平下,例如被固定在1.8V下。然而,在其他实施方案中,VREG输出可具有可由SoC 104或系统中的另一个处理器来设置的可编程标称电压电平。在此类实施方案中,可根据需要来调节VREG输出103的电压电平,以为SoC 104供应电压电平,从而匹配SoC104的活动电平。
SoC 104可包括处理器、存储器和任意数量的功能块。在各种实施方案中,SoC 104可以是微处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或可能在稳压器101上放置可变负载的任何其他电路。SoC 104可以是便携式计算设备(诸如智能电话、平板电脑或媒体播放器)中的主处理器。在其他实施方案中,SoC 104可以是被设计成执行特定任务或相关任务诸如图形处理、音频处理或无线通信的协处理器。取决于当前执行的任务,SoC104可工作在一个标称电压电平下或可工作在多个电压电平下。在一些实施方案中,SoC104可进入和退出省电模式,在活动低时减小功耗并升高功耗以快速执行一项或多项任务。活动电平的变化可很快,例如一秒钟发生多次。SoC 104可耦接到稳压器101,以为VREG输出设置目标电压电平。在其他实施方案中,系统中的另一个处理器可设置用于VREG输出的电压电平并指示SoC 104根据VREG输出来执行。
一些实施方案可包括寄生电感L105。在各种实施方案中,电感L105可表示构建系统100所在的电路板上的线路迹线的自电感。即电感L105可以是系统中的其他设计选择而非分立部件的不期望的效应。在其他实施方案中,电感L105可以是稳压器101设计的一部分。由于电感器两端的电压降与通过电感器的电流的变化的时间速率成比例,因此电感L105可能导致VREG输出103的电压电平响应于功率需求的突变而下降或升高,诸如例如如果SoC 104突然退出或进入省电模式。
为了补偿由于电感L105或可能引起VREG输出103中的电压不稳定的其他因素导致的VREG输出103的电压电平的变化,一些实施方案可包括电容器C106。由于电容器存储电荷并抵制电压突变,C106可使用所存储的电荷来供应突然的电流需求,诸如如果SoC 104退出省电模式并突然开始消耗更多电力,由此在VREG输出103上保持更一致的电压电平。C106可响应于SoC 104功率需求的突然升高而供应电荷,同时稳压器101稳定到新的功耗电平。相反,如果由于例如SoC 104进入省电模式而存在功耗突然降低,C106可吸收多余的电荷,直到稳压器101稳定到新的功耗电平。
图1的框图仅为示例。图1中的系统100仅示出了用于展示本文的实施方案所必要的部件。在其他实施方案中,系统100可包括在图1中未示出的各种其他部件。
在图2中可例示电容器C106的效果。图2示出了可表示在系统100的操作期间VREG输出103的电压电平与时间的关系的可能的波形。共同参考图1中的系统100和图2的波形,例如在不包括电容器诸如C106的系统100的实施方案中,波形201可表示VREG输出103的电压电平。相反,在包括电容器的系统100的实施方案中,波形202可表示VREG输出103的电压电平。
波形201可示出电流需求突变对稳压器101的影响,而无需VREG输出103和接地部之间未耦接的电容器。波形201示出了响应于由虚线表示的点处发生的电流需求变化的电压电平中的很大的峰和谷。向上的峰可能是由于SoC 100的活动突然减少由SoC 100的电流消耗突然下降所导致的。导致电感L105的寄生效应可防止稳压器101对电流消耗的突然下降迅速作出反应,从而导致VREG输出103上得电荷累积,这继而可能导致暂时的电压升高,因为电荷可能无处可去。由于稳压器101能够稳定到新的电平电流消耗,因此电压峰可降低回到VREG输出103的标称电压电平。
在峰的交替点处,波形201还示出了VREG输出103中的很大的谷。向下的谷可能是由SoC 104活动的突然升高所导致的。同样,如果稳压器101已稳定,则寄生电感L105可抵制来自稳压器101的电流的变化。结果,不足的电流可能会流入SoC 104以满足电流需求的突然升高。电流不足的结果是,VREG输出103的电压电平可能会降低,直到稳压器101能够克服电感L105的效应并调节到新的电流需求。随着稳压器101稳定,VREG输出103的电压电平可能升高回到标称电压电平。
相反,波形202可例示在VREG输出103和系统100中的接地部之间添加电容器C106的效果。波形202示出了响应于所指示的点处的电流需求的变化的小得多的峰和谷。此外,与C106被排除时相比,包括C106时峰和谷的持续时间可能更短。如果电流需求突然减小,在波形201的示例中无处可去的累积电荷可流向C106,这可能导致VREG输出103的电压电平仅有小量升高。如果电流需求突然减小,则可能会发生相反的情形,在C106中所存储的电荷可能会暂时流向SoC 104,直到稳压器101稳定。
图2的波形是用于表示一个可能实施方案的示例。图2中所示的波形仅仅是为了展示与图1的实施方案相关联的概念。与系统100相关的实际波形可能会基于电路设计、所使用的部件、所使用的技术和系统100操作所在的环境条件以及其他因素而变化。
多层陶瓷电容器
如上所述,陶瓷电容器并且尤其是MLCC是用作解耦电容器例如图1中的C106的合适选择。转到图3A、图3B和图3C,其示出了在稳定标称电压电平下(图3A),在电压电平突然负漂移下(图3B),以及在突然的电压正漂移下(图3C)的MLCC的图示。电容器300包括耦接到接地部的导体301和耦接到电压源304的导体302。由电介质303将导体301和导体302彼此隔离。
导体301和导体302可包括由电介质303分开的多层金属。构成导体301的各层可在电容器300的一端上彼此耦接,不去构成导体302的各层可在相对端上彼此耦接,但其他配置也是可能的。该金属层(也被称为板)可以是散置的,使得各层在导体301和导体302之间交替。导体301和导体302被示为具有七个板,每个板都是为了例示容易。在一些实施方案中,板的实际数量可超过1000个,并且板的总数可以是确定电容器300的电容值的一个因素。
可由非导电材料诸如例如陶瓷材料(例如,钛酸钡或二氧化钛)来形成电介质303。为了调节电容器的一些特性,该材料可包括添加剂,诸如例如与钛酸钡一起使用的硅酸铝或硅酸镁,以及与二氧化钛一起使用的锌或锆。在其他实施方案中,可使用其他适当的物质作为电介质303。在电压(V)304的电压电平稳定,即未因为上述电流需求的变化而改变时,该电介质在导体301和导体302的板之间可具有相当均匀的厚度。图3A示出了在标称操作电压下的电容器300。
如果电压(V-ΔV)304的电压电平下降如图3B所示的值ΔV,则电介质303可能会收缩,从而减小导体301和导体302的板之间的电介质303的每个层的厚度。在其他实施方案中,电介质303可响应于电压电平的负漂移而膨胀。如果电容器300具有几百或更多层板,则累积效应可能是电容器总尺寸明显的漂移并可能会使电容器300的质心漂移,这可能导致漂移的物理力被传递到电容器300可附接的电路板上。
如果电压(V+ΔV)304的电压电平从图3C所示的标称电压电平增大值ΔV,则可能出现相反的效果,并且电介质303可能会膨胀,从而使电容器300的质心在与电介质收缩时相反的方向上漂移。在其他实施方案中,电介质303可以响应于电压电平的负漂移而收缩。参考图1,如果C106对应于MLCC诸如电容器300,并且SoC 104正在工作,从而产生周期性的功耗增大和减小,该周期性功耗改变可能会在导体301和导体302之间形成电压漂移,从而导致电容器300在与功耗变化周期成反比的频率处振动。这种振动可能会传输到电路板,并且如果频率处于可听范围中,则可能会听到嗡嗡叫或其他噪声。即使频率在可听范围之外,所得的振动也可能将电容器300的附着点电路板加压,并且如果附着点破裂,则可能导致电路的物理故障。
需注意,图3A-图3C的例示仅仅出于展示的目的。该例示已被简化和夸大,以强调电压过渡对MLCC的形状的影响。此外,针对每个导体示出的板数在实际MLCC中可能远远更大。
现在参考图4,其示出了包括稳压器和SoC的系统的另一个实施方案的框图。在例示的实施方案中,系统400包括耦接到供电电压402的稳压器401。VREG输出403是稳压器401产生的输出并可被提供到SoC 404。在一些实施方案中,稳压器401和SoC 404之间的耦接可包括寄生电感L405。电感L405可能是由稳压器401的引线或系统400的电路板上的导电迹线造成的。电容器C407可相对于接地部解耦VREG输出403,并且电容器C408可相对于供电电压402解耦VREG输出403。
稳压器401、供电电压402、VREG输出403、SoC 404和电感L405都可分别类似于来自图1的稳压器101、供电电压102、VREG输出103、SoC 104和电感L105,因此可如上文参考图1所述的那样表现。系统400可包括VREG输出403和供电电压402之间的电容器C408。为了在与图1中的C106相比时提供等效电平的解耦,C407和C408的电容值可一起相加达到C106的电容值。通过这种方式,可在C407和C408中存储与被存储在C106中的电荷等量的电荷。
重新参考图2的波形,VREG输出403的电压电平上的向上尖峰可能会在C407上形成正ΔV。然而,该向上尖峰可能对C408具有负面影响,从而形成相等但负的ΔV,因为C408耦接到供电电压402而非接地部。类似地,VREG输出403的电压电平上的向下尖峰可能在C407上形成负的ΔV,并且在C408上形成等量但相反的ΔV。可使用这一相等但相反的特性来减轻由MLCC中的电介质材料所展示的变形效应。
为了展示上述概念,已简化图4的框图。图4中的系统400仅示出了用于展示本文的实施方案所必要的部件。在其他实施方案中,系统400可包括在图4中未示出的各种其他部件。
转到图5,其包括图5(A)、图5(B)和图5(C),其示出了MLCC的另一个实施方案。图5包括三个图示,其示出了(A)在标称电压电平下,(B)在电压电平突然负漂移下,以及(C)在突然的电压正漂移下的电容器500。电容器500包括耦接到电压(V)504的导体501和耦接到接地部的导体502。由电介质503来将导体501和导体502彼此隔离。电容器500还包括耦接到供电电压(电源)506的导体505。
电容器500可包括具有单个共享导体和两个单独导体的两个电容器。可通过布置导体501和导体502来形成第一电容器。该电容器可对应于图4中的C407。可通过布置导体501和导体505来形成第二电容器,并且第二电容器可对应于图4中的C408。如下文将要描述的,通过在同一封装内组合电容器C407和C408,可减轻电介质503响应于电容器C407和C408两端的电压变化而变化的效应。
导体501可基本上类似于图3中的导体301。在各种实施方案中,导体501可具有比导体301更多或更少的板,并且板可具有类似或不同的形状。导体502可类似于图3中的导体302。然而,导体502可相对于导体501具有更少的板。导体505可在组成和构造方面类似于导体502。导体505可具有与导体502相同数量的板,或者导体505可具有比导体502更多或更少的板。在一些实施方案中,导体502和505的板数总共可等于导体501的板数。在其他实施方案中,导体502和505总共可具有比导体501更多或更少的板。在图5的例示中,导体505被拖拽,使得看起来导体505和导体502相交。然而,在电容器500内的导体502和505之间不能建立任何导电路径。
来自导体502和导体505的板可被散置于来自导体501的板之间,从而形成图案。该图案开始于来自顶部导体502的板,接着是来自导体501的板,然后是来自导体505的板,然后是来自导体501的板。该图案然后重复:502-501-505-501-502等等。该图案仅仅是散置三个导体的板的很多可能的方式中的一种方式。例如,另一种适当的布置可以是501-505-501-505-501-502-501-502,并且然后重复。在一些实施方案中,具有重复图案可能没有保持导体502和导体505的板混合那样重要。然而,需注意,来自导体502的板不与来自导体505的板相邻,因为这样可能会在供电电压506和接地部之间形成第三电容器。然而,在其他实施方案中,这可能是符合需要的,在该文档中稍后将要更详细地论述。
如上文结合图3所述的,在电压504的电压电平稳定时,电介质在导体501和502的板之间以及导体501和505的板之间可具有相当均匀的厚度。图5(A)示出了在标称操作电压下的电容器500。假设供电电压506保持稳定,如果电压(V-ΔV)504的电压电平下降值ΔV,则电介质503可能在导体501和导体502之间收缩,如上文结合图3所述的。然而,电介质503可能在导体501和导体505之间膨胀,因为如参考图4所述的,由C408看到的ΔV可能等于由C407看到的ΔV但是相反。如果适当布置三个导体的板和电介质503,则电容器的总体形状可能不会显著改变,如图5(B)所示的。
如果电压(V+ΔV)504的电压电平升高而非下降值ΔV,则电介质503可通过与刚刚描述的相反方式来膨胀和收缩。如图5(C)所示,电容器500的总体形状可同样不会显著变化,因为导体501和502的板之间的电介质503的膨胀可消除导体501和505的板之间的电介质503的收缩。
在图5的实施方案中,电介质503被示为响应于负电压电平漂移而收缩,并响应于正电压电平漂移而膨胀。如结合图3所述,在其他实施方案中,电介质503响应于正电压电平漂移而收缩,并响应于负电压电平漂移而膨胀。在任一实施方案中,适当布置三个导体和电介质材料仍然可实现电容器500形状变化的减小。
图5的实施方案还示出了单个电介质,即电介质503。在其他实施方案中,在不同层导电板之间使用不同的电介质材料。例如,可在一些层导电板之间使用响应于负电压电平漂移而收缩的第一电介质材料。可在一些层导电板之间使用响应于负电压电平漂移而膨胀的另一电介质材料。除了具有不同物理特性之外,上文所述的各种电介质材料还可具有不同的电气特性,诸如例如电容率。
在一些实施方案中,堆叠可包括散置来自导体502的所有板与来自导体501的板,接着散置来自导体505的所有板和来自导体501的板,使得导体505的两个板之间没有导体502的板,并且反之亦然。尽管这种布置可保持电容器500的总体形状,但质心仍然可能在封装内发生漂移,这仍然可能造成物理力传递到电路板。上文指出,在一些实施方案中,在三个导体的板之间具有重复的图案可能没有保持导体502和导体505的板混合那样重要。在导体505的板之间分布导体502的板目的可以是在电容器500的封装内分布质量漂移,从而可减小所产生的最终物理力。
需注意,图5的例示仅仅出于展示的目的。该例示已被简化和夸大,以强调电压过渡对MLCC的形状的影响。此外,在MLCC的各种实施方案中,针对每个导体示出的板数可不同。
图3和图5展示了垂直于导体板的平面的电介质膨胀和收缩的效应。图6包括图6(A)、图6(B)和图6(C),其示出了电介质材料如何也可平行于板膨胀和收缩。图6包括具有类似于图3中的电容器300的结构的电容器600的三个例示。图6中的三个例示示出了(A)具有电压(V)604的标称电压电平,(B)电压(V-ΔV)604的电压电平突降ΔV以及(C)电压(V+ΔV)604的电压电平突升ΔV的电容器600。在图6的这三个例示中,仅示出了平行效应。未示出上文论述的垂直效应。
在图6(A)中,电容器600可看到电压604的标称电压电平,并且电介质603可处于其基线形状。在图6(B)中,电压604的电压电平可能下降ΔV。响应于电压电平下降,电介质603可平行于导体601和导体602的板而收缩。在图6(C)中,电压604的电压电平可能升高ΔV而非下降ΔV。因此,电介质603可平行于导体的板生长。如前面所公开的,电介质603的形状改变可能导致振动传递到电路板,如果对应的电压电平变化发生在可听频率下,则这可能被听到。
图6的例示仅仅用于展示。该例示的部分已被简化,并且其他部分被夸大以强调电压过渡对MLCC的形状的影响。在各种实施方案中,图中所示的板数量和相对比例可能与实际MLCC中的例示不同。
转到图7,其示出了类似于图5中所示那种结构的MLCC结构的实施方案。图7包括三个例示,图7(A)、图7(B)和图7(C),其示出了(A)具有电压(V)704的标称电压电平,(B)电压(V-ΔV)704的电压电平突降ΔV以及(C)电压(V+ΔV)704的电压电平突升ΔV的电容器700。同样,为了容易理解,仅示出了平行效应。
图7(A)示出了具有基线形状同时经受电压704的标称电压电平的电介质703。如果如图7(B)所示的电压704的电压电平下降ΔV,则电介质703可平行于导体702的板周围的板平面收缩。然而,在导体705的板周围,电介质703可膨胀。膨胀和收缩的这种组合可导致电介质703有些“之字形”的边缘,但与相同条件下的图6中的电容器600相比,总体形状变化可最小。在图7(C)中可示出类似的效应,其中电压704的电压电平升高ΔV,而非下降。在这种情况下,电介质703可平行于导体702的板周围的板的平面膨胀,并在导体705的板的周围收缩。这可实现电介质703类似但反之字形边缘。
在图7中所示出的例示仅仅是传达概念的示例。该例示已被简化和夸大,以强调电压过渡对MLCC的形状的影响。在各种实施方案中,在图中所示的板的数量和相对比例可能与实际MLCC中不同。
用于解耦电压瞬变的方法
现在转到图8,其呈现了用于解耦电压瞬变的方法的流程图。该方法可对应于在图4中所示出的系统400和图5中的电容器500。共同参考图4、图5和图8,该方法可开始于框801。
例如,可由稳压器401来生成经调节的电压(框802)。稳压器401可接收供电电压402作为输入并输出经调节的电压,即VREG输出403。稳压器401和/或系统400构建于其上的电路板可包括寄生电感诸如例如电感L405,这可能导致电压响应于SoC 404的电流消耗变化而波动。
为了减小VREG输出403的电压电平变化,即稳定VREG输出403的电压电平,可从VREG输出403到接地部来耦接第一电容器诸如例如C407(框803)。该电容器可响应于VREG输出403的电压电平的突然升高而存储来自稳压器401的过剩电荷。此外,C407可响应于VREG输出403的电压电平的突然降低而向SoC 404供应所存储的电荷。在其他实施方案中,可将第一电容器耦接到除接地部之外的信号。具有低于VREG输出403的最小工作电压电平的稳定的电压电平的任何信号都可为适当的。
为了进一步稳定VREG输出403,可从VREG输出403向供电电压402耦接第二电容器诸如例如C408(框804)。该电容器可响应于VREG输出403的电压电平的突然降低而存储来自稳压器401的过剩电荷。此外,C408可响应于VREG输出403的电压电平的突然升高而向SoC404供应所存储的电荷。在其他实施方案中,可将第二电容器耦接到除供电电压402之外的信号。具有大于VREG输出403的最大工作电压电平的稳定的电压电平的任何信号都可为适当的。
可将用于电容器的第一导体耦接到VREG输出403(框805)。该第一导体可对应于图5中的导体501。第一导体可由被布置成彼此平行并间隔开的多个导电材料板构成。多个板可在公共侧耦接在一起。
作为电容器C407的另一个部件,可将第二导体耦接到接地部(框806)。该第二导体可对应于导体502。个第二导体可由类似于第一导体布置的多个导电材料板构成。在一些实施方案中,该第二导体可具有比第一导体更少的板。
可将用于电容器C408的第三导体耦接到供电电压诸如供电电压402(框807)。该第三导体可对应于导体505。该第三导体可被构造成类似于第二导体,其中多个板被平行布置并在公共侧耦接在一起。
该方法的下一步可为在第一导体的所有板之间散置第二导体的板(框808)。通过散置,可将第二导体的板布置成平行于第一导体的板,使得如果不是全部也是大部分第二导体的板都在第一导体的至少一个板附近。该第一导体的任何部分都不能接触第二导体的任何部分。在第一导体和第二导体的每个板之间可保持小的均匀间隙。可利用适当的电介质材料诸如例如陶瓷化合物来填充小的均匀间隙。
该方法现在可在第一导体的其余板之间散置第三导体的板(框809)。可将第三导体的板布置成平行于第一导体的板,使得第三导体的一些或所有板在第一导体的至少一个板附近。如第二导体那样,可在第一导体和第三导体的每个板之间保持小的均匀间隙,该间隙可利用类似的电介质材料被填充。该第三导体的任何部分都不能接触第一导体或第二导体的任何部分。
可在第一导体的所有板之间散置第二导体和第三导体的板,使得第二导体的任何板都不在第三导体的板附近,并且两者之间没有第一导体的板。散置板还可获得一种图案,其中该第二导体的至少一些板位于第三导体的至少一些板之间,其中第一导体的板位于第二导体和第三导体的任何板对之间。例如,“1”表示第一导体的板,“2”表示第二导体的板,并且“3”表示第三导体的板,适当的图案可以是:1-2-1-3-1-2-1-3-1或2-1-3-1-3-1-2-1-2-1。可在一些实施方案中采用的另一种适当图案是:1-2-1-1-3-1-1-2-1-1-3-1,在这种情况下,可在重复的1-1层之间使用除前述电介质材料之外的适当的绝缘材料。适当的绝缘材料可比电介质材料更薄,或者可比电介质更柔韧,并且因此能够吸收由于电介质的收缩和膨胀而产生的一些力。散置图案可为或可不为重复的。该方法可在框810中结束。
需注意,MLCC已被用作在暴露于电压电平变化时呈现形状变化的电容器的示例。然而,在本文档中所公开的特征并非要限于MLCC技术。可将本文表达的特征应用于每个导体都可能由多于一个板构成并且导体或电介质可能响应于电压电平改变而经受形状变形的任何电容器技术。
图8的方法仅为一个示例。在一些实施方案中,步骤的数量可不同和/或可按照不同次序进行。尽管步骤被示为顺次进行,但可并行执行一些步骤。
在上文参考图5的论述中,需注意,如果导体502的板与导体505的板相邻,可形成另外的第三电容器,在一些实施方案中,这可向电源上的电压电平提供附加稳定性。
现在转到图9,其示出了系统900。系统900可包括类似于系统400的部件,诸如耦接到供电电压902的稳压器901。VREG输出903可以是由稳压器901产生的输出并可被提供到SoC 904。在一些实施方案中,稳压器901和SoC 904之间的耦接可包括寄生电感L905。电容器C907可相对于接地部来解耦VREG输出903,并且电容器C908可相对于供电电压902来解耦VREG输出903。寄生电感L909可被包括在供电电压902和C908之间。寄生电感L910可被包括在接地部和C907之间。电容器C911可相对于接地部来解耦供电电压902。
稳压器901、供电电压902、VREG输出903、SoC 904、电感L905、电容器C907和C908都可类似于来自图4的稳压器401、供电电压402、VREG输出403、SoC 404、电感L405、电容器C407和C408,因此可表现为如上文参考图4所述的那样。
系统900包括系统400中可能未引用的附加部件,包括电感L909和L910。在一些实施方案中,电感L909和L910可以是寄生电感。电感L909可包括供电电压902中的以及来自构建系统900所在的电路板上的供电电压902的导电迹线的寄生电感。电感L910可包括电路板上的到接地部的导电迹线的寄生电感。添加电感L909和L910可在供电电压902和接地部迹线上形成附加电压瞬变,因为置于供电电压902上的负载由于稳压器901或可能耦接到供电电压902但未示出的任何其他电路的电流消耗变化而变化。
为了补偿L909和L910的附加寄生效应,可从供电电压902向接地部耦接第三电容器C911。类似于本文描述的其他解耦电容器,C911可响应于迹线到供电电压902的电压电平的突然升高而存储电荷,并可响应于迹线到供电电压902的电压电平的突然降低而供应电荷。相对于到接地部的迹线,相反的情况可能是真实的。迹线到接地部的电压电平的下降可导致C911存储电荷,并且迹线到接地部的电压电平的升高可导致C911供应电荷。
为了展示上述概念,已简化了图9的框图。图9中的系统900仅示出了用于展示本文的实施方案所必要的部件。在其他实施方案中,系统900可包括在图9中未示出的各种其他部件。
转到图10,其示出了另一个电容器诸如例如MLCC的一个实施方案。电容器1000包括耦接到电压(V)1004的导体1001和耦接到接地部的导体1002。可由电介质1003来将导体1001和导体1002彼此隔离。电容器1000还包括耦接到供电电压(电源)1006的导体1005。电介质1007可用于将导体1002的板与导体1005的板分开。
就导体1001和1002之间以及导体1001和1005之间的电容器的构造而言,电容器1000可类似于图5中的电容器500。由导体1001和1002的板形成的电容器可对应于图9中的C907。类似地,由导体1001和1005形成的电容器可对应于图9中的C908。在图10的例示中,导体1005被示出,使得看起来导体1005和1002相交。然而,如针对电容器500所述的,在电容器1000内的导体1002和1005之间不能建立任何导电路径。
电容器1000可与电容器500不同,这在于电容器1000可具有平行于导体1005的板并在其附近并由电介质1007分开的导体1002的板。电介质1007可以是电介质1003的一部分,或者电介质1007可与电介质1003分开。平行于导体1005的板并且在其附近的导体1002的板可在供电电压1006和接地部之间形成第三电容器。该第三电容器可对应于图9中的C911。
需注意,图10的例示仅仅出于展示的目的。该例示已被简化和夸大,以强调电压过渡对多层电容器的形状的影响。此外,针对每个导体示出的板数在实际实施方案中可能远远更大。
用于解耦供电电压的方法
转到图11,其呈现了用于解耦供电电压的方法的流程图。该方法可对应于图9中所示的系统900和图10中的电容器1000。共同参考图9、图10和图11,该方法可在图8的方法中的步骤809之后继续进行并开始于框1101。
可通过散置来自已耦接到接地部的导体诸如导体1002的板与来自已耦接到供电电压902的导体诸如导体1005的板来形成第三电容器(框1102)。可与导体1005的板平行地布置导体1002的板,使得导体1002的至少一个板平行于导体1005的至少一个板并在其附近。可在导体1002和1005的每个板之间保持小的均匀间隙,该小的均匀间隙可利用适当的电介质材料来填充。在一些实施方案中,如结合图11所述那样布置电容器板可如前所述那样减小电容器中的电介质材料的变形,由此可能消除与电容器“歌唱”相关联的可听噪声。
为了稳定供电电压诸如例如供电电压902,可如图9中的C911所示的从供电电压902向接地部耦接第三电容器(框1103)。该第三电容器可响应于耦接到供电电压902的电路板上的迹线的电压电平的突然升高而存储过剩电荷。此外,第三电容器可响应于耦接到供电电压902的电路板上的迹线的电压电平的突然降低而供应所存储的电荷。在其他实施方案中,第三电容器可耦接到除供电电压902和接地部之外的信号,并可取决于电容器C907和C908如何耦接到系统900中。
需注意,图11的方法仅仅为示例。在一些实施方案中,步骤的数量可不同和/或可按照不同次序进行。尽管步骤被示为顺次进行,但可并行执行各个步骤。
一旦充分理解了以上公开,很多变型形式和修改形式对于本领域的技术人员而言将变得显而易见。本发明旨在将以下权利要求书被解释为涵盖所有此类变型形式和修改形式。

Claims (19)

1.一种电子设备,包括:
公共封装,包括:
第一多个导电板,耦合到公共封装中的第一节点;
第二多个导电板,耦合到所述公共封装中的第二节点;和
第三多个导电板,耦合到所述公共封装中的第三节点;
其中,所述第一多个导电板中的第一导电板设置在所述第二多个导电板中的第二导电板和所述第三多个导电板中的第三导电板之间;
其中,所述第一导电板和所述第二导电板之间的第一空间以及所述第一导电板和所述第三导电板之间的第二空间包括特定电介质材料,所述特定电介质材料被配置为响应于电压电平的幅值的漂移而改变尺寸,
其中第一、第二和第三多个导电板分布在所述公共封装内以减小响应于所述第一节点与所述第二节点之间以及所述第一节点和所述第三节点之间的电压电平的变化的所述公共封装的形状的改变。
2.根据权利要求1所述的电子设备,其中第二多个导电板的导电板和第三多个导电板的导电板彼此不相邻。
3.根据权利要求1所述的电子设备,其中第一空间和第二空间包括第一电介质材料和第二电介质材料,所述第一电介质材料被配置为响应于所述电压电平的幅值的正漂移而收缩并且响应于所述电压电平的幅值的负漂移而膨胀,并且所述第二电介质材料被配置为响应于所述电压电平的幅值的负漂移而收缩并且响应于所述电压电平的幅值的正漂移而膨胀。
4.根据权利要求1所述的电子设备,其中第一电容器被形成在所述第一节点和所述第二节点之间,并且第二电容器被形成在所述第一节点和所述第三节点之间;并且其中所述第一多个导电板中的至少一个公共导电板被包括在所述第一电容器和所述第二电容器中。
5.根据权利要求1所述的电子设备,其中所述第一多个导电板中的第四导电板设置在所述第二多个导电板中的第五导电板和第六导电板之间,并且其中所述第一多个导电板中的第七导电板设置在所述第三多个导电板中的第八导电板和第九导电板之间。
6.根据权利要求5所述的电子设备,其中所述第七导电板与所述第八导电板之间的空间包括所述特定电介质材料,并且所述第七导电板与所述第九导电板之间的空间包括不同的电介质材料,所述不同的电介质材料被配置为响应于电压电平的幅值的漂移而改变尺寸,其中所述不同的电介质材料的尺寸的变化与所述特定电介质材料的尺寸的变化互补。
7.根据权利要求1所述的电子设备,其中所述第二多个导电板中的至少第四导电板与所述第三多个导电板中的至少第五导电板相邻地设置。
8.一种用于多层电容器中的声学噪声消除的方法,包括:
根据处于第二电压电平的输入电压信号产生处于第一电压电平的输出电压信号;
通过在输出电压信号和接地参考之间耦合第一电容器来稳定所述输出电压信号,其中所述第一电容器包括耦合到所述输出电压信号的第一多个导电板的第一子集和耦合到所述接地参考的第二多个导电板,并且所述第一多个导电板中的一个导电板与所述第二多个导电板中的一个导电板相邻;和
通过在所述输出电压信号和所述输入电压信号之间耦合第二电容器来稳定所述输出电压信号,其中所述第二电容器包括耦合到所述输出电压信号的所述第一多个导电板的第二子集和耦合到所述输入电压信号的第三多个导电板,所述第一多个导电板中的不同导电板与所述第三多个导电板中的一个导电板相邻;并且
其中电介质层被布置在所述第一多个导电板的所述第一子集中的所述一个导电板和所述第二多个导电板中的所述一个导电板之间,所述电介质层包括第一电介质材料,所述第一电介质材料被配置为响应于电压电平的幅值的漂移而改变尺寸;
其中所述输出电压信号耦合到公共封装中的第一节点,所述接地参考耦合到所述公共封装中的第二节点,并且所述输入电压信号耦合到所述公共封装中的第三节点;并且
其中所述第一多个导电板、第二多个导电板和第三多个导电板分布在所述公共封装内以减小响应于所述第一节点和所述第二节点之间以及所述第一节点和所述第三个节点之间的电压电平的变化的所述公共封装的形状的变化。
9.根据权利要求8所述的方法,其中第二多个导电板的导电板与第三多个导电板的导电板不相邻。
10.根据权利要求8所述的方法,其中所述第一节点耦合到所述第一多个导电板,所述第二节点耦合到所述第二多个导电板,并且所述第三节点耦合到所述第三多个导电板。
11.根据权利要求8所述的方法,还包括通过在所述输入电压信号和所述接地参考之间耦合第三电容器来稳定所述输入电压信号,其中所述第三电容器包括耦合到所述接地参考的第二多个导电板的第二子集以及耦合到所述输入电压信号的所述第三多个导电板的第二子集。
12.根据权利要求11所述的方法,其中所述第三多个导电板的第二子集通过电介质材料与所述第二多个导电板的第二子集分开。
13.一种用于多层电容器中的声学噪声消除的系统,包括:
电源,被配置为在正端子和负端子之间提供第一电压电平;
电压调节器,耦合到所述电源,其中所述电压调节器被配置为在输出端子处产生第二电压电平,其中所述第二电压电平取决于所述第一电压电平;
第一电容器,耦合在所述输出端子和所述负端子之间,其中所述第一电容器包括耦合到所述输出端子的第一多个导电板的第一子集和耦合到所述负端子的第二多个导电板;和
第二电容器,耦合在所述输出端子和所述正端子之间,其中所述第二电容器包括耦合到所述输出端子的第一多个导电板的第二子集和耦合到所述正端子的第三多个导电板;
其中,所述第一多个导电板中的第一导电板设置在所述第二多个导电板中的第二导电板与所述第三多个导电板中的第三导电板之间;并且
其中,所述第一导电板和所述第二导电板之间的空间包括特定电介质材料,所述特定电介质材料被配置为响应于电压电平的幅值的漂移而改变尺寸,
其中所述第一多个导电板、第二多个导电板和第三多个导电板分布在公共封装内以减小响应于所述第二电压电平的变化的所述公共封装的形状的变化。
14.根据权利要求13所述的系统,其中所述第一多个导电板中的第四导电板与所述第二多个导电板中的第五导电板相邻。
15.根据权利要求14所述的系统,其中所述第四导电板和所述第五导电板之间的空间包括不同的电介质材料,所述不同的电介质材料被配置为响应于电压电平的幅值的增加而收缩并且响应于电压电平的幅值的减小而膨胀;并且
其中,所述特定电介质材料被配置为响应于电压电平的幅值的减小而收缩并且响应于电压电平的幅值的增加而膨胀。
16.根据权利要求13所述的系统,其中所述特定电介质材料是钛酸钡。
17.根据权利要求16所述的系统,其中硅酸铝被加入到所述钛酸钡中。
18.根据权利要求13所述的系统,其中第二多个导电板的导电板和第三多个导电板的导电板彼此不相邻。
19.根据权利要求13所述的系统,其中所述第一导电板和所述第三导电板之间的空间包括电介质材料,所述电介质材料被配置为响应于电压电平的幅值的减小而收缩并且响应于电压电平的幅值的增加而膨胀。
CN201910301475.7A 2014-01-13 2014-12-31 多层电容器中的声学噪声消除 Active CN110033946B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461926506P 2014-01-13 2014-01-13
US61/926,506 2014-01-13
US14/476,250 US9672986B2 (en) 2014-01-13 2014-09-03 Acoustic noise cancellation in multi-layer capacitors
US14/476,250 2014-09-03
CN201480073012.5A CN105900194B (zh) 2014-01-13 2014-12-31 多层电容器中的声学噪声消除

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480073012.5A Division CN105900194B (zh) 2014-01-13 2014-12-31 多层电容器中的声学噪声消除

Publications (2)

Publication Number Publication Date
CN110033946A CN110033946A (zh) 2019-07-19
CN110033946B true CN110033946B (zh) 2021-11-16

Family

ID=53521939

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480073012.5A Active CN105900194B (zh) 2014-01-13 2014-12-31 多层电容器中的声学噪声消除
CN201910301475.7A Active CN110033946B (zh) 2014-01-13 2014-12-31 多层电容器中的声学噪声消除

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201480073012.5A Active CN105900194B (zh) 2014-01-13 2014-12-31 多层电容器中的声学噪声消除

Country Status (7)

Country Link
US (1) US9672986B2 (zh)
EP (2) EP3078040B1 (zh)
JP (3) JP6626447B2 (zh)
KR (2) KR102075281B1 (zh)
CN (2) CN105900194B (zh)
TW (1) TWI564920B (zh)
WO (1) WO2015105719A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6115517B2 (ja) * 2014-05-09 2017-04-19 株式会社村田製作所 電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法
JP6115516B2 (ja) * 2014-05-09 2017-04-19 株式会社村田製作所 電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法
US9893604B2 (en) * 2015-07-21 2018-02-13 Robert W. Horst Circuit with low DC bias storage capacitors for high density power conversion
TWI595736B (zh) * 2016-01-21 2017-08-11 建準電機工業股份有限公司 電熱裝置
EP3574514A4 (en) * 2017-01-25 2020-11-18 Kemet Electronics Corporation SELF-SHOCKING MLCC NETWORK
JP6861567B2 (ja) * 2017-04-19 2021-04-21 矢崎総業株式会社 車両用回路体
CN108983018B (zh) * 2018-05-23 2021-04-06 奇酷互联网络科技(深圳)有限公司 电容啸叫检测方法、系统、可读存储介质及装置
US10811192B2 (en) 2018-09-28 2020-10-20 Apple Inc. Reliable capacitor structures
KR20200083023A (ko) * 2018-12-31 2020-07-08 삼성전자주식회사 주파수 부스터에 기반하여 음향 잡음을 제거하는 전자장치
EP3934079A1 (en) 2020-07-01 2022-01-05 Shenzhen Goodix Technology Co., Ltd. Adaptive dc-dc boost converter arrangement
KR20220140933A (ko) 2021-04-09 2022-10-19 주식회사 알머스 소음 제거 구조의 음향 기기 및 이의 제조방법
KR20230040667A (ko) 2021-09-16 2023-03-23 삼성전자주식회사 전력 관리 집적 회로를 포함하는 전자 장치 및 그 운용 방법
KR20240019532A (ko) 2022-08-04 2024-02-14 주식회사 알머스 소음 제거 구조의 음향 기기 및 이의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021980A (ja) * 2006-06-15 2008-01-31 Ngk Spark Plug Co Ltd コンデンサ、配線基板
CN101131895A (zh) * 2006-08-21 2008-02-27 Tdk株式会社 层叠型贯通电容器阵列
CN101241800A (zh) * 2007-02-05 2008-08-13 三星电机株式会社 多层片式电容器
CN104282432A (zh) * 2013-07-09 2015-01-14 三星电机株式会社 多层陶瓷电容器及用于多层陶瓷电容器的安装电路板

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157513A (en) * 1981-03-23 1982-09-29 Murata Manufacturing Co Capacitor
JPH0491415A (ja) * 1990-08-02 1992-03-24 Mitsubishi Electric Corp 積層コンデンサ
JP3073035B2 (ja) 1991-02-21 2000-08-07 毅 池田 Lcノイズフィルタ
JPH0653075A (ja) * 1992-07-27 1994-02-25 Mitsubishi Materials Corp 平衡線路用積層セラミックコンデンサ
JP2002232110A (ja) * 2001-02-02 2002-08-16 Tohoku Pioneer Corp 積層セラミックコンデンサを実装した回路基板
JP2002299162A (ja) * 2001-04-02 2002-10-11 Matsushita Electric Ind Co Ltd 電源用レギュレータ
US6920316B2 (en) * 2001-09-04 2005-07-19 Freescale Semiconductor, Inc. High performance integrated circuit regulator with substrate transient suppression
JP3833145B2 (ja) * 2002-06-11 2006-10-11 Tdk株式会社 積層貫通型コンデンサ
JP2004193352A (ja) 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd 積層コンデンサ及び積層コンデンサ実装体
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
JP2006100646A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd 積層コンデンサ
JP2006100682A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd 3端子型積層コンデンサ実装回路基板及び3端子型積層コンデンサ
ITMI20051027A1 (it) * 2005-06-01 2006-12-02 St Microelectronics Srl Architettura per implementare una capacita' integrata
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP4150394B2 (ja) 2005-09-29 2008-09-17 Tdk株式会社 積層型フィルタの製造方法
US20070297244A1 (en) * 2006-06-21 2007-12-27 Macronix International Co., Ltd. Top Dielectric Structures in Memory Devices and Methods for Expanding a Second Bit Operation Window
JP2008085081A (ja) * 2006-09-27 2008-04-10 Kyocera Corp 可変容量コンデンサ
KR100843403B1 (ko) * 2006-12-19 2008-07-03 삼성전기주식회사 렌즈 이송장치
US7920370B2 (en) * 2007-02-05 2011-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP2008205135A (ja) 2007-02-19 2008-09-04 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びコンデンサ実装回路基板
US7804678B2 (en) 2007-04-25 2010-09-28 Industrial Technology Research Institute Capacitor devices
JP4548492B2 (ja) * 2008-02-13 2010-09-22 Tdk株式会社 積層コンデンサアレイ
US8159813B2 (en) 2008-04-01 2012-04-17 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
DE102008062023A1 (de) * 2008-12-12 2010-06-17 Epcos Ag Elektrisches Vielschichtbauelement und Schaltungsanordnung damit
JP2010124010A (ja) * 2010-03-12 2010-06-03 Tdk Corp 貫通コンデンサ
JP2012156193A (ja) * 2011-01-24 2012-08-16 Tdk Corp 積層コンデンサ
KR101539808B1 (ko) 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
JP5573868B2 (ja) * 2012-03-07 2014-08-20 株式会社村田製作所 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置
JP5664597B2 (ja) 2012-06-12 2015-02-04 株式会社村田製作所 実装構造及び実装方法
JP5974653B2 (ja) * 2012-06-12 2016-08-23 株式会社村田製作所 積層コンデンサの使用方法
KR20140080019A (ko) 2012-12-20 2014-06-30 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6115517B2 (ja) * 2014-05-09 2017-04-19 株式会社村田製作所 電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法
US10204737B2 (en) * 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021980A (ja) * 2006-06-15 2008-01-31 Ngk Spark Plug Co Ltd コンデンサ、配線基板
CN101131895A (zh) * 2006-08-21 2008-02-27 Tdk株式会社 层叠型贯通电容器阵列
CN101241800A (zh) * 2007-02-05 2008-08-13 三星电机株式会社 多层片式电容器
CN104282432A (zh) * 2013-07-09 2015-01-14 三星电机株式会社 多层陶瓷电容器及用于多层陶瓷电容器的安装电路板

Also Published As

Publication number Publication date
EP3078040B1 (en) 2020-08-19
JP2020145460A (ja) 2020-09-10
EP3754678B1 (en) 2024-01-10
US9672986B2 (en) 2017-06-06
US20150200056A1 (en) 2015-07-16
CN110033946A (zh) 2019-07-19
WO2015105719A1 (en) 2015-07-16
CN105900194A (zh) 2016-08-24
KR101845491B1 (ko) 2018-04-11
KR20160106158A (ko) 2016-09-09
JP6626447B2 (ja) 2019-12-25
JP2017510057A (ja) 2017-04-06
TWI564920B (zh) 2017-01-01
EP3078040A1 (en) 2016-10-12
JP7050113B2 (ja) 2022-04-07
KR20180036796A (ko) 2018-04-09
CN105900194B (zh) 2019-04-12
EP3754678A1 (en) 2020-12-23
JP2018191000A (ja) 2018-11-29
KR102075281B1 (ko) 2020-02-07
TW201546846A (zh) 2015-12-16
JP6744364B2 (ja) 2020-08-19

Similar Documents

Publication Publication Date Title
CN110033946B (zh) 多层电容器中的声学噪声消除
US9824824B2 (en) Coil electronic component and method of manufacturing the same
US8159813B2 (en) Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
US9520244B2 (en) Composite electronic component and board having the same
US9449766B2 (en) Composite electronic component and board having the same
US20160126013A1 (en) Multilayer ceramic electronic component and board having the same
US10192684B2 (en) Multilayer capacitor and board having the same mounted thereon
JP6455523B2 (ja) コンデンサ回路、コンデンサモジュールおよび電力変換システム
US20150016016A1 (en) Array-type multilayer ceramic electronic component and mounting board therefor
US20160120027A1 (en) Multilayer ceramic electronic component and board having the same
US20160307700A1 (en) Capacitor component and board having the same
US9208950B2 (en) Multilayer ceramic capacitor and board for mounting the same
CN105097280A (zh) 电压平滑化电路、电压变换电路及对层叠电容器施加的电压控制方法
KR101994725B1 (ko) 어레이형 적층 세라믹 전자 부품 및 그 실장 기판
JP4792847B2 (ja) Dc−dcコンバータ
CN105099135A (zh) 电压平滑化电路、电压变换电路及控制电压的方法
US12120822B2 (en) Power module with output inductors and output capacitors that are embedded within substrate layers
US20160189869A1 (en) Composite electronic component
EP2884510A2 (en) Array-type multilayer ceramic electronic component and mounting board therefor
KR20090105778A (ko) 적층형 칩 커패시터, 이를 구비하는 마더보드 장치 및 전력분배망

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant