JP5974653B2 - 積層コンデンサの使用方法 - Google Patents

積層コンデンサの使用方法 Download PDF

Info

Publication number
JP5974653B2
JP5974653B2 JP2012133217A JP2012133217A JP5974653B2 JP 5974653 B2 JP5974653 B2 JP 5974653B2 JP 2012133217 A JP2012133217 A JP 2012133217A JP 2012133217 A JP2012133217 A JP 2012133217A JP 5974653 B2 JP5974653 B2 JP 5974653B2
Authority
JP
Japan
Prior art keywords
capacitor
electrode
multilayer
voltage
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012133217A
Other languages
English (en)
Other versions
JP2013258278A (ja
Inventor
良直 西岡
良直 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012133217A priority Critical patent/JP5974653B2/ja
Publication of JP2013258278A publication Critical patent/JP2013258278A/ja
Application granted granted Critical
Publication of JP5974653B2 publication Critical patent/JP5974653B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層コンデンサの使用方法、特に、複数の誘電体層を積層してなる積層体に複数のコンデンサ電極を誘電体層を介して互いに対向して配置し、積層体の表面に各コンデンサ電極と接続した外部電極を設けた積層コンデンサの使用方法に関する。
近年、携帯電話機やノート型パソコンなどのモバイル型電子機器の高性能化に伴って、それらに搭載されているCPUなどの高性能化が進んでいる。そのため、消費電力を低くすることが困難になってきている。他方、モバイル型電子機器はバッテリーでより長時間駆動可能であることが求められている。そのため、電源装置の変換効率の向上が強く求められている。この種の電源装置としては、変換効率において優れているDC−DCコンバーターが広く用いられている。DC−DCコンバーター回路では、入力部分や出力部分にコンデンサが用いられており、入力部分に用いられるコンデンサは、電源ノイズを除去するために用いられるため、等価直列抵抗が低いこと、及び、静電容量が高いことが望ましい。
また、DC−DCコンバーターでは、その動作原理によりリップル電圧が不可避的に生じる。このリップル電圧は、出力側のコンデンサのインピーダンスに依存している。そのため、リップル電圧を抑制するには、出力側に配置されるコンデンサの等価直列インダクタンス及び等価直列抵抗が低いことが望ましい。
電源装置のさらなる小型化のためには、それに用いられるコンデンサに対してもさらなる小型化が求められている。そこで、大きな静電容量、低い等価直列抵抗、低い等価直列インダクタンスを実現でき、さらなる小型化が可能な積層セラミックコンデンサが用いられている。
ところで、誘電体層とコンデンサ電極とが積層されてなる積層コンデンサでは、リップル成分を含む電圧を印加すると容量部において電歪現象が発生し、積層体が伸縮する。積層コンデンサの小型化・薄層化の進展に伴い、誘電体への印加電界が強くなり、電歪現象が無視できなくなってきた。回路基板に搭載(はんだ付け)された積層コンデンサに伸縮振動が生じると、回路基板に伝搬されて回路基板が振動し、その振動数が可聴域である20Hz〜20kHzになると人間の耳に「基板鳴き」として認識される。
このような「基板鳴き」を防止・低減するために従来様々な提案がなされている。例えば、特許文献1には、二つの積層コンデンサを回路基板の表面に並置し、二つの積層コンデンサに印加される充放電のリップル成分によって発生する振動波の振幅動作を、ほぼ逆相の等振幅関係となるように構成することを提案している。
しかしながら、一般的な積層コンデンサは角柱であることが多く、実装のためにマウンターで吸着する際に90°回転し、コンデンサ電極が実装面と平行になったり、垂直になったりした状態で実装されるおそれがある。従って、特許文献1に記載の実装形態では、実装方向の食い違いによって電歪現象で二つのコンデンサに生じる振動が狙いからずれてしまうという問題点を有している。また、二つのコンデンサを回路基板上に実装する必要があるので、回路設計の自由度が損なわれたり、実装効率が低下するという問題点もあった。
特開2002−232110号公報
本発明の目的は、単一の素子で基板鳴きを低減することのできる積層コンデンサの使用方法を提供することにある。
本発明の一形態である積層コンデンサの使用方法は、
複数の誘電体層を積層してなる直方体状の積層体と、前記積層体の内部に配置された第1コンデンサ電極、第2コンデンサ電極及び第3コンデンサ電極と、前記積層体の外面に配置されて第1コンデンサ電極、第2コンデンサ電極及び第3コンデンサ電極のそれぞれと接続された第1外部電極、第2外部電極及び第3外部電極と、を備え、
第1コンデンサ電極と第2コンデンサ電極とが誘電体層を挟んで対向して第1容量部を形成し、第2コンデンサ電極と第3コンデンサ電極とが誘電体層を挟んで第2容量部を形成し、
前記第2コンデンサ電極は、前記積層体における対向する2つの面で前記第2外部電極に引き出される引き出し部を有する、
積層コンデンサの使用方法であって、
第1容量部に印加する第1交流電圧の位相と第2容量部に印加する第2交流電圧の位相とがずれるように、第1外部電極、第2外部電極及び第3外部電極を外部回路に接続すること、
を特徴とする。
前記積層コンデンサの使用方法においては、第1容量部に印加する第1交流電圧の位相と第2容量部に印加する第2交流電圧の位相とがずれているため、第1容量部と第2容量部で発生する積層体の伸縮が打ち消し合うことになり、積層コンデンサが実装された回路基板が振動することが抑制され、その結果、基板鳴きが抑制される。
本発明によれば、単一の積層コンデンサのみで積層体の伸縮が基板に伝達されるのを抑制できる。それゆえ、回路設計において高い自由度を保持し、実装効率を低下させることなく、基板鳴きを低減することができる。
一実施例である積層コンデンサの内部構造を示す斜視図である。 前記積層コンデンサを示す断面図である。 前記積層コンデンサの等価回路図である。 前記積層コンデンサを用いたDC−DCコンバーターの回路を示すブロック図である。
以下、本発明に係る積層コンデンサの実施例について添付図面を参照して説明する。
図1及び図2に示す積層コンデンサ1は、複数の誘電体層を積層してなる積層体10と、該積層体10の内部に配置された第1コンデンサ電極11、第2コンデンサ電極12及び第3コンデンサ電極13と、積層体10の外面に配置されて第1コンデンサ電極11、第2コンデンサ電極12及び第3コンデンサ電極13のそれぞれと接続された第1外部電極21、第2外部電極22及び第3外部電極23と、を備えている。
詳しくは、第1コンデンサ電極11は、積層体10の上半分部分に3層積層されており、右側端部11aにおいて積層体10の右側端部に形成された第1外部電極21と接続されている。第3コンデンサ電極13は、積層体10の下半分部分に3層積層されており、左側端部13aにおいて積層体10の左側端部に形成された第3外部電極23と接続されている。第1及び第3外部電極21,23はそれぞれ積層体10の左右端面から隣接する上下面及び両側面に若干量だけ折り返された状態で形成されている。
第2コンデンサ電極12は、前記第1及び第3コンデンサ電極11,13と誘電体層を挟んで対向するように積層されており、両側部に形成した引出し部12aにおいて第2外部電極22と接続されている。第2外部電極22は、積層体10の下面から両側面に立ち上がり、上面に若干量だけ折り返された状態で形成されている。
第1コンデンサ電極11と第2コンデンサ電極12とが誘電体層を挟んで対向して第1容量部C1を形成し、第2コンデンサ電極12と第3コンデンサ電極13とが誘電体層を挟んで第2容量部C2を形成している。この積層コンデンサ1において、積層体10の下面が図示しない回路基板への実装面となる。
以上の構成からなる積層コンデンサは、図3に示す等価回路を備えている。即ち、第1及び第2コンデンサ電極11,12で形成される第1容量部C1と、第2及び第3コンデンサ電極12,13で形成される第2容量部C2とが直列に接続されている。
第1及び第2外部電極21,22には第1電源31が接続され、第2及び第3外部電極22,23には第2電源32が接続される。そして、第1電源31からは第1容量部C1に第1の直流に交流が重畳された第1交流電圧が印加され、第2電源32からは第2容量部C2に第2の直流に交流が重畳された第2交流電圧が印加される。この場合、第1交流電圧の位相と第2交流電圧の位相とは所定量ずれるように調整されている。
このように、第1容量部C1に印加する第1交流電圧(直流に交流が重畳された電圧)の位相と第2容量部C2に印加する第2交流電圧(直流に交流が重畳された電圧)の位相とがずれているため、それぞれの直流電圧に交流のリップル成分が含まれていても、第1容量部C1と第2容量部C2で発生する積層体10の伸縮が打ち消し合うことになる。即ち、第1容量部C1が積層方向に対して伸びる方向に変位するとき、第2容量部C2は積層方向に対して電圧非印加状態に近づく方向に変位し、また、第2容量部C2が積層方向に対して伸びる方向に変位するとき、第1容量部C1は積層方向に対して電圧非印加状態に近づく方向に変位する。それゆえ、積層コンデンサ1が実装された回路基板が振動することが抑制され、結果的に基板鳴きが抑制されることになる。
第1交流電圧と第2交流電圧との位相差は特に限定されるものではない。180°の位相差であれば振動を最も好ましく減衰させることができる。本発明者によれば、180°±90°の位相差であっても十分な減衰効果を得ることが確認されている。また、直流に重畳される交流は、矩形波、三角波であったとしても、基板鳴き抑制効果がある。
(他の実施形態)
なお、本発明に係る積層コンデンサの使用方法は、前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
特に、積層体やコンデンサ電極の細部の形状は任意である。コンデンサの容量も任意であるが、通常は1μF以上の容量のコンデンサが鳴くことが知られている。また、前記実施例では容量部C1,C2を直列に接続したものを示したが、並列に接続してもよい。あるいは、2以上の任意の数の容量部が積層されていてもよい。
また、本発明に係る積層コンデンサは、図4に示すようなDC−DCコンバーターの回路で使用することが好ましい。具体的には、直流電源40と電圧変換回路41との間に設けられた第1容量部C3に、電圧変換回路41によって入力直流電圧に交流のリップル電圧が重畳された電圧が印加され、電圧変換回路41と負荷回路42との間に設けられた第2容量部C4に、出力直流電圧に交流のリップル電圧が重畳された電圧が印加されるような回路である。このような回路設計では、基板鳴きが発生しやすいため、本発明に係る積層コンデンサの使用が特に有用である。
以上のように、本発明は、積層コンデンサの使用において有用であり、特に、単一の素子で基板鳴きを低減することができる点で優れている。
1…積層コンデンサ
10…積層体
11,12,13…コンデンサ電極
21,22,23…外部電極
31,32…電源
C1,C2,C3,C4…容量部

Claims (2)

  1. 複数の誘電体層を積層してなる直方体状の積層体と、前記積層体の内部に配置された第1コンデンサ電極、第2コンデンサ電極及び第3コンデンサ電極と、前記積層体の外面に配置されて第1コンデンサ電極、第2コンデンサ電極及び第3コンデンサ電極のそれぞれと接続された第1外部電極、第2外部電極及び第3外部電極と、を備え、
    第1コンデンサ電極と第2コンデンサ電極とが誘電体層を挟んで対向して第1容量部を形成し、第2コンデンサ電極と第3コンデンサ電極とが誘電体層を挟んで第2容量部を形成し、
    前記第2コンデンサ電極は、前記積層体における対向する2つの面で前記第2外部電極に引き出される引き出し部を有する、
    積層コンデンサの使用方法であって、
    第1容量部に印加する第1交流電圧の位相と第2容量部に印加する第2交流電圧の位相とがずれるように、第1外部電極、第2外部電極及び第3外部電極を外部回路に接続すること、
    を特徴とする積層コンデンサの使用方法。
  2. 第1交流電圧の位相と第2交流電圧の位相とが180°又は180°±90°ずれるように、第1外部電極、第2外部電極及び第3外部電極を外部回路に接続すること、を特徴とする請求項1に記載の積層コンデンサの使用方法。
JP2012133217A 2012-06-12 2012-06-12 積層コンデンサの使用方法 Active JP5974653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012133217A JP5974653B2 (ja) 2012-06-12 2012-06-12 積層コンデンサの使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012133217A JP5974653B2 (ja) 2012-06-12 2012-06-12 積層コンデンサの使用方法

Publications (2)

Publication Number Publication Date
JP2013258278A JP2013258278A (ja) 2013-12-26
JP5974653B2 true JP5974653B2 (ja) 2016-08-23

Family

ID=49954466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012133217A Active JP5974653B2 (ja) 2012-06-12 2012-06-12 積層コンデンサの使用方法

Country Status (1)

Country Link
JP (1) JP5974653B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097280A (zh) * 2014-05-09 2015-11-25 株式会社村田制作所 电压平滑化电路、电压变换电路及对层叠电容器施加的电压控制方法
US9672986B2 (en) 2014-01-13 2017-06-06 Apple Inc. Acoustic noise cancellation in multi-layer capacitors

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6115517B2 (ja) * 2014-05-09 2017-04-19 株式会社村田製作所 電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法
JP6137047B2 (ja) * 2014-05-09 2017-05-31 株式会社村田製作所 積層コンデンサ及びその使用方法
JP7003495B2 (ja) * 2017-08-30 2022-01-20 Tdk株式会社 積層コンデンサ
JP6930114B2 (ja) * 2017-01-20 2021-09-01 Tdk株式会社 電子部品装置
EP3574514A4 (en) * 2017-01-25 2020-11-18 Kemet Electronics Corporation SELF-SHOCKING MLCC NETWORK
JP2019062023A (ja) * 2017-09-25 2019-04-18 Tdk株式会社 電子部品装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491415A (ja) * 1990-08-02 1992-03-24 Mitsubishi Electric Corp 積層コンデンサ
JPH0653075A (ja) * 1992-07-27 1994-02-25 Mitsubishi Materials Corp 平衡線路用積層セラミックコンデンサ
JPH11288838A (ja) * 1998-03-31 1999-10-19 Murata Mfg Co Ltd 積層セラミック電子部品
JP3805146B2 (ja) * 1998-12-09 2006-08-02 太陽誘電株式会社 積層セラミックコンデンサの回路基板実装方法及び回路基板
JP2002232110A (ja) * 2001-02-02 2002-08-16 Tohoku Pioneer Corp 積層セラミックコンデンサを実装した回路基板
JP4290385B2 (ja) * 2002-04-26 2009-07-01 太陽誘電株式会社 コンデンサの回路基板実装方法及びコンデンサ実装回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9672986B2 (en) 2014-01-13 2017-06-06 Apple Inc. Acoustic noise cancellation in multi-layer capacitors
CN105097280A (zh) * 2014-05-09 2015-11-25 株式会社村田制作所 电压平滑化电路、电压变换电路及对层叠电容器施加的电压控制方法
CN105097280B (zh) * 2014-05-09 2018-01-02 株式会社村田制作所 电压平滑化电路、电压变换电路及对层叠电容器施加的电压控制方法

Also Published As

Publication number Publication date
JP2013258278A (ja) 2013-12-26

Similar Documents

Publication Publication Date Title
JP5974653B2 (ja) 積層コンデンサの使用方法
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
JP6137047B2 (ja) 積層コンデンサ及びその使用方法
KR102473422B1 (ko) 적층형 전자 부품 및 그 실장 기판
JP6263849B2 (ja) 積層セラミックコンデンサ
KR101973418B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2010123614A (ja) セラミックコンデンサ及びそれを備えた電子部品
KR102064008B1 (ko) 적층 커패시터, 적층 커패시터가 실장된 기판
KR20160051309A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP5343997B2 (ja) 積層コンデンサの実装構造
KR102070232B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102139762B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR20140091926A (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법
JP2012248846A (ja) 積層セラミックコンデンサの回路基板の実装構造
JP2007103496A (ja) コンデンサおよび基板アセンブリ
JP2014053588A (ja) コンデンサ部品及びコンデンサ部品実装構造体
KR20150118386A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20200016586A (ko) 적층형 전자 부품
JP2013239753A (ja) 積層型セラミックスキャパシタ
JP2019047109A (ja) 複合電子部品及びその実装基板
KR101548769B1 (ko) 적층형 캐패시터 및 그 제조방법
KR20190036346A (ko) 적층형 전자 부품 및 그 실장 기판
US20210202175A1 (en) Multilayer electronic component and board having the same mounted thereon
JP6927532B2 (ja) 積層型電子部品及びその実装基板
KR20160107828A (ko) 적층 세라믹 커패시터 및 그 실장 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160219

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160704

R150 Certificate of patent or registration of utility model

Ref document number: 5974653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150