TW201546846A - 多層電容器中的聲噪消降 - Google Patents

多層電容器中的聲噪消降 Download PDF

Info

Publication number
TW201546846A
TW201546846A TW104101109A TW104101109A TW201546846A TW 201546846 A TW201546846 A TW 201546846A TW 104101109 A TW104101109 A TW 104101109A TW 104101109 A TW104101109 A TW 104101109A TW 201546846 A TW201546846 A TW 201546846A
Authority
TW
Taiwan
Prior art keywords
conductive plates
coupled
capacitor
conductor
voltage
Prior art date
Application number
TW104101109A
Other languages
English (en)
Other versions
TWI564920B (zh
Inventor
Jeffrey G Koller
P Jeffrey Ungar
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of TW201546846A publication Critical patent/TW201546846A/zh
Application granted granted Critical
Publication of TWI564920B publication Critical patent/TWI564920B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本發明呈現一種用於解耦發生在由一電壓調節器產生的一電壓信號上之電壓暫態的器件。該器件可將電壓暫態與耦接至該電壓調節器之電路解耦。該器件可包括可含於一單一封裝中的兩個電容器。該兩個電容器可耦接至來自該電壓調節器之電壓信號，使得一電容器亦耦接至一接地參考且另一電容器亦耦接至一供應電壓。可在一多層陶瓷電容器(MLCC)製程中建構該等電容器。形成該MLCC之材料可經配置，使得MLCC封裝不回應於該電壓信號上之電壓位準波動而改變形狀或振動。

Description

多層電容器中的聲噪消降
本文中所描述的實施例係關於電容器設計之領域，且更特定言之係關於用於最小化電壓暫態的電容器之實施。
在電子電路中，類似於微處理器或系統單晶片(SoC)之複雜組件具有波動的電力需求，因此將電容器靠近此等器件置放以在電流需求變化時保持供應電壓穩定。此等所謂的「解耦」或「旁路」電容器連接於電源與接地之間並充當區域低阻抗電壓源，能夠處置在負載波動時發生的暫態電流。根據鋁或鉭電解製造的電容器歸因於其低成本及大電容而為用於解耦之一個選擇。另外，在一些實施例中，在操作期間利用此等電容器的供應電壓之電壓位準保持相對恆定，從而使電解電容器成為合適之選擇。
對於較小攜帶型器件之需求推動了需求較小組件的小型化要求。因為電解電容器可能不提供最小電容器解決方案，所以其可能不提供最佳選項。另外，改良電池壽命之電力減少技術已導致視器件之活動性位準而調整供應電壓的系統。現代攜帶型器件可常常使解耦電容器經歷以可為約數毫秒之時間間隔在多個位準(諸如，0.8V與1.8V)之間動態步進的電壓。再一次，因為電解電容器可能不會按需要快速地對變化之電壓位準作出回應，所以其可能不提供最佳選項。替代 性地，陶瓷技術之進展已導致適合於用作解耦電容器之多層陶瓷電容器(MLCC)，其可提供實體上小之組件並允許電壓位準較快變化。
然而，MLCC技術與動態供應電壓之組合可產生一問題。MLCC使用陶瓷介電材料(例如，鈦酸鋇)，其可在跨越此電容器之導電板的電場改變時稍微改變形狀。此等形狀變化可由包括壓電效應、電致伸縮及庫侖力之各種物理現象引起，且可使MLCC回應於跨越此電容器之端子的變化之電壓位準而機械振動。此振動可經由電容器安裝點耦合而激發電路板中的機械振動，若電壓位準變化以在可聽範圍中之頻率發生，則機械振動接著可使器件發出可聽噪音。
MLCC之此可聽特性(通常被稱作「電容器振鳴」)最初在涉及AC信號濾波之MLCC應用中觀測到，且可為自電子器件發出噪音的原因。量測及計算展示電容器中之實體位移可為極小的，使得電容器表面可能僅移動單個原子之寬度的一部分。然而，歸因於可能涉及的大力，耦合至系統中之總機械功率可為宏觀的及可為人類聽到。因此，可需要減少或消除諸如此之特性的技術。一種方法可為修改電容器座架以減少MLCC與電路板之間的耦合。另一方法可為配置多個電容器，使得大部分噪音耦合至電路板之不可聽共振模式中。然而，兩種技術皆可受制於振動之實體原因係多樣並不被充分理解，及電容器形狀變化之細節受其內部設計及供應商處理細節影響的事實，從而使此等解決方案之大批量生產困難。
需要可適當地將供應電壓上之電壓暫態與依賴於該供應電壓的電路解耦的器件。所要器件亦應具有小外觀尺寸以用於攜帶型器件且對剛剛描述之電容器振鳴特性具有抵抗性。下文呈現用於低噪音電容器件之系統及方法。
揭示電容器之各種實施例。廣泛言之，預期一器件、一系統及 一方法，其中該器件包括耦接至共同封裝中之第一節點的導電板之第一集合、耦接至共同封裝中之第二節點的導電板之第二集合及耦接至共同封裝中之第三節點的導電板之第三集合。導電板之第一集合中的導電板可配置於導電板之第二集合中的導電板與導電板之第三集合中的導電板之間。
在另一實施例中，導電板之第一集合中的另一導電板可配置於導電板之第二集合中的兩個或兩個以上導電板之間，且導電板之第一集合中的第三導電板可配置於導電板之第三集合中的兩個或兩個以上導電板之間。在一個實施例中，導電板之第二集合中的導電板可鄰近於導電板之第三集合中的導電板配置。
在另一實施例中，導電板之第一集合中的導電板與導電板之第二集合中的導電板之間的空間可包括介電材料，且導電板之第一集合中的導電板與導電板之第三集合中的導電板之間的空間可包括介電材料。在額外實施例中，介電材料可由陶瓷材料組成。在一些實施例中，介電材料可經組態以回應於電壓位準的減少而收縮並回應於電壓位準變化之增加而膨脹。在其他實施例中，介電材料可經組態以回應於電壓位準變化的增加而收縮並回應於電壓位準變化之減少而膨脹。
100‧‧‧系統
101‧‧‧電壓調節器
102‧‧‧供應電壓
103‧‧‧VREG輸出
104‧‧‧系統單晶片(SoC)
201‧‧‧波形
202‧‧‧波形
300‧‧‧電容器
301‧‧‧導體
302‧‧‧導體
303‧‧‧介電質
304‧‧‧電壓源/電壓(V)/電壓(V-△V)/電壓(V+△V)
400‧‧‧系統
401‧‧‧電壓調節器
402‧‧‧供應電壓
403‧‧‧VREG輸出
404‧‧‧SoC
500‧‧‧電容器
501‧‧‧導體
502‧‧‧導體
503‧‧‧介電質
504‧‧‧電壓(V)
505‧‧‧導體
506‧‧‧供應電壓
600‧‧‧電容器
601‧‧‧導體
602‧‧‧導體
603‧‧‧介電質
604‧‧‧電壓(V)/電壓(V-△V)/電壓(V+△V)
700‧‧‧電容器
701‧‧‧導體
702‧‧‧導體
703‧‧‧介電質
704‧‧‧電壓(V)/電壓(V-△V)/電壓(V+△V)
705‧‧‧導體
706‧‧‧供應電壓
900‧‧‧系統
901‧‧‧電壓調節器
902‧‧‧供應電壓
903‧‧‧VREG輸出
904‧‧‧SoC
907‧‧‧電容器
1000‧‧‧電容器
1001‧‧‧導體
1002‧‧‧導體
1003‧‧‧介電質
1004‧‧‧電壓(V)
1005‧‧‧導體
1006‧‧‧供應電壓
1007‧‧‧介電質
C106‧‧‧電容器
C407‧‧‧電容器
C408‧‧‧電容器
C908‧‧‧電容器
C911‧‧‧電容器
L105‧‧‧寄生電感
L405‧‧‧寄生電感
L905‧‧‧寄生電感
L909‧‧‧寄生電感
L910‧‧‧寄生電感
以下詳細描述參看現簡短描述之隨附圖式。
圖1圖解闡釋包括電壓調節器及SoC的電路之實施例的方塊圖。
圖2圖解闡釋包括電壓調節器及SoC的電路之可能波形。
圖3(其包括圖3(A)、圖3(B)及圖3(C))圖解闡釋在若干電壓電位下多層電容器上的正交應力。
圖4圖解闡釋包括電壓調節器及SoC的電路之另一實施例。
圖5(其包括圖5(A)、圖5(B)及圖5(C))圖解闡釋在若干電壓電位下多層電容網路上的正交應力。
圖6(其包括圖6(A)、圖6(B)及圖6(C))圖解闡釋在若干電壓電位下多層電容器上的平行應力。
圖7(其包括圖7(A)、圖7(B)及圖7(C))圖解闡釋在若干電壓電位下多層電容網路上的平行應力。
圖8圖解闡釋用於將電壓暫態與SoC解耦的方法之實施例的流程圖。
圖9圖解闡釋包括電壓調節器及SoC的電路之另一實施例。
圖10圖解闡釋包括三個電容器之多層電容網路的實施例。
圖11圖解闡釋用於解耦來自供應電壓之電壓暫態的方法之實施例的流程圖。
雖然本發明易受各種修改及替代形式之影響，但在圖式中以舉例方式展示了其特定實施例，且將在本文中對其進行詳細描述。然而，應理解，圖式及及其詳細描述不意欲將本發明限於所說明之特定形式，而是相反地，意欲涵蓋屬於如由附加申請專利範圍所界定的本發明之精神及範疇內之所有修改、等效物及替代例。本文中所使用之標題僅為達成組織性目的，且不意欲用以限制該描述之範疇。如遍及本申請案所使用，詞「可」係按許可之意義(亦即，意謂有可能)而非強制性之意義(亦即，意謂必須)予以使用。類似地，詞「包括」意謂包括但不限於。
各種單元、電路或其他組件可描述為「經組態以」執行一或多項任務。在此等上下文中，「經組態以」為結構之寬泛陳述，一般意謂「具有電路，該電路」在操作期間執行該或該等任務。因而，甚至在單元/電路/組件當前未接通時，單元/電路/組件仍可經組態以執行任務。一般而言，形成對應於「經組態以」之結構之電路可包括硬體電路。類似地，為便於描述，可將各種單元/電路/組件描述為執行一或多個任務。此等描述應解釋為包括片語「經組態以」。敍述經組態 以執行一或多個任務之單元/電路/組件明確地意欲不援引35 U.S.C.§112(f)對彼單元/電路/組件之解釋。更一般而言，對任何元件的敍述明確地意欲不援引35 U.S.C.§112(f)對彼元件之解釋，除非特定地敍述以下語言：「用於……的構件」或「用於……的步驟」。
隨著攜帶型器件經設計成較小封裝且更多功能性包括於其設計中，使用於此等設計中之組件實體上較小的需要不斷增加。舉例而言，電容器可因各種原因而用於攜帶型器件中。在服從暫態電流需求的同時，電容器可(例如)用以有助於穩定電壓位準(亦稱作「解耦」或「旁路」)。為達成必要的外觀尺寸，一些製造者可使用諸如多層陶瓷電容器(MLCC)之陶瓷技術來製造此等解耦電容器。
MLCC可展現可稱為「電容器振鳴」之特性。電容器振鳴指MLCC可歸因於MLCC內之介電材料的反作用而回應於跨越電容器的變化之電壓位準而機械振動的特性。
為減少解耦電路中的電容器振鳴之效應，本文中揭示包括經提議解耦電路及經提議電容器設計的解決方案。一解決方案可為適當交錯MLCC中之形成電容器的電極，使得一區域中之形狀變化可由另一區域中之相等但相反形狀變化補償。結果，電容器整體上可幾乎沒有經歷總體形狀變化，且可作為聲噪發出的能量可保持在電容器內並作為可忽略熱量耗散。此方法之潛在優點為其不取決於理解形狀變化之原因，且即使材料性質在整個大批量生產中不同或隨MLCC老化偏移仍可持續起作用。下文呈現此解決方案之細節。
經調節系統概述
在圖1中，呈現包括電壓調節器及SoC的系統之實施例的方塊圖。在所闡釋之實施例中，系統100包括耦接至供應電壓102之電壓調節器101。VREG輸出103可為由電壓調節器101產生且可提供給SoC 104的輸出。在一些實施例中，電壓調節器101與SoC 104之間的耦接可包括寄生電感L105。電容器C106可包括於系統100之實施例中。
電壓調節器101可接收第一電壓位準作為輸入(諸如供應電壓102)，並產生具有第二電壓位準之VREG輸出103。在一些實施例中，第一電壓位準可高於第二電壓位準。在其他實施例中，第二電壓位準可高於第一電壓位準。電壓調節器101可為具有各種特性(諸如，切換或線性、降壓或升壓及AC至DC或DC至DC)之任何合適的調節器設計。
供應電壓102可提供電力至系統100，且更特定言之提供電力至電壓調節器101。供應電壓102可為DC電源(諸如，電池)或AC電源(諸如來自壁式插座)。在一些實施例中，供應電壓102可為另一電壓調節器或電壓整流器之輸出，諸如電池充電器之輸出。供應電壓102之電壓位準可在不適合於SoC 104的值處，且因此可需要藉由電壓調節器101調節至合適之電壓位準。
VREG輸出103可為用於SoC 104之電源。在一些實施例中，VREG輸出103可維持在穩定的標稱電壓位準(例如，固定在1.8V)。然而，在其他實施例中，VREG輸出可具有可由SoC 104或由系統中之另一處理器設定的可程式化標稱電壓位準。在此等實施例中，VREG輸出103之電壓位準可按需要調整以將匹配SoC 104之活動位準的電壓位準供應給SoC 104。
SoC 104可包括處理器、記憶體及許多功能區塊。在各種實施例中，SoC 104可為微處理器、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或可對電壓調節器101施加可變負載的任何其他電路。SoC 104可為在攜帶型計算器件(諸如智慧型手機、平板電腦或媒體播放器)中的主處理器。在其他實施例中，SoC 104可為一經設計以執行特定任務或相關任務(諸如圖形處理、音訊處理或無線通信)的共處理 器。SoC 104可在一標稱電壓位準下操作或可在多個電壓位準下操作，此視當前正被執行之任務而定。在一些實施例中，SoC 104可進入並退出電力節省模式，從而當活動性為低時減少電力消耗，且增加電力消耗以快速執行一或多個任務。活動性位準之變化可係快速的，例如一秒發生多次。SoC 104可耦接至電壓調節器101以設定VREG輸出之目標電壓位準。在其他實施例中，系統中之另一處理器可設定VREG輸出之電壓位準，並指導SoC 104根據VREG輸出而執行。
一些實施例可包括寄生電感L105。在各種實施例中，電感L105可表示系統100所建置於的電路板上之佈線跡線的自電感。亦即，電感L105可為系統而非離散組件中的其他設計選擇之非所要效應。在其他實施例中，電感L105可為電壓調節器101之設計的一部分。由於跨越電感器之電壓降與經由電感器之電流之變化的時間速率成正比，所以電感L105可使VREG輸出103之電壓位準回應於電力需求之突然變化(諸如，在SoC 104突然退出或進入電力節省模式的情況下)而下降或升高。
為補償歸因於電感L105或可誘發VREG輸出103之電壓不穩定性的其他因素的VREG輸出103之電壓位準的變化，一些實施例可包括電容器C106。由於電容器儲存電荷並抵抗突然電壓變化，所以C106可使用儲存之電荷來滿足突然電流需求(諸如在SoC 104(例如)退出電力節省模式並突然開始消耗較多電力的情況下)，藉此維持VREG輸出103上的更一致的電壓位準。C106可回應於SoC 104的電力需求之突然增加而供應電荷，同時電壓調節器101穩定至新的電力消耗位準。相反，若存在歸因於(例如)SoC 104進入電力節省模式的電力消耗之突然降低，則C106可吸收額外電荷直至電壓調節器101穩定至新的電力消耗位準。
圖1之方塊圖僅為實例。圖1中之系統100僅展示示範本文中之實 施例所必要的組件。在其他實施例中，系統100可包括圖1中未展示之各種其他組件。
電容器C106之效應可在圖2中圖解闡釋。圖2圖解闡釋在系統100之操作期間的可表示VREG輸出103之電壓位準對時間的可能波形。共同地參考圖1中之系統100及圖2之波形，例如，波形201可表示不包括諸如C106之電容器的系統100之實施例中的VREG輸出103的電壓位準。相反，波形202可表示包括有電容器的系統100之實施例中的VREG輸出103的電壓位準。
波形201可圖解闡釋電流需求之突然變化對沒有耦接於VREG輸出103與接地之間的電容器的電壓調節器101的影響。波形201展示回應於發生在由虛線指示的點處之電流需求變化的電壓位準之大的峰及谷。向上峰可由歸因於SoC 104之活動性突然降低的SoC 104之電流消耗的突然下降而引起。引起電感L105之寄生效應可防止電壓調節器101快速對電流消耗之突然下降作出反應，從而導致VREG輸出103上電荷的堆積，其又可由於此電荷無處可去而引起暫時電壓增加。因為電壓調節器101能夠穩定至電流消耗之新位準，所以電壓峰可降回至VREG輸出103之標稱電壓位準。
在與峰交替的點處，波形201亦圖解闡釋VREG輸出103之大的谷。向下谷可由SoC 104活動性之突然增加而引起。再一次，若電壓調節器101已穩定，則寄生電感L105可抵抗來自調節器101的電流之變化。結果，流至SoC 104中的電流可不足以滿足電流需求之突然增加。由於電流不足，VREG輸出103之電壓位準可下降直至電壓調節器101能夠克服電感L105之效應並適應新的電流需求為止。當電壓調節器101穩定時，VREG輸出103之電壓位準可升回至標稱電壓位準。
對比而言，波形202可圖解闡釋在系統100中之VREG輸出103與接地之間添加電容器C106的效應。波形202展示回應於在指示點處之 電流需求變化的小得多的峰及谷。另外，與C106被排除的情況相比，在包括C106的情況下，峰及谷的持續時間可較短。若電流需求突然減少，則在波形201之實例中無處可去之累積電荷可流至C106，此可導致VREG輸出103之電壓位準僅適度升高。若電流需求突然減少，則相反情況可發生且儲存於C106中之電荷可暫時流至SoC 104直至電壓調節器101穩定為止。
圖2之波形係表示一可能實施例之實例。圖2中所圖解闡釋之波形僅示範與圖1之實施例相關聯的概念。與系統100有關的實際波形可基於電路設計、所使用之組件、所使用之技術及系統100正在操作之環境條件以及其他因素而變化。
多層陶瓷電容器
如上文所提及，陶瓷電容器(且詳言之MLCC)為用作解耦電容器(諸如圖1中之C106)的合適選擇。轉至圖3(其包括圖3(A)、圖3(B)及圖3(C))，其圖解(A)在穩定標稱電壓位準下、(B)在電壓位準之突然負偏移下及(C)在突然正電壓偏移下MLCC的表示。電容器300包括耦接至接地之導體301及耦接至電壓源304之導體302。導體301及導體302彼此由介電質303隔離。
導體301及導體302可包括由介電質303分開的多個金屬層。構成導體301之層可在電容器300之一端上彼此耦接，且構成導體302之層可在相反端上彼此耦接，但其他組態係可能的。可穿插金屬層(亦稱作板)以使得該等層在導體301與導體302之間交替。為易於說明，導體301及導體302經展示為各自具有七個板。在一些實施例中，板之實際數目可超過1000，且板之總數可為一個判定電容器300之電容值的因素。
介電質303可自不導電材料產生，諸如陶瓷材料(例如，鈦酸鋇或二氧化鈦)。為調整電容器特性中之一些，材料可包括添加劑，諸如 與鈦酸鋇一起使用的矽酸鋁或矽酸鎂，及與二氧化鈦一起使用的鋅或鋯。在其他實施例中，其他合適之物質可用作介電質303。當電壓(V)304之電壓位準穩定(亦即，不歸因於如上文所描述之電流需求變化而改變)時，介電質可為在導體301之板與導體302之板之間的合理均勻厚度。圖3(A)展示在標稱操作電壓下的電容器300。
若電壓(V-△V)304之電壓位準如圖3(B)中所示下降△V之值，則介電質303可收縮，從而減少導體301與導體302之板之間的介電質303之每一層的厚度。在其他實施例中，介電質303可回應於電壓位準之負偏移而膨脹。若電容器300具有數百或更多層板，則累積效應可為電容器之總大小的顯著偏移且可偏移電容器300之質量中心，此可導致偏移之實體力轉移至電容器300可附接於的電路板。
若電壓(V+△V)304之電壓位準如圖3(C)中所示自標稱電壓位準增加△V之值，則相反效應可發生且介電質303可膨脹，從而在與介電質收縮時的方向相反的方向上偏移電容器300之質量中心。在其他實施例中，介電質303可回應於電壓位準之負偏移而收縮。參看圖1，若C106對應於MLCC(諸如電容器300)，且SoC 104進行操作使得產生電力消耗之週期性增加及降低，則週期性電力消耗變化可產生導體301與導體302之間的電壓偏移，從而導致電容器300在與電力消耗變化之週期成反比之頻率下振動。此振動可轉移至電路板，且若頻率在可聽範圍中，則嗡嗡聲或其他噪音可被聽到。即使頻率在可聽範圍之外，所得振動仍可對電容器300至電路板之附接點加壓，且若附接點斷開，則可造成電路的實體故障。
應注意圖3之圖解僅出於示範性目的。該等圖解已經簡化及誇示以強調電壓轉變對MLCC之形狀的效應。另外，針對每一導體展示之板數目在實際MLCC中可大得多。
現在移至圖4，呈現包括電壓調節器及SoC之系統的另一實施例 之方塊圖。在所闡釋之實施例中，系統400包括耦接至供應電壓402之電壓調節器401。VREG輸出403為藉由電壓調節器401產生的輸出，其可提供給SoC 404。在一些實施例中，電壓調節器401與SoC 404之間的耦接可包括寄生電感L405。電感L405可由電壓調節器401之引線或由系統400的電路板上之傳導跡線引起。電容器C407可將VREG輸出403與接地解耦且電容器C408可將VREG輸出403與供應電壓402解耦。
電壓調節器401、供應電壓402、VREG輸出403、SoC 404及電感L405可分別全部類似於來自圖1之電壓調節器101、供應電壓102、VREG輸出103、SoC 104及電感L105，且因此可如上文參看圖1所描述而表現。系統400可包括在VREG輸出403與供應電壓402之間的電容器C408。為了與圖1中之C106相比時提供相等程度之解耦，C407及C408的電容值一起可合計為C106之電容值。以此方式，如儲存於C106中一樣，相等電荷量可儲存於C407及C408中。
返回參看圖2之波形，VREG輸出403之電壓位準的向上尖峰可在C407上產生正的△V。然而，由於C408耦接至供應電壓402而非接地，因此此向上尖峰可對C408具有相反影響，從而引起相等但負的△V。類似地，VREG輸出403之電壓位準的向下尖峰可產生C407上的負△V及C408上的相等但相反△V。此相等但相反特性可用於減輕由MLCC中之介電材料示範的變形效應。
圖4之方塊圖已經簡化用於示範上文所論述之概念。圖4中之系統400僅展示示範本文中之實施例所必要的組件。在其他實施例中，系統400可包括圖4中未示之各種其他組件。
轉至圖5(其包括圖5(A)、圖5(B)及圖5(C))，其圖解闡釋MLCC的另一實施例。圖5包括展示(A)在標稱電壓位準下、(B)在電壓位準之突然負偏移下及(C)在突然正電壓偏移下之電容器500的三個圖解。電 容器500包括耦接至電壓(V)504之導體501及耦接至接地之導體502。導體501及導體502彼此由介電質503隔離。電容器500亦包括耦接至供應電壓(供應)506之導體505。
電容器500可包括具有單一共用導體及兩個個別導體之兩個電容器。第一電容器可藉由導體501及導體502之配置產生。此電容器可對應於圖4中之C407。第二電容器可藉由導體501及導體505之配置形成且可對應於圖4中之C408。藉由將電容器C407及C408組合於同一封裝中，可減輕介電質503回應於跨越電容器C407及C408之電壓變化而變化的效應，如下文將描述。
導體501可實質上類似於圖3中之導體301。在各種實施例中，與導體301相比，導體501可具有較多或較少板，且該等板可具有類似或不同形狀。導體502可類似於圖3中之導體302。然而，與導體501相比，導體502可具有較少板。導體505在組成及建構方面可類似於導體502。導體505可具有與導體502相同數目之板，或導體505可具有比導體502較多或較少之板。在一些實施例中，導體502及505的板之數目總計可等於導體501之板的數目。在其他實施例中，與導體501相比，導體502及505總計可具有較多或較少板。在圖5之圖解中，導體505被繪製得看起來導體505及502相交。然而，在電容器500內之導體502與導體505之間不會建立導電路徑。
來自導體502及導體505之板穿插於來自導體501之板之間，使得產生圖案。此圖案以來自導體502之在頂部的板開始，繼之以來自導體501之板，接著來自導體505之板，接著來自導體501之板。該圖案接著重複：502至501至505至501至502等等。此圖案僅為穿插三個導體之板的許多可能方式中之一者。舉例而言，另一合適之配置可為501至505至501至505至501至502至501至502且接著重複。在一些實施例中，具有重複圖案可不如維持來自導體502及導體505之板的混合重 要。然而，注意來自導體502之板不鄰近於來自導體505的板，因為此可產生在供應電壓506與接地之間的第三電容器。然而，在其他實施例中，此可為所要的並將隨後在本文件中更詳細論述。
如上文關於圖3所描述，當電壓504之電壓位準穩定時，介電質可為在導體501與導體502的板之間及在導體501與導體505的板之間的合理均勻厚度。圖5(A)展示在標稱操作電壓下的電容器500。假定供應電壓506維持穩定，若電壓(V-△V)504之電壓位準下降△V之值，則介電質503可如上文關於圖3所描述在導體501與導體502之間收縮。然而，由於如參看圖4所描述，C408經歷可與C407經歷的△V相等又相反之△V，所以介電質503可在導體501與導體505之間膨脹。若三個導體之板及介電質503經適當地配置，則電容器之總體形狀可不顯著改變，如圖5(B)中所示。
若電壓(V+△V)504之電壓位準增加而非下降△V之值，則介電質503可以與剛剛描述方式相反的方式膨脹及收縮。如圖5(C)中所示，由於在導體501與導體502之板之間的介電質503之膨脹可抵消導體501與導體505之板之間的介電質503之收縮，所以電容器500的總體形狀可再一次不顯著改變。
在圖5之實施例中，介電質503經展示為回應於負電壓位準偏移而收縮並回應於正電壓位準偏移而膨脹。如關於圖3所陳述，在其他實施例中，介電質503可回應於正電壓位準偏移而收縮，並回應於負電壓位準偏移而膨脹。在任一實施例中，三個導體及介電材料之合適配置仍可導致電容器500之形狀變化的減少。
圖5之實施例亦展示單一介電質(介電質503)。在其他實施例中，可在導電板之不同層之間使用不同介電材料。舉例而言，可在導電板之一些層之間使用回應於負電壓位準偏移而收縮的第一介電材料。可在導電板之一些層之間使用回應於負電壓位準偏移而膨脹的另一介電 材料。除具有不同實體特性以外，上文所描述之各種介電材料亦可具有不同電特性，諸如電容率。
在一些實施例中，堆疊可包括穿插來自導體502之全部板與來自導體501之板，繼之以穿插來自導體505之全部板與來自導體501之板，使得在導體505之兩個板之間無導體502之板，且反之亦然。雖然此配置可維持電容器500之總體形狀，但質量中心仍可在封裝內經歷偏移，從而仍可導致物理力轉移至電路板。上文提及，在一些實施例中，具有三個導體之板的重複圖案可不如維持來自導體502及導體505之板的混合重要。在導體505之板間分配導體502之板的目的可為在電容器500之封裝內分配質量偏移使得所生成之物理力可減少。
請注意圖5之圖解僅出於示範性目的。該等圖解已經簡化及誇示以強調電壓轉變對MLCC之形狀的效應。另外，針對每一導體展示的板之數目可在MLCC之各種實施例中不同。
圖3及圖5示範與導體之板的平面正交的介電質膨脹及收縮之效應。圖6(其包括圖6(A)、圖6(B)及圖6(C))圖解闡釋介電材料亦可如何平行於板而膨脹及收縮。圖6包括具有與圖3中之電容器300類似之結構的電容器600之三個圖解。圖6中之三個圖解展示(A)在電壓(V)604之標稱電壓位準的情況下、(B)在電壓(V-△V)604之電壓位準突然下降△V的情況下及(C)在電壓(V+△V)604之電壓位準突然增加△V的情況下的電容器600。在圖6之此等三個圖解中，僅展示平行效應。未圖解闡釋上文所論述之正交效應。
在圖6(A)中，電容器600可經歷電壓604之標稱電壓位準且介電質603可呈其基線形狀。在圖6(B)中，電壓604之電壓位準可下降△V。回應於電壓位準下降，介電質603可平行於導體601及導體602之板而收縮。在圖6(C)中，電壓604之電壓位準可增加△V而非下降。結果，介電質603可平行於導體之板而增長。如先前已揭示，介電質603之形 狀變化可導致振動轉移至電路板，若對應電壓位準變化發生在可聽頻率下，則振動可為可聽的。
圖6之圖解僅用於示範。圖解之部分已經簡化，且其他部分經誇示以強調電壓轉變對MLCC之形狀的效應。在各種實施例中，圖中所展示之板的數目及相對比例可不同於實際MLCC中之圖解。
轉至圖7，圖解闡釋類似於圖5中描繪之MLCC結構的MLCC結構之實施例。圖7包括三個圖解(圖7(A)、圖7(B)及圖7(C))，其展示(A)在電壓(V)704之標稱電壓位準的情況下、(B)在電壓(V-△V)704之電壓位準突然下降△V的情況下及(C)在電壓(V+△V)704之電壓位準突然增加△V的情況下的電容器700。再一次，為易於理解，僅展示平行效應。
圖7(A)展示在經歷電壓704之標稱電壓位準時具有基線形狀之介電質703。若如圖7(B)中所示電壓704之電壓位準下降△V，則介電質703可在導體702之板周圍平行於板之平面而收縮。然而，在導體705之板周圍，介電質703可膨脹。膨脹與收縮之組合可導致介電質703之稍微「鋸齒形」邊緣，但總體形狀變化與在相同條件下的圖6中之電容器600相比可為最小。類似效應可在圖7(C)中展示，在圖7(C)中電壓704之電壓位準增加△V而非下降。在此狀況下，介電質703可在導體702之板周圍平行於板之平面而膨脹，並在導體705之板周圍收縮。此可導致介電質703之類似但顛倒的鋸齒形邊緣。
圖7中所展示之圖解僅為用以傳達概念之實例。該等圖解已經簡化及誇示以強調電壓轉變對MLCC之形狀的效應。在各種實施例中，圖中所展示之板的數目及相對比例可在實際MLCC中不同。
用於解耦電壓暫態之方法
現在轉至圖8，呈現用於解耦電壓暫態之方法的流程圖。方法可對應於圖4中所展示之系統400及圖5中之電容器500。共同地參看圖 4、圖5及圖8，方法可在區塊801中開始。
可(例如)藉由電壓調節器401產生經調節電壓(區塊802)。電壓調節器401可接收作為輸入之供應電壓402並輸出經調節電壓(VREG輸出403)。電壓調節器401及或上面建置系統400的電路板可包括寄生電感(諸如，電感L405)，其可回應於SoC 404之電流消耗的變化而引起電壓波動。
為減少VREG輸出403之電壓位準的變化，亦即，穩定VREG輸出403之電壓位準，第一電容器(諸如C407)可自VREG輸出403耦接至接地(區塊803)。此電容器可回應於VREG輸出403之電壓位準的突然升高而儲存來自電壓調節器401之過量電荷。另外，C407可回應於VREG輸出403之電壓位準的突然降低而將儲存之電荷供應至SoC 404。在其他實施例中，第一電容器可耦接至除接地以外的信號。具有小於VREG輸出403之最小操作電壓位準的穩定電壓位準之任何信號可係合適的。
為進一步穩定VREG輸出403，第二電容器(諸如C408)可自VREG輸出403耦接至供應電壓402(區塊804)。此電容器可回應於VREG輸出403之電壓位準的突然下降而儲存來自電壓調節器401之過量電荷。另外，C408可回應於VREG輸出403之電壓位準的突然增加而供應儲存之電荷至SoC 404。在其他實施例中，第二電容器可耦接至除供應電壓402以外的信號。具有大於VREG輸出403之最大操作電壓位準的穩定電壓位準之任何信號可係合適的。
電容器之第一導體可耦接至VREG輸出403(區塊805)。此第一導體可對應於圖5中之導體501。第一導體可由彼此平行並間隔開配置的導電材料之多個板組成。多個板可在共同側耦接在一起。
作為電容器C407之另一組件，第二導體可耦接至接地(區塊806)。此第二導體可對應於導體502。該第二導體可由類似於第一導 體配置的導電材料之多個板組成。在一些實施例中，第二導體可具有比第一導體少的板。
電容器C408之第三導體可耦接至供應電壓(諸如，供應電壓402)(區塊807)。此第三導體可對應於導體505。第三導體可類似於第二導體而建構，其中多個板平行配置並在共同側耦接在一起。
方法中之下一步驟可為在全部第一導體之板間穿插第二導體之板(區塊808)。藉由穿插，第二導體之板可與第一導體之板平行配置，使得第二導體之大部分(若非全部)板靠近第一導體之至少一板。第一導體的部分不能接觸第二導體之任何部分。可在第一與第二導體之每一板之間維持小均勻間隙。小均勻間隙可以合適之介電材料(諸如，陶瓷化合物)填充。
方法現在可在全部第一導體之剩餘板間穿插第三導體之板(區塊809)。第三導體之板可與第一導體之板平行配置，使得第三導體之一些或全部板靠近第一導體之至少一板。如同第二導體，可在第一與第三導體之每一板之間維持小均勻間隙，其可以類似介電材料填充。第三導體的部分不能接觸第一或第二導體之任何部分。
可執行第二導體及第三導體之板在全部第一導體之板間的穿插，使得第二導體的板不會在第二導體與第三導體之間沒有第一導體的板之情況下靠近第三導體之板。板之穿插亦可導致一圖案，在該圖案中第二導體之至少一些板係在第三導體之至少一些板之間，其中第一導體之板在第二與第三導體之任一對板之間。舉例而言，在‘1’表示第一導體之板、‘2’表示第二導體之板且‘3’表示第三導體之板的情況下，合適之圖案可為：1-2-1-3-1-2-1-3-1或2-1-3-1-3-1-2-1-2-1。可用於一些實施例的另一合適圖案為：1-2-1-1-3-1-1-2-1-1-3-1，在此情況下不同於先前提及之介電材料的合適絕緣材料可用於重複的1-1層之間。合適之絕緣材料可比介電材料薄或可比介電質更易彎且 因此能夠吸收由介電質之收縮及膨脹產生的一些力。穿插圖案可重複或可不重複。方法可在區塊810中結束。
應注意已將MLCC用作當經受變化之電壓位準時展現形狀變形的電容器之實例。然而，揭示於此文件中之特徵並不意欲限於MLCC技術。本文中表達的特徵可應用於其中每一導體可由一個以上板組成且其中導體或介電質可回應於變化之電壓位準而經歷形狀變形的任一電容器技術。
圖8之方法僅為一實例。在一些實施例中，步驟之數目可不同及/或可以不同次序發生。雖然步驟經展示以串列順序發生，但一些步驟可平行執行。
在上文參看圖5之論述中，應注意若導體502之板鄰近於導體505之板，則可形成額外第三電容器，其在一些實施例中可對電源供應器上之電壓位準提供額外穩定性。
現在移至圖9，圖解闡釋系統900。系統900可包括類似於系統400之組件，諸如耦接至供應電壓902之電壓調節器901。VREG輸出903可為由電壓調節器901產生且可提供給SoC 904的輸出。在一些實施例中，電壓調節器901與SoC 904之間的耦接可包括寄生電感L905。電容器C907可將VREG輸出903與接地解耦且電容器C908可將VREG輸出903與供應電壓902解耦。寄生電感L909可包括於供應電壓902與C908之間。寄生電感L910可包括於接地與C907之間。電容器C911可將供應電壓902與接地解耦。
電壓調節器901、供應電壓902、VREG輸出903、SoC 904、電感L905、電容器C907及C908可全部類似於來自圖4之電壓調節器401、供應電壓402、VREG輸出403、SoC 404、電感L405、電容器C407及C408，且因此可如上文參看圖4所描述而表現。
系統900包括可能未在系統400中提及的額外組件，包括電感 L909及L910。在一些實施例中，電感L909及L910可為寄生電感。電感L909可包括供應電壓902中以及來自上面建置系統900之電路板上的供應電壓902之傳導跡線的寄生電感。電感L910可包括通向接地之電路板上的傳導跡線之寄生電感。當施加於供應電壓902上之負載歸因於電壓調節器901或可耦接至供應電壓902(但未圖示)的任何其他電路的電流消耗變化而變化時，電感L909及L910之添加可產生供應電壓902跡線及接地跡線上的額外電壓暫態。
為補償L909及L910之額外寄生效應，第三電容器C911可自供應電壓902耦接至接地。類似於本文中所描述的其他解耦電容器，C911可回應於至供應電壓902的跡線之電壓位準的突然增加而儲存電荷且可回應於至供應電壓902的跡線之電壓位準的突然降低而供應電荷。對於至接地的跡線而言，相反情況可係確實的。至接地的跡線之電壓位準的下降可導致C911儲存電荷，且至接地的跡線之電壓位準的增加可導致C911供應電荷。
圖9之方塊圖已經簡化以用於示範上文所論述之概念。圖9中之系統900僅展示示範本文中之實施例所必要的組件。在其他實施例中，系統900可包括圖9中未示之各種其他組件。
轉至圖10，圖解闡釋另一電容器之實施例(諸如MLCC)。電容器1000包括耦接至電壓(V)1004之導體1001及耦接至接地之導體1002。導體1001及導體1002可由介電質1003彼此隔離。電容器1000亦包括耦接至供應電壓(供應)1006的導體1005。介電質1007可用於使導體1002之板與導體1005之板分離。
就導體1001與導體1002之間及導體1001與導體1005之間的電容器之建構而言，電容器1000可類似於圖5中之電容器500。由導體1001及1002之板形成的電容器可對應於圖9中之C907。同樣，由導體1001及1005形成的電容器可對應於圖9中之C908。在圖10之圖解中，導體 1005被繪製得看起來導體1005與導體1002相交。然而，如針對電容器500所陳述，在電容器1000內之導體1002與導體1005之間不會建立導電路徑。
電容器1000可不同於電容器500，因為電容器1000可具有平行於並靠近導體1005之板且由介電質1007分開的導體1002之板。介電質1007可為介電質1003之一部分，或介電質1007可與介電質1003分離。平行於並靠近導體1005之板的導體1002之板可形成供應電壓1006與接地之間的第三電容器。此第三電容器可對應於圖9中之C911。
應注意圖10之圖解僅出於示範性目的。圖解已經簡化並經誇示以強調電壓轉變對多層電容器之形狀的效應。另外，針對每一導體展示的板之數目在實體實施例中可大得多。
用於解耦供應電壓之方法
移至圖11，呈現解耦供應電壓之方法的流程圖。該方法可對應於圖9中所展示之系統900及圖10中之電容器1000。共同地參看圖9、圖10及圖11，該方法可在圖8之方法中的步驟809之後繼續，在區塊1101中開始。
可藉由穿插來自已耦接至接地的導體(諸如導體1002)之板與來自已耦接至供應電壓902的導體(諸如導體1005)之板而形成第三電容器(區塊1102)。導體1002之板可與導體1005之板平行配置，使得導體1002之至少一板平行於並靠近導體1005之至少一板。可在導體1002與導體1005的每一板之間維持小均勻間隙，其可以合適之介電材料填充。在一些實施例中，如先前已描述，如關於圖11所描述的電容器板之配置可減少電容器中的介電材料之變形，藉此可能消除與電容器「振鳴」相關聯的可聽噪音。
為穩定供應電壓(諸如供應電壓902)，第三電容器可如圖9中之C911所圖解闡釋自供應電壓902耦接至接地(區塊1103)。此第三電容 器可回應於耦接至供應電壓902之電路板上的跡線之電壓位準的突然升高而儲存過量電荷。另外，第三電容器可回應於耦接至供應電壓902之電路板上的跡線之電壓位準的突然降低而供應儲存之電荷。在其他實施例中，第三電容器可耦接至除供應電壓902及接地外的信號，且可取決於電容器C907及C908耦接至系統900中的方式。
應注意圖11的方法僅為一實例。在一些實施例中，步驟之數目可不同及/或可以不同次序發生。雖然步驟經展示以串列順序發生，但步驟可平行執行。
對於熟習此項技術者而言，一旦已完全瞭解上述揭示內容，眾多變化及修改便將變得顯而易見。希望將以下申請專利範圍解釋為涵蓋所有此等變化及修改。
300‧‧‧電容器
301‧‧‧導體
302‧‧‧導體
303‧‧‧介電質
304‧‧‧電壓源/電壓(V)/電壓(V-△V)/電壓(V+△V)

Claims (20)

  1. 一種器件，其包含：第一複數個導電板，其耦接至一共同封裝中之一第一節點；第二複數個導電板，其耦接至該共同封裝中之一第二節點；及第三複數個導電板，其耦接至該共同封裝中之一第三節點；其中該第一複數個導電板中之至少一第一導電板配置於該第二複數個導電板中之至少一第一導電板與該第三複數個導電板中之至少一第一導電板之間。
  2. 如請求項1之器件，其中該第一複數個導電板中之至少一第二導電板配置於該第二複數個導電板中之至少兩個導電板之間，且其中該第一複數個導電板中之至少一第三導電板配置於該第三複數個導電板中之至少兩個導電板之間。
  3. 如請求項1之器件，其中該第一複數個導電板中之該至少第一導電板與該第二複數個導電板中之該至少第一導電板之間的一第一空間包括一介電材料，且其中該第一複數個導電板中之該至少第一導電板與該第三複數個導電板中之該至少第一導電板之間的一第二空間包括該介電材料。
  4. 如請求項3之器件，其中該介電材料包括一陶瓷材料。
  5. 如請求項1之器件，其中該第二複數個導電板中之至少一第二導電板鄰近於該第三複數個導電板中之至少一第二導電板而配置。
  6. 如請求項3之器件，其中該介電材料經組態以回應於一負電壓位準而收縮並回應於一正電壓位準變化而膨脹。
  7. 如請求項3之器件，其中該介電材料經組態以回應於一正電壓位準變化而收縮並回應於一負電壓位準變化而膨脹。
  8. 一種系統，其包含：一電源供應器，其經組態以在一正端子與一負端子之間提供一第一電壓位準；一電壓調節器，其耦接至該電源供應器，其中該電壓調節器經組態以在一輸出端子處產生一第二電壓位準，其中該第二電壓位準取決於該第一電壓位準；一第一電容器，其耦接於該輸出端子與該負端子之間，其中該第一電容器包括耦接至該輸出端子的第一複數個導電板之一第一子集及耦接至該負端子的第二複數個導電板之一第一子集；及一第二電容器，其耦接於該輸出端子與該正端子之間，其中該第二電容器包括耦接至該輸出端子的該第一複數個導電板之一第二子集及耦接至該正端子的第三複數個導電板之一第一子集；其中該第一複數個導電板中之至少一導電板配置於該第二複數個導電板中之至少一導電板與該第三複數個導電板中之至少一導電板之間。
  9. 如請求項8之系統，其進一步包含耦接於該正端子與該負端子之間的一第三電容器，其中該第三電容器包括耦接至該負端子的該第二複數個導電板之一第二子集及耦接至該正端子的該第三複數個導電板之一第二子集。
  10. 如請求項8之系統，其中一共同封裝包括耦接至該電壓調節器之輸出的一第一節點、耦接至該負端子的一第二節點及耦接至該正端子的一第三節點。
  11. 如請求項10之系統，其中該第一節點耦接至第一導體之該複數個導電板，且其中該第二節點耦接至第二導體之該複數個導電 板，且其中該第三節點耦接至第三導體之該複數個導電板。
  12. 如請求項8之系統，其中藉由一介電材料使該第一複數個導電板之該第一子集與該第二複數個導電板之該第一子集分離，且其中藉由一介電材料使該第一複數個導電板之該第二子集與該第三複數個導電板之該第一子集分離。
  13. 如請求項12之系統，其中介電材料包括一陶瓷材料。
  14. 如請求項9之系統，其中藉由一介電材料使該第三複數個導電板之該第二子集與該第二複數個導電板之該第二子集分離。
  15. 一種方法，其包含：取決於在一第二電壓位準下之一輸入電壓信號而產生在一第一電壓位準下的一輸出電壓信號；藉由在該輸出電壓信號與一接地參考之間耦接一第一電容器來穩定該輸出電壓信號，其中該第一電容器包括耦接至該輸出電壓信號的第一複數個導電板之一第一子集及耦接至該接地參考的第二複數個導電板之一第一子集，且該第一複數個導電板之至少一導電板鄰近於該第二複數個導電板之至少一導電板；及藉由在該輸出電壓信號與該輸入電壓信號之間耦接一第二電容器來穩定該輸出電壓信號，其中該第二電容器包括耦接至該輸出電壓信號的該第一複數個導電板之一第二子集及耦接至該輸入電壓信號的第三複數個導電板之一第一子集，該第一複數個導電板中之至少另一導電板鄰近於該第三複數個導電板中之至少一導電板，且一介電材料安置於該第一複數個導電板之該第一子集中的至少一導電板與該第二複數個導電板之該第一子集中的一鄰近導電板之間。
  16. 如請求項15之方法，其進一步包含藉由在該輸入電壓信號與該接地參考之間耦接一第三電容器來穩定該輸入電壓信號，其中 該第三電容器包括耦接至該接地參考之該第二複數個導電板的一第二子集及耦接至該輸入電壓信號之該第三複數個導電板的一第二子集。
  17. 如請求項15之方法，其中該輸出電壓信號耦接至一共同封裝中之一第一節點，該接地參考耦接至該共同封裝中之一第二節點，且該輸入電壓信號耦接至該共同封裝中之一第三節點。
  18. 如請求項17之方法，其中該第一節點耦接至該第一複數個導電板，該第二節點耦接至該第二複數個導電板，且該第三節點耦接至該第三複數個導電板。
  19. 如請求項15之方法，其中該介電材料包括至少一第一介電材料及一第二介電材料。
  20. 如請求項19之方法，其中該第一介電材料經組態以回應於一負電壓位準而收縮並回應於一正電壓位準變化而膨脹，且其中該第二介電材料經組態以回應於一正電壓位準而收縮並回應於一負電壓位準變化而膨脹。
TW104101109A 2014-01-13 2015-01-13 用於多層電容器中的聲噪消降之器件、系統及方法 TWI564920B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461926506P 2014-01-13 2014-01-13
US14/476,250 US9672986B2 (en) 2014-01-13 2014-09-03 Acoustic noise cancellation in multi-layer capacitors

Publications (2)

Publication Number Publication Date
TW201546846A true TW201546846A (zh) 2015-12-16
TWI564920B TWI564920B (zh) 2017-01-01

Family

ID=53521939

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104101109A TWI564920B (zh) 2014-01-13 2015-01-13 用於多層電容器中的聲噪消降之器件、系統及方法

Country Status (7)

Country Link
US (1) US9672986B2 (zh)
EP (2) EP3078040B1 (zh)
JP (3) JP6626447B2 (zh)
KR (2) KR101845491B1 (zh)
CN (2) CN110033946B (zh)
TW (1) TWI564920B (zh)
WO (1) WO2015105719A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992700A (zh) * 2016-01-21 2017-07-28 建准电机工业股份有限公司 电热装置
CN108983018A (zh) * 2018-05-23 2018-12-11 奇酷互联网络科技（深圳）有限公司 电容啸叫检测方法、系统、可读存储介质及装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6115517B2 (ja) * 2014-05-09 2017-04-19 株式会社村田製作所 電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法
JP6115516B2 (ja) * 2014-05-09 2017-04-19 株式会社村田製作所 電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法
US9893604B2 (en) * 2015-07-21 2018-02-13 Robert W. Horst Circuit with low DC bias storage capacitors for high density power conversion
US10002713B1 (en) * 2017-01-25 2018-06-19 Kemet Electronics Corporation Self-damping MLCC array
JP6861567B2 (ja) * 2017-04-19 2021-04-21 矢崎総業株式会社 車両用回路体
US10811192B2 (en) 2018-09-28 2020-10-20 Apple Inc. Reliable capacitor structures
KR20200083023A (ko) * 2018-12-31 2020-07-08 삼성전자주식회사 주파수 부스터에 기반하여 음향 잡음을 제거하는 전자장치
EP3934079A1 (en) 2020-07-01 2022-01-05 Shenzhen Goodix Technology Co., Ltd. Adaptive dc-dc boost converter arrangement
KR20220140933A (ko) 2021-04-09 2022-10-19 주식회사 알머스 소음 제거 구조의 음향 기기 및 이의 제조방법
KR20230040667A (ko) 2021-09-16 2023-03-23 삼성전자주식회사 전력 관리 집적 회로를 포함하는 전자 장치 및 그 운용 방법
KR20240019532A (ko) 2022-08-04 2024-02-14 주식회사 알머스 소음 제거 구조의 음향 기기 및 이의 제조방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157513A (en) * 1981-03-23 1982-09-29 Murata Manufacturing Co Capacitor
JPH0491415A (ja) * 1990-08-02 1992-03-24 Mitsubishi Electric Corp 積層コンデンサ
JP3073035B2 (ja) * 1991-02-21 2000-08-07 毅 池田 Ｌｃノイズフィルタ
JPH0653075A (ja) * 1992-07-27 1994-02-25 Mitsubishi Materials Corp 平衡線路用積層セラミックコンデンサ
JP2002232110A (ja) * 2001-02-02 2002-08-16 Tohoku Pioneer Corp 積層セラミックコンデンサを実装した回路基板
JP2002299162A (ja) * 2001-04-02 2002-10-11 Matsushita Electric Ind Co Ltd 電源用レギュレータ
US6920316B2 (en) * 2001-09-04 2005-07-19 Freescale Semiconductor, Inc. High performance integrated circuit regulator with substrate transient suppression
JP3833145B2 (ja) * 2002-06-11 2006-10-11 Ｔｄｋ株式会社 積層貫通型コンデンサ
JP2004193352A (ja) 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd 積層コンデンサ及び積層コンデンサ実装体
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
JP2006100682A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd ３端子型積層コンデンサ実装回路基板及び３端子型積層コンデンサ
JP2006100646A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd 積層コンデンサ
ITMI20051027A1 (it) * 2005-06-01 2006-12-02 St Microelectronics Srl Architettura per implementare una capacita' integrata
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP4150394B2 (ja) 2005-09-29 2008-09-17 Ｔｄｋ株式会社 積層型フィルタの製造方法
JP5202878B2 (ja) 2006-06-15 2013-06-05 日本特殊陶業株式会社 配線基板
US20070297244A1 (en) * 2006-06-21 2007-12-27 Macronix International Co., Ltd. Top Dielectric Structures in Memory Devices and Methods for Expanding a Second Bit Operation Window
JP4293561B2 (ja) * 2006-08-21 2009-07-08 Ｔｄｋ株式会社 積層型貫通コンデンサアレイの実装構造
JP2008085081A (ja) * 2006-09-27 2008-04-10 Kyocera Corp 可変容量コンデンサ
KR100843403B1 (ko) * 2006-12-19 2008-07-03 삼성전기주식회사 렌즈 이송장치
US7920370B2 (en) * 2007-02-05 2011-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
KR100920614B1 (ko) * 2007-02-05 2009-10-08 삼성전기주식회사 적층형 칩 커패시터
JP2008205135A (ja) 2007-02-19 2008-09-04 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びコンデンサ実装回路基板
US7804678B2 (en) 2007-04-25 2010-09-28 Industrial Technology Research Institute Capacitor devices
JP4548492B2 (ja) * 2008-02-13 2010-09-22 Ｔｄｋ株式会社 積層コンデンサアレイ
US8159813B2 (en) 2008-04-01 2012-04-17 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
DE102008062023A1 (de) * 2008-12-12 2010-06-17 Epcos Ag Elektrisches Vielschichtbauelement und Schaltungsanordnung damit
JP2010124010A (ja) * 2010-03-12 2010-06-03 Tdk Corp 貫通コンデンサ
JP2012156193A (ja) * 2011-01-24 2012-08-16 Tdk Corp 積層コンデンサ
KR101539808B1 (ko) 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
JP5573868B2 (ja) * 2012-03-07 2014-08-20 株式会社村田製作所 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置
JP5974653B2 (ja) * 2012-06-12 2016-08-23 株式会社村田製作所 積層コンデンサの使用方法
JP5664597B2 (ja) 2012-06-12 2015-02-04 株式会社村田製作所 実装構造及び実装方法
KR20140080019A (ko) 2012-12-20 2014-06-30 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101504015B1 (ko) * 2013-07-09 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6115517B2 (ja) * 2014-05-09 2017-04-19 株式会社村田製作所 電圧平滑化回路、電圧変換回路及び積層コンデンサに印加される電圧制御方法
US10204737B2 (en) * 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992700A (zh) * 2016-01-21 2017-07-28 建准电机工业股份有限公司 电热装置
CN108983018A (zh) * 2018-05-23 2018-12-11 奇酷互联网络科技（深圳）有限公司 电容啸叫检测方法、系统、可读存储介质及装置
CN108983018B (zh) * 2018-05-23 2021-04-06 奇酷互联网络科技（深圳）有限公司 电容啸叫检测方法、系统、可读存储介质及装置

Also Published As

Publication number Publication date
JP6744364B2 (ja) 2020-08-19
KR102075281B1 (ko) 2020-02-07
EP3754678B1 (en) 2024-01-10
JP6626447B2 (ja) 2019-12-25
US20150200056A1 (en) 2015-07-16
EP3754678A1 (en) 2020-12-23
CN105900194B (zh) 2019-04-12
CN110033946A (zh) 2019-07-19
WO2015105719A1 (en) 2015-07-16
EP3078040A1 (en) 2016-10-12
KR20180036796A (ko) 2018-04-09
KR20160106158A (ko) 2016-09-09
US9672986B2 (en) 2017-06-06
CN105900194A (zh) 2016-08-24
JP2018191000A (ja) 2018-11-29
KR101845491B1 (ko) 2018-04-11
CN110033946B (zh) 2021-11-16
JP7050113B2 (ja) 2022-04-07
JP2020145460A (ja) 2020-09-10
JP2017510057A (ja) 2017-04-06
TWI564920B (zh) 2017-01-01
EP3078040B1 (en) 2020-08-19

Similar Documents

Publication Publication Date Title
TWI564920B (zh) 用於多層電容器中的聲噪消降之器件、系統及方法
US8159813B2 (en) Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
US9824824B2 (en) Coil electronic component and method of manufacturing the same
KR102064013B1 (ko) 복합 전자부품 및 그 실장 기판
US9867278B2 (en) Capacitor component and capacitor component mounting structure
US9449766B2 (en) Composite electronic component and board having the same
US10192684B2 (en) Multilayer capacitor and board having the same mounted thereon
US20160307700A1 (en) Capacitor component and board having the same
US11004608B2 (en) Composite electronic component
JP2014107537A (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの回路基板実装構造
US9666373B2 (en) Voltage smoothing circuit, voltage conversion circuit, and method for controlling voltage to be applied to multilayer capacitor
US9208950B2 (en) Multilayer ceramic capacitor and board for mounting the same
CN109817452A (zh) 复合电子组件和具有其的板
JP2007028698A (ja) Ｄｃ−ｄｃコンバータ
US10192683B2 (en) Multilayer capacitor and board having the multilayer capacitor mounted thereon
KR102048095B1 (ko) 복합 전자부품, 그 실장 기판 및 이를 포함하는 전원 안정화 유닛
JP2015211102A (ja) 電子装置
KR20160080876A (ko) 복합 전자 부품
KR20090105778A (ko) 적층형 칩 커패시터, 이를 구비하는 마더보드 장치 및 전력분배망