JP6523805B2 - 撮像装置及び電子機器 - Google Patents

撮像装置及び電子機器 Download PDF

Info

Publication number
JP6523805B2
JP6523805B2 JP2015118006A JP2015118006A JP6523805B2 JP 6523805 B2 JP6523805 B2 JP 6523805B2 JP 2015118006 A JP2015118006 A JP 2015118006A JP 2015118006 A JP2015118006 A JP 2015118006A JP 6523805 B2 JP6523805 B2 JP 6523805B2
Authority
JP
Japan
Prior art keywords
transistor
semiconductor layer
layer
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015118006A
Other languages
English (en)
Other versions
JP2016015485A (ja
JP2016015485A5 (ja
Inventor
寛暢 高橋
寛暢 高橋
行徳 島
行徳 島
秋元　健吾
健吾 秋元
純一 肥塚
純一 肥塚
楠本　直人
直人 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015118006A priority Critical patent/JP6523805B2/ja
Publication of JP2016015485A publication Critical patent/JP2016015485A/ja
Publication of JP2016015485A5 publication Critical patent/JP2016015485A5/ja
Application granted granted Critical
Publication of JP6523805B2 publication Critical patent/JP6523805B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)

Description

本発明の一態様は、撮像装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、それらの駆動方法、または、それらの製造方法を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や表示装置のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体材料として、シリコン系半導体が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いてトランジスタを作製する技術が開示されている（特許文献１および特許文献２参照）。
また、特許文献３では、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路の一部に用い、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路が作製可能なシリコンを有するトランジスタを周辺回路に用いる構成の撮像装置が開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９７１１号公報
撮像装置においては、あらゆる環境下における用途が想定されるため、低照度環境や、動体を被写体とした場合においても高い撮像品質などが求められる。また、それらの要求を満たしつつ、より低コストで作製することができ、かつ信頼性の高い撮像装置が望まれている。
例えば、放射線像を取得する撮像装置では、放射線よる特性変動が少ないトランジスタを用いられることが望まれる。
また、上述した酸化物半導体は、水素などの不純物が混入することによって物性が変化しやすい。したがって、酸化物半導体を用いたトランジスタおよびその周囲は、水素などの不純物が混入しにくい構成とすることが望まれる。
したがって、本発明の一態様では、信頼性の高い撮像装置を提供することを目的の一つとする。または、低コストの撮像装置を提供することを目的の一つとする。または、高開口率の撮像装置を提供することを目的の一つとする。または、低照度下で撮像することができる撮像装置を提供することを目的の一つとする。または、ダイナミックレンジの広い撮像装置を提供することを目的の一つとする。または、解像度の高い撮像装置を提供することを目的の一つとする。または、集積度の高い撮像装置を提供することを目的の一つとする。または、広い温度範囲において使用可能な撮像装置を提供することを目的の一つとする。または、低消費電力の撮像装置を提供することを目的の一つとする。または、撮像装置を有する半導体装置を提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、酸化物半導体を用いて形成されたトランジスタ、およびフォトダイオードを有する撮像装置に関する。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、フォトダイオードと、容量素子を有する撮像装置であって、第１乃至第４のトランジスタは、それぞれ第１のゲート電極および第２のゲート電極を有し、第１のトランジスタのソース電極またはドレイン電極の一方はフォトダイオードのカソード電極と電気的に接続され、第１のトランジスタのソース電極またはドレイン電極の他方は第２のトランジスタの第１のゲート電極と電気的に接続され、第２のトランジスタのソース電極またはドレイン電極の一方は第３のトランジスタのソース電極またはドレイン電極の一方と電気的に接続され、第４のトランジスタのソース電極またはドレイン電極の一方は第１のトランジスタのソース電極またはドレイン電極の他方と電気的に接続され、容量素子の一方の電極は第１のトランジスタのソース電極またはドレイン電極の他方と電気的に接続され、第１乃至第４のトランジスタが有するそれぞれの第２のゲート電極はフォトダイオードのアノード電極と電気的に接続され、容量素子の他方の電極はフォトダイオードのアノード電極と電気的に接続されていることを特徴とする撮像装置である。
第１乃至第４のトランジスタは酸化物半導体層を有し、酸化物半導体層は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｓｎ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を有することが好ましい。
本発明の他の一態様は、トランジスタと、フォトダイオードと、容量素子を有する撮像装置であって、トランジスタは、第１の電極と、第１の電極と接する第１の絶縁膜と、第１の絶縁膜と接する第１の半導体層と、第１の半導体層と接する第２の電極および第３の電極を有し、フォトダイオードは第４の電極と、第５の電極と、第４の電極と第５の電極との間に第２の半導体層を有し、第１の半導体層は第２の絶縁層と接する領域を有し、第２の電極は第２の絶縁層と接する領域を有し、第３の電極は第２の絶縁層と接する領域を有し、第２の絶縁層は第３の絶縁層と接する領域を有し、第３の絶縁層は第４の絶縁層と接する領域を有し、第４の絶縁層は第４の電極と接する領域を有し、第１の電極と重なる領域において、第３の絶縁層は第４の電極と接する領域を有し、第５の電極は第２の電極と電気的に接続され、容量素子は、第３の電極が延在した領域と、第２の絶縁層と、第３の絶縁層と、第４の電極を含んで構成されることを特徴とする撮像装置である。
上記フォトダイオードは、第４の電極と接する第３の半導体層と、第５の電極と接する第４の半導体層とをさらに有し、第２の半導体層は第３の半導体層と第４の半導体層に接して挟まれる。また、第３の半導体層の導電型はｐ型、第４の半導体層の導電型はｎ型、第２の半導体層の導電型はｉ型とすることができる。
上記第１の電極層と重なる領域において、フォトダイオードは第４の半導体層が欠損している領域を有する構成とすることができる。
また、上記第１の電極層と重なる領域において、フォトダイオードは第２の半導体層および第４の半導体層が欠損している領域を有する構成とすることができる。
また、上記第１の電極層と重なる領域において、フォトダイオードは第２の半導体層、第３の半導体層および第４の半導体層が欠損している領域を有する構成とすることができる。
第１の半導体層は酸化物半導体層を有し、酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｓｎ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を有することが好ましい。
本発明の一態様により、信頼性の高い撮像装置を提供することができる。または、低コストの撮像装置を提供することができる。または、高開口率の撮像装置を提供することができる。または、低照度下で撮像することができる撮像装置を提供することができる。または、ダイナミックレンジの広い撮像装置を提供することができる。または、解像度の高い撮像装置を提供することができる。または、集積度の高い撮像装置を提供することができる。または、広い温度範囲において使用可能な撮像装置を提供することができる。または、低消費電力の撮像装置を提供することができる。または、新規な撮像装置を有する半導体装置を提供することができる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
撮像装置の画素の断面図および画素の回路図。 撮像装置の画素の断面図。 撮像装置の画素の断面図。 撮像装置の画素の回路図。 撮像装置の画素の回路図。 撮像装置の画素の上面図。 撮像装置を説明する図。 撮像装置の構成を説明する図。 撮像装置の駆動回路を説明する図。 撮像装置の画素の断面図およびフォトダイオード端部の断面図。 画素回路の動作を説明するタイミングチャート。 撮像装置の画素の回路図。 積分回路を説明するための図。 グローバルシャッタ方式とローリングシャッタ方式の動作を説明するタイミングチャート。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図。 トランジスタを説明する断面図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、例えば、装置、素子、回路、配線、電極、端子、導電膜、層、などである。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第４の接続経路を有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、装置、素子、回路、配線、電極、端子、導電膜、層、などである。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置の構成について、図面を参照して説明する。図１（Ａ）は、本発明の一態様の撮像装置の画素の断面図である。また、図１（Ｂ）は、本発明の一態様の撮像装置の画素回路である。
当該撮像装置の画素は、基板３００上に設けられたトランジスタ３０１、トランジスタ３０２、トランジスタ３０３（図１（Ａ）に図示せず）、トランジスタ３０４（図１（Ａ）に図示せず）を有する。上記トランジスタは、第１のゲート電極層、第１のゲート絶縁膜、半導体層、ソース電極層、およびドレイン電極層を基本構成としたボトムゲート型トランジスタである。
また、上記トランジスタ上には絶縁層３３５、絶縁層３３６、および絶縁層３３７を挟んでフォトダイオード３２０が設けられる。
フォトダイオード３２０は、導電層３２５と導電層３２６との間に挟まれた半導体層を有する。当該半導体層は、導電層３２５と接するｐ型半導体層３２１、導電層３２６と接するｎ型半導体層３２３、ｐ型半導体層３２１とｎ型半導体層３２３との間に挟まれるｉ型半導体層３２２を有する。なお、導電層３２５はフォトダイオード３２０のアノード電極として機能させることができ、導電層３２６はカソード電極として機能させることができる。
フォトダイオード３２０の端部には平坦化膜として絶縁層３３８が設けられ、上部には保護膜として絶縁層３３９が設けられる。また、絶縁層３３９上には平坦化膜として絶縁層３４０が設けられる。
なお、図１では、導電層３２６とトランジスタ３０１のソース電極層またはドレイン電極層の一方が導電層３３４を介して電気的に接続している例を図示しているが、この形態に限られない。例えば、導電層３２６と当該ソース電極層またはドレイン電極層の一方が直接接する形態で電気的に接続されていてもよい。または、導電層３２６と当該ソース電極層またはドレイン電極層の一方が導電層３３４を含む複数の導電層を介して電気的に接続されていてもよい。
なお、本発明の一態様の撮像装置の画素は、上記各導電層の一部、絶縁層の一部、またはトランジスタや容量素子などの要素の一部が設けられない構成であってもよい。また、上記以外の導電層、絶縁層、トランジスタ、容量素子などが設けられた構成であってもよい。
ここで、上記トランジスタの第１のゲート電極層または半導体層とフォトダイオード３２０が重なる領域においては、絶縁層３３６が導電層３２５と接する。このような構成にすることによって、導電層３２５からトランジスタの半導体層に絶縁層３３５および絶縁層３３６を介して電界を印加することができる。すなわち、導電層３２５を第２のゲート電極層とし、絶縁層３３５および絶縁層３３６を第２のゲート絶縁膜として機能させることができる。
当該構成は絶縁層３３７を部分的に除去することによって成し得る。
なお、図１０（Ａ）に示すように絶縁層３３７を薄く形成する、すなわち、絶縁層３３６の一部が露出するように絶縁層３３７を形成する場合は、絶縁層３３７の一部を除去する必要は無い。
また、本発明の一態様の撮像装置は、トランジスタのソース電極層またはドレイン電極層の一方が延在した領域の一部を一方の電極とし、絶縁層３３５および絶縁層３３６を誘電体とし、導電層３２５の一部を他方の電極とした容量素子３０６を有する。導電層３２５の一部を他方の電極とするためには、上記トランジスタの第２のゲート電極層の形成方法と同様に絶縁層３３７を部分的に除去すればよい。
トランジスタ３０１、３０２、３０３、３０４が有する半導体層は、酸化物半導体で形成されることが好ましい。酸化物半導体を有するトランジスタは極めて低いオフ電流特性を有するため、撮像のダイナミックレンジを拡大することができる。詳細は後述するが、図１（Ｂ）に示す回路構成では、フォトダイオード３２０に入射される光の強度が大きいときに電荷蓄積部３０５（ＦＤ）の電位が小さくなる。酸化物半導体を用いたトランジスタは極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができる。
また、トランジスタ３０１およびトランジスタ３０４の低いオフ電流特性によって、電荷蓄積部３０５（ＦＤ）で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。したがって、被写体が動体であっても歪の小さい画像を容易に得ることができる。また、グローバルシャッタ方式により露光時間（電荷の蓄積動作を行う期間）を長くすることもできることから、低照度環境における撮像にも適する。
なお、トランジスタ３０１、３０２、３０３、３０４の半導体層に酸化物半導体を用いる構成は一例であり、当該半導体層にシリコン等を用いた構成であってもよい。また、酸化物半導体を用いたトランジスタとシリコンを用いたトランジスタが混在した構成であってもよい。例えば、トランジスタ３０１およびトランジスタ３０４の半導体層に酸化物半導体を用い、トランジスタ３０２およびトランジスタ３０３の半導体層にシリコンを用いる構成とすることができる。
絶縁層３３５は第２のゲート絶縁膜として機能する膜であり、トランジスタの半導体層との界面に欠陥を生成しにくい膜であることが好ましい。絶縁層３３５には、代表的には酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁層３３７、絶縁層３３８および絶縁層３４０は、平坦化膜として機能する膜であり、例えば、酸化シリコン膜などの無機膜のほか、アクリル樹脂やポリイミド樹脂などの樹脂を用いることができる。
また、フォトダイオード３２０が有する半導体層としては、ｉ型半導体層３２２には非晶質シリコンを用いることが好ましい。また、ｐ型半導体層３２１およびｎ型半導体層３２３には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光領域における感度が高く、微弱な可視光を検知しやすい。なお、ｉ型半導体層３２２に微結晶シリコンや多結晶シリコンを用いる構成であってもよい。
また、フォトダイオード３２０の端部は、図１（Ａ）に図示するようにｎ型半導体層３２３とｐ型半導体層３２１との間に段差を有する形状であることが好ましい。換言すると、ｎ型半導体層３２３、ｉ型半導体層３２２、ｐ型半導体層３２１の側面のうち少なくとも一つが異なる平面状に存在することが好ましい。当該構造とすることで、端部におけるｎ型半導体層３２３とｐ型半導体層３２１との間の抵抗を高めることができ、フォトダイオード３２０のアノード電極とカソード電極間のリーク電流を小さくすることができる。
また、フォトダイオード３２０の端部は、図１０（Ｃ１）乃至図１０（Ｃ３）に示すような形状であっても上記効果を得ることができる。また、図示はしないが、ｎ型半導体層３２３、ｉ型半導体層３２２およびｐ型半導体層３２１のそれぞれの端面が緩やかなテーパ形状を有して連続している構成としてもよい。
また、フォトダイオード３２０と接する導電層３２６には、透光性導電膜を用いることができる。すなわち、フォトダイオード３２０は導電層３２６側の面が受光面となる。透光性導電膜としては、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、導電層３２６は単層に限らず、上記の透光性導電膜の積層であっても良い。
また、図１（Ａ）の断面図においては、ｎ型半導体層３２３が全て導電層３２６に覆われている例を図示しているが、図１０（Ｂ）に示すようにｎ型半導体層３２３の一部が導電層３２６に覆われている構成であってもよい。このとき、導電層３２６は透光性を有さない金属膜等としてもよい。
ここで、本発明の一態様の撮像装置の画素の構成においては、上記トランジスタとフォトダイオード３２０が積層する構成となっている。
フォトダイオード３２０の半導体層中に含まれる水素はシリコンのダングリングボンドを終端する。したがって、当該水素はフォトダイオード３２０の電気特性および信頼性を向上させる効果がある。一方、上記トランジスタの半導体層に酸化物半導体を用いる場合において、当該半導体層の近傍に設けられる絶縁層中の水素は、当該半導体層中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたフォトダイオードと、酸化物半導体を用いたトランジスタを積層する場合、これらの間に水素の拡散を防止する機能を有する水素バリア膜を設けることが好ましい。
水素バリア膜としては、例えば、窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）、等を用いることができる。
図１（Ａ）に示す構成においては、絶縁層３３６に上記水素バリア膜を適用することができる。したがって、フォトダイオード３２０からトランジスタ側への水素の拡散を防止することができ、当該トランジスタの信頼性を向上させることができる。なお、絶縁層３３９も上記水素バリア膜として用いることのできる材料で形成することができる。
フォトダイオード３２０に接する導電層３２５には、代表的にはチタン、アルミニウム、タングステン、モリブデン、タンタルなどの金属、または導電層３２６に用いることのできる透光性導電膜を用いることができる。なお、導電層３２５にも水素バリア性を有する導電層を用いることで、フォトダイオード３２０からトランジスタ側への水素の拡散防止効果をさらに高めることができる。
水素バリア性を有する導電層としては、例えば、窒化チタン、窒化タンタル、窒化アルミニウムチタンなどの金属窒化物などを用いることができる。したがって、導電層３２５に当該窒化物の単層、上記金属と当該窒化物の積層、または上記透光性導電膜と当該窒化物の積層などを用いてもよい。
なお、フォトダイオード３２０からトランジスタへの水素の拡散量は、フォトダイオード３２０に含まれる水素の絶対量に大きく影響される。したがって、水素の拡散量を減らすには、特に体積が大きいｉ型半導体層３２２の水素濃度を調整することも有効である。例えば、ｉ型半導体層３２２に非晶質シリコンを用いる場合は、膜中水素濃度を５％以下にすることが望ましい。また、ｉ型半導体層３２２の膜厚を４００ｎｍ以下、好ましくは３００ｎｍ以下、さらに好ましくは２００ｎｍ以下とする。また、ｉ型半導体層３２２に膜中水素濃度が非晶質シリコンよりも低い微結晶シリコンや多結晶シリコンを用いることも有効である。
また、トランジスタに近い領域においてフォトダイオード３２０の一部が欠損した構成とすることによっても水素の拡散量の低減が望める。
具体的には、トランジスタ上において、導電層３２６およびフォトダイオード３２０のｎ型半導体層３２３を取り除くことができる（図２（Ａ）参照）。また、導電層３２６、ｎ型半導体層３２３およびｉ型半導体層３２２を取り除くこともできる（図２（Ｂ）参照）。また、導電層３２６、ｎ型半導体層３２３、ｉ型半導体層３２２およびｐ型半導体層３２１を取り除くこともできる（図２（Ｃ）参照）。上記構成とすることで、フォトダイオード３２０からトランジスタへの水素の拡散量をさらに低減することができる。
なお、図２（Ａ）、（Ｂ）、（Ｃ）における導電層３２６および上記半導体層が取り除かれている領域の長さは一例である。当該断面において当該長さは、好ましくはチャネル形成領域より長く、より好ましくは半導体層の長さより長く、さらに好ましくは第１のゲート電極層の長さより長くする。
また、図３（Ａ）、（Ｂ）、（Ｃ）に示すように、容量素子３０６上においても上記同様にフォトダイオード３２０の一部を欠損させた構成としてもよい。このような構成とすることで、アノード電極とカソード電極間のリーク電流を低減することができる。
上述した撮像装置の画素が有する要素の接続形態を図１（Ｂ）に示す回路図を用いて説明する。
トランジスタ３０１のソース電極またはドレイン電極の一方は、フォトダイオード３２０のカソード電極と接続される。また、トランジスタ３０１のソース電極またはドレイン電極の他方は、トランジスタ３０２の第１のゲート電極と接続される。また、トランジスタ３０２のソース電極またはドレイン電極の一方は、トランジスタ３０３のソース電極またはドレイン電極の一方と接続される。また、トランジスタ３０４のソース電極またはドレイン電極の一方は、トランジスタ３０１のソース電極またはドレイン電極の他方と接続される。また、容量素子３０６の一方の電極は、トランジスタ３０１のソース電極またはドレイン電極の他方と接続される。また、トランジスタ３０１、３０２、３０３、３０４が有するそれぞれの第２のゲート電極は、フォトダイオード３２０のアノード電極と接続される。また、容量素子３０６の他方の電極は、フォトダイオード３２０のアノード電極と接続される。なお、上記接続は全て電気的な接続とする。
上記構成とすることで、本発明の一態様の撮像装置の画素回路は、各トランジスタの第２のゲート電極層に信号を供給する信号線、および容量素子の他方の電極の電位を供給する容量線を削減することができる。
なお、本発明の一態様の撮像装置の画素回路の構成は図４（Ａ）乃至図４（Ｆ）に示す形態であってもよい。図４（Ａ）は容量素子の他方の電極がトランジスタ３０２のソース電極またはドレイン電極の他方と電気的に接続する形態である。図４（Ｂ）は、容量素子３０６を有さない形態である。図４（Ｃ）乃至図４（Ｆ）は一部のトランジスタにおいて第２のゲート電極を有さない形態である。なお、図４（Ａ）乃至図４（Ｆ）に示す回路構成を任意に組み合すこともできる。
ここで、トランジスタ３０１は、フォトダイオード３２０の出力に応じて電荷蓄積部３０５（ＦＤ）の電位を制御するための転送トランジスタとして機能させることができる。また、トランジスタ３０２は、電荷蓄積部３０５（ＦＤ）の電位に応じた出力を行う増幅トランジスタとして機能させることができる。また、トランジスタ３０３は、当該回路を画素とするときに画素を選択する選択トランジスタとして機能させることができる。また、トランジスタ３０４は、電荷蓄積部３０５（ＦＤ）の電位を初期化するリセットトランジスタとして機能させることができる。
また、図５は、図１（Ｂ）に示す回路に対して信号線を接続した形態を説明する図である。フォトダイオード３２０のアノードは配線３１６に接続することができる。また、トランジスタ３０１のゲート電極は配線３１２（ＴＸ）に接続することができる。また、トランジスタ３０２のソース電極またはドレイン電極の他方は配線３１４（ＧＮＤ）に接続することができる。また、トランジスタ３０４のソース電極またはドレイン電極の他方は配線３１７に接続することができ、ゲート電極は配線３１１（ＲＳ）接続することができる。また、トランジスタ３０３のソース電極またはドレイン電極の他方は配線３１５（ＯＵＴ）に接続することができ、ゲート電極は配線３１３（ＳＥ）に接続することができる。なお、上記接続は全て電気的な接続とする。
配線３１１（ＲＳ）は、トランジスタ３０４を制御するための信号線として機能させることができる。また、配線３１２（ＴＸ）は、トランジスタ３０１を制御するための信号線として機能させることができる。また、配線３１３（ＳＥ）は、トランジスタ３０３を制御するための信号線として機能させることができる。また、配線３１４（ＧＮＤ）は、基準電位（例えばＧＮＤ）を設定する信号線として機能させることができる。また、配線３１５（ＯＵＴ）は、トランジスタ３０２から出力される信号を読み出すための信号線として機能させることができる。また、配線３１６は電荷蓄積部３０５（ＦＤ）からフォトダイオード３２０を介して電荷を出力するための信号線としての機能を有し、図５の回路構成においては低電位（ＶＳＳ）線である。また、配線３１７は電荷蓄積部（ＦＤ）の電位をリセットするための信号線としての機能を有し、図５の回路構成においては高電位（ＶＤＤ）線である。
なお、配線３１４には、ＧＮＤ、ＶＳＳ、ＶＤＤなどの電位が供給されていてもよい。ここで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必ずしも、０ボルトであるとは限らないものとする。
図５の構成を有する画素回路の動作方法の詳細は後述するが、フォトダイオード３２０は逆バイアスを印加して動作させる。つまり、フォトダイオード３２０のアノード電極には各トランジスタのソース電位よりも低い電位を印加することができる。したがって、各トランジスタの第２のゲート電極に当該電位が印加されることになり、トランジスタのしきい値電圧をプラス方向にシフトさせることができる。
図６（Ａ）は図５に示す回路構成を有する撮像装置の画素の上面図である。図中に示すＡ１−Ａ２の断面が図１（Ａ）に相当する。また、図６（Ｂ）は図２（Ａ）、（Ｂ）、（Ｃ）に示す撮像装置の画素の上面図に相当する。なお、図６（Ａ）、（Ｂ）では、図の明瞭化のため、一部の要素を省いて図示している。
このように、トランジスタとフォトダイオードを重ねて配置することで画素の密度を高めることができ、高精細な画像を得ることができる。また、酸化物半導体を用いたトランジスタは光照射によって特性が劣化することがあるが、当該構成とすることでフォトダイオード３２０の半導体層、および／または導電層３２５が遮光膜として作用するため、当該トランジスタの劣化を抑制することができる。
図７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、上述した画素を用いることのできる撮像装置の一部の断面図の例である。図７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）では、３個の隣接する画素を画素３５０ａ、画素３５０ｂ、画素３５０ｃとして例示している。
図７（Ａ）の撮像装置は、それぞれの画素上に光学変換層１５５０を設けた例である。例えば、光学変換層１５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることができる。また、光学変換層１５５０に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層１５５０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。なお、撮像装置に限らず、特定の波長の光強度を見積もる検出器として当該構成を用いてもよい。
また、光学変換層１５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光をフォトダイオード３２０で検知することにより画像データを取得する。当該撮像装置はフラットパネルディテクタとも呼ばれる。また、放射線検出器などに当該構成を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯを樹脂やセラミクスに分散させたものが知られている。
図７（Ｂ）の撮像装置は、それぞれの画素上にカラーフィルタ１５３０を設けた例である。カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂ、カラーフィルタ１５３０ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り当てることにより、カラー画像を得ることができる。
図７（Ｃ）の撮像装置は、撮像装置の画素に隣接した表示装置の画素３５１ａ、３５１ｂ、３５１ｃを有する構成である。当該表示装置の画素には、液晶表示素子またはＥＬ表示素子、およびそれらと接続するトランジスタ等を含む。例えば、図７（Ｃ）に示すように撮像装置の画素および表示装置の画素上にカラーフィルタ１５３０を設けることで、カラーの表示ができ、かつカラー画像を得ることのできるイメージセンサ付表示パネルを形成することができる。
図７（Ｄ）の撮像装置は、撮像装置の各画素上にマイクロレンズアレイ１５４０を設けた例である。画素と当該マイクロレンズアレイとの間には上述した光学変換層１５５０やカラーフィルタ１５３０を設けることができる。マイクロレンズアレイ１５４０を用いることで効率よくフォトダイオード３２０に光を照射することができる。
なお、撮像装置の各画素と、上述した光学変換層１５５０、カラーフィルタ１５３０またはマイクロレンズアレイ１５４０との間には保護層となる絶縁膜、隣接する画素への光の侵入を防止する遮光層、反射防止膜、平坦化膜などが設けられていてもよい。また、各画素上に、光学変換層１５５０、カラーフィルタ１５３０またはマイクロレンズアレイ１５４０が設けられない構成であってもよい。
図８は撮像装置の構成を示す概念図である。当該撮像装置は、図１（Ｂ）に示す回路を有する画素３５０と、複数の画素３５０が平面状に並べられた画素アレイ１７００と、回路１７３０、回路１７４０、回路１７５０を有する。
画素アレイ１７００には回路１７３０および回路１７４０が接続される。回路１７３０は、例えば、リセットトランジスタの駆動回路として機能させることができる。この場合、回路１７３０と図１（Ｂ）におけるトランジスタ３０４とが電気的に接続される。回路１７４０は、例えば、転送トランジスタの駆動回路として機能させることができる。この場合、回路１７４０と図１（Ｂ）におけるトランジスタ３０１とが電気的に接続される。なお、図８では回路１７３０および回路１７４０を分割して配置する構成を図示しているが、一つの領域に回路１７３０および回路１７４０がまとめて配置される構成としてもよい。
また、画素アレイ１７００には回路１７５０が接続される。回路１７５０は、例えば、トランジスタ３０２と電気的に接続される垂直出力線を選択する駆動回路として機能させることができる。
回路１７３０および回路１７４０は、”Ｌｏｗ”または”Ｈｉｇｈ”の２値出力の駆動回路である。したがって、図９（Ａ）で示す様にシフトレジスタ１８００とバッファ回路１９００の組み合わせで駆動することができる。
また、回路１７５０は、図９（Ｂ）に示すようにシフトレジスタ１８１０とバッファ回路１９１０とアナログスイッチ２１００によって構成することができる。各垂直出力線２１１０はアナログスイッチ２１００によって選択され、出力信号を出力線２２００に出力する。アナログスイッチ２１００はシフトレジスタ１８１０とバッファ回路１９１０で順次選択するものとする。
なお、回路１７３０、回路１７４０および回路１７５０は、画素回路と同様に基板上に形成されてもよいし、外付けのＩＣチップに含まれていてもよい。
本実施の形態において、本発明の一態様として、撮像装置に適用した場合の例を示したが、本発明の一態様は、これに限定されない。例えば、本発明の一態様は、別の機能を有する半導体装置に適用してもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１の図５に示した画素回路ついて詳細を説明する。
図５に示した画素回路において、フォトダイオード３２０は受光素子であり、画素回路に入射した光に応じた電流を生成する機能を有する。トランジスタ３０１は、フォトダイオード３２０から電荷蓄積部３０５（ＦＤ）への電荷蓄積を制御する機能を有する。トランジスタ３０２は、電荷蓄積部３０５（ＦＤ）の電位に応じた信号を出力する機能を有する。トランジスタ３０４は、電荷蓄積部３０５（ＦＤ）の電位のリセットする機能を有する。トランジスタ３０３は、読み出し時に画素回路の選択を制御する機能を有する。
なお、電荷蓄積部３０５（ＦＤ）は、フォトダイオード３２０が受ける光の量に応じて変化する電荷を保持する。
なお、トランジスタ３０２とトランジスタ３０３とは、配線３１５と配線３１４との間で、直列接続されていればよい。したがって、配線３１４、トランジスタ３０２、トランジスタ３０３、配線３１５の順で並んでもよいし、配線３１４、トランジスタ３０３、トランジスタ３０２、配線３１５の順で並んでもよい。
図５に示す回路の動作の一例について、図１１に示すタイミングチャートを用いて説明する。
図１１では簡易に説明するため、各配線の電位は、二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。なお、図に示す信号７０１は配線３１１（ＲＳ）の電位、信号７０２は配線３１２（ＴＸ）の電位、信号７０３は配線３１３（ＳＥ）の電位、信号７０４は電荷蓄積部３０５（ＦＤ）の電位、信号７０５は配線３１５（ＯＵＴ）の電位に相当する。なお、配線３１６の電位は常時”Ｌｏｗ”、配線３１７の電位は常時”Ｈｉｇｈ”とする。
時刻Ａにおいて、配線３１１（ＲＳ）の電位（信号７０１）を”Ｈｉｇｈ”、配線３１２（ＴＸ）の電位（信号７０２）を”Ｈｉｇｈ”とすると、電荷蓄積部３０５（ＦＤ）の電位（信号７０４）は配線３１７の電位（”Ｈｉｇｈ”）に初期化され、リセット動作が開始される。なお、配線３１５（ＯＵＴ）の電位（信号７０５）は、”Ｈｉｇｈ”にプリチャージしておく。
時刻Ｂにおいて、配線３１１（ＲＳ）の電位（信号７０１）を”Ｌｏｗ”とするとリセット動作が終了し、蓄積動作が開始される。ここで、フォトダイオード３２０には逆方向バイアスが印加されるため、逆方向電流により、電荷蓄積部３０５（ＦＤ）（信号７０４）が低下し始める。フォトダイオード３２０は、光が照射されると逆方向電流が増大するので、照射される光の量に応じて電荷蓄積部３０５（ＦＤ）の電位（信号７０４）の低下速度は変化する。すなわち、フォトダイオード３２０に照射する光の量に応じて、トランジスタ３０２のソースとドレイン間のチャネル抵抗が変化する。
時刻Ｃにおいて、配線３１２（ＴＸ）の電位（信号７０２）を”Ｌｏｗ”とすると蓄積動作が終了し、電荷蓄積部３０５（ＦＤ）の電位（信号７０４）は一定となる。ここで、当該電位は、蓄積動作中にフォトダイオード３２０が生成した電荷量により決まる。すなわち、フォトダイオード３２０に照射されていた光の量に応じて変化する。また、トランジスタ３０１およびトランジスタ３０４を酸化膜半導体層でチャネル形成領域を形成したオフ電流が極めて低いトランジスタで形成することで、再度リセット動作を行うまで、電荷蓄積部３０５（ＦＤ）の電位を一定に保つことが可能となる。
なお、配線３１２（ＴＸ）の電位（信号７０２）を”Ｌｏｗ”とする際に、配線３１２（ＴＸ）と電荷蓄積部（ＦＤ）との間における寄生容量により、電荷蓄積部３０５（ＦＤ）の電位に変化が生じることがある。当該電位の変化量が大きい場合は、蓄積動作中にフォトダイオード３２０が生成した電荷量を正確に取得できないことになる。当該電位の変化量を低減するには、トランジスタ３０１のゲート−ソース（もしくはゲート−ドレイン）間容量を低減する、トランジスタ３０２のゲート容量を増大する、電荷蓄積部３０５（ＦＤ）に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、当該電位の変化を無視して説明を行う。
時刻Ｄに、配線３１３（ＳＥ）の電位（信号７０３）を”Ｈｉｇｈ”にすると、トランジスタ３０３が導通して選択動作が開始され、配線３１４（ＧＮＤ）と配線３１５（ＯＵＴ）が、トランジスタ３０２とトランジスタ３０３とを介して導通する。配線３１５（ＯＵＴ）のプリチャージは、時刻Ｄ以前に終了しているので、配線３１５（ＯＵＴ）の電位（信号７０５）は低下していく。ここで、配線３１５（ＯＵＴ）の電位（信号７０５）が低下する速さは、トランジスタ３０２のソースとドレイン間の電流に依存する。すなわち、蓄積動作中にフォトダイオード３２０に照射されている光の量に応じて変化する。
時刻Ｅにおいて、配線３１３（ＳＥ）の電位（信号７０３）を”Ｌｏｗ”にすると、トランジスタ３０３が遮断されて選択動作は終了し、配線３１５（ＳＥ）の電位（信号７０５）は、一定値となる。ここで、一定値となる値は、フォトダイオード３２０に照射されていた光の量に依存する。したがって、配線３１５（ＳＥ）の電位を取得することで、蓄積動作中にフォトダイオード３２０に照射されていた光の量を知ることができる。
より具体的には、フォトダイオード３２０に照射されている光が強いと、電荷蓄積部３０５（ＦＤ）の電位、すなわちトランジスタ３０２のゲート電圧は低下する。そのため、トランジスタ３０２のソース−ドレイン間に流れる電流は小さくなり、配線３１５（ＯＵＴ）の電位（信号７０５）はゆっくりと低下する。したがって、配線３１５（ＯＵＴ）からは比較的高い電位を読み出すことができる。
逆に、フォトダイオード３２０に照射されている光が弱いと、電荷蓄積部３０５（ＦＤ）の電位、すなわち、トランジスタ３０２のゲート電圧は高くなる。そのため、トランジスタ３０２のソース−ドレイン間に流れる電流は大きくなり、配線３１５（ＯＵＴ）の電位（信号７０５）は速く低下する。したがって、配線３１５（ＯＵＴ）からは比較的低い電位を読み出すことができる。
なお、配線３１６には、例えば−１Ｖから−１０Ｖ程度の電位を供給することで、各トランジスタのしきい値電圧をプラス方向にシフトさせることができる。したがって、初期段階またはストレスによる経時変化などでしきい値電圧がマイナス方向にシフトしているトランジスタのしきい値電圧を補正することができる。
なお、図５では、トランジスタ３０１が設けられている場合の例を示したが、本発明の一態様は、これに限定されない。図１２に示すように、トランジスタ３０１を省くことも可能である。
なお、上述した回路例において、配線３１５（ＯＵＴ）には、図１３（Ａ）、（Ｂ）、（Ｃ）に示すような積分回路が接続されていてもよい。当該回路によって、読み出し信号のＳ／Ｎ比を高めることができ、より微弱な光を検出することができる。すなわち、撮像装置の感度を高めることができる。
図１３（Ａ）は、演算増幅回路（ＯＰアンプともいう）を用いた積分回路である。演算増幅回路の反転入力端子は、抵抗素子Ｒを介して配線３１５（ＯＵＴ）に接続される。演算増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回路の出力端子は、容量素子Ｃを介して演算増幅回路の反転入力端子に接続される。
図１３（Ｂ）は、図１３（Ａ）とは異なる構成の演算増幅回路を用いた積分回路である。演算増幅回路の反転入力端子は、抵抗素子Ｒと容量素子Ｃ１を介して配線３１５（ＯＵＴ）に接続される。演算増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回路の出力端子は、容量素子Ｃ２を介して演算増幅回路の反転入力端子に接続される。
図１３（Ｃ）は、図１３（Ａ）および図１３（Ｂ）とは異なる構成の演算増幅回路を用いた積分回路である。演算増幅回路の出力端子は、抵抗素子Ｒを介して配線３１５（ＯＵＴ）に接続される。演算増幅回路の反転入力端子は、演算増幅回路の反転入力端子に接続される。なお、抵抗素子Ｒと容量素子Ｃは、ＣＲ積分回路を構成する。また、演算増幅回路はユニティゲインバッファを構成する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、画素回路の駆動方法の一例について説明する。
実施の形態２で説明したように、画素回路の動作は、リセット動作、蓄積動作、および選択動作の繰り返しである。画素マトリクス全体を制御する撮像方法としては、グローバルシャッタ方式とローリングシャッタ方式が知られている。
図１４（Ａ）は、グローバルシャッタ方式におけるタイミングチャートである。なお、図１４（Ａ）は、マトリクス状に複数の画素回路を有し、当該画素回路に図５の回路を有する撮像装置を例として、第１行目から第ｎ行目（ｎは３以上の自然数）の画素回路の動作を説明するものである。
図１４（Ａ）において、信号５０１、信号５０２、信号５０３は、第１行目、第２行目、第ｎ行目の各画素回路に接続された配線３１１（ＲＳ）に入力される信号である。また、信号５０４、信号５０５、信号５０６は、第１行目、第２行目、第ｎ行目の各画素回路に接続された配線３１２（ＴＸ）に入力される信号である。また、信号５０７、信号５０８、信号５０９は、第１行目、第２行目、第ｎ行目の各画素回路に接続された配線３１３（ＳＥ）に入力される信号である。
また、期間５１０は、１回の撮像に要する期間である。また、期間５１１は、各行の画素回路がリセット動作を同時に行っている期間である。また、期間５２０は、各行の画素回路が蓄積動作を同時に行っている期間である。なお、選択動作は各行の画素回路で順次行われる。一例として、期間５３１は、第１行目の画素回路が選択動作を行っている期間である。このように、グローバルシャッタ方式では、全画素回路で略同時にリセット動作が行われた後、全画素回路で略同時に蓄積動作が行われ、１行毎に順次読み出し動作が行われる。
つまり、グローバルシャッタ方式では、全ての画素回路において蓄積動作が略同時に行われているため、各行の画素回路における撮像の同時性が確保される。したがって、被写体が動体であっても歪の小さい画像を取得することができる。
一方、図１４（Ｂ）は、ローリングシャッタ方式を用いた場合のタイミングチャートである。なお、信号５０１乃至５０９は図１４（Ａ）の説明を参照することができる。期間６１０は１回の撮像に要する期間である。また、期間６１１、期間６１２、期間６１３は、それぞれ第１行目、第２行目、第ｎ行目のリセット期間である。また、期間６２１、期間６２２、期間６２３は、それぞれ第１行目、第２行目、第ｎ行目の蓄積動作期間である。また、期間６３１は、１行目の画素回路が選択動作を行っている期間である。このように、ローリングシャッタ方式では、蓄積動作が全ての画素回路では同時に行われず、行毎に順次行われるため、各行の画素回路における撮像の同時性が確保されない。したがって、一行目の最終行目では撮像のタイミングが異なるため、動体が被写体である場合は歪の大きい画像となってしまう。
グローバルシャッタ方式を実現するためには、各画素からの信号の読み出しが順次終了するまで、電荷蓄積部（ＦＤ）の電位を保つ必要がある。電荷蓄積部（ＦＤ）の電位の長時間の保持は、トランジスタ３０１などにチャネル形成領域を酸化物半導体で形成した極めてオフ電流の低いトランジスタを用いることで実現できる。一方、トランジスタ３０１などにチャネル形成領域をシリコンなどで形成したトランジスタを適用した場合は、オフ電流が高いために電荷蓄積部（ＦＤ）の電位を長時間保持できず、グローバルシャッタ方式を用いることが困難となる。
以上のように、画素回路にチャネル形成領域を酸化物半導体で形成したトランジスタを用いることでグローバルシャッタ方式を容易に実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、本発明の一態様の撮像装置に用いることのできるトランジスタおよび該トランジスタを構成する材料について説明する。なお、本実施の形態における図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
図１５（Ａ）、（Ｂ）は、本発明の一態様の撮像装置に用いることのできるトランジスタの上面図および断面図である。図１５（Ａ）は上面図であり、図１５（Ａ）に示す一点鎖線Ｃ１−Ｃ２方向の断面が図１５（Ｂ）に相当する。また、一点鎖線Ｃ１−Ｃ２方向をチャネル長方向、当該チャネル長方向と直交する方向をチャネル幅方向と呼称する。
当該トランジスタは、基板９００上に形成された絶縁層９１５と、ゲート電極層９２０と、絶縁層９３１および絶縁層９３２の順で形成されたゲート絶縁膜９３０と、酸化物半導体層９４０と、酸化物半導体層９４０の一部と接するソース電極層９５０およびドレイン電極層９６０を有する。また、上記構成上に絶縁層９８０、絶縁層９９０が形成されていてもよい。
なお、上記構成ではゲート絶縁膜９３０が２層である構成を例示したが、単層であってもよい。
また、本発明の一態様において、絶縁層９８０、絶縁層９９０は第２のゲート絶縁膜として機能することができる。また、絶縁層９９０は実施の形態１で示した水素バリア膜として機能する材料で形成することができる。
また、本発明の一態様の撮像装置に用いることのできるトランジスタは、図１６（Ａ）、（Ｂ）に示すようなチャネル保護型のボトムゲート構造であってもよい。図１６（Ａ）は上面図であり、図１６（Ａ）に示す一点鎖線Ｄ１−Ｄ２方向の断面が図１６（Ｂ）に相当する。また、一点鎖線Ｄ１−Ｄ２方向をチャネル長方向、当該チャネル長方向と直交する方向をチャネル幅方向と呼称する。
ここで、絶縁層９３３は、チャネル領域を保護する機能を有する。したがって、絶縁層９３３は、チャネル領域と重なる領域にのみ配置されていてもよいし、図１６（Ａ）、（Ｂ）に示すように、それら以外の領域にも、配置されていてもよい。
また、本発明の一態様の撮像装置に用いることのできるトランジスタは、図１７（Ａ）、（Ｂ）に示すようなボトムコンタクト型のボトムゲート構造であってもよい。図１７（Ａ）は上面図であり、図１７（Ａ）に示す一点鎖線、Ｅ１−Ｅ２方向の断面が図１７（Ｂ）に相当する。また、一点鎖線Ｅ１−Ｅ２方向をチャネル長方向、当該チャネル長方向と直交する方向をチャネル幅方向と呼称する。
本発明の一態様である撮像装置に用いることのできるトランジスタでは、酸化物半導体を活性層に用いることができる。酸化物半導体層を用いたトランジスタは非晶質シリコンを用いたトランジスタよりも移動度が高いため、トランジスタを小さくすることが容易であり、画素を小さくすることができる。ただし、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、活性層は、酸化物半導体以外の半導体を有していてもよい。
なお、図１５（Ａ）、（Ｂ）および図１６（Ａ）、（Ｂ）に示すトランジスタでは、ゲート電極層９２０のチャネル長方向の長さは酸化物半導体層９４０の長さよりも大きくすることが好ましい。例えば、本発明の一態様の撮像装置と表示装置などを組み合わせた場合において、バックライトを有する表示装置では当該ゲート電極層が遮光層となり、酸化物半導体層９４０に光が照射されることによる電気特性の劣化を抑制することができる。
また、上記トランジスタにおけるソース電極層９５０およびドレイン電極層９６０は、図１８（Ａ）、（Ｂ）に示す上面図のような構成とすることができる。なお、図１８（Ａ）、（Ｂ）では、酸化物半導体層９４０、ソース電極層９５０およびドレイン電極層９６０のみを図示している。図１８（Ａ）に示すように、ソース電極層９５０およびドレイン電極層９６０の幅（ＷＳＤ）は、酸化物半導体層９４０の幅（ＷＯＳ）よりも長く形成されていてもよい。また、図１８（Ｂ）に示すように、ＷＳＤはＷＯＳよりも短く形成されていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸化物半導体層９４０全体にかかりやすくなり、トランジスタの電気特性を向上させることができる。
以下に、発明の一態様のトランジスタの構成要素について、詳細に説明する。
基板９００は、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムからなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。
絶縁層９１５には、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜の単層、またはこれらの積層を用いることができる。絶縁層９１５を設けず、ゲート電極層が基板に直接接するようにしても良い。
ゲート電極層９２０には、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極層９２０は、単層構造でも、二層以上の積層構造としてもよい。
また、ゲート電極層９２０には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物、グラフェン等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極層９２０と絶縁層９３１との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。
絶縁層９３１、９３２としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタ法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、ゲート絶縁膜９３０は、絶縁層９３１、９３２の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。なお、絶縁層９８０も上記材料を用いて形成することができる。
なお、トランジスタのチャネル形成領域として機能する酸化物半導体層９４０と接する絶縁層９３２は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁層９３２は、酸素を放出することが可能な絶縁膜である。なお、絶縁層９３２に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁層９３２を形成すればよい。または、成膜後の絶縁層９３２に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁層９３１、９３２として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合に比べて膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。
なお、本実施の形態では、絶縁層９３１として窒化シリコン膜を形成し、絶縁層９３２として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタのゲート絶縁膜９３０として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタの絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
酸化物半導体層９４０は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）がある。特にＩｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
酸化物半導体層９４０がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタターゲットの金属元素の原子数比は、かならずしも成膜される酸化物半導体層９４０の原子数比と同一とはならず、プラスマイナス４０％程度の差を有する。例えば、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のスパッタターゲットを用いて成膜を行った場合、成膜された膜の原子数比は、約Ｉｎ：Ｍ：Ｚｎ＝４：２：３になる。
また、酸化物半導体層９４０は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
また、酸化物半導体層９４０の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体層９４０としては、キャリア密度の低い酸化物半導体層を用いる。例えば、酸化物半導体層９４０は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下とする。
酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素は、ドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは、酸化物半導体層中で不純物準位を形成する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させる。酸化物半導体層中や、他の層との界面において不純物濃度を低減させることが好ましい。
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
酸化物半導体層を真性または実質的に真性とするためには、一部あるいは層全体にてシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。また、水素濃度は２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とすればよい。また、窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすれば良い。なお、これらの不純物濃度はＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により得ることができる。
また、酸化物半導体層がシリコンや炭素を高濃度で含んでいると、結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないためには、酸化物半導体層の一部あるいは全体にてシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。また、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。
高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明されている。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍのトランジスタでは、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流は半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下である。この場合、チャネル幅当りのオフ電流は、１００ｚＡ／μｍ以下である。また、さらに詳細な測定では、ドレイン電圧が３Ｖの場合に、数十ｙＡ／μｍという、極めて低いオフ電流が得られている。このように、高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流は、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
酸化物半導体層９４０がＩｎ−Ｍ−Ｚｎ酸化物の単層構造の場合、ＺｎおよびＯを除いてのＩｎとＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、あるいはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とするのが好ましい。
必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて、酸化物半導体層９４０の組成、キャリア密度、不純物濃度、欠陥密度等を適切に制御すればよい。
酸化物半導体層９４０は、複数の酸化物半導体層が積層された構造でもよい。例えば、図１９（Ａ）に示すトランジスタのように、酸化物半導体層９４０を酸化物半導体層９４１ａと酸化物半導体層９４１ｂの積層とすることができる。酸化物半導体層９４１ａと酸化物半導体層９４１ｂは異なる組成を有することができる。例えば、一方の酸化物半導体層に二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物のうち一つを用い、他方の酸化物半導体層に一方の酸化物半導体層と異なる二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物を用いてもよい。
また、酸化物半導体層９４１ａと酸化物半導体層９４１ｂの構成元素を同一とし、両者の原子数比を異ならせてもよい。例えば、一方の酸化物半導体層を原子数比Ｉｎ：Ｍ：Ｚｎ＝１：１：１、５：５：６、３：１：２、２：１：３、または４：２：４．１のターゲットを用いて形成し、他方の酸化物半導体層を原子数比Ｉｎ：Ｍ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：４：５、１：６：４、または１：９：６のターゲットを用いて形成することができる。
このとき、一方の酸化物半導体層と他方の酸化物半導体層のうち、ゲート電極に近い側（チャネル側）の酸化物半導体層のＩｎとＭの原子数比をＩｎ≧Ｍとし、ゲート電極から遠い側（バックチャネル側）の酸化物半導体層のＩｎとＭの原子数比をＩｎ＜Ｍとすることで、電界効果移動度の高いトランジスタを作製することができる。一方、チャネル側の酸化物半導体層のＩｎとＭの原子数比をＩｎ＜Ｍとし、バックチャネル側の酸化物半導体層のＩｎとＭの原子数比をＩｎ≧Ｍとすることで、トランジスタのしきい値電圧の変動量を低減することができる。
また、トランジスタの酸化物半導体層を３層構造としてもよい。このとき、各酸化物半導体層の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。酸化物半導体層を３層構造とするトランジスタの構成について、図１９（Ｂ）を用いて説明する。なお、酸化物半導体層を多層構造とする構成は、本実施の形態に示す他のトランジスタに適用することもできる。
図１９（Ｂ）に示すトランジスタ型では、酸化物半導体層９４２ａ、酸化物半導体層９４２ｂ、および酸化物半導体層９４２ｃがゲート絶縁膜側から順に積層されている。
酸化物半導体層９４２ａおよび酸化物半導体層９４２ｃを構成する材料は、ＩｎＭ１ｘＺｎｙＯｚ（ｘ≧１、ｙ＞１、ｚ＞０、Ｍ１＝Ｇａ、Ｈｆ等）で表記できる材料を用いることができる。また、酸化物半導体層９４２ｂを構成する材料は、ＩｎＭ２ｘＺｎｙＯｚ（ｘ≧１、ｙ≧ｘ、ｚ＞０、Ｍ２＝Ｇａ、Ｓｎ等）で表記できる材料を用いることができる。
このように組成比を選択することで、酸化物半導体層９４２ａの伝導帯下端および酸化物半導体層９４２ｃの伝導帯下端に比べて酸化物半導体層９４２ｂの伝導帯下端が真空準位から最も深くなるような井戸型構造を構成することができる。これにより、トランジスタの電界効果移動度を高めることが可能であると共に、しきい値電圧の変動量を低減することができる。
例えば、酸化物半導体層９４２ａおよび酸化物半導体層９４２ｃを原子数比がをＩｎ：Ｇａ：Ｚｎ＝１：１：１、１：３：２、１：３：４、１：３：６、１：４：５、１：６：４、または１：９：６とし、酸化物半導体層９４２ｂの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１、５：５：６、３：１：２、２：１：３または４：２：４．１とする。
酸化物半導体層９４２ａ、酸化物半導体層９４２ｂ、および酸化物半導体層９４２ｃの構成元素は同一であるため、酸化物半導体層９４２ｂは、酸化物半導体層９４２ａとの界面における欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位は、ゲート絶縁膜と酸化物半導体層９４２ａとの界面における欠陥準位よりも少ない。このため、上記のように酸化物半導体層が積層されていることで、トランジスタのしきい値電圧の変動量を低減することができる。
また、酸化物半導体層９４２ａ、酸化物半導体層９４２ｂ、および酸化物半導体層９４２ｃに、結晶性の異なる酸化物半導体を適用してもよい。チャネル形成領域となりうる酸化物半導体層９４２ｂは結晶性を有する膜であることが好ましく、表面に対して略垂直方向にｃ軸配向した膜であることがより好ましい。
ソース電極層９５０およびドレイン電極層９６０には、酸化物半導体層から酸素を引き抜く性質を有する導電膜を用いると好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃなどを用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕまたはＣｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）や上記材料とＣｕまたはＣｕ−Ｘ合金との積層を用いてもよい。
なお、Ｃｕ−Ｘ合金は、加熱処理により酸化物半導体層と接する領域、または絶縁膜と接する領域に被覆膜が形成される場合がある。被覆膜は、Ｘを含む化合物で形成される。Ｘを含む化合物の一例としては、Ｘの酸化物、Ｉｎ−Ｘ酸化物、Ｇａ−Ｘ酸化物、Ｉｎ−Ｇａ−Ｘ酸化物、Ｉｎ−Ｇａ−Ｚｎ−Ｘ酸化物等がある。被覆膜被覆膜はブロッキング膜となり、Ｃｕ−Ｘ合金膜中のＣｕが、酸化物半導体層に入り込むことを抑制することができる。
酸化物半導体層から酸素を引き抜く性質を有する導電膜の作用により、酸化物半導体層中の酸素が脱離し、酸化物半導体層中に酸素欠損が形成される。膜中に僅かに含まれる水素が当該酸素欠損に入り込むことにより当該領域は顕著にｎ型化する。ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用する。
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜などは、代表的にはスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と概略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、試料面と概略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析を行うと、回折角（２θ）が３１°にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°のピークの他に、２θが３６°にもピークが現れる場合がある。２θが３６°のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°にピークを示し、２θが３６°にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円周状に分布した複数のスポットが観測される。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
ａ−ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる。一方、ｎｃ−ＯＳ膜では、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本発明の一態様に係る撮像装置および当該撮像装置を含む半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る撮像装置および当該撮像装置を含む半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療検査機器などが挙げられる。これら電子機器の具体例を図２０に示す。
図２０（Ａ）はビデオカメラであり、第１筐体８４１、第２筐体８４２、表示部８４３、操作キー８４４、レンズ８４５、接続部８４６等を有する。操作キー８４４およびレンズ８４５は第１筐体８４１に設けられており、表示部８４３は第２筐体８４２に設けられている。そして、第１筐体８４１と第２筐体８４２とは、接続部８４６により接続されており、第１筐体８４１と第２筐体８４２の間の角度は、接続部８４６により変更が可能である。表示部８４３における映像を、接続部８４６における第１筐体８４１と第２筐体８４２との間の角度に従って切り替える構成としても良い。レンズ８４５の焦点となる位置には本発明の一態様の撮像装置を備えることができる。
図２０（Ｂ）はデジタルカメラであり、筐体８３１、シャッターボタン８３２、マイク８３３、発光部８３７、レンズ８３５等を有する。レンズ８２５の焦点となる位置には本発明の一態様の撮像装置を備えることができる。
図２０（Ｃ）は腕時計型の情報端末であり、筐体８２１、表示部８２２、リストバンド８２３、カメラ８２９等を有する。表示部８２２はタッチパネルとなっていてもよい。カメラ８２９には本発明の一態様の撮像装置を用いることができる。
図２０（Ｄ）放射線撮像システムであり、放射線源８０５、架台８０３、フラットパネルディテクタ８０１を有する。放射線源から照射された放射線８０７は被写体８０９を透過して架台８０３に設置されたフラットパネルディテクタで検出し、画像を得ることができる。フラットパネルディテクタ８０１には本発明の一態様の撮像装置を用いることができる。
図２０（Ｅ）は携帯データ端末であり、第１筐体８１１、表示部８１２、カメラ８１９等を有する。表示部８１２が有するタッチパネルにより情報の入力を行うことができる。また、表示部はイメージセンサ機能を有する。カメラ８１９および表示部８１２には本発明の一態様の撮像装置を用いることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
３００ 基板
３０１ トランジスタ
３０２ トランジスタ
３０３ トランジスタ
３０４ トランジスタ
３０５ 電荷蓄積部
３０６ 容量素子
３１１ 配線
３１２ 配線
３１３ 配線
３１４ 配線
３１５ 配線
３１６ 配線
３１７ 配線
３２０ フォトダイオード
３２１ ｐ型半導体層
３２２ ｉ型半導体層
３２３ ｎ型半導体層
３２５ 導電層
３２６ 導電層
３３４ 導電層
３３５ 絶縁層
３３６ 絶縁層
３３７ 絶縁層
３３８ 絶縁層
３３９ 絶縁層
３４０ 絶縁層
３５０ 画素
３５０ａ 画素
３５０ｂ 画素
３５０ｃ 画素
３５１ａ 画素
３５１ｂ 画素
３５１ｃ 画素
５０１ 信号
５０２ 信号
５０３ 信号
５０４ 信号
５０５ 信号
５０６ 信号
５０７ 信号
５０８ 信号
５０９ 信号
５１０ 期間
５１１ 期間
５２０ 期間
５３１ 期間
６１０ 期間
６１１ 期間
６１２ 期間
６２１ 期間
６２２ 期間
６２３ 期間
６３１ 期間
７０１ 信号
７０２ 信号
７０３ 信号
７０４ 信号
７０５ 信号
８０１ フラットパネルディテクタ
８０３ 架台
８０５ 放射線源
８０７ 放射線
８０９ 被写体
８１１ 筐体
８１２ 表示部
８１９ カメラ
８２１ 筐体
８２２ 表示部
８２３ リストバンド
８２５ レンズ
８２９ カメラ
８３１ 筐体
８３２ シャッターボタン
８３３ マイク
８３５ レンズ
８３７ 発光部
８４１ 筐体
８４２ 筐体
８４３ 表示部
８４４ 操作キー
８４５ レンズ
８４６ 接続部
９００ 基板
９１５ 絶縁層
９２０ ゲート電極層
９３０ ゲート絶縁膜
９３１ 絶縁層
９３２ 絶縁層
９３３ 絶縁層
９４０ 酸化物半導体層
９４１ａ 酸化物半導体層
９４１ｂ 酸化物半導体層
９４２ａ 酸化物半導体層
９４２ｂ 酸化物半導体層
９４２ｃ 酸化物半導体層
９５０ ソース電極層
９６０ ドレイン電極層
９８０ 絶縁層
９９０ 絶縁層
１５３０ カラーフィルタ
１５３０ａ カラーフィルタ
１５３０ｂ カラーフィルタ
１５３０ｃ カラーフィルタ
１５４０ マイクロレンズアレイ
１５５０ 光学変換層
１７００ 画素アレイ
１７３０ 回路
１７４０ 回路
１７５０ 回路
１８００ シフトレジスタ
１８１０ シフトレジスタ
１９００ バッファ回路
１９１０ バッファ回路
２１００ アナログスイッチ
２１１０ 垂直出力線
２２００ 出力線

Claims (6)

  1. トランジスタと、フォトダイオードと、容量素子を有する撮像装置であって、
    前記トランジスタは、第１の電極と、前記第１の電極と接する第１の絶縁膜と、前記第１の絶縁膜と接する第１の半導体層と、前記第１の半導体層と接する第２の電極および第３の電極を有し、
    前記フォトダイオードは第４の電極と、第５の電極と、前記第４の電極と前記第５の電極との間に第２の半導体層を有し、
    前記第１の半導体層は第２の絶縁層と接する領域を有し、
    前記第２の電極は前記第２の絶縁層と接する領域を有し、
    前記第３の電極は前記第２の絶縁層と接する領域を有し、
    前記第２の絶縁層は第３の絶縁層と接する領域を有し、
    前記第３の絶縁層は第４の絶縁層と接する領域を有し、
    前記第４の絶縁層は前記第４の電極と接する領域を有し、
    前記第１の電極と重なる領域において、前記第３の絶縁層は前記第４の電極と接する領域を有し、
    前記第５の電極は前記第２の電極と電気的に接続され、
    前記容量素子は、前記第３の電極が延在した領域と、前記第２の絶縁層と、前記第３の絶縁層と、前記第４の電極を含んで構成され、
    前記フォトダイオードは、前記第４の電極と接する第３の半導体層と、前記第５の電極と接する第４の半導体層とをさらに有し、
    前記第２の半導体層は前記第３の半導体層と前記第４の半導体層に接して挟まれ、
    前記第３の半導体層の導電型はｐ型であり、
    前記第４の半導体層の導電型はｎ型であり、
    前記第２の半導体層の導電型はｉ型であることを特徴とする撮像装置。
  2. 請求項１において、
    前記第１の電極層と重なる領域において、前記フォトダイオードは前記第４の半導体層が欠損している領域を有することを特徴とする撮像装置。
  3. 請求項２において、
    前記第１の電極層と重なる領域において、前記フォトダイオードは前記第２の半導体層および前記第４の半導体層が欠損している領域を有することを特徴とする撮像装置。
  4. 請求項３において、
    前記第１の電極層と重なる領域において、前記フォトダイオードは前記第２の半導体層、前記第３の半導体層および前記第４の半導体層が欠損している領域を有することを特徴とする撮像装置。
  5. 請求項１乃至４のいずれか一項において、
    前記第１の半導体層は酸化物半導体層を有し、
    前記酸化物半導体層は、ＩｎとＺｎとＭ（ＭはＡｌ、Ｔｉ、Ｓｎ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を有することを特徴とする撮像装置。
  6. 請求項１乃至５のいずれか一項に記載の撮像装置と、
    表示装置と、
    を有することを特徴とする電子機器。
JP2015118006A 2014-06-11 2015-06-11 撮像装置及び電子機器 Expired - Fee Related JP6523805B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015118006A JP6523805B2 (ja) 2014-06-11 2015-06-11 撮像装置及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014120472 2014-06-11
JP2014120472 2014-06-11
JP2015118006A JP6523805B2 (ja) 2014-06-11 2015-06-11 撮像装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019084974A Division JP6675511B2 (ja) 2014-06-11 2019-04-26 撮像装置

Publications (3)

Publication Number Publication Date
JP2016015485A JP2016015485A (ja) 2016-01-28
JP2016015485A5 JP2016015485A5 (ja) 2018-07-19
JP6523805B2 true JP6523805B2 (ja) 2019-06-05

Family

ID=54836835

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2015118006A Expired - Fee Related JP6523805B2 (ja) 2014-06-11 2015-06-11 撮像装置及び電子機器
JP2019084974A Active JP6675511B2 (ja) 2014-06-11 2019-04-26 撮像装置
JP2020040611A Active JP6878642B2 (ja) 2014-06-11 2020-03-10 撮像装置及び電子機器
JP2021075708A Withdrawn JP2021122053A (ja) 2014-06-11 2021-04-28 撮像装置
JP2023018551A Active JP7406660B2 (ja) 2014-06-11 2023-02-09 撮像装置
JP2023212259A Pending JP2024037925A (ja) 2014-06-11 2023-12-15 撮像装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2019084974A Active JP6675511B2 (ja) 2014-06-11 2019-04-26 撮像装置
JP2020040611A Active JP6878642B2 (ja) 2014-06-11 2020-03-10 撮像装置及び電子機器
JP2021075708A Withdrawn JP2021122053A (ja) 2014-06-11 2021-04-28 撮像装置
JP2023018551A Active JP7406660B2 (ja) 2014-06-11 2023-02-09 撮像装置
JP2023212259A Pending JP2024037925A (ja) 2014-06-11 2023-12-15 撮像装置

Country Status (2)

Country Link
US (1) US9881954B2 (ja)
JP (6) JP6523805B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685476B2 (en) * 2015-04-03 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP6704599B2 (ja) * 2015-04-28 2020-06-03 天馬微電子有限公司 半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置
JP2017152656A (ja) * 2016-02-26 2017-08-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサおよびその製造方法
CN109075206B (zh) 2016-04-13 2022-08-16 株式会社半导体能源研究所 半导体装置及包括该半导体装置的显示装置
JP6832656B2 (ja) * 2016-09-14 2021-02-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP7082976B2 (ja) 2016-11-14 2022-06-09 アルマ マータ ストゥディオルム－ウニベルシータ ディ ボローニャ 感応性電界効果デバイス及びその製造方法
JP6892577B2 (ja) * 2017-04-28 2021-06-23 天馬微電子有限公司 イメージセンサ及びセンサ装置
WO2019050024A1 (ja) * 2017-09-11 2019-03-14 パナソニックＩｐマネジメント株式会社 距離測定方法および距離測定装置
US11631708B2 (en) 2018-09-28 2023-04-18 Semiconductor Energy Laboratory Co., Ltd. Image processing method, program, and imaging device
EP3857604A4 (en) * 2018-10-09 2022-10-05 Micron Technology, Inc. DEVICES WITH VERTICAL TRANSISTORS WITH HYDROGEN BARRIER MATERIALS AND RELATED METHODS
WO2020074999A1 (ja) 2018-10-12 2020-04-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US12094897B2 (en) 2019-02-15 2024-09-17 Sony Semiconductor Solutions Corporation Imaging element and imaging device
CN111987112B (zh) * 2019-05-22 2024-07-05 群创光电股份有限公司 放射线感测装置
KR20210137314A (ko) * 2020-05-08 2021-11-17 삼성디스플레이 주식회사 표시 장치
JP7464447B2 (ja) 2020-06-05 2024-04-09 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2014100A (en) 1934-08-16 1935-09-10 Textile Machine Works Stitch regulating mechanism for knitting machines
JPS63250171A (ja) * 1987-04-06 1988-10-18 Sharp Corp 密着型イメ−ジセンサ
GB9520791D0 (en) * 1995-10-13 1995-12-13 Philips Electronics Nv Image sensor
JPH10197647A (ja) * 1997-01-14 1998-07-31 Toshiba Corp Ｘ線画像検出器
JP4343893B2 (ja) 1998-02-20 2009-10-14 キヤノン株式会社 光電変換装置、放射線読取装置及び光電変換装置の駆動方法
JPH11311673A (ja) 1998-04-28 1999-11-09 Shimadzu Corp 放射線撮像装置
KR100577410B1 (ko) 1999-11-30 2006-05-08 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
US6515310B2 (en) * 2000-05-06 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric apparatus
JP2003215255A (ja) 2002-01-25 2003-07-30 Toshiba Corp Ｘ線検出器
JP4266656B2 (ja) * 2003-02-14 2009-05-20 キヤノン株式会社 固体撮像装置及び放射線撮像装置
US7695985B2 (en) * 2004-12-24 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Light exposure apparatus and manufacturing method of semiconductor device using the same
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5280671B2 (ja) * 2006-12-20 2013-09-04 富士フイルム株式会社 画像検出器および放射線検出システム
JP5068149B2 (ja) * 2007-11-29 2012-11-07 株式会社ジャパンディスプレイウェスト 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法
JP5191259B2 (ja) 2008-03-26 2013-05-08 株式会社ジャパンディスプレイウェスト 電気光学装置
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
JP5439984B2 (ja) * 2009-07-03 2014-03-12 ソニー株式会社 光電変換装置および放射線撮像装置
KR101727469B1 (ko) 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101707159B1 (ko) 2009-11-06 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120116403A (ko) 2009-11-06 2012-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동 방법
KR102237655B1 (ko) 2010-01-15 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
KR101817054B1 (ko) 2010-02-12 2018-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 포함한 표시 장치
KR101830196B1 (ko) * 2010-02-12 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
CN102754209B (zh) 2010-02-12 2015-11-25 株式会社半导体能源研究所 半导体装置及其驱动方法
KR101832119B1 (ko) 2010-02-19 2018-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102812421B (zh) 2010-02-19 2016-05-18 株式会社半导体能源研究所 显示设备及其驱动方法
KR101874784B1 (ko) 2010-03-08 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011111521A1 (en) 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
WO2011111529A1 (en) 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011204797A (ja) * 2010-03-24 2011-10-13 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US9473714B2 (en) 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
JP2012049289A (ja) * 2010-08-26 2012-03-08 Sony Corp 固体撮像装置とその製造方法、並びに電子機器
JP6081694B2 (ja) 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置
US8716646B2 (en) * 2010-10-08 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for operating the same
US9209209B2 (en) * 2010-10-29 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for operating the same
US8791419B2 (en) * 2010-12-15 2014-07-29 Carestream Health, Inc. High charge capacity pixel architecture, photoelectric conversion apparatus, radiation image pickup system and methods for same
US9048788B2 (en) 2011-05-13 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photoelectric conversion portion
JP5978625B2 (ja) 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
WO2013011844A1 (en) 2011-07-15 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
WO2013099537A1 (en) 2011-12-26 2013-07-04 Semiconductor Energy Laboratory Co., Ltd. Motion recognition device
CN104160295B (zh) * 2012-03-09 2017-09-15 株式会社半导体能源研究所 半导体装置的驱动方法
US9541386B2 (en) 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
US8947155B2 (en) 2012-04-06 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Solid-state relay
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
US8994891B2 (en) 2012-05-16 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
US9147706B2 (en) 2012-05-29 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having sensor circuit having amplifier circuit
DE102013217278B4 (de) 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
CN103268891B (zh) * 2013-03-28 2016-08-10 北京京东方光电科技有限公司 一种薄膜晶体管、非晶硅平板探测基板及制备方法
US9379138B2 (en) 2013-07-19 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device with drive voltage dependent on external light intensity
KR20230062676A (ko) 2014-03-13 2023-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US9324747B2 (en) 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TWI656631B (zh) 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
US9674470B2 (en) 2014-04-11 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and method for driving electronic device
KR102380829B1 (ko) 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
KR102418666B1 (ko) 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법

Also Published As

Publication number Publication date
JP7406660B2 (ja) 2023-12-27
JP2016015485A (ja) 2016-01-28
JP6878642B2 (ja) 2021-05-26
JP2019165469A (ja) 2019-09-26
US20150364513A1 (en) 2015-12-17
JP2023065433A (ja) 2023-05-12
JP2021122053A (ja) 2021-08-26
JP2024037925A (ja) 2024-03-19
JP2020109857A (ja) 2020-07-16
US9881954B2 (en) 2018-01-30
JP6675511B2 (ja) 2020-04-01

Similar Documents

Publication Publication Date Title
JP6675511B2 (ja) 撮像装置
JP6845968B2 (ja) 撮像装置
JP6932868B2 (ja) 撮像装置及び電子機器
US11676986B2 (en) Semiconductor device and electronic device
JP7016931B2 (ja) 半導体装置
JP2020170878A (ja) 撮像装置
JP7085595B2 (ja) 撮像装置
US20160104734A1 (en) Imaging device
JP6688116B2 (ja) 撮像装置および電子機器
JP6913773B2 (ja) 電子機器及び撮像装置
TW201622122A (zh) 半導體裝置、成像裝置及電子裝置
KR20230026364A (ko) 촬상 장치
JP6502597B2 (ja) 撮像装置
JP2016122732A (ja) 撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190426

R150 Certificate of patent or registration of utility model

Ref document number: 6523805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees