JP6439705B2 - 半導体装置およびメモリ回路 - Google Patents

半導体装置およびメモリ回路 Download PDF

Info

Publication number
JP6439705B2
JP6439705B2 JP2015556744A JP2015556744A JP6439705B2 JP 6439705 B2 JP6439705 B2 JP 6439705B2 JP 2015556744 A JP2015556744 A JP 2015556744A JP 2015556744 A JP2015556744 A JP 2015556744A JP 6439705 B2 JP6439705 B2 JP 6439705B2
Authority
JP
Japan
Prior art keywords
channel
semiconductor layer
diffusion
groove
channel portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015556744A
Other languages
English (en)
Other versions
JPWO2015104947A1 (ja
Inventor
孝司 横山
孝司 横山
梅林　拓
拓 梅林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2015104947A1 publication Critical patent/JPWO2015104947A1/ja
Application granted granted Critical
Publication of JP6439705B2 publication Critical patent/JP6439705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Description

本技術は、トランジスタのチャネルが基板面の法線方向に形成された半導体装置およびそれを備えたメモリ回路に関する。
従来、ムーアの法則のスケーリング則に従い、デザインシュリンクをしてテクノロジーノードを進めることで、ＬＳＩの性能が向上してきた。昨今、２０ｎｍノード、１４ｎｍノードの開発が進められているが、トランジスタのショートチャネル特性を抑制することが課題となっている。例えば、ショートチャネル特性の悪化は、スタンバイ時のサブスレシュホールドリークによるリーク電流増大を招き、特に、ＳＲＡＭ等においてリーク電流が大きな問題となっている。よって、近年では、揮発性のメモリから不揮発性のメモリへの置き換えによる、消費電力の低減が急務となっており、各種不揮発メモリが開発されている。中でも、高速書き込み読み出しが可能である、Spin Transfer Torque- Magnetic tunnel junctions (ＳＴＴ−ＭＴＪ)への、期待が高まっている。
高速書き込みの点からは、選択トランジスタの能力向上が重要である。一般に、書き込みの応答性と、保持特性はトレードオフの関係にあるため、能力の高いトランジスタを適用すると、ＭＴＪの材料として保持特性の高いものを選択することができる。その結果、さらに、メモリとしての性能安定性を確保できる。
トランジスタ特性を改善する方策として、例えば、基板面に対して垂直方向にトランジスタのチャネルを設けることが特許文献１において提案されている。
特開２００４−２１４４５７号公報
しかし、デザインシュリンクに対応するには、更なる改善を行うことが望ましい。
本技術はかかる問題点に鑑みてなされたものであり、その目的は、トランジスタ特性を改善しつつ、デザインシュリンクに対応することの可能な半導体装置およびメモリ回路を提供することにある。
本技術の一実施の形態の半導体装置は、第１拡散部、第２拡散部、チャネル部、ゲート部、第１電極部、第２電極部、第３電極部および応力印加部を備えている。第１拡散部は、溝部を有する半導体層のうち、溝部の底部または底部の近傍に形成されている。第２拡散部は、半導体層のうち、溝部の上端部に形成されている。チャネル部は、半導体層のうち、第１拡散部と第２拡散部との間に形成されている。ゲート部は、溝部の内部であって、かつチャネル部と対向する位置に埋め込まれている。第１電極部は、第１拡散部と電気的に接続され、半導体層の裏面側に設けられている。第２電極部は、第２拡散部と電気的に接続され、半導体層の上面側に設けられている。第３電極部は、ゲート部と電気的に接続され、半導体層の上面側に設けられている。応力印加部は、チャネル部に対して、半導体層の法線方向にコンプレッシブ（compressive）応力もしくはテンソル（tensile）応力を加える。
本技術の一実施の形態のメモリ回路は、不揮発性素子または揮発性素子と、不揮発性素子または揮発性素子に流れる電流を制御するスイッチ素子とを含んでいる。スイッチ素子は、上記の半導体装置と同一の構成要素を有している。
本技術の半導体装置およびメモリ回路では、第１拡散部、チャネル部および第２拡散部が半導体層の法線方向に並んで配置され、かつゲート部が溝部に埋め込まれた埋め込みゲート型の縦型トランジスタが半導体層に設けられている。これにより、全ての電極が半導体層の上面側に設けられたトランジスタと比べて、トランジスタ特性を改善することができる。また、チャネル部に対して半導体層の法線方向にコンプレッシブ応力もしくはテンソル応力を加える応力印加部が設けられている。これにより、トランジスタ特性をさらに改善することができる。さらに、第２拡散部と電気的に接続された第２電極部と、ゲート部と電気的に接続された第３電極部が、半導体層の上面側に設けられ、第１拡散部と電気的に接続された第１電極部が、半導体層の裏面側に設けられている。これにより、全ての電極が半導体層の上面側に設けられたトランジスタと比べて、占有面積を小さくすることができる。
本技術の半導体装置およびメモリ回路によれば、埋め込みゲート型の縦型トランジスタに対して応力印加部を設け、さらに、縦型トランジスタの電極を半導体層の上面側と裏面側に設けるようにしたので、トランジスタ特性を改善しつつ、デザインシュリンクに対応することができる。本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
本技術の第１の実施の形態に係る半導体装置の斜視構成図である。 図１の半導体装置のＡ−Ａ’線における断面構成図である。 図１の半導体装置のＢ−Ｂ’線における断面構成図である。 図２の半導体装置のＣ−Ｃ’線における断面構成図である。 半導体層の上面側に設けられた応力印加膜によってチャネル部に印加される応力の一例を表す概念図である。 半導体層の裏面側に設けられた応力印加膜によってチャネル部に印加される応力の一例を表す概念図である。 素子分離膜によってチャネル部に印加される応力の一例を表す概念図である。 半導体層の上面側および裏面側に設けられた応力印加膜ならびに素子分離膜によってチャネル部に印加される応力の一例を表す概念図である。 半導体層の上面側および裏面側に設けられた応力印加膜ならびに素子分離膜によってチャネル部に印加される応力の一例を表す概念図である。 図１の半導体装置の製造に用いられる半導体基板における図１のＡ−Ａ’線に対応する位置での断面構成の一例を表す図である。 図１の半導体装置の製造に用いられる半導体基板における図１のＢ−Ｂ’線に対応する位置での断面構成の一例を表す図である。 図１０に続く製造工程における断面構成の一例を表す図である。 図１２に続く製造工程における断面構成の一例を表す図である。 図１３に続く製造工程における断面構成の一例を表す図である。 図１４に続く製造工程における断面構成の一例を表す図である。 図１５に続く製造工程における断面構成の一例を表す図である。 図１６に続く製造工程における断面構成の一例を表す図である。 図１７に続く製造工程における断面構成の一例を表す図である。 図１８に続く製造工程における断面構成の一例を表す図である。 図１９に続く製造工程における断面構成の一例を表す図である。 図２０に続く製造工程における断面構成の一例を表す図である。 図２１に続く製造工程における断面構成の一例を表す図である。 図１の半導体装置の製造に用いられる半導体基板における図１のＡ−Ａ’線に対応する位置での断面構成の一例を表す図である。 図２３に続く製造工程における断面構成の一例を表す図である。 図２４に続く製造工程における断面構成の一例を表す図である。 図２５に続く製造工程における断面構成の一例を表す図である。 図２６に続く製造工程における断面構成の一例を表す図である。 図１の半導体装置の製造に用いられる半導体基板における図１のＡ−Ａ’線に対応する位置での断面構成の一例を表す図である。 図２８に続く製造工程における断面構成の一例を表す図である。 図２９に続く製造工程における断面構成の一例を表す図である。 図１の半導体装置の製造に用いられる半導体基板における図１のＡ−Ａ’線に対応する位置での断面構成の一例を表す図である。 図３１に続く製造工程における断面構成の一例を表す図である。 図３２に続く製造工程における断面構成の一例を表す図である。 図３３に続く製造工程における断面構成の一例を表す図である。 図３４に続く製造工程における断面構成の一例を表す図である。 図３５に続く製造工程における断面構成の一例を表す図である。 図１の半導体装置の製造に用いられる半導体基板における図１のＡ−Ａ’線に対応する位置での断面構成の一例を表す図である。 図３７に続く製造工程における断面構成の一例を表す図である。 図３６の半導体装置の一変形例を表す図である。 図３９の半導体装置の製造に用いられる半導体基板における図１のＡ−Ａ’線に対応する位置での断面構成の一例を表す図である。 図４０に続く製造工程における断面構成の一例を表す図である。 図４１に続く製造工程における断面構成の一例を表す図である。 図４２に続く製造工程における断面構成の一例を表す図である。 図３９の半導体装置の製造に用いられる半導体基板における図１のＡ−Ａ’線に対応する位置での断面構成の一例を表す図である。 図４４に続く製造工程における断面構成の一例を表す図である。 図３９の半導体装置の一変形例を表す図である。 図４６の半導体装置の一変形例を表す図である。 図３の半導体装置の一変形例を表す図である。 図４の半導体装置の一変形例を表す図である。 図４の半導体装置の一変形例を表す図である。 図２の半導体装置の一変形例を表す図である。 図３６の半導体装置の一変形例を表す図である。 図３９の半導体装置の一変形例を表す図である。 図４６の半導体装置の一変形例を表す図である。 図２の半導体装置の一変形例を表す図である。 図３６の半導体装置の一変形例を表す図である。 図３９の半導体装置の一変形例を表す図である。 図４６の半導体装置の一変形例を表す図である。 図２の半導体装置の一変形例を表す図である。 図３６の半導体装置の一変形例を表す図である。 図３９の半導体装置の一変形例を表す図である。 図４６の半導体装置の一変形例を表す図である。 図１の半導体装置の一変形例を表す図である。 図２の半導体装置の一変形例を表す図である。 図４の半導体装置の一変形例を表す図である。 本技術の第２の実施の形態に係るメモリ回路の回路構成の一例を表す図である。 図６６のメモリ回路の断面構成の一例を表す図である。 図６６のメモリ回路の断面構成の一例を表す図である。 図６６のメモリ回路の回路構成の一変形例を表す図である。 図６６のメモリ回路の回路構成の一変形例を表す図である。 図６９のメモリ回路の回路構成の一変形例を表す図である。
以下、本技術を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．第１の実施の形態（半導体装置）
２．第１の実施の形態の変形例（半導体装置）
３．第２の実施の形態（メモリ回路）
４．第２の実施の形態の変形例（メモリ回路）
＜１．第１の実施の形態＞
[構成]
図１は、本技術の第１の実施の形態に係る半導体装置１の斜視構成を表したものである。図２は、図１の半導体装置１のＡ−Ａ’線における断面構成の一例を表したものである。図３は、図１の半導体装置１のＢ−Ｂ’線における断面構成の一例を表したものである。図４は、図２の半導体装置１のＣ−Ｃ’線における断面構成の一例を表したものである。この半導体装置１は、半導体層１０と、半導体層１０に形成されたトランジスタ２０とを備えている。
（トランジスタ２０）
トランジスタ２０は、埋め込みゲート型の縦型トランジスタである。トランジスタ２０は、ｐ型ＭＯＳトランジスタ、または、ｎ型ＭＯＳトランジスタである。トランジスタ２０は、２つのソース・ドレイン部２１、ソース・ドレイン部２２、チャネル部２３、ゲート部２４、電極部２５、電極部２６、電極部２７およびゲート絶縁膜２８を備えている。なお、ソース・ドレイン部２１が、本技術の「第２拡散部」の一具体例に相当する。ソース・ドレイン部２２が、本技術の「第１拡散部」の一具体例に相当する。チャネル部２３が、本技術の「チャネル部」の一具体例に相当する。ゲート部２４が、本技術の「ゲート部」の一具体例に相当する。電極部２５が、本技術の「第２電極部」の一具体例に相当する。電極部２６が、本技術の「第１電極部」の一具体例に相当する。電極部２７が、本技術の「第３電極部」の一具体例に相当する。
半導体層１０は、シリコン層である。トランジスタ２０がｐ型ＭＯＳトランジスタである場合には、半導体層１０は、ｎ型シリコン層である。トランジスタ２０がｎ型ＭＯＳトランジスタである場合には、半導体層１０は、ｐ型シリコン層である。ここで、半導体層１０は、バルク型のシリコン基板であってもよいし、ＳＯＩ(Silicon on Insulator)基板におけるシリコン層を分離したものであってもよい。なお、以下では、半導体層１０がＳＯＩ基板におけるシリコン層を分離したものであるとして説明を行うが、半導体層１０は、ＳＯＩ基板におけるシリコン層を分離したものに限定されるものではない。
半導体層１０は、上面側に溝部１０Ａを有している。溝部１０Ａは、半導体層１０をエッチングすることにより形成されたものである。溝部１０Ａは、半導体層１０を貫通しない程度の深さとなっており、溝部１０Ａの底面と、半導体層１０の裏面との間には、所定の間隙が存在している。ゲート絶縁膜２８は、溝部１０Ａの内面に形成されており、溝部１０Ａの内面で互いに対向する２つの側面に形成されている。ゲート絶縁膜２８は、溝部１０Ａの側面のうちチャネル部２３と対向する位置に形成されている。ゲート絶縁膜２８は、例えば、酸化シリコンによって構成されており、例えば、ＳｉＯ２、ＳｉＯＮからなる。なお、ゲート絶縁膜２８は、例えば、シリコン酸化物よりも比誘電率が高いｈｉｇｈ−ｋ材料によって形成されていてもよい。上記ｈｉｇｈ−ｋ材料は、例えば、ＨｆＯ２、ＺｒＯ２などの誘電率の高い絶縁材料である。ゲート絶縁膜２８が上記ｈｉｇｈ−ｋ材料によって形成されている場合、絶縁膜容量を増大（つまり、ゲート絶縁膜２８の薄膜化）させつつ、ゲート漏れ電流を低減することができる。ソース・ドレイン部２２は、溝部１０Ａの底部に形成されており、溝部１０Ａの底面と、半導体層１０の裏面との間に形成されている。トランジスタ２０がｐ型ＭＯＳトランジスタである場合には、ソース・ドレイン部２２は、ｐ型半導体領域である。トランジスタ２０がｎ型ＭＯＳトランジスタである場合には、ソース・ドレイン部２２は、ｎ型半導体領域である。
２つのソース・ドレイン部２１は、半導体層１０のうち、溝部１０Ａの内面で互いに対向する２つの側面の上端部（溝部１０Ａの上端部）に形成されている。トランジスタ２０がｐ型ＭＯＳトランジスタである場合には、２つのソース・ドレイン部２１は、ｐ型半導体領域である。トランジスタ２０がｎ型ＭＯＳトランジスタである場合には、２つのソース・ドレイン部２１は、ｎ型半導体領域である。
チャネル部２３は、半導体層１０のうち、上述した２つの側面に形成され、各ソース・ドレイン部２１と、ソース・ドレイン部２２との間に形成される。チャネル部２３は、半導体層１０の厚さ方向に延在する帯状の領域である。ソース・ドレイン部２１、２２およびチャネル部２３がｐ型トランジスタを構成している場合には、チャネル部２３は、例えば、（１１０）面に形成され、かつチャネル方位が＜１１０＞方向となっている。チャネル方位とは、チャネル部２３に流れる電流の向きを指している。このとき、半導体層１０は、（１１０）層、または（１１０）基板となっている。なお、ソース・ドレイン部２１、２２およびチャネル部２３がｐ型トランジスタを構成している場合に、チャネル部２３は、例えば、（１１０）面に形成され、かつチャネル方位が＜１００＞方向となっていてもよい。このとき、半導体層１０は、（１００）層、または（１００）基板となっている。ソース・ドレイン部２１、２２およびチャネル部２３がｎ型トランジスタを構成している場合には、チャネル部２３は、例えば、（００１）面に形成され、かつチャネル方位が＜１１０＞方向となっている。このとき、半導体層１０は、（１１０）層、または（１１０）基板となっている。
ゲート部２４は、溝部１０Ａの内部であって、かつチャネル部２３と対向する位置に埋め込まれている。ゲート部２４は、溝部１０Ａ内で互いに対向する２つの側面（またはチャネル部２３）と平行な方向に延在している。ゲート部２４の上面は、溝部１０Ａの上端部よりも低い箇所に形成されており、ゲート部２４の上面と、ソース・ドレイン部２１の上面との間には、段差が存在している。この段差を埋め込む態様で、絶縁層３６が設けられている。ゲート部２４は、例えば、ポリシリコン、または、メタルによって構成されている。ゲート絶縁膜２８が、酸化シリコンによって構成されている場合には、ゲート部２４は、例えば、ポリシリコンによって構成されている。ゲート絶縁膜２８が、上記ｈｉｇｈ−ｋ材料によって構成されている場合には、ゲート部２４は、メタルによって構成されている。
電極部２５は、ソース・ドレイン部２１と電気的に接続され、半導体層１０の上面側に設けられている。電極部２５は、例えば、コンタクトホール形状となっている。電極部２５は、例えば、絶縁層３７によって埋め込まれており、電極部２５と電気的に接続された配線層４１が、絶縁層３７の上に設けられている。電極部２５と、ソース・ドレイン部２１との間には、例えば、シリサイド（例えばＮｉＳｉ）で構成された導電層３４が設けられている。
電極部２６は、ソース・ドレイン部２２と電気的に接続され、半導体層１０の裏面側に設けられている。電極部２６は、例えば、柱形状となっている。半導体層１０の裏面側には、絶縁層３８が設けられている。絶縁層３８は、ソース・ドレイン部２２と対向する箇所に開口を有している。ソース・ドレイン部２２の裏面が、絶縁層３８の開口の底面に露出しており、配線層４２が、絶縁層３８の開口を介してソース・ドレイン部２２と電気的に接続されている。電極部２６と、ソース・ドレイン部２２との間には、例えば、シリサイド（例えばＮｉＳｉ）で構成された導電層３５が設けられている。
電極部２７は、ゲート部２４と電気的に接続され、半導体層１０の上面側に設けられている。電極部２７は、例えば、コンタクトホール形状、またはスリット形状となっている。電極部２７は、例えば、絶縁層３７によって埋め込まれており、電極部２７と電気的に接続された配線層４３が、絶縁層３７の上に設けられている。
半導体装置１は、さらに、チャネル部２３に対して、半導体層１０の法線方向（チャネル部２３の長手方向）にコンプレッシブ（compressive）応力もしくはテンソル（tensile）応力を加える応力印加部を有している。半導体装置１は、応力印加部として、応力印加膜３１、応力印加膜３２および素子分離膜３３を有している。応力印加膜３１および応力印加膜３２は、チャネル部２３を上下方向（チャネル部２３の延在方向）から挟み込むように配置されている。素子分離膜３３は、チャネル部２３を、チャネル部２３の幅方向から挟み込むように配置されている。なお、応力印加膜３１が、本技術の「第１応力印加膜」の一具体例に相当する。応力印加膜３２が、本技術の「第２応力印加膜」の一具体例に相当する。素子分離膜３３が、本技術の「第３応力印加膜」の一具体例に相当する。
応力印加膜３１は、半導体層１０の上面側に設けられている。具体的には、応力印加膜３１は、２つのソース・ドレイン部２１の上面に接して設けられており、ゲート部２４の延在方向と直交する方向に延在している。応力印加膜３１の幅は、ソース・ドレイン部２１の幅よりも広くなっている。応力印加膜３１は、例えば、図５に示したように、テンソル膜であり、チャネル部２３に対してコンプレッシブ応力を与えるように構成されている。
応力印加膜３２は、半導体層１０の裏面側に設けられている。具体的には、応力印加膜３２は、ソース・ドレイン部２２の裏面と対向する位置に設けられており、ゲート部２４の延在方向と直交する方向に延在している。応力印加膜３２の幅は、ソース・ドレイン部２２の幅よりも広くなっている。応力印加膜３２は、例えば、図６に示したように、テンソル膜であり、チャネル部２３に対してコンプレッシブ応力を与えるように構成されている。
素子分離膜３３は、チャネル部２３の両脇に設けられている。素子分離膜３３は、トランジスタ２０を、半導体層１０に形成された他の素子から電気的に分離するためのものである。素子分離膜３３は、ＳＴＩ（Shallow trench isolation）によって構成されている。素子分離膜３３は、例えば、図７に示したように、テンソル膜であり、チャネル部２３に対してコンプレッシブ応力を与えるように構成されている。以上のことから、応力印加膜３１、応力印加膜３２および素子分離膜３３は、いずれも、テンソル膜であり、例えば、図８に示したように、チャネル部２３に対してコンプレッシブ応力を与えるように構成されている。
なお、応力印加膜３１、応力印加膜３２および素子分離膜３３が、いずれも、コンプレッシブ膜で構成されていてもよい。この場合には、応力印加膜３１、応力印加膜３２および素子分離膜３３は、例えば、図９に示したように、チャネル部２３に対してテンソル応力を与えるように構成されている。
ソース・ドレイン部２１、２２およびチャネル部２３がｐ型トランジスタを構成し、チャネル部２３が（１１０）面に形成され、かつチャネル方位が＜１１０＞方向となっているとする。この場合には、応力印加部は、テンソル膜であり、チャネル部２３に対してコンプレッシブ応力を与えるように構成されている。また、ソース・ドレイン部２１、２２およびチャネル部２３がｐ型トランジスタを構成し、チャネル部２３が、（１１０）面に形成され、かつチャネル方位が＜１００＞方向となっているとする。この場合には、応力印加部は、コンプレッシブ膜であり、チャネル部２３に対してテンソル応力を与えるように構成されている。また、ソース・ドレイン部２１、２２およびチャネル部２３がｎ型トランジスタを構成し、チャネル部２３が、（００１）面に形成され、かつチャネル方位が＜１１０＞方向となっているとする。この場合には、応力印加部は、コンプレッシブ膜であり、チャネル部２３に対してテンソル応力を与えるように構成されている。本実施の形態において、チャネル部２３の形成面やチャネル方位を上記のようにすることにより、移動度が最も大きくなる。さらに、本実施の形態において、チャネル部２３の形成面やチャネル方位を上記のようにした上で、応力印加部を上記のようにすることにより、トランジスタ特性が更に向上する。
[製造方法]
次に、本実施の形態の半導体装置１の製造方法の一例について説明する。図１０〜図２２は、半導体装置１の製造工程の一例を順番に表したものである。なお、図１０、図１２〜図２２は、図１のＡ−Ａ’線に対応する箇所の断面図である。図１１は、図２のＣ−Ｃ’線に対応する箇所の断面図である。
まず、半導体基板１００を用意する（図１０）。半導体基板１００は、半導体層１０１と、半導体層１０との間にＳｉＯ２からなる絶縁層３８が設けられたＳＯＩ基板である。まず、半導体基板１００の半導体層１０に対して、素子分離膜３３を設ける（図１１）。具体的には、後にソース・ドレイン部２１を形成する箇所を間にして互いに対向する位置に一対の素子分離膜３３を設ける。
次に、一対の素子分離膜３３を横切る帯状の開口を有する絶縁層１０２を半導体層１０の上面に形成したのち、絶縁層１０２をマスクとして、半導体層１０および一対の素子分離膜３３を選択的にエッチングすることにより、溝部１０Ａを形成する（図１２）。続いて、溝部１０Ａの内面に対してゲート絶縁膜２８を形成する。具体的には、溝部１０Ａの内面で互いに対向する２つの側面に対してゲート絶縁膜２８を形成したのち（図１３）、溝部１０Ａを介して、溝部１０Ａの底部にソース・ドレイン部２２を形成する（図１４）。次に、溝部１０Ａを埋め込むようにして、ゲート部２４を形成したのち（図１５）、ゲート部２４の上面と半導体層１０の上面との段差を埋め込む絶縁層３６を形成する（図１６）。次に、絶縁層１０２を除去する。続いて、溝部１０Ａの上端部にソース・ドレイン部２１を形成する。具体的には、溝部１０Ａ内で互いに対向する２つの側面の上端部（溝部１０Ａの上端部）に１つずつ、ソース・ドレイン部２１を形成する（図１７）。これにより、ソース・ドレイン部２２とソース・ドレイン部２１との間（具体的には、ゲート部２４と対向する位置）にチャネル部２３を形成する。その後、２つのソース・ドレイン部２１の上部に導電層３４を形成する（図１８）。
次に、２つのソース・ドレイン部２１の上面に接する位置に応力印加膜３１を形成したのち、応力印加膜３１を含む上面全体に絶縁層３７を形成する（図１９）。次に、応力印加膜３１および絶縁層３７のうち各ソース・ドレイン部２１の上面と対向する部分に開口を設け、その開口内に電極部２５を形成し、電極部２５の上面を含む位置に配線層４１を形成する（図２０）。さらに、応力印加膜３１および絶縁層３７のうちゲート部２４の上面と対向する部分にも開口を設け、その開口内に電極部２７を形成し、電極部２７の上面を含む位置に配線層４３を形成する（図示せず）。
次に、半導体層１０１を除去したのち（図２１）、絶縁層３８のうちソース・ドレイン部２２と対向する位置に開口を形成し、その開口を介して、ソース・ドレイン部２２に導電層３５を形成する（図２２）。その後、応力印加膜３２、電極部２６および配線層４２を形成する（図２）。このようにして、本実施の形態の半導体装置１が製造される。
上で示した製造方法は、酸化シリコンでゲート絶縁膜２８を形成する場合に好適なものである。以下に、上記ｈｉｇｈ−ｋ材料でゲート絶縁膜２８を形成する場合に好適な製造方法について説明する。図２３〜図２７は、半導体装置１の製造工程の他の例を順番に表したものである。なお、図２３〜図２７は、図１のＡ−Ａ’線に対応する箇所の断面図である。
まず、図１０〜図１２に示した手順と同一の手順を経て、半導体層１０に溝部１０Ａを形成する。次に、溝部１０Ａの内面に対して、ゲート絶縁膜２８と同様の絶縁膜２８ａを形成する。具体的には、溝部１０Ａの内面で互いに対向する２つの側面に対して、ゲート絶縁膜２８と同様の絶縁膜２８ａを形成する（図２３）。次に、溝部１０Ａを介して、溝部１０Ａの底部にソース・ドレイン部２２を形成する。さらに、溝部１０Ａの上端部にソース・ドレイン部２１を形成する。具体的には、溝部１０Ａ内で互いに対向する２つの側面の上端部（溝部１０Ａの上端部）に１つずつ、ソース・ドレイン部２１を形成する（図２４）。これにより、ソース・ドレイン部２２とソース・ドレイン部２１との間にチャネル部２３を形成する。
次に、絶縁膜２８ａを除去したのち、溝部１０Ａの内面を含む表面全体に、上記ｈｉｇｈ−ｋ材料でゲート絶縁膜２８を形成する（図２５）。次に、溝部１０Ａを埋め込むようにして、金属材料からなるゲート部２４を形成する（図２６）。次に、ゲート部２４の上面と半導体層１０の上面との段差を埋め込む絶縁層３６を形成する（図２６）。次に、絶縁層１０２と、ゲート絶縁膜２８のうち溝部１０Ａからはみ出した部分を除去する（図２７）。次に、上で示した製造方法と同様の方法で、導電層３４、応力印加膜３１、絶縁層３７、電極部２５、配線層４１、電極部２７および配線層４３を形成する（図１８〜図２０参照）。次に、上で示した製造方法と同様の方法で、半導体層１０１を除去したのち、導電層３５を形成する（図２１、図２２参照）。最後に、上で示した製造方法と同様の方法で、応力印加膜３２、電極部２６および配線層４２を形成する（図２参照）。このようにしても、本実施の形態の半導体装置１が製造される。
[動作]
次に、本実施の形態の半導体装置１の動作について説明する。本実施の形態では、配線層４１、４２を介して、電極部２５、２６に電圧が印加され、電極部２５、２６間の電位差が閾値を超えると、トランジスタ２０がオンし、例えば、図２に示したような電流が積層方向に流れる。また、電極部２５、２６への電圧印加を停止し、電極部２５、２６間の電位差が閾値を下回ると、トランジスタ２０がオフし、電流が流れなくなる。
[効果]
次に、本実施の形態の半導体装置１の効果について説明する。
本実施の形態では、ソース・ドレイン部２２、チャネル部２３およびソース・ドレイン部２１が半導体層１０の法線方向に並んで配置され、かつゲート部２４が溝部１０Ａに埋め込まれた埋め込みゲート型の縦型トランジスタが半導体層１０に設けられている。これにより、全ての電極が半導体層の上面側に設けられたトランジスタと比べて、チャネル長やチャネル幅を大きくすることが容易となるので、トランジスタ特性を改善することができる。また、チャネル部２３に対して、半導体層１０の法線方向にコンプレッシブ応力もしくはテンソル応力を加える応力印加部が設けられている。これにより、トランジスタ特性をさらに改善することができる。さらに、ソース・ドレイン部２１と電気的に接続された電極部２５と、ゲート部２４と電気的に接続された電極部２７が、半導体層１０の上面側に設けられ、ソース・ドレイン部２２と電気的に接続された電極部２６が、半導体層１０の裏面側に設けられている。これにより、全ての電極が半導体層の上面側に設けられたトランジスタと比べて、占有面積を小さくすることができる。従って、トランジスタ特性を改善しつつ、デザインシュリンクに対応することができる。
＜２．第１の実施の形態の変形例＞
次に、上記実施の形態の半導体装置１の変形例について説明する。なお、以下では、上記実施の形態の半導体装置１と共通する構成要素に対しては、同一の符号が付与される。さらに、上記実施の形態の半導体装置１と共通する構成要素についての説明は、適宜、省略されるものとする。
[変形例その１]
上記実施の形態では、ソース・ドレイン部２２を、溝部１０Ａの底面を介して半導体層１０に形成していた。しかし、以下の方法を採ることにより、半導体層１０にソース・ドレイン部２２を形成した後に溝部１０Ａを形成することが可能である。
まず、例えば、図２８に示したように、溝部１０Ａを形成する前に、例えばイオン注入法を用いて、半導体層１０の裏面寄りにソース・ドレイン部１０３を形成する。続いて、例えば、図２９に示したように、例えばイオン注入法を用いて、ソース・ドレイン部１０３とは導電型の異なる分離層１０４を、ソース・ドレイン部１０３のうち、ソース・ドレイン部２２を形成する箇所以外の箇所に形成する。その結果、残ったソース・ドレイン部１０３が、ソース・ドレイン部２２となる。続いて、例えば、図３０に示したように、ソース・ドレイン部２２に達する深さを有する溝部１０Ａを形成する。その後は、上記実施の形態に記載の工程と同様の工程を経ることにより、半導体装置１が製造される。
[変形例その２]
上記実施の形態において、半導体層１０をエピタキシャル結晶成長によって形成してもよい。図３１〜図３６は、本変形例に係る半導体装置１の製造工程の一例を順番に表したものである。なお、図３１、図３２、図３４〜図３６は、図１のＡ−Ａ’線に対応する箇所の断面図である。図３３は、図２のＣ−Ｃ’線に対応する箇所の断面図である。
まず、半導体層１０１と半導体層１０５との間に絶縁層３８が設けられた半導体基板２００を用意する（図３１）。次に、例えば、エピタキシャル結晶成長を行うことによって、半導体層１０５の上に、半導体層１０６、１０７、１０８をこの順に形成する（図３２）。このとき、半導体層１０５、１０６、１０８の導電型と、半導体層１０７の導電型とを互いに異ならせる。
次に、半導体層１０５、１０６、１０７、１０８に対して、一対の素子分離膜３３を形成する（図３３）。このとき、上記実施の形態における製造方法と同様の方法で、一対の素子分離膜３３を形成する。次に、例えば、イオン注入法を用いて、半導体層１０５、１０６とは導電型の異なる分離層１０９を、半導体層１０５、１０６のうち、ソース・ドレイン部２２を形成する箇所以外の箇所に形成する（図３４）。これにより、残った半導体層１０５、１０６が、ソース・ドレイン部２２となる。
次に、所定の箇所に開口を有する絶縁層１０２を上面に形成したのち、絶縁層１０２をマスクとして、半導体層１０を選択的にエッチングして、溝部１０Ａを形成する（図３５）。このとき、ソース・ドレイン部２２が溝部１０Ａの底部となるように、溝部１０Ａを形成する。その後は、上記実施の形態に記載の工程と同様の工程を経ることにより、例えば、図３６に示したような断面構成を有する半導体装置１が製造される。
[変形例その３]
上記実施の形態において、ソース・ドレイン部２１，２２を半導体層１０上にエピタキシャル結晶成長によって形成してもよい。図３７、図３８は、本変形例に係る半導体装置１の製造工程の一例を順番に表したものである。なお、図３７、図３８は、図１のＡ−Ａ’線に対応する箇所の断面図である。
まず、半導体層１０に対して溝部１０Ａを形成する（図３７）。次に、溝部１０Ａを含む上面全体に対して、エピタキシャル結晶成長を行うことによって、半導体層を積層する。その結果、溝部１０Ａの底部にソース・ドレイン部２２が形成され、半導体層１０の上面のうち、溝部１０Ａ以外の部分にソース・ドレイン部２１が形成される（図３８）。その後は、溝部１０Ａの内部にゲート部２４、絶縁層３６を形成したのち、上記実施の形態に記載の工程と同様の工程を経ることにより、半導体装置１が製造される。
本変形例に係る製造方法では、一度のエピタキシャル結晶成長によって、ソース・ドレイン部２１，２２が形成される。そのため、上記実施の形態に係る製造方法と比べて、非常に容易にソース・ドレイン部２１，２２を形成することができる。
[変形例その４]
上記実施の形態およびその変形例（変形例その１〜その３）では、半導体装置１は、１つのソース・ドレイン部２２に対して２つのチャネル部２３を有していた。しかし、半導体装置１が、例えば、２つのソース・ドレイン部２２を有し、かつ、ソース・ドレイン部２２ごとに１つずつチャネル部２３を有していてもよい。
図３９は、本変形例に係る半導体装置１の断面構成の一例を表したものである。図３９は、本変形例に係る半導体装置１において、図１のＡ−Ａ’線に対応する位置における断面に相当する。図３９に記載の半導体装置１は、例えば、変形例その２の製造過程において、分離層１０９を形成せず、半導体層１０５、１０６、１０７、１０８を貫通するように、溝部１０Ａを形成することにより、半導体層１０５、１０６、１０７、１０８を２つに分離したものに相当する。
図３９に記載の半導体装置１は、ソース・ドレイン部２２に相当する２つの半導体層１０５を、溝部１０Ａの底部の近傍に有しており、具体的には、２つの半導体層１０５を、溝部１０Ａの底面を間にして互いに対向する２つの領域に１つずつ有している。また、図３９に記載の半導体装置１は、ソース・ドレイン部２２に相当する２つの半導体層１０６を、溝部１０Ａの底部の近傍に有しており、具体的には、２つの半導体層１０６を、溝部１０Ａの底面を間にして互いに対向する２つの領域に１つずつ有している。また、図３９に記載の半導体装置１は、ソース・ドレイン部２１に相当する２つの半導体層１０８を、溝部１０Ａの上端部に有しており、具体的には、２つの半導体層１０８を、溝部１０Ａの上部を間にして互いに対向する２つの領域に１つずつ有している。さらに、図３９に記載の半導体装置１は、チャネル部２３を含む２つの半導体層１０７を有しており、具体的には、２つの半導体層１０７を、溝部１０Ａを間にして互いに対向する２つの領域に１つずつ有している。各半導体層１０７は、半導体層１０６と、半導体層１０８との間に設けられている。従って、図３９に記載の半導体装置１は、半導体層１０５、１０６、１０７、１０８がこの順に積層された２つの積層体を、溝部１０Ａを間にして互いに対向する２つの領域に１つずつ有している。
さらに、図３９に記載の半導体装置１は、溝部１０Ａ内に１つのゲート部２４を備えている。１つのゲート部２４は、溝部１０Ａの両脇に設けられた２つのチャネル部２３によって共有されている。従って、図３９に記載の半導体装置１では、トランジスタ２０が、１つのゲート部２４を共有する２つのトランジスタＴｒ１，Ｔｒ２によって構成されている。
図３９に記載の半導体装置１は、溝部１０Ａの底部側に埋め込まれた絶縁層１１０と、絶縁層１１０と半導体層１０５，１０６の側面との間に設けられた絶縁層２９とを備えている。絶縁層１１０および絶縁層２９の上面は、例えば、半導体層１０６と半導体層１０７との境界面と同一面内にあるか、または、その境界面よりも高い位置にある。図３９に記載の半導体装置１は、さらに、溝部１０Ａの内部であって、かつチャネル部２３と対向する位置に埋め込まれたゲート部２４を備えている。ゲート部２４は、絶縁層１１０上に形成されている。ゲート部２４の底面の位置は、絶縁層１１０および絶縁層２９の上面の位置によって規定されている。ゲート部２４の上面は、溝部１０Ａの上端部よりも低い箇所に形成されており、かつ、例えば、半導体層１０７と半導体層１０８との境界面と同一面内にあるか、または、その境界面よりも低い位置にある。ゲート部２４の上面と、半導体層１０８の上面との間には、段差が存在している。この段差を埋め込む態様で、絶縁層３６が設けられている。図３９に記載の半導体装置１では、さらに、トランジスタＴｒ１に対して電極部２５，２６が１つずつ設けられており、トランジスタＴｒ２に対しても電極部２５，２６が１つずつ設けられている。
[製造方法]
次に、図３９に記載の半導体装置１の製造方法について説明する。図４０〜図４３は、図３９に記載の半導体装置１の製造工程の一例を順番に表したものである。なお、図４０〜図４３は、図１のＡ−Ａ’線に対応する箇所の断面図である。
まず、半導体基板２００上に、半導体層１０６、１０７、１０８をこの順に形成する（図３２）。このとき、半導体層１０５、１０６、１０８の導電型と、半導体層１０７の導電型とを互いに異ならせる。次に、半導体層１０５〜１０８に対して、一対の素子分離膜３３を形成する（図３３）。次に、一対の素子分離膜３３を横切る帯状の開口を有する絶縁層１０２を半導体層１０８の上面に形成したのち、絶縁層１０２をマスクとして、半導体層１０５〜１０８および一対の素子分離膜３３を選択的にエッチングすることにより、溝部１０Ａを形成する（図４０）。このように、半導体層１０５〜１０８を貫通する溝部１０Ａを形成したのち、溝部１０Ａの内部であって、かつ溝部１０Ａの底部側に絶縁層２９および絶縁層１１０を形成する。具体的には、溝部１０Ａの内部であって、かつ溝部１０Ａの底部側において互いに対向する２つの側面に対して絶縁層２９を形成するとともに、溝部１０Ａの内部であって、かつ溝部１０Ａの底面側を埋め込むようにして、絶縁層１１０を形成する（図４１、図４２）。例えば、溝部１０Ａの側面に露出する半導体層１０５〜１０８を酸化することにより、溝部１０Ａの側面全体に絶縁層２９を形成する。続いて、例えば、溝部１０Ａの内面を含む表面全体に、絶縁層１１０を積層したのち、絶縁層１１０を、絶縁層２９と一緒にエッチング（エッチバック）することにより、溝部１０Ａの内部であって、かつ溝部１０Ａの底面側にだけ、絶縁層２９および絶縁層１１０を形成する。このとき、例えば、絶縁層２９および絶縁層１１０の上面が半導体層１０６と半導体層１０７との境界面と同一面となるか、または、その境界面よりも高くなるように、絶縁層２９および絶縁層１１０をエッチング（エッチバック）する（図４２）。
次に、底面側に絶縁層２９および絶縁層１１０が形成された溝部１０Ａの内面に対してゲート絶縁膜２８を形成する。具体的には、溝部１０Ａの内面で互いに対向する２つの側面に対してゲート絶縁膜２８を形成する（図４３）。続いて、溝部１０Ａを埋め込むようにして、ゲート部２４を形成する。具体的には、溝部１０Ａの内部であって、かつ半導体層１０７と対向する位置に、ゲート部２４を形成する（図４３）。これにより、半導体層１０７にチャネル部２３を形成する。例えば、溝部１０Ａの内面を含む表面全体に、ゲート部２４を積層したのち、ゲート部２４をエッチングすることにより、溝部１０Ａの内部にだけ、ゲート部２４を残す。このとき、例えば、ゲート部２４の上面が半導体層１０７と半導体層１０８との境界面と同一面となるか、または、その境界面よりも低くなるように、ゲート部２４をエッチングする。次に、溝部１０Ａを埋め込むようにして、絶縁層３６を形成する（図４３）。その後は、上記実施の形態と同様にして、導電層３４、応力印加膜３１、絶縁層３７、電極部２５、配線層４１、導電層３５、応力印加膜３２および配線層４２を形成する。このようにして、半導体装置１が製造される。
上で示した製造方法は、酸化シリコンでゲート絶縁膜２８を形成する場合に好適な方法である。以下に、上記ｈｉｇｈ−ｋ材料でゲート絶縁膜２８を形成する場合に好適な製造方法について説明する。図４４、図４５は、半導体装置１の製造工程の他の例を順番に表したものである。なお、図４４、図４５は、図１のＡ−Ａ’線に対応する箇所の断面図である。
まず、図４０〜図４２に示した手順と同一の手順を経て、溝部１０Ａの内部であって、かつ溝部１０Ａの底部側に、絶縁層２９および絶縁層１１０を形成する。次に、溝部１０Ａの内面を含む表面全体に、上記ｈｉｇｈ−ｋ材料でゲート絶縁膜２８を形成する（図４４）。次に、図４３に示した手順と同一の手順を経て、溝部１０Ａの内部であって、かつ半導体層１０７と対向する位置に、金属材料からなるゲート部２４を形成する（図４４）。これにより、半導体層１０７にチャネル部２３を形成する。続いて、溝部１０Ａを埋め込むようにして、絶縁層３６を形成する（図４４）。次に、絶縁層１０２と、ゲート絶縁膜２８のうち溝部１０Ａからはみ出した部分を除去する（図４５）。その後は、上記実施の形態と同様にして、導電層３４、応力印加膜３１、絶縁層３７、電極部２５、配線層４１、導電層３５、応力印加膜３２および配線層４２を形成する。このようにして、半導体装置１が製造される。
本変形例では、トランジスタ２０が、１つのゲート部２４を共有する２つのトランジスタＴｒ１，Ｔｒ２によって構成されている。このようにした場合であっても、本変形例に係る半導体装置１は、上記実施の形態の半導体装置１と同様の効果を備えている。
また、本変形例に係る製造方法では、一度のエピタキシャル結晶成長によって、ソース・ドレイン部２１，２２に対応する半導体層１０５，１０６，１０８が形成される。そのため、上記実施の形態に係る製造方法と比べて、非常に容易に半導体層１０５，１０６，１０８を形成することができる。
また、図３９に記載の半導体装置１の製造方法では、ゲート部２４の底面の位置が、絶縁膜２９および絶縁層１１０の厚さによって規定される。絶縁膜２９および絶縁層１１０の厚さは、エッチバック量の調整により規定される。つまり、チャネル部２３の形成位置を、絶縁膜２９および絶縁層１１０のエッチバック量の調整によって調整することが可能である。これにより、ゲート部２４の下端を、チャネル部２３とソース・ドレイン部２２との境界に対して所望の位置に合わせることができるので、トランジスタ特性を任意に調整することが可能となる。
[変形例その５]
変形例その４では、配線層４１，４２が、２つのトランジスタＴｒ１，Ｔｒ２によって共有されていた。しかし、例えば、図４６に示したように、配線層４１，４２が、２つのトランジスタＴｒ１，Ｔｒ２に対して１つずつ、別個に割り当てられていてもよい。このようにした場合には、トランジスタＴｒ１と、トランジスタＴｒ２とを、互いに独立に駆動することが可能となる。さらに、例えば、図４７に示したように、溝部１０Ａの内部に、ゲート部２４を２つに分離する絶縁層１１１が設けられていてもよい。図４７に記載のトランジスタＴｒ２は、他のトランジスタ（例えばトランジスタＴｒ１）とゲート部２４を共用しておらず、独自にゲート部２４を有している。例えば、溝部１０Ａの内部にゲート部２４を形成したのち、ゲート部２４に溝を設けて、ゲート部２４を２つに分離し、その溝を埋め込むように絶縁層１１１を形成することにより、トランジスタごとに独自のゲート部２４を設けることができる。このようにした場合にも、トランジスタＴｒ１と、トランジスタＴｒ２とを、互いに独立に駆動することが可能となる。
[変形例その６]
変形例その４、その５において、半導体層１０６、１０７、１０８が応力印加部として機能するようになっていてもよい。半導体層１０５、１０６、１０８およびチャネル部２３がｐ型トランジスタを構成し、チャネル部２３が（１１０）面に形成され、かつチャネル方位が＜１１０＞方向となっている場合には、半導体層１０６および半導体層１０８のうち少なくとも一方の格子定数が、半導体層１０７の格子定数よりも大きくなっている。また、半導体層１０５、１０６、１０８およびチャネル部２３がｐ型トランジスタを構成し、チャネル部２３が（１１０）面に形成され、かつチャネル方位が＜１００＞方向となっている場合には、半導体層１０６および半導体層１０８のうち少なくとも一方の格子定数が、半導体層１０７の格子定数よりも小さくなっている。また、半導体層１０５、１０６、１０８およびチャネル部２３がｎ型トランジスタを構成し、チャネル部２３が、（００１）面に形成され、かつチャネル方位が＜１１０＞方向となっている場合には、半導体層１０６および半導体層１０８のうち少なくとも一方の格子定数が、半導体層１０７の格子定数よりも小さくなっている。本変形例において、半導体層１０６、１０７、１０８は、格子定数の調整の可能な材料で構成されており、例えば、ＳｉＧｅを含んで構成されている。
本変形例では、半導体層１０６、１０７、１０８が応力印加部として機能する。これにより、応力印加膜３１，３２および素子分離膜３３による作用だけでなく、半導体層１０６、１０７、１０８による作用によって、さらにトランジスタ特性を改善することができる。
なお、本変形例を、変形例その２に適用することも可能である。すなわち、上記の説明において、半導体層１０５，１０６をソース・ドレイン部２２に読み替え、半導体層１０８をソース・ドレイン部２１に読み替えればよい。従って、本変形例を、変形例その２に適用した場合にも、応力印加膜３１，３２および素子分離膜３３による作用だけでなく、ソース・ドレイン部２２および半導体層１０６、１０７、１０８による作用によって、さらにトランジスタ特性を改善することができる。
[変形例その７]
上記実施の形態およびその変形例（変形例その１〜その６）において、絶縁層３６が、ソース・ドレイン部２２と対向する部分に凸部３６Ａを有していてもよい。例えば、図４８に示したように、絶縁層３６が、ソース・ドレイン部２２と対向する部分に凸部３６Ａを有していてもよい。例えば、図１６において、絶縁層３６を形成する際に、ソース・ドレイン部２２と対向する部分以外の部分をエッチバックすることにより、凸部３６Ａを形成することができる。このように、絶縁層３６に凸部３６Ａを設けることにより、応力印加膜３１は、凸部３６Ａの上面と、凸部３６Ａの両脇の窪んだ部分の面とに形成される。その結果、応力印加膜３１からチャネル部２３へ与える応力をより大きくすることができる。
[変形例その８]
上記実施の形態およびその変形例（変形例その１〜その７）において、素子分離膜３３の上面が、ソース・ドレイン部２１の上面よりも低い箇所に形成されていてもよい。例えば、図４９に示したように、素子分離膜３３の上面が、ソース・ドレイン部２１の上面よりも低い箇所に形成されていてもよい。このとき、ソース・ドレイン部２１（または導電層３４）の上部が、素子分離膜３３の上面との関係で、凸部１０Ｂを構成している。例えば、図１１において、素子分離膜３３を形成する際に、素子分離膜３３をエッチバックすることにより、素子分離膜３３の上面をソース・ドレイン部２１の上面よりも低くすることができる。このように、素子分離膜３３の上面をソース・ドレイン部２１の上面よりも低くすることにより、応力印加膜３１は、ソース・ドレイン部２１（または導電層３４）の上面と、素子分離膜３３の上面とに形成される。つまり、応力印加膜３１は、凸部１０Ｂをまたいて形成される。その結果、応力印加膜３１からチャネル部２３へ与える応力をより大きくすることができる。
[変形例その９]
上記実施の形態およびその変形例（変形例その１〜その８）において、素子分離膜３３の裏面が、ソース・ドレイン部２２の裏面よりも窪んだ箇所に形成されていてもよい。例えば、図５０に示したように、素子分離膜３３の裏面が、ソース・ドレイン部２２の裏面よりも窪んだ箇所に形成されていてもよい。このとき、ソース・ドレイン部２２（または導電層３５）の下部が、素子分離膜３３の裏面との関係で、凸部１０Ｃを構成している。例えば、図２２において、絶縁層３８を除去した上で、素子分離膜３３をエッチバックすることにより、素子分離膜３３の裏面をソース・ドレイン部２２の裏面よりも窪ませることができる。このように、素子分離膜３３の裏面をソース・ドレイン部２２の裏面よりも窪ませることにより、応力印加膜３２は、ソース・ドレイン部２２（または導電層３５）の裏面と、素子分離膜３３の裏面とに形成される。つまり、応力印加膜３２は、凸部１０Ｃをまたいて形成される。その結果、応力印加膜３２からチャネル部２３へ与える応力をより大きくすることができる。
[変形例その１０]
上記実施の形態およびその変形例（変形例その１〜その９）において、半導体層１０１がＧｅ基板またはＧｅ層であってもよい。このとき、半導体層１０、１０６、１０７、１０８は、Ｇｅ層となっており、チャネル部２３が、Ｇｅ層に形成されている。このようにした場合には、チャネル部２３がＧｅ層に形成されていることによる作用によって、さらにトランジスタ特性を改善することができる。また、上記実施の形態およびその変形例（変形例その１〜その９）において、半導体層１０１がＳｉＧｅ基板またはＳｉＧｅ層であってもよい。このとき、半導体層１０、１０６、１０７、１０８は、ＳｉＧｅ層となっており、チャネル部２３が、ＳｉＧｅ層に形成されている。このようにした場合には、チャネル部２３がＳｉＧｅ層に形成されていることによる作用によって、さらにトランジスタ特性を改善することができる。
本変形例において、ソース・ドレイン部２１、２２およびチャネル部２３、または、半導体層１０５、１０６、１０８およびチャネル部２３がｐ型トランジスタを構成しており、さらに、チャネル部２３が、（１１０）面に形成され、かつチャネル方位が＜１１０＞方向となっていてもよい。このとき、応力印加部は、チャネル部２３に対してコンプレッシブ応力を与えるように構成されていることが好ましい。また、本変形例において、ソース・ドレイン部２１、２２およびチャネル部２３、または、半導体層１０５、１０６、１０８およびチャネル部２３がｐ型トランジスタを構成しており、さらに、チャネル部２３が、（１１０）面に形成され、かつチャネル方位が＜１００＞方向となっていてもよい。このとき、応力印加部は、チャネル部２３に対してテンソル応力を与えるように構成されていることが好ましい。また、本変形例において、ソース・ドレイン部２１、２２およびチャネル部２３、または、半導体層１０５、１０６、１０８およびチャネル部２３がｎ型トランジスタを構成しており、さらに、チャネル部２３が、（００１）面に形成され、かつチャネル方位が＜１１０＞方向となっていてもよい。このとき、応力印加部は、チャネル部２３に対してテンソル応力を与えるように構成されていることが好ましい。本変形例において、チャネル部２３の形成面やチャネル方位を上記のようにすることにより、移動度を最も大きくすることができる。さらに、本変形例において、チャネル部２３の形成面やチャネル方位を上記のようにした上で、応力印加部を上記のようにすることにより、トランジスタ特性を更に向上させることができる。
[変形例その１１]
上記実施の形態およびその変形例（変形例その１〜その１０）では、応力印加部は、応力印加膜３１，３２および素子分離膜３３を含んで構成されていた。しかし、上記実施の形態およびその変形例（変形例その１〜その１０）において、応力印加部は、応力印加膜３１，３２および素子分離膜３３のうち、少なくとも１つを含んで構成されていてもよい。
例えば、図５１、図５２、図５３、図５４に示したように、応力印加膜３１が省略されていてもよい。また、例えば、図５５、図５６、図５７、図５８に示したように、応力印加膜３２の代わりに、応力をチャネル部２３に印加する作用を有しないか、ほとんど有しない絶縁層３９が設けられていてもよい。
[変形例その１２]
上記実施の形態およびその変形例（変形例その１〜その１１）において、絶縁層３６が省略されていてもよい。例えば、図５９、図６０、図６１、図６２に示したように、絶縁層３６が省略され、絶縁層３６のあった箇所に、応力印加膜３１が設けられていてもよい。このとき、さらに、例えば、応力印加膜３２が省略されていてもよい。
[変形例その１３]
上記実施の形態およびその変形例（変形例その１〜その１２）において、チャネル部２３が、面方位が互いに等しく、互いに対向する２つの側面と、面方位が互いに等しく、互いに対向する２つの側面とに対して形成されていてもよい。例えば、チャネル部２３が、溝部１０Ａの内部で互いに対向する２つの側面（第１側面）と、一方の第１側面に隣接する側面であって、かつ第１側面と直交する２つの側面（第２側面）とに対して形成されていてもよい。
チャネル部２３は、例えば、図６３に示したように、溝部１０Ａの内面で互いに対向する２つの側面１０Ｄに対して１つずつ設けられた２つのチャネル部２３ａを有している。チャネル部２３は、さらに、例えば、図６３に示したように、一方の側面１０Ｄに隣接する側面であって、かつ側面１０Ｄと直交する２つの側面１０Ｅに対して１つずつ設けられた２つのチャネル部２３ｂを有している。
ゲート部２４は、２つのチャネル部２３ａに接して設けられているだけでなく、２つのチャネル部２３ｂにも接して設けられている。そのため、ゲート部２４は、例えば、図６３に示したように、半導体層１０の法線方向から見たときに、十字形状となっている。
本変形例では、２つのチャネル部２３ａだけが設けられている場合と比べて、２つのチャネル部２３ｂのチャネル幅の分だけ、チャネル幅を大きくすることができる。これにより、さらにトランジスタ特性を改善することができる。
ところで、チャネル部２３ａが（１１０）面に形成され、かつチャネル部２３ａのチャネル方位が＜１１０＞方向となっており、チャネル部２３ｂが（００１）面に形成され、かつチャネル部２３ｂのチャネル方位が＜１１０＞方向となっているとする。このとき、ソース・ドレイン部２１、２２およびチャネル部２３、または、半導体層１０５、１０６、１０８およびチャネル部２３がｐ型トランジスタを構成している場合には、チャネル部２３ａのチャネル幅が、チャネル部２３ｂのチャネル幅よりも広くなっていることが好ましい。これは、ｐ型トランジスタにおいて、（１１０）面、＜１１０＞方向の方が、（００１）面、＜１１０＞方向よりも移動度が高いからである。また、ソース・ドレイン部２１、２２およびチャネル部２３、または、半導体層１０５、１０６、１０８およびチャネル部２３がｎ型トランジスタを構成している場合には、チャネル部２３ｂのチャネル幅が、チャネル部２３ａのチャネル幅よりも広くなっていることが好ましい。これは、ｎ型トランジスタにおいて、（００１）面、＜１１０＞方向の方が、（１１０）面、＜１１０＞方向よりも移動度が高いからである。
[変形例その１４]
上記実施の形態およびその変形例（変形例その１〜その１３）において、電極部２６と、導電層３５またはソース・ドレイン部２２との間に、ダイポールを発生し、かつトンネル電流が流れる程度に薄い（具体的には厚さ１ｎｍ以下の）絶縁膜が設けられていてもよい。例えば、図６４に示したように、電極部２６と、導電層３５との間に、ダイポールを発生し、かつトンネル電流が流れる程度に薄い（具体的には厚さ１ｎｍ以下の）絶縁膜５１が設けられていてもよい。絶縁膜５１は、例えば、ＴｉＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｈｆ系材料、またはＴａ系材料を含んで構成されている。このようにした場合に、ゲート絶縁膜２８が上記ｈｉｇｈ−ｋ材料で構成され、ゲート部２４が金属材料で構成されているときには、ゲート絶縁膜２８の界面に発生したダイポールにより、導電層３５またはソース・ドレイン部２２と、ゲート部２４とのショットキー障壁の高さを下げることができる。その結果、ゲート絶縁膜２８にトンネル電流を流すことができる。
[変形例その１５]
上記実施の形態およびその変形例（変形例その１〜その１４）において、素子分離膜３３が、半導体層１０または、半導体層１０５〜１０８を貫通していなくてもよい。例えば、図６５に示したように、素子分離膜３３が、半導体層１０を貫通しておらず、素子分離膜３３の底部に半導体層１０の一部が存在していてもよい。このようにした場合であっても、本変形例に係る半導体装置１は、上記実施の形態の半導体装置１と同様の効果を備えている。
＜３．第２の実施の形態＞
[構成]
図６６は、本技術の第２の実施の形態に係るメモリ回路２の回路構成を表したものである。メモリ回路２は、行列状に配置された複数のメモリ素子２Ａを備えている。各メモリ素子２Ａは、不揮発性素子Ｒ１と、スイッチ素子Ｓｗとを有している。メモリ回路２において、複数の不揮発性素子Ｒ１は、行例状に配置されており、複数のスイッチ素子Ｓｗも行例状に配置されている。複数のスイッチ素子Ｓｗは、不揮発性素子Ｒ１ごとに１つずつ、割り当てられている。メモリ回路２は、さらに、行方向に延在する複数のワード線ＷＬと、列方向に延在する複数のビット線ＢＬと、列方向に延在する複数のデータ線ＤＬとを有している。複数のワード線ＷＬは、例えば、行列状に配置された複数のスイッチ素子Ｓｗの行ごとに１本ずつ割り当てられている。複数のビット線ＢＬは、例えば、行列状に配置された複数のスイッチ素子Ｓｗの列ごとに１本ずつ割り当てられている。複数のデータ線ＤＬは、例えば、行列状に配置された複数の不揮発性素子Ｒ１の列ごとに１本ずつ割り当てられている。
不揮発性素子Ｒ１は、例えば、ＭＴＪ（Magnetic tunnel junctions）素子、抵抗変化膜、強誘電体膜などである。ＭＴＪ素子は、例えば、２つの強磁性層の間に絶縁層が挟まれた構造を有している。一方の強磁性層は磁化が固定され、他方の強磁性層は磁化が可変である。ＭＴＪ素子は、例えば、一方の強磁性層の磁化の方向を固定し、他方を変化させることでその抵抗値の違いにより、情報を保持するものである。ＭＴＪ素子では、２つの磁性層の磁気の向きが違う時に抵抗が高く、同じ時に抵抗が低い。ＭＴＪ素子では、ＭＴＪ素子に対して電流を流して、これを検出することにより、記憶内容（１又は０）が読み出される。抵抗変化膜は、例えば、セット電圧またはリセット電圧を印加することで抵抗が変化するものである。抵抗変化膜では、例えば、リセット電圧が印加されたときに抵抗が高くなり、セット電圧が印加されたときに抵抗が低くなる。抵抗変化膜では、抵抗変化膜に対して電流を流して、これを検出することにより、記憶内容（１又は０）が読み出される。強誘電体膜では、強誘電体のヒステリシスを利用し、強誘電体膜に電圧をかけて正または負に自発分極させる。強誘電体膜では、強誘電体膜に対して電流を流して、これを検出することにより、記憶内容（１又は０）が読み出される。
スイッチ素子Ｓｗは、上記実施の形態およびその変形例（変形例その１〜その１５）に係る半導体装置１である。スイッチ素子Ｓｗにおいて、電極部２７がワード線ＷＬに電気的に接続されており、電極部２５がビット線ＢＬに電気的に接続されており、電極部２６が不揮発性素子Ｒ１の一端に電気的に接続されている。スイッチ素子Ｓｗは、不揮発性素子Ｒ１に電流を流すか否かのスイッチの役割を果たすものである。スイッチ素子Ｓｗがオンとなることにより、不揮発性素子Ｒ１に電流が流れる。スイッチ素子Ｓｗがオフとなることにより、不揮発性素子Ｒ１に流れる電流が止まる。
ワード線ＷＬは、スイッチ素子Ｓｗのオン、オフを制御するものである。ワード線ＷＬに電圧をかけることにより、スイッチ素子Ｓｗの電極部２７が一定の電圧になり、対応するスイッチ素子Ｓｗがオンする。ビット線ＢＬは、スイッチ素子Ｓｗの電極部２５に一定の電圧を供給するものである。データ線ＤＬは、ビット線ＢＬと対に設けられたものであり、ビット線ＢＬとデータ線ＤＬとの間に電流経路を形成するためのものである。スイッチ素子Ｓｗがオンになれば、ビット線ＢＬとデータ線ＤＬとの間に電流が流れることになり、不揮発性素子Ｒ１に一定の電流が流れる。これにより、不揮発性素子Ｒ１の抵抗値を検出し、記憶内容を読み出す事ができる。若しくは、所定の電流を流すことにより、情報を書き込むことができる。
図６７は、メモリ回路２の断面構成の一例を表したものである。図６７には、スイッチ素子Ｓｗとして、図２に記載の半導体装置１が設けられているときの、メモリ回路２の断面構成が示されている。メモリ回路２では、複数の半導体装置１（スイッチ素子Ｓｗ）が並んで配置されており、さらに、各半導体装置１（スイッチ素子Ｓｗ）の底部に、不揮発性素子Ｒ１が１つずつ、配置されている。図６７には、行方向に並んで配置された２つの半導体装置１（スイッチ素子Ｓｗ）と、これら２つの半導体装置１（スイッチ素子Ｓｗ）の底部に１つずつ配置された２つの不揮発性素子Ｒ１の断面構成の一例が示されている。
各メモリ素子２Ａにおいて、２つの電極部２５の直上に、２つの電極部２５に接続された配線層４１（ビット線ＢＬ）が設けられており、電極部２６の直下に、電極部２６に接続された不揮発性素子Ｒ１が設けられている。各メモリ素子２Ａにおいて、不揮発性素子Ｒ１の一端が電極部２６に接続されており、不揮発性素子Ｒ１の他端が、導電性の接続部４４を介して、データ線ＤＬに接続されている。不揮発性素子Ｒ１および接続部４４は、絶縁層４５に埋め込まれており、データ線ＤＬは、絶縁層４５の裏面上に形成されている。
本実施の形態では、不揮発性素子Ｒ１に流す電流を制御するスイッチ素子Ｓｗとして、上記実施の形態およびその変形例（変形例その１〜その１５）に係る半導体装置１が用いられている。半導体装置１は、全ての電極が半導体層の上面側に設けられたトランジスタと比べて、優れたトランジスタ特性を備えていることから、例えば、不揮発性素子Ｒ１の材料として保持特性の高いものを選択することができる。その結果、メモリとしての性能安定性を確保することができる。
＜４．第２の実施の形態の変形例＞
第２の実施の形態では、スイッチ素子Ｓｗとして、図２に記載の半導体装置１が設けられている場合が例示されていたが、例えば、図６８に示したように、図４６に記載の半導体装置１が設けられていてもよい。このとき、１つのゲート部２３を共有する２つのトランジスタＴｒ１，Ｔｒ２が、メモリ素子２Ａごとに１つずつ割り当てられていてもよい。また、第２の実施の形態において、スイッチ素子Ｓｗとして、例えば、図４７に記載の半導体装置１が設けられていてもよい。
また、第２の実施の形態において、不揮発性素子Ｒ１の代わりに揮発性素子Ｒ２が用いられていてもよい。このとき、例えば、図６９に示したように、ビット線ＢＬの代わりに、各メモリ素子２Ａに共通の共通電位線（例えばグラウンド線）が設けられていてもよい。揮発性素子Ｒ２は、例えば、容量素子などである。
また、第２の実施の形態では、複数のメモリ素子２Ａが行列状に配置されていたが、一列に並んで配置されていてもよい。また、例えば、図７０、図７１に示したように、メモリ回路２が、１つのメモリ素子２Ａで構成されていてもよい。
また、第２の実施の形態およびその変形例において、不揮発性素子Ｒ１の代わりに、キャパシタなどの揮発性素子が設けられていてもよい。
以上、実施の形態およびその変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本技術の効果は、本明細書中に記載された効果に限定されるものではない。本技術が、本明細書中に記載された効果以外の効果を持っていてもよい。
例えば、上記実施の形態およびその変形例において、（１１０）面は{１１０}面の一例であり、（００１）面は{１００}面の一例である。
また、例えば、本技術は以下のような構成を取ることができる。
（１）
溝部を有する半導体層のうち、前記溝部の底部または前記底部の近傍に形成された第１拡散部と、
前記半導体層のうち、前記溝部の上端部に形成された第２拡散部と、
前記半導体層のうち、前記第１拡散部と前記第２拡散部との間に形成されたチャネル部と、
前記溝部の内部であって、かつ前記チャネル部と対向する位置に埋め込まれたゲート部と、
前記第１拡散部と電気的に接続され、前記半導体層の裏面側に設けられた第１電極部と、
前記第２拡散部と電気的に接続され、前記半導体層の上面側に設けられた第２電極部と、
前記ゲート部と電気的に接続され、前記半導体層の上面側に設けられた第３電極部と、
前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ応力もしくはテンソル応力を加える応力印加部と
を備えた
半導体装置。
（２）
前記応力印加部は、以下の（ａ）〜（ｄ）のうち少なくとも１つを含んで構成されている
（１）に記載の半導体装置。
（ａ）前記半導体層の上面側に設けられた第１応力印加膜
（ｂ）前記半導体層の裏面側に設けられた第２応力印加膜
（ｃ）前記チャネル部の両脇に設けられた第３応力印加膜
（ｄ）前記チャネル部の格子定数とは異なる格子定数の前記第１拡散部およ
び前記第２拡散部のうち少なくとも一方の拡散部
（３）
前記応力印加部は、前記チャネル部に対してコンプレッシブ応力を与えるように構成され、
前記第１拡散部、前記第２拡散部および前記チャネル部がｐ型トランジスタで構成され、
前記チャネル部が[１１０]面に形成され、かつチャネル方位が＜１１０＞方向となっている
（１）または（２）に記載の半導体装置。
（４）
前記応力印加部は、前記チャネル部に対してテンソル応力を与えるように構成され、
前記第１拡散部、前記第２拡散部および前記チャネル部がｐ型トランジスタで構成され、
前記チャネル部が[１１０]面に形成され、かつチャネル方位が＜１００＞方向となっている
（１）または（２）に記載の半導体装置。
（５）
前記応力印加部は、前記チャネル部に対してテンソル応力を与えるように構成され、
前記第１拡散部、前記第２拡散部および前記チャネル部がｎ型トランジスタで構成され、
前記チャネル部が[１００]面に形成され、かつチャネル方位が＜１１０＞方向となっている
（１）または（２）に記載の半導体装置。
（６）
前記チャネル部が、ＧｅあるいはＳｉＧｅを含んで構成されている
（１）ないし（５）のいずれか１つに記載の半導体装置。
（７）
前記第１拡散部および前記第２拡散部のうち少なくとも一方の格子定数が、前記チャネル部の格子定数よりも大きくなっており、
前記第１拡散部、前記第２拡散部および前記チャネル部がｐ型トランジスタで構成され、
前記チャネル部が[１１０]面に形成され、かつチャネル方位が＜１１０＞方向となっている
（２）に記載の半導体装置。
（８）
前記第１拡散部および前記第２拡散部のうち少なくとも一方の格子定数が、前記チャネル部の格子定数よりも小さくなっており、
前記第１拡散部、前記第２拡散部および前記チャネル部がｐ型トランジスタで構成され、
前記チャネル部が[１１０]面に形成され、かつチャネル方位が＜１００＞方向となっている
（２）に記載の半導体装置。
（９）
前記第１拡散部および前記第２拡散部のうち少なくとも一方の格子定数が、前記チャネル部の格子定数よりも小さくなっており、
前記第１拡散部、前記第２拡散部および前記チャネル部がｎ型トランジスタで構成され、
前記チャネル部が[１００]面に形成され、かつチャネル方位が＜１１０＞方向となっている
（２）に記載の半導体装置。
（１０）
前記第３応力印加膜の上面は、前記第２拡散部の上面よりも低い箇所に形成され、
前記第１応力印加膜は、前記第２拡散部の上面および前記第３応力印加膜の上面に形成されている
（２）に記載の半導体装置。
（１１）
前記第３応力印加膜の裏面は、前記第１拡散部の裏面よりも窪んだ箇所に形成され、
前記第２応力印加膜は、前記第１拡散部の上面および前記第３応力印加膜の裏面に形成されている
（２）に記載の半導体装置。
（１２）
前記チャネル部は、前記溝部の内部で互いに対向する２つの側面にそれぞれ形成されている
（１）ないし（１１）のいずれか１つに記載の半導体装置。
（１３）
前記チャネル部は、前記溝部の内部で互いに対向する２つの第１側面に形成された第１チャネル部と、前記第１側面に隣接する側面であって、かつ前記第１側面と直交する２つの第２側面に形成された第２チャネル部とを有する
（１）ないし（１１）のいずれか１つに記載の半導体装置。
（１４）
前記チャネル部は、前記溝部の内部で互いに対向する２つの第１側面に形成された第１チャネル部と、前記第１側面に隣接する側面であって、かつ前記第１側面と直交する２つの第２側面に形成された第２チャネル部とを有し、
前記第１拡散部、前記第２拡散部および前記チャネル部がｐ型トランジスタで構成され、
前記第１チャネル部は[１１０]面に形成され、かつ前記第１チャネル部のチャネル方位が＜１１０＞方向となっており、
前記第２チャネル部は[１００]面に形成され、かつ前記第２チャネル部のチャネル方位が＜１１０＞方向となっており、
前記第１チャネル部のチャネル幅が、前記第２チャネル部のチャネル幅よりも広くなっている
（１３）に記載の半導体装置。
（１５）
前記チャネル部は、前記溝部の内部で互いに対向する２つの第１側面に形成された第１チャネル部と、前記第１側面に隣接する側面であって、かつ前記第１側面と直交する２つの第２側面に形成された第２チャネル部とを有し、
前記第１拡散部、前記第２拡散部および前記チャネル部がｎ型トランジスタで構成され、
前記第１チャネル部は[１１０]面に形成され、かつ前記第１チャネル部のチャネル方位が＜１１０＞方向となっており、
前記第２チャネル部は[１００]面に形成され、かつ前記第２チャネル部のチャネル方位が＜１１０＞方向となっており、
前記第２チャネル部のチャネル幅が、前記第１チャネル部のチャネル幅よりも広くなっている
（１３）に記載の半導体装置。
（１６）
前記第１電極部と前記第１拡散部との間に、ダイポールを発生し、かつトンネル電流が流れる程度に薄い絶縁膜をさらに備えた
（１）ないし（１５）のいずれか１つに記載の半導体装置。
（１７）
前記溝部の内部であって、かつ当該溝部の底部側に埋め込まれた絶縁層をさらに備え、
前記ゲート部は、前記絶縁層上に形成されている
（１）ないし（１６）のいずれか１つに記載の半導体装置。
（１８）
不揮発性素子または揮発性素子と、前記不揮発性素子または前記揮発性素子に流れる電流を制御するスイッチ素子とを含み、
前記スイッチ素子は、
溝部を有する半導体層のうち、前記溝部の底部または前記底部の近傍に形成された第１拡散部と、
前記半導体層のうち、前記溝部の上端部に形成された第２拡散部と、
前記半導体層のうち、前記第１拡散部と前記第２拡散部との間に形成されたチャネル部と、
前記溝部の内部であって、かつ前記チャネル部と対向する位置に埋め込まれたゲート部と、
前記第１拡散部と電気的に接続され、前記半導体層の裏面側に設けられた第１電極部と、
前記第２拡散部と電気的に接続され、前記半導体層の上面側に設けられた第２電極部と、
前記ゲート部と電気的に接続され、前記半導体層の上面側に設けられた第３電極部と、
前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ応力もしくはテンソル応力を加える応力印加部と
を有する
メモリ回路。
（１９）
前記不揮発性素子は、ＭＴＪ（Magnetic tunnel junctions）素子である
（１８）に記載のメモリ回路。
（２０）
溝部を有する半導体層において、前記溝部を介して、前記溝部の底部に第１拡散部を形成するとともに、前記溝部の上端部に第２拡散部を形成し、これにより、前記第１拡散部と前記第２拡散部との間にチャネル部を形成することと、
前記溝部の内面を含む表面全体に、シリコン酸化物よりも比誘電率が高いｈｉｇｈ−ｋ材料でゲート絶縁膜を形成したのち、前記溝部の内部であって、かつ前記チャネル部と対向する位置に金属材料からなるゲート部を形成し、さらに、前記ゲート絶縁膜のうち前記溝部からはみ出した部分を除去することと、
前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ応力もしくはテンソル応力を加える応力印加部を形成することと
を含む
半導体装置の製造方法。
（２１）
第１導電型の第１半導体層、第２導電型の第２半導体層および前記第１導電型の第３半導体層がこの順に形成された半導体層を貫通する溝部を形成したのち、前記溝部の内部であって、かつ前記溝部の底面側に絶縁層を形成することと、
前記絶縁層が形成された前記溝部の内面を含む表面全体に、シリコン酸化物よりも比誘電率が高いｈｉｇｈ−ｋ材料でゲート絶縁膜を形成したのち、前記溝部の内部であって、かつ前記第２半導体層と対向する位置に金属材料からなるゲート部を形成し、これにより、前記第２半導体層にチャネル部を形成し、さらに、前記ゲート絶縁膜のうち前記溝部からはみ出した部分を除去することと、
前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ応力もしくはテンソル応力を加える応力印加部を形成することと
を含む
半導体装置の製造方法。
（２２）
前記半導体層の裏面側に前記第１拡散部と電気的に接続された第１電極部と、前記半導体層の上面側に前記第２拡散部と電気的に接続された第２電極部と、前記半導体層の上面側に前記ゲート部と電気的に接続された第３電極部を形成することと
をさらに含む
（２０）または（２１）に記載の半導体装置の製造方法。
本出願は、日本国特許庁において２０１４年１月８日に出願された日本特許出願番号第２０１４−１８０６号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (19)

  1. 溝部を有する半導体層のうち、前記溝部の底部または前記底部の近傍に形成された第１拡散部と、
    前記半導体層のうち、前記溝部の上端部に形成された第２拡散部と、
    前記半導体層のうち、前記第１拡散部と前記第２拡散部との間に形成されたチャネル部と、
    前記溝部の内部であって、かつ前記チャネル部と対向する位置に埋め込まれたゲート部と、
    前記第１拡散部と電気的に接続され、前記半導体層の裏面側に設けられた第１電極部と、
    前記第２拡散部と電気的に接続され、前記半導体層の上面側に設けられた第２電極部と、
    前記ゲート部と電気的に接続され、前記半導体層の上面側に設けられた第３電極部と、
    前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ（compressive）応力もしくはテンソル（tensile）応力を加える応力印加部と
    を備え、
    前記応力印加部は、以下の（ａ）〜（ｄ）のうち少なくとも１つを含んで構成され、
    前記第３応力印加膜の上面は、前記第２拡散部の上面よりも低い箇所に形成され、
    前記第１応力印加膜は、前記第２拡散部の上面および前記第３応力印加膜の上面に形成されている
    半導体装置。
    （ａ）前記半導体層の上面側に設けられた第１応力印加膜
    （ｂ）前記半導体層の裏面側に設けられた第２応力印加膜
    （ｃ）前記チャネル部の両脇に設けられた第３応力印加膜
    （ｄ）前記チャネル部の格子定数とは異なる格子定数の前記第１拡散部および前記第２拡散部のうち少なくとも一方の拡散部
  2. 溝部を有する半導体層のうち、前記溝部の底部または前記底部の近傍に形成された第１拡散部と、
    前記半導体層のうち、前記溝部の上端部に形成された第２拡散部と、
    前記半導体層のうち、前記第１拡散部と前記第２拡散部との間に形成されたチャネル部と、
    前記溝部の内部であって、かつ前記チャネル部と対向する位置に埋め込まれたゲート部と、
    前記第１拡散部と電気的に接続され、前記半導体層の裏面側に設けられた第１電極部と、
    前記第２拡散部と電気的に接続され、前記半導体層の上面側に設けられた第２電極部と、
    前記ゲート部と電気的に接続され、前記半導体層の上面側に設けられた第３電極部と、
    前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ（compressive）応力もしくはテンソル（tensile）応力を加える応力印加部と
    を備え、
    前記応力印加部は、以下の（ａ）〜（ｄ）のうち少なくとも１つを含んで構成され、
    前記第３応力印加膜の裏面は、前記第１拡散部の裏面よりも窪んだ箇所に形成され、
    前記第２応力印加膜は、前記第１拡散部の上面および前記第３応力印加膜の裏面に形成されている
    半導体装置。
    （ａ）前記半導体層の上面側に設けられた第１応力印加膜
    （ｂ）前記半導体層の裏面側に設けられた第２応力印加膜
    （ｃ）前記チャネル部の両脇に設けられた第３応力印加膜
    （ｄ）前記チャネル部の格子定数とは異なる格子定数の前記第１拡散部および前記第２拡散部のうち少なくとも一方の拡散部
  3. 前記応力印加部は、前記チャネル部に対してコンプレッシブ応力を与えるように構成され、
    前記第１拡散部、前記第２拡散部および前記チャネル部がｐ型トランジスタで構成され、
    前記チャネル部が[１１０]面に形成され、かつチャネル方位が＜１１０＞方向となっている
    請求項１または請求項２に記載の半導体装置。
  4. 前記応力印加部は、前記チャネル部に対してテンソル応力を与えるように構成され、
    前記第１拡散部、前記第２拡散部および前記チャネル部がｐ型トランジスタで構成され、
    前記チャネル部が[１１０]面に形成され、かつチャネル方位が＜１００＞方向となっている
    請求項１または請求項２に記載の半導体装置。
  5. 前記応力印加部は、前記チャネル部に対してテンソル応力を与えるように構成され、
    前記第１拡散部、前記第２拡散部および前記チャネル部がｎ型トランジスタで構成され、
    前記チャネル部が[１００]面に形成され、かつチャネル方位が＜１１０＞方向となっている
    請求項１または請求項２に記載の半導体装置。
  6. 前記チャネル部が、ＧｅあるいはＳｉＧｅを含んで構成されている
    請求項１ないし５のいずれか一項に記載の半導体装置。
  7. 前記第１拡散部および前記第２拡散部のうち少なくとも一方の格子定数が、前記チャネル部の格子定数よりも大きくなっており、
    前記第１拡散部、前記第２拡散部および前記チャネル部がｐ型トランジスタで構成され、
    前記チャネル部が[１１０]面に形成され、かつチャネル方位が＜１１０＞方向となっている
    請求項１または請求項２に記載の半導体装置。
  8. 前記第１拡散部および前記第２拡散部のうち少なくとも一方の格子定数が、前記チャネル部の格子定数よりも小さくなっており、
    前記第１拡散部、前記第２拡散部および前記チャネル部がｐ型トランジスタで構成され、
    前記チャネル部が[１１０]面に形成され、かつチャネル方位が＜１００＞方向となっている
    請求項１または請求項２に記載の半導体装置。
  9. 前記第１拡散部および前記第２拡散部のうち少なくとも一方の格子定数が、前記チャネル部の格子定数よりも小さくなっており、
    前記第１拡散部、前記第２拡散部および前記チャネル部がｎ型トランジスタで構成され、
    前記チャネル部が[１００]面に形成され、かつチャネル方位が＜１１０＞方向となっている
    請求項１または請求項２に記載の半導体装置。
  10. 前記チャネル部は、前記溝部の内部で互いに対向する２つの側面にそれぞれ形成されている
    請求項１ないし請求項９のいずれか一項に記載の半導体装置。
  11. 溝部を有する半導体層のうち、前記溝部の底部または前記底部の近傍に形成された第１拡散部と、
    前記半導体層のうち、前記溝部の上端部に形成された第２拡散部と、
    前記半導体層のうち、前記第１拡散部と前記第２拡散部との間に形成されたチャネル部と、
    前記溝部の内部であって、かつ前記チャネル部と対向する位置に埋め込まれたゲート部と、
    前記第１拡散部と電気的に接続され、前記半導体層の裏面側に設けられた第１電極部と、
    前記第２拡散部と電気的に接続され、前記半導体層の上面側に設けられた第２電極部と、
    前記ゲート部と電気的に接続され、前記半導体層の上面側に設けられた第３電極部と、
    前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ（compressive）応力もしくはテンソル（tensile）応力を加える応力印加部と
    を備え、
    前記チャネル部は、前記溝部の内部で互いに対向する２つの第１側面に形成された第１チャネル部と、前記第１側面に隣接する側面であって、かつ前記第１側面と直交する２つの第２側面に形成された第２チャネル部とを有し、
    前記第１拡散部、前記第２拡散部および前記チャネル部がｐ型トランジスタで構成され、
    前記第１チャネル部は[１１０]面に形成され、かつ前記第１チャネル部のチャネル方位が＜１１０＞方向となっており、
    前記第２チャネル部は[１００]面に形成され、かつ前記第２チャネル部のチャネル方位が＜１１０＞方向となっており、
    前記第１チャネル部のチャネル幅が、前記第２チャネル部のチャネル幅よりも広くなっている
    半導体装置。
  12. 溝部を有する半導体層のうち、前記溝部の底部または前記底部の近傍に形成された第１拡散部と、
    前記半導体層のうち、前記溝部の上端部に形成された第２拡散部と、
    前記半導体層のうち、前記第１拡散部と前記第２拡散部との間に形成されたチャネル部と、
    前記溝部の内部であって、かつ前記チャネル部と対向する位置に埋め込まれたゲート部と、
    前記第１拡散部と電気的に接続され、前記半導体層の裏面側に設けられた第１電極部と、
    前記第２拡散部と電気的に接続され、前記半導体層の上面側に設けられた第２電極部と、
    前記ゲート部と電気的に接続され、前記半導体層の上面側に設けられた第３電極部と、
    前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ（compressive）応力もしくはテンソル（tensile）応力を加える応力印加部と
    を備え、
    前記チャネル部は、前記溝部の内部で互いに対向する２つの第１側面に形成された第１チャネル部と、前記第１側面に隣接する側面であって、かつ前記第１側面と直交する２つの第２側面に形成された第２チャネル部とを有し、
    前記第１拡散部、前記第２拡散部および前記チャネル部がｎ型トランジスタで構成され、
    前記第１チャネル部は[１１０]面に形成され、かつ前記第１チャネル部のチャネル方位が＜１１０＞方向となっており、
    前記第２チャネル部は[１００]面に形成され、かつ前記第２チャネル部のチャネル方位が＜１１０＞方向となっており、
    前記第２チャネル部のチャネル幅が、前記第１チャネル部のチャネル幅よりも広くなっている
    半導体装置。
  13. 溝部を有する半導体層のうち、前記溝部の底部または前記底部の近傍に形成された第１拡散部と、
    前記半導体層のうち、前記溝部の上端部に形成された第２拡散部と、
    前記半導体層のうち、前記第１拡散部と前記第２拡散部との間に形成されたチャネル部と、
    前記溝部の内部であって、かつ前記チャネル部と対向する位置に埋め込まれたゲート部と、
    前記第１拡散部と電気的に接続され、前記半導体層の裏面側に設けられた第１電極部と、
    前記第２拡散部と電気的に接続され、前記半導体層の上面側に設けられた第２電極部と、
    前記ゲート部と電気的に接続され、前記半導体層の上面側に設けられた第３電極部と、
    前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ（compressive）応力もしくはテンソル（tensile）応力を加える応力印加部と、
    前記第１電極部と前記第１拡散部との間に設けられた、ダイポールを発生し、かつトンネル電流が流れる程度に薄い絶縁膜と
    を備えた
    半導体装置。
  14. 前記溝部の内部であって、かつ当該溝部の底部側に埋め込まれた絶縁層をさらに備え、
    前記ゲート部は、前記絶縁層上に形成されている
    請求項１ないし請求項１３のいずれか一項に記載の半導体装置。
  15. 不揮発性素子または揮発性素子と、前記不揮発性素子または前記揮発性素子に流れる電流を制御するスイッチ素子とを含み、
    前記スイッチ素子は、
    溝部を有する半導体層のうち、前記溝部の底部または前記底部の近傍に形成された第１拡散部と、
    前記半導体層のうち、前記溝部の上端部に形成された第２拡散部と、
    前記半導体層のうち、前記第１拡散部と前記第２拡散部との間に形成されたチャネル部と、
    前記溝部の内部であって、かつ前記チャネル部と対向する位置に埋め込まれたゲート部と、
    前記第１拡散部と電気的に接続され、前記半導体層の裏面側に設けられた第１電極部と、
    前記第２拡散部と電気的に接続され、前記半導体層の上面側に設けられた第２電極部と、
    前記ゲート部と電気的に接続され、前記半導体層の上面側に設けられた第３電極部と、
    前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ（compressive）応力もしくはテンソル（tensile）応力を加える応力印加部と
    を有し、
    前記応力印加部は、以下の（ａ）〜（ｄ）のうち少なくとも１つを含んで構成され、
    前記第３応力印加膜の上面は、前記第２拡散部の上面よりも低い箇所に形成され、
    前記第１応力印加膜は、前記第２拡散部の上面および前記第３応力印加膜の上面に形成されている
    半導体装置。
    （ａ）前記半導体層の上面側に設けられた第１応力印加膜
    （ｂ）前記半導体層の裏面側に設けられた第２応力印加膜
    （ｃ）前記チャネル部の両脇に設けられた第３応力印加膜
    （ｄ）前記チャネル部の格子定数とは異なる格子定数の前記第１拡散部および前記第２拡散部のうち少なくとも一方の拡散部
    メモリ回路。
  16. 不揮発性素子または揮発性素子と、前記不揮発性素子または前記揮発性素子に流れる電流を制御するスイッチ素子とを含み、
    前記スイッチ素子は、
    溝部を有する半導体層のうち、前記溝部の底部または前記底部の近傍に形成された第１拡散部と、
    前記半導体層のうち、前記溝部の上端部に形成された第２拡散部と、
    前記半導体層のうち、前記第１拡散部と前記第２拡散部との間に形成されたチャネル部と、
    前記溝部の内部であって、かつ前記チャネル部と対向する位置に埋め込まれたゲート部と、
    前記第１拡散部と電気的に接続され、前記半導体層の裏面側に設けられた第１電極部と、
    前記第２拡散部と電気的に接続され、前記半導体層の上面側に設けられた第２電極部と、
    前記ゲート部と電気的に接続され、前記半導体層の上面側に設けられた第３電極部と、
    前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ（compressive）応力もしくはテンソル（tensile）応力を加える応力印加部と
    を有し、
    前記応力印加部は、以下の（ａ）〜（ｄ）のうち少なくとも１つを含んで構成され、
    前記第３応力印加膜の裏面は、前記第１拡散部の裏面よりも窪んだ箇所に形成され、
    前記第２応力印加膜は、前記第１拡散部の上面および前記第３応力印加膜の裏面に形成されている
    メモリ回路。
    （ａ）前記半導体層の上面側に設けられた第１応力印加膜
    （ｂ）前記半導体層の裏面側に設けられた第２応力印加膜
    （ｃ）前記チャネル部の両脇に設けられた第３応力印加膜
    （ｄ）前記チャネル部の格子定数とは異なる格子定数の前記第１拡散部および前記第２拡散部のうち少なくとも一方の拡散部
  17. 不揮発性素子または揮発性素子と、前記不揮発性素子または前記揮発性素子に流れる電流を制御するスイッチ素子とを含み、
    前記スイッチ素子は、
    溝部を有する半導体層のうち、前記溝部の底部または前記底部の近傍に形成された第１拡散部と、
    前記半導体層のうち、前記溝部の上端部に形成された第２拡散部と、
    前記半導体層のうち、前記第１拡散部と前記第２拡散部との間に形成されたチャネル部と、
    前記溝部の内部であって、かつ前記チャネル部と対向する位置に埋め込まれたゲート部と、
    前記第１拡散部と電気的に接続され、前記半導体層の裏面側に設けられた第１電極部と、
    前記第２拡散部と電気的に接続され、前記半導体層の上面側に設けられた第２電極部と、
    前記ゲート部と電気的に接続され、前記半導体層の上面側に設けられた第３電極部と、
    前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ（compressive）応力もしくはテンソル（tensile）応力を加える応力印加部と
    を備え、
    前記チャネル部は、前記溝部の内部で互いに対向する２つの第１側面に形成された第１チャネル部と、前記第１側面に隣接する側面であって、かつ前記第１側面と直交する２つの第２側面に形成された第２チャネル部とを有し、
    前記第１拡散部、前記第２拡散部および前記チャネル部がｐ型トランジスタで構成され、
    前記第１チャネル部は[１１０]面に形成され、かつ前記第１チャネル部のチャネル方位が＜１１０＞方向となっており、
    前記第２チャネル部は[１００]面に形成され、かつ前記第２チャネル部のチャネル方位が＜１１０＞方向となっており、
    前記第１チャネル部のチャネル幅が、前記第２チャネル部のチャネル幅よりも広くなっている
    メモリ回路。
  18. 不揮発性素子または揮発性素子と、前記不揮発性素子または前記揮発性素子に流れる電流を制御するスイッチ素子とを含み、
    前記スイッチ素子は、
    溝部を有する半導体層のうち、前記溝部の底部または前記底部の近傍に形成された第１拡散部と、
    前記半導体層のうち、前記溝部の上端部に形成された第２拡散部と、
    前記半導体層のうち、前記第１拡散部と前記第２拡散部との間に形成されたチャネル部と、
    前記溝部の内部であって、かつ前記チャネル部と対向する位置に埋め込まれたゲート部と、
    前記第１拡散部と電気的に接続され、前記半導体層の裏面側に設けられた第１電極部と、
    前記第２拡散部と電気的に接続され、前記半導体層の上面側に設けられた第２電極部と、
    前記ゲート部と電気的に接続され、前記半導体層の上面側に設けられた第３電極部と、
    前記チャネル部に対して、前記半導体層の法線方向にコンプレッシブ（compressive）応力もしくはテンソル（tensile）応力を加える応力印加部と
    を備え、
    前記チャネル部は、前記溝部の内部で互いに対向する２つの第１側面に形成された第１チャネル部と、前記第１側面に隣接する側面であって、かつ前記第１側面と直交する２つの第２側面に形成された第２チャネル部とを有し、
    前記第１拡散部、前記第２拡散部および前記チャネル部がｎ型トランジスタで構成され、
    前記第１チャネル部は[１１０]面に形成され、かつ前記第１チャネル部のチャネル方位が＜１１０＞方向となっており、
    前記第２チャネル部は[１００]面に形成され、かつ前記第２チャネル部のチャネル方位が＜１１０＞方向となっており、
    前記第２チャネル部のチャネル幅が、前記第１チャネル部のチャネル幅よりも広くなっている
    メモリ回路。
  19. 前記不揮発性素子は、ＭＴＪ（Magnetic tunnel junctions）素子である
    請求項１５ないし請求項１８のいずれか一項に記載のメモリ回路。
JP2015556744A 2014-01-08 2014-12-11 半導体装置およびメモリ回路 Active JP6439705B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014001806 2014-01-08
JP2014001806 2014-01-08
PCT/JP2014/082871 WO2015104947A1 (ja) 2014-01-08 2014-12-11 半導体装置、メモリ回路、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015104947A1 JPWO2015104947A1 (ja) 2017-03-23
JP6439705B2 true JP6439705B2 (ja) 2018-12-19

Family

ID=53523785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015556744A Active JP6439705B2 (ja) 2014-01-08 2014-12-11 半導体装置およびメモリ回路

Country Status (5)

Country Link
US (1) US10269867B2 (ja)
JP (1) JP6439705B2 (ja)
CN (1) CN105874578B (ja)
TW (1) TWI689920B (ja)
WO (1) WO2015104947A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015082564A (ja) * 2013-10-22 2015-04-27 ソニー株式会社 メモリセル構造、メモリ製造方法、メモリ装置
US9847416B1 (en) * 2016-11-15 2017-12-19 Globalfoundries Inc. Performance-enhanced vertical device and method of forming thereof
US10916582B2 (en) * 2017-12-30 2021-02-09 Spin Memory, Inc. Vertically-strained silicon device for use with a perpendicular magnetic tunnel junction (PMTJ)
JP2019192869A (ja) * 2018-04-27 2019-10-31 東芝メモリ株式会社 半導体記憶装置
US10910435B2 (en) * 2019-03-27 2021-02-02 International Business Machines Corporation Stackable symmetrical operation memory bit cell structure with bidirectional selectors
US11164816B2 (en) 2019-09-05 2021-11-02 Nanya Technology Corporation Semiconductor device and method for fabricating the same
JP7365306B2 (ja) 2020-09-09 2023-10-19 株式会社東芝 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781195B2 (en) * 2001-01-23 2004-08-24 Semiconductor Components Industries, L.L.C. Semiconductor bidirectional switching device and method
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
JP4301816B2 (ja) * 2003-01-06 2009-07-22 富士通マイクロエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6943407B2 (en) * 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
TWI263328B (en) * 2005-01-04 2006-10-01 Samsung Electronics Co Ltd Semiconductor devices having faceted channels and methods of fabricating such devices
JP2006245267A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置
JP2007329239A (ja) * 2006-06-07 2007-12-20 Sharp Corp パワーｉｃデバイス及びその製造方法
JP5072392B2 (ja) 2007-03-08 2012-11-14 株式会社東芝 縦型スピントランジスタ及びその製造方法
JP2009130098A (ja) * 2007-11-22 2009-06-11 Toyota Motor Corp 半導体装置の製造方法
WO2009095997A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体装置およびその製造方法
WO2010010865A1 (ja) * 2008-07-22 2010-01-28 日本電気株式会社 半導体装置
US8237195B2 (en) * 2008-09-29 2012-08-07 Fairchild Semiconductor Corporation Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate
KR101333914B1 (ko) * 2011-02-22 2013-11-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 진보된 실리콘 프로세스로 감소된 소프트 에러 레이트（ｓｅｒ）를 갖는 반도체 디바이스를 제조하는 방법 및 그러한 반도체 디바이스
US8466513B2 (en) * 2011-06-13 2013-06-18 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
JP5852863B2 (ja) * 2011-11-28 2016-02-03 株式会社日立製作所 ４ｈ−ＳｉＣ半導体素子及び半導体装置
JP2013187482A (ja) * 2012-03-09 2013-09-19 Fuji Electric Co Ltd Ｍｏｓ型半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2015104947A1 (ja) 2015-07-16
US10269867B2 (en) 2019-04-23
TWI689920B (zh) 2020-04-01
JPWO2015104947A1 (ja) 2017-03-23
TW201532039A (zh) 2015-08-16
US20160322422A1 (en) 2016-11-03
CN105874578A (zh) 2016-08-17
CN105874578B (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
JP6439705B2 (ja) 半導体装置およびメモリ回路
KR100657964B1 (ko) 한 쌍의 핀-타입 채널 영역들에 대응하는 단일 게이트전극을 갖는 반도체 소자 및 랜덤 액세스 메모리
TWI604596B (zh) 記憶胞、非揮發性半導體記憶裝置、及非揮發性半導體記憶裝置之製造方法
KR101050034B1 (ko) 상이한 도전성 타입 영역들에 유리한 게이트들을 포함하는플로팅 바디 메모리 셀
US8124976B2 (en) Semiconductor device and method of manufacturing the same
JP5864058B2 (ja) 半導体装置
JP6081704B2 (ja) 半導体メモリ装置
US20060131666A1 (en) Field effect transistor with buried gate pattern
JP2008166808A (ja) 半導体素子及びその製造方法
KR101177282B1 (ko) 반도체 메모리 소자의 제조 방법
JP4429798B2 (ja) フィン型チャネルｆｅｔを用いたシステムｌｓｉ及びその製造方法
JP2008153355A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2011014753A (ja) 半導体装置
KR100842905B1 (ko) 벌크 실리콘을 이용한 더블 게이트 1-트랜지스터 디램 셀과이를 구비한 디램 소자 및 그의 제조방법
JP5450480B2 (ja) 半導体装置
JP2006012991A (ja) 半導体記憶装置
KR100866125B1 (ko) 스위치드 스토리지 노드 콘택 구조를 이용한 디램
KR100790905B1 (ko) 반도체 메모리 소자
JP4480541B2 (ja) 不揮発性半導体記憶装置
JP3880492B2 (ja) 半導体記憶装置
KR20060097896A (ko) 반도체 기억장치 및 그 제조방법
KR20060118898A (ko) 반도체 기억 소자들 및 그 제조방법들

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181105

R151 Written notification of patent or utility model registration

Ref document number: 6439705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151